DE3022287C2 - Schaltung zur Kompensation von Frequenzschwankungen in FM-Systemen - Google Patents

Description

Die Erfindung bezieht sich auf eine iSchaltung zur !Compensation von Frequenzschwankungen in FM-Syitemen, insbesondere bei der Datenübertragung mit FSK-Modems bei Einseitenbandbetrieb, unter Verwendung einer Phasenregelschleife. Eine solche Phasenregelschleife (PLL: Phasc-Locked-Loop) mit einem «pannungsgesteuerten Oszillator (VCO) und einem Phasenvergleicher ist beispielsweise durch die Zeit- «chrift »Funkschau« 1976, Seiten 257 bis 259 bekannt

Bei der Datenübertragung, die häufig mit FSK-(Freqüency-Shift-Keying) Signalen arbeitet, ist eine Unsicherheit der Oszillatorfrequenz irr.i Demodulator gegeben wegen Toleranzen der einzelnen Elemente und der Abdrift, bedingt durch Alterung und Temperatur-Schwankungen. Eine mögliche Abhilfe durch Verwendung sehr frequenzstabiler Elemente ist «ehr kostenaufwendig. In gleicher Weise ist auch ein additiver Frequenzversatz schlecht, vor allem bei Hochfrequenzoszillatoren in Mischern von Funksendeempfangsgerälen. Dies ist problematisch bei der Datenübertragung im Einseitenbandverfahren. Der fehlende Träger muß im Empfänger wieder erzeugt werden. Dabei kann zwischen der gesendeten und der empfangenen Frequenz eine Differenz von 100 Hz auftreten. Ein Demodulator, der diese Abweichung nicht, kompensieren kann, wird unter diesen Umständen Fehler bringen.

ίο Bei der Einstellung eines stabilen Zustairdes und einem Kompensieren langsamer Abdriftfrequenzfehler sind bei einem solchen System Grenzen gesetzt. Der Code muß ausgeglichen sein oder aber zumindest ein gewisser Teil von ihm muß ausgeglichen sein.

n Dies gilt nicht allein für einen ausgeglichenen Daten-Code, bei dem ein konstantes Verhältnis von logischer 1 und 0 im Datenstrom über eine bestimmte Zeit hinweg besteht, sondern auch für alle FM-Systeme, die eine konstante Mittenfrequenz über eine Zeit τ haben. Diese Integrationszeit ist ein wichtiger Parameter in diesem System.

Ein solches System wird nachstehend anhand des in der F i g. 1 dargestellten PLL (Phase Locked Loop) für die Gleichrichtung des FSK-Signals beschrieben: Die Phasenregelschleife besteht aus einem Phasendetektor 1, dem das FSK-Signal und das Ausgangssignal eines spannungsgeregelten Oszillators 3 (VCO) zugeführt werden, sowie einen Schleifenfilter 2, einem Datenfilter 4 und einem diesem nachfolgenden Komparator 5 zur Erzeugung der binären Signale (DA TA), dem an einem zweiten Eingang das Signal einer Referenzspannungsquelle 6 zugeführt wird. Der Oszillator 3 ist auf die Mittelfrequenz des Eingangssignals abgestimmt. Am Ausgang D der Schleife wird für eine bestimmte Eingangsfrequenz eine Gleichspannung abgegeben. Mit dieser Gleichspannung wird bei Gleichheit der Eingangsfrequenz mit der Oszillator-Mittenfrequenz als Referenzsignal, der Ausgang umgekehrt proportional sein zur Schleifenverstärkung Kpll, also

η-J-.

Mit einer bestimmten Frequenzdifferenz zwischen dem Eingangssignal und der Oszillatormittenfrequenz kann der Ausgang besonders schmal gemacht werden bei wachsender Schleifenverstärkung.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung anzugeben, mit der in FM-Systemen Frequenzschwankungen in einfacher Weise kompensiert werden können.

Diese Aufgabe wird mit einer Schaltung der eingangs beschriebenen Art gemäß der Erfindung gelöst mit einer Regelschleife aus einem schnellen Detektorzweig geringer Verstärkung, der aus einem Phasendetektor, einem Schleifenfilter und einem spannungsgeregelten Oszillator besteht und dessen Ausgangssignal über ein Filter einem mit seinem zweiten Eingang an einer Referenzspannungsquelle angeschlossenen Komparator zugeführt wird, und einem langsamen Kompensationszweig hoher Verstärkung, der au3 einem Differentialverstärker, dessen beiden Eingängen das Ausgangssignal des Detektorzweiges einerseits und die Referenzspannung andererseits zugeführt werden, einem nachfolgenden Tiefpaßfilter und einem Abtast- und Halte-Kreis besteht, dessen einer Eingang mit dem Ausgang des Tiefpaßfilters verbunden ist und dessen anderem Eingang ein Haltesignal zugeführt wird und dessen

Ausgang an den einen Eingang eines im Detektorzweig liegenden Summenverstärkers geführt ist.

Vorteilhafte Ausgestaltungen und Weiterbildungen des Erfindungsgegenstandes sind in den Unterarispnichen angegeben.

Nachstehend wird die Erfindung anhand von in der Zeichnung dargestellten Ausführungibeispielen näher erläutert, wobei die Fig.2 bis 4 drei verschiedene Ausführungsformen im Blockschaltbild zeigen.

Fig.2 zeigt eine erste Ausführungsform der Schaltung. Die Regelschleife ist aufgeteilt in zwei Zweige, nämlich einen schnellen Zweig geringer Verstärkung für die Gleichrichtung des FM-Signals und einen langsamen Zweig hoher Verstärkung für die Kompensation von Frequenzfehlern und eine langsame Abdrift der Frequenz in irgend einem Teil des Systems. Der Detektorzweig enthält einen Phasendetektor 1, ein als Tiefpaß ausgebildetes Schleifenfilter 2 und einen spannuiigsgeregelten Oszillator (VCO) 3, dessen Signal und das Eingangssignal (FSK-Signal) der Schaltung dem Phasendetektor 1 zugeführt werden. Ausgangsseitig ist dem Phasendetektor 1 ein Tiefpaßfilter 2 nachgeschaltet und ein Summierverstärker mit zwei Eingängen, dessen Ausgang mit dem Oszillator 3 verbunden ist. Von dem mit dem einen Eingang des Verstärkers 7 verbundenen Ausgang des Tiefpaßfilters 2 ist der Ausgang D der Phasenregelschleife PLL herausgeführt, der einerseits über ein Tiefpaßfilter mit dem einen Eingang eines !Comparators 5 und andererseits mit dem einen Eingang eines Differentialverstärkers 8 verbunden ist Ein zweiter Eingang des !«Comparators 5 und des Differentialverstärkers 8 sind mit einer ein Referenzsignal VW liefernden Referenzspannungsquelle 6 ver bunden. Am Ausgang des !Comparators 5 sind die binären Daten (DA TA) entnehmbar. Der Differentialverstärker 8 bildet zusammen mit einem nachfolgenden Abtast- und Halte-Kreis 10, dessen zweitem Eingang ein Haltesignal zugeführt wird und dessen Ausgang mit dem zweiten Eingang des Summierverstärkers 7 im Detektorzweig verbunden ist, den Kompensationszweig. Der Abtast- urd Halte-Kreis dient dazu, die Referenz zum spannungsgeregelten Oszillator festzustellen, wenn die Regelschleife Frequenzfehler kompensiert hat oder wenn die Regelschleife herausfällt aus der Haltestellung.

Der Abtast- und Halte-Kreis kann auch ersetzt werden durch einen A/D-D/A (Analog/Digital-Digital/ Analog)-Wandler mit einem Digitalspeicher, um die Abdrift gegen die Zeit zu eliminieren. Die Genauigkeit der Kompensation ist bestimmt durch den Verstärker und die Einstellzeit durch das Tiefpaßfilter im Kompensationszweig. Stabilitätskriterien sind bei der Ausgestaltung der Regelschleife in Betracht zu ziehen. Dies ist kein Problem, wenn man ein langsam arbeitendes Kompensationsnetzwerk annehmen kann. Das Integrationsfilter 9 muß dabei eine größere Integrationszeit naben als die Integrationszeit für die stabile Mittenfrequenz im Eingangssignal beträgt

Es gibt dabei zwei Möglichkeiten für die Benutzung der Schaltung. Zum einen kann man einen kontinuierlich ausgeglichenen Code verwenden, bei dem ein ununter brochener Datenstrom vorhanden ist, der eine stabile Mittenfrequenz besitzt In diesem Fall ist der Abtast- und Halte-Kreis nicht wirksam. Die andere Möglichkeit besteht darin, zum Abgleich eine bestimmte Frequenz im Eingangssignal zu verwenden. Dies kann ein Startton zum Beginn eines Abtastfeldes sein. Die Integrations-Zeitkonstante im Tiefpaßfilter der Kompensationsschleife kann dann viel schneller gemacht werden, nach dem die Frequenz im stabilen Zustand ist Diese Möglichkeit kann verwendet werden sowohl in kontinuierlichen als auch in nicht kontinuierlichen Systemen, d. h. sowohl bei einem ununterbrochenen Datenstrom stabiler Mittenfrequenz als auch bei einer

ίο begrenzten Länge der gesendeten Nachricht, wenn also der Code nicht ausgeglichen ist

Wenn eine Regelschleife nicht mehr eingerastet ist, ist ein Einrasten auf ein Eingangssignal notwendig. Dies hängt von der Schleifenverstärkung und den Schleifenfiltern ab. In einer Regelschleife erster Ordnung, d.h. ohne Schleifen-Filter, ist die Einrast-Bandbreite gleich der Schleifenverstärkung. In einer Regelschleife höherer Ordnung sind die Schleifenfilter von großer Bedeutung. Die Einrast-Bandbreite kann extrem schmal sein und die Regelschleife wird nicht einrasten, außer die Eingangsfrequenz liegt in einem engen Band um die Oszillator-Mitienfrequenz. Im eingerasteten Zustand der Regelschleife ist der Haltebercich gleich der Schleifenverstärkung.

Um diesem Einrastproblem zu entgehen, kenn man die Schleifenfilter im nicht eingerasteten Zustand der Schleiie kurzschließen. Der Einrastbereich kann dann extrem breit gemacht werden. Sobald die Schleife eingerastet ist werden die Kurzschlüsse iangsam entfernt und die Schaltung arbeitet in der Weise, wie es vorstehend für die Ausführungsform nach F i g. 2 beschrieben wurde. Eine Ausführungsform mit Kurzschlüssen für die Schleifenfilter ist in F i g. 3 gezeigt, bei der parallel zum Tiefpaßfilter 1 im Detektorzweig und zum Tiefpaßfilter 1 im Detektorzweig und zum Tiefpaßfilter 9 ir.i Kompensationszweig jeweils ein Kurzschluß-Transistor Tl, T2 (FET-Transistoren) Iangsam geschaltet ist, um die Regelschleife im Haltebereich zu halten. Der übrige Schaltungsaufbau entspricht dem der Schaltung nach F i g. 2.

Eine weitere Ausführungsform einer erfindungsgerräßen Schaltung zeigt F i g. 4. Diese stellt eine Variante dar, bei der ein externer Phase Locked Loop (PLL) erster Ordnung mit einem weiten Fangbereich verwendet wird. Der zusätzlich vorgesehene, eingaogsseitig mit der bereits vorhandenen Regelschleif-; PLL 2 parallelliegende PLL 1 besteht aus einem Phasendetektor 12 und einem spannungsgeregelten Oszillator 13. Über ein Tiefpaßfilter 14 am Ausgang D1 des PLL 1 ist dieser an

so den einen Umschaltkontakt eines Umschalters 53 geführt, dessen zweiter Umschaltkontakt mit dem Ausgang des Abtast- und Haltekreises 10 und dessen Mittenkontakt mit dem zweiten Eingang des Sumr/.enverstärkers 7 im Detektorzweig der Schleife PLL 2 veruuiiden ist. Das Ausgangssignal der Schleife PLL I wird in dem Tiefpaßfilter 14 gefiltert und führt die zweite Schleife PLL 2 zum Einrasten. Nach dem Einrasten wird die zusätzliche Schleife PLL I abgeschaltet und der langsame Kompensationszweig hoher Verstärkung is» mit der zweiten Schleife PLL 2 verbunden, welche nun in der vorstehend bereits beschriebenen Weise arbeitet Der übrige Schaltungsaufbau entspricht dabei dem der Schaltung nach F i g. 2.

Hierzu 3 BIaU Zeichnungen

Claims (4)

Patentansprüche:

1. Schaltung zur Kompensation von Frequenzschwankungen in FM-Systemen, insbesondere bei der Datenübertragung mit FSK-Modems bei Einseitenbandbetrieb, unter Verwendung einer Phasenregelschleife, gekennzeichnet durch eine Regelschleife (PLL) aus einem schnellen Detektorzweig geringer Verstärkung, der aus einem Phasendetektor (1), einem Schleifenfilter (2) und einem spannungsgeregelten Oszillator (3) besteht und dessen Ausgangssignal Ober ein Filter (4) einem mit seinem zweiten Eingang an einer Referenzspannungsquelle (6) angeschlossenen Komparator (5) zugeführt wird, und einem langsamen Kompensationszweig hoher Verstärkung, der aus einem Differentialverstärker (8), dessen beiden Eingängen das Ausgangssignal des Detektorzweiges einerseits und die Referenzspannung (Vref) andererseits zugeführt werden, einem nachfolgenden Tiefpaßfilter (9) und einem Abtast- und Halte-Kreis (10) besteht, dessen einer Eingang mit dem Ausgang des Tiefpaßfilters (9) verbunden ist und dessen anderem Eingang ein Haltesignal zugeführt wird und dessen Ausgang an den einen Eingang eines im Detektorzweig liegenden Suimmenverstärkers (7) geführt ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß dem iim Detektorzweig angeordneten Schleifenfilter (2) und dem Tiefpaßfilter (9) im Kompensationszweiig Kurzschlußtransistoren (Ti, T2) paralle¹ ^schaltet sind.

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Regelschleite (PLL 2) eine weitere Phasenregelschleife (PlL 1) vorgeschaltet ist, deren Eingang parallelgeschaltet is. zum Eingang der ersten Regelschleife und deren Ausgang derart an einen Umschalter (S3) angeschlossen ist, daß er im Wechsel mit dem Ausgang des Abtast- und Halte-Kreises (10) an den einen Eingang des im Detektorzweig der ersten Regelschleife (PLL2) liegenden Summenverstärkers (7) anschaltbar ist.

4. Schaltung nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß der Abtast- und Halte-Kreis (10) ersetzt ist durch einen Analog/Digital-Digital/Analog-Wandler mit einem Digital-Speicher.