DE2628581C3

DE2628581C3 - Schaltung zur Wiedergewinnung von Taktsignalen mit veränderlicher Frequenz für einen Digitaldatenempfänger

Info

Publication number: DE2628581C3
Application number: DE2628581A
Authority: DE
Inventors: Jay W. West Chester Layer; Benjamin Andalusia Olevsky
Original assignee: Aeronutronic Ford Corp
Current assignee: Space Systems Loral LLC
Priority date: 1975-06-27
Filing date: 1976-06-25
Publication date: 1978-07-20
Also published as: DE2628581A1; GB1507642A; JPS524760A; CA1060548A; JPS5853808B2; DE2628581B2; NL7606989A; US3959601A

Description

Die Erfindung bezieht sich auf eine Schaltung zur Wiedergewinnung von Taktsignalen mit veränderlicher Frequenz für einen Digitaldatenempfänger, der Einrichtungen zur Erzeugung eines Binärdatensignals mit einer Charakteristik einschließt, die sich in einer zu den Übergängen in den von dem Empfänger empfangenen Digitaldaten entsprechenden Weise ändert.

Derartige Schaltungen sind aus den US-Patentschriften 32 38 462, 3142 802, 37 31220 und 37 98 573 bekannt.

Die meisten digitalen Übertragungssysteme arbeiten mit einer einzigen Taktfrequenz oder mit einer begrenzten Anzahl von Standard-Taktfrequenzen auf Grund der Schwierigkeit, aui dem empfangenen Signal ein Taktsignal wiederzugewinnen, wenn sich dieses über einen weiten Frequenzbereich ändert. Bei derartigen, einen begrenzten Taktfrequenzbereich aufweisenden digitalen Nichrichtenübertragungssystemen erfolgt die Taktwiedergewinnung in dem Empfänger mit Hilfe von Nachlauffiltern, Pilottönen usw. Bei mit festen Taktfrequenzen arbeitenden Wiedergewinnungssystemen werden die demodulierten Daten neu geformt, u^r ι eine Spektrallinie bei der Taktfrequenz zu gewinnen. Das neu geformte Signal wird in einem Bandpaß gefiltert, um das Signal-Stör-Verhältnis zu verbessern, und es wird durch ein Nachlauffilter oder eine phasenstarre Schleife geleitet, um das Signal-Stör-Verhältnis weiter zu verbessern.

Bei einem Digitaldatenempfänger, der Binärdaten mit einer zugehörigen Taktfrequenz empfangen soll, die sich über einen weiten Frequenzbereich ändern kann, wobei die Endpunkte des Frequenzbereiches im Verhältnis von 8 zu 1 oder mehr stehen, würde die Verwendung der vorstehend beschriebenen üblichen Taktfrequenzwiedergewinnungstechnik die Verwendung einer Vielzahl von Filtern und elektronisch gesteuerten Oszillatoren erfordern, was praktisch nicht durchfürbar ist.

Der Ausdruck »Digitaldatenempfänger«, wie er hier verwendet wird bezieht sich auf eine Einrichtung, die ein übertragenes oder ausgesandtes eine digitale Information enthaltendes elektrisches Signal empfangen und verarbeiten kann, um eine brauchbare Information zu erzeugen. Allgemein ist das Übertragungsmedium ohne Bedeutung, und es können elektro- -»5 magnetische Trägerwellen, ein Magnetband oder ähnliches verwendet werden. Einrichtungen dieser Art zum Empfang und zur Verarbeitung von digitalen Informationssignalen erfordern eine Zeitsteuer-Schwingungsform, die mit dem empfangenen Datensignal M synchronisiert wird, um eine Verarbeitung, Decodierung und zeitliche Neuquantisiening der empfangenen digitalen Daten zu ermöglichen.

Der Erfindung liegt die Aufgabe zugrund«, eine Schaltung der eingangs genannten Art zu schaffen, die es digitalen Empfängersystemen ermöglicht, ohne weiteres Binärdatensignale zu verarbeiten, die auf Taktfrequenzen beruhen, die sich über einen extrem breiten Frequenzbereich ändern können, ohne daß die Empfangsausriistung abgeändert oder anders aufgebaut wi werden muß.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst.

Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Untcran- 6^e· Sprüchen.

Ein Digitaldatenempfärger schließt typischerweisc Einrichtungen zur Erzeugung eines binären Datensignals mit einer Charakteristik ein, die sich in einer Weise ändert, die den Übergängen der von dem Empfänger empfangenen Digitaldaten entspricht. Die Charakteristik des Binärdatensignals, die sich entsprechend den Datenübergängen ändert, ist üblicherweise eine Spannung, deren Pegel sich bei jedem Datenübergang von einem logischen 0-Pegel zu einem logischen I-Pegel oder umgekehrt verschiebt. Die erfindungsgemäße Schaltung zur Wiedergewinnung von Taktsignalen mit veränderlicher Frequenz für einen derartigen Digiialdatenempfänger umfaßt erste Schaltungseinrichtungen, denen das in dem Digitaldatenempfänger erzeugte Binärdatensignal zugeführt wird und die ein erstes elektrisches Signal erzeugen, das eine Reihe von Impulsen umfaßt, von denen jeder einem Übergang in den von dem Empfänger empfangenen digitalen Daten entspricht. Es sind, weiterhin zweite Schaltungseinrichtungen vorgesehen, die ein zweites elektrisches Signal mit einer vorgegebenen oder auswählbaren Frequenz erzeugen. Die Frequenz des zweiten elektrischen Signals wird durch die Taktfrequenz der empfangenen digitalen Daten bestimmt. Dritte Schaltungseinrichtungen, denen die ersten und zweiten elektrischen Signale zugeführt werden, werden zum Mischen der ersten und zweiten elektrischen Signale und zur Aufwärtsmischung des ersten elektrischen Signals verwendet, um ein drittes elektrisches Signal mit Seitenband- oder Spek'.ralkomponenten zu erzeugen, deren Frequenz von dem zweiten elektrischen Signal durch den Spektralgehalt des ersten elektrischen Signals abweicht.

Es sind weiterhin vierte Schaltungseinrichtungen vorgesehen, die ein viertes elektrisches Signal mit vorgegebener Zwischenfrequenz erzeugen, wobei die vierten Schaltungseinrichtungen ein schmalbandiges Filter für das dritte elektrische Signal einschließen. Dies ermöglicht die Auswahl einer Seitenbandkomponente des dritten elektrischen Signals, wobei diese Seitenbandkomponente einer Grundfrequenz- oder harmonischen Komponente der Impulse: entspricht, die das erste elektrische Signal bildet.

Fün^fte Schaltungseinrichtungen werden mit dem zweiten elektrischen Signal und mit dem vierten elektrischen Signal oder einem hiervon abgeleiteten Signal gespeist, um das vierte elektrische Signal oder das hiervon abgeleitete Signal ;:u mischen eder abwärts zu mischen, um ein fünftes elektrisches Signal mit einer Frequenz zu erzeugen, die der Frequenzdifferenz der zweiten und vierten elektrischen Signale entspricht und die proportional zur Taktfrequenz des Binärdatensignals ist.

Vorzugsweise schließt die Wiedergewinnungsschaltung von Taktsignalen mit veränderlicher Frequenz einen elektronisch gesteuerten Oszillator mit einem Frequenzbereich ein, der schmaler als der Bereich der Taktsignalfrequenzen sein kann, über dem de^r Digitaidatenempfänger betrieben werden kann. Wenn sich der Frequenzbereich des elektronisch gesteuerten Oszillators bis zur oberen Grenze des Bereichs von Taktsignalen für dir empfangenen Digitaldaten erstreckt, so können Frequenzteilernetzwerke verwendet werden, um oszillatorgesteuert'-: Frequenzen zu erzeugen, die den Taktfrequenzei für die rieorigsten Digitaldatenübertragungsgcsch windigkeiten entsprechen.

Vorzugsweise ist da: -zweite elektrische Signal, das eine vorgegebene oder auswählbare Frequenz aufweist, tatsächlich ein Signal, dessen Frequenz auswählbar isl und das von einem Frenuen/ivnthpci/pr pry^uat -j.irrl

der von einem Dalenüberlragungsgeschwindigkeits-Wählcr gesteuert wird. Der Dateniibertragungsgeschwindigkeits-Wähler kann zur Steuerung der Teilung des Ausgangssignals des elektronisch gesteuerten Oszillators, zur Steuerung der von dem Frequenzsynthesizer ausgewählten Frequenz und zur Veränderung der Verstärkung einer phasenstarren Schleife verwendet werden. Die phasenstarre Schleife kann einen Phasendeteklor zum Vergleich der Frequenz eines elektrischen Signals, das proportional zur Ausgangsfrequenz des elektronisch gesteuerten Oszillators ist. mil der Frequenz des fünften elektrischen Signals verwenden,das von dem Binärdatensignal abgeleitet wird.

Die Erfindung wird im folgenden an Hand von in der Zeichnung dargestellten Ausführungsbeispielen noch näher erläutert. In der Zeichnung zeigt

F i g. 1 ein Blockschaltbild einer Ausführungsform der Schaltung zur Wiedergewinnung von Taktsignalen mit \/nr'ani\fr\ir^thnr F-rf*minn-7 fi'ir mnpri Γ"ΐΐίτι| aUalpnpmnf Hrt.

mit einem Digitaldatenempfänger und -sender bestimmt, der eine binäre 4-Pegel-Codierung verwendet wobei zwei Bits der Binärdateninformation die Decodierung der übertragenen Information ermöglichen.
Die Schaltung zur Wiedergewinnung der Taktsignal ist allgemein mit der Bezugsziffer 10 bezeichnet. Die Schaltung 10 schließt einen logischen Übergangsdetektor 12 mit einem binären Datensignal El als Eingang ein. Das binäre Datensignal kann von dem Demodula-

ίο torabschnitt eines Digitaldatenempfängers abgeleitet werden und besteht typischerweise aus einem elektrischen Signal mit sich ändernder Amplitude, das durch die Demodulation eines phasenmodulierten Trägersignals oder eines ähnlichen Signals gewonnen wird, das

π jedoch in jedem Fall Amplitudenänderungen enthält, die Übergängen in den empfangenen Digitaldaten entsprechen. Der logische Übergangsdetektor verwendet das binäre Datensignal E 1 zur Erzeugung eines Signals E2,

ι"" —

Fig. 2 ein Blockschaltbild eines Frequenzsynthesi-/ers, der in der Schaltung nach F i g. 1 verwendet wird und der in Blockschaltbildform gezeigt ir.t,

Fig. J ein ausführliches elektrisches Schaltbild der Blockschaltungen 14, 16, 18 und 20, die in Blockschaltbildform in F i g. 1 gezeigt sind,

Fig. 4 ein ausführliches elektrisches Schaltbild der Schaltungen 22,42,56,48 und 28, die in Blockschaltbildform in F i g. I gezeigt sind,

Fig. 5 ein ausführliches elektrisches Schaltbild der Schaltungen 30, 32, 34, 36, 38, 40 und 50, die in Biockschaltbildform in F i g. I gezeigt sind,

F i g. 6 ein ausführliches elektrisches Schaltbild der Schaltungen 52,54,58 und 70, die in Blockschaltbildform in Fig. 2gezeigt sind,

Fig. 7 ein ausführliches elektrisches Schaltbild der Schaltungen 56, 60, 62, 64, 66 und 68, die in Blockschaltbildform in F i g. 2 gezeigt sind.

Die Zeichnungen zeigen ein bevorzugtes Ausführungsbeispiel der Erfindung und die ausführlichen Schaltbilder der F i g. 3 bis 7 sowie die Typenbezeichnungen der Bauteile oder deren Werte stellen lediglich Beispiele ohne jede Einschränkungen dar. Wenn dies nicht anders angegeben ist, so sind die Kondensatorwerte in Mikrofarad angegeben, während die Induktivitätswerte in Mikrohenry angegeben sind. Schaltungsbauteile, die Typer.bezeichnungen aufweisen, die mit dem Buchstaben MC beginnen, sind im Handel erhältliche Bauteile, wie sie von der Firma Motorola hergestellt werden. Weiterhin sind elektrische Signale in den Zeichnungen mit dem Buchstaben E bezeichnet, worauf eine Ziffer folgt, zusammen mit einer Angabe der Schaltungspunkte, an denen die elektrischen Signale auftreten.

In den Zeichnungen bezeichnen gleiche Bezugsziffern oder Bezeichnungen gleiche elektrische Signale oder Bauteile in den einzelnen Figuren.

In F i g. 1 ist ein schematisches elektrisches Blockschaltbild einer Ausführungsform der Schaltung zur Wiedergewinnung von Taktsignalen für einen Digitaldatenempfänger dargestellt, der Digitaldaten mit veränderlicher Taktfrequenz empfangen soll. Die beschriebene Schaltung ist zur Verwendung mit übertragenen Digitaldaten bestimmt, die eine Datenübertragungsgeschwindigkeit im Bereich von 1336 bis i2,950 Megabit pro Sekunde (MB/s) aufweisen. Weiterhin ist die in den Zeichnungen dargestellte Schaltung zur Wiedergewinnung von Taktsignalen zur Verwendung Impuls einem Übergang in den empfangenen Digitaldaten entspricht. Wenn die empfangenen Digitaldaten aus einer Serie von logischen 0- oder I-Pegeln bestehen, kann kein Übergang erfolgen, und es kann ein Impuls fehlen, wie dies iti der Schwingungsform El angedeutet

2Ί ist. Vorzugsweise wird der logische Übergangsdetektor dazu verwendet. Impulse in der Schwingungsform E2 mit einem niedrigen Tastverhältnis zu liefern, um sicherzustellen, daß das Signal E2 einen Spektralgehalt mit beträchtlichem Energiepegel bei der Taktfrequenz

JO aufweist, die der Datenübertragungsgeschwindigkeit des binären Datensignals E1 entspricht.

Das elektrische Signal E2 wird -einem Aufwärtsmischer oder Mischer 14 zugeführt, der das Signal £"2 mit einem Signal El von einem Frequenzsynthesizer 24 mischt. Wenn die Datenübertragungsgeschwindigkeit des binären Datensignals E 1 fest sein würde, so könnte das elektrische Signal £7 eine vorgegebene oder feste Frequenz aufweisen. Wenn jedoch das binäre Datensigna¹ eine veränderliche Datenübertragungsgeschwindigkeit aufweisen kann, so erzeugt der Frequenzsynthesizer ein elektrisches Ausgangssignal El mit auswählbarer Frequenz, die durch ein elektrisches Signal E20 gesteuert wird, das vorzugsweise von einem Datenübertragungsgeschwindigkeits-Wähler 26 gewonnen wird.

■ti Vorzugsweise ist der Datenübertragungsgeschwindigkeits-Wähler 26 ein im Handel erhältliches Bauelement, das Skalenräder umfaßt, wobei jedes Skalenrad zehn Stellungen aufweist, die den Dezimalzahlen 0 bis 9 entsprechen, und wobei jedes Skalenrad ein binär

so codiertes Dezimalsignal mit vier Bits erzeugt, das der Skalenrad-Stellung entspricht. Der Frequenzsynthc,;-zer 24 erzeugt ein Signal El mit einer Frequenz, die durch Einstellung der Skalenräder in dem Datenübertragungsgeschwindigkeits-Wähler 26 bestimmt ist.

Selbstverständlich wird die Einstellung des Datenübertragungsgeschwindigkeits-Wählers sowie die Frequenz des elektrischen Signals El durch die Datenübertragungsgeschwindigkeit der binären Datensignale El bestimmt. Jedes Skalenrad des Datenübertragungsge-

M) schwindigkeits-Wählers stellt eine Ziffer einer fünfstelligen Dezimalzahl dar, die die Größe der Frequenz angibt Wenn die niedrigstbewertete Ziffer der Dezimalzahl 1000 Hz-Stellen darstellt, so entspricht eine Änderung der niedrigstbewerteten Stelle an den

■ "· Skalenrädern um eine Einheit einer Änderung um 1000 Hz der Frequenz des elektrischen Signals El und der Taktfrequenz des binären Datensignals Fl. Vorzugsweise weist das von dem Frequenzsynthesizer

24 erzeugte elektrische Signal L7 eine Frequenz auf, die gleich JOMHz plus einer Hälfte der Taktfrequenz ist, die der Datenübertragungsgeschwindigkeit des binären Datensignals £1 en.spricht. In der folgenden Beschreibung ist angenommen, daß das elektrische Signal £7 diese Frequenzbeziehung mit der Taktfrequenz des binären Datensignals aufweist.

Für n^italdaten mit einer Übertragungsgeschwindigkeit von 1,536 bis 12,950 MB/s liegt die entsprechende Taktfrequenz im Bereich von 1,536 bis 12,950MHz. In diesem Fall ändert sich die Frequenz des dem Aufwärtsmischer 14 zugeführten elektrischen Signals 1:7 über dem Frequenzbereich von 30.768 MHz bis 36.475 MH/. Das Mischen der elektrischen Signale £2 und El erzeugt das elektrische Signal £3 am Ausgang des Aufwärtsmischers 14. Das Signal £3 ist ein sinusförmiges Signal mit der Frequenz des elektrischen Signals £7. es enthält jedoch zusätzliche Seitenbandlirimnmipnten Hin Hnrrh Hnn Snplclralanlpil lic

elektrischen Signals £2 bestimmt sind.

Das elektrische Signal £3 wird einem Schmalbandfilter 16 zugeführt, das ein elektrisches Ausgangssignal £4 bei 30 MH/. liefert, eine Frequenz, die einer der Spektrallinicn in dem elektrischen Signal £3 entspricht. Diese Spektrallinie entspricht der Differenz, zwischen den Frequenzen der elektrischen Signale £7 und £2, wobei das letztere Signal eine Spektralkomponente mit einer Frequenz einschließt, die bei der halben Taktfrequenz liegt. Das Schmalbandfilter 16 weist vorzugsweise eine extrem geringe Bandbreite von beispie¹ weise 13 kHz auf, so daß alle in dem Aufwärtsmischer 14 erzeugten Seiienbandkomponenten mit Ausnahme der gewünschten 30-M Hz-Komponente unterdrückt werden.

Es sei bemerkt, daß lediglich ein Schmalbandfilter 16 für alle verschiedenen Taktfrequenzen verwendet wird, die den verschiedenen Datenübertragungsgeschwindigkeiten des Binärdatensignals £1 entsprechen.

Das elektrische Ausgangssignal £4 von dem Schmalbandfilter mit der Frequenz von 30MHz wird einem eine veränderliche Verzögerungszeit aufweisenden Verzögerungsnetzwerk 18 zugeführt. Dieses Netzwerk 18 verzögert das elektrische Signal £4 um eine vorgegebene Anzahl von Nanosekunden, um ein elektrisches Signal £5 zu liefern, das die gleiche Frequenz wie das elektrische Signal £4 aufweist, das jedoch verzögert ist, damit das von der Schaltung 10 abgeleitete Taktsignal auf oder in die Nähe des Mittelpunktes des Bitintervalls des empfangenen digitalen Datensignals fallen kann.

Das verzögerte elektrische Signal £5 wird einem Abwärtsmischer 20 zugeführt, dem weiterhin das elektrische Signal E 7 mit einer Frequenz von 30 MHz plus der halben Taktfrequenz zugeführt wird. Der Abwärtsmischer 20 mischt die elektrischen Signale ES und £7 und erzeugt ein elektrisches Signal £6, das die Summen- und Differenzfrequenzen der Eingangssignale £5 und £7 einschließt. Ein Tiefpaß-Filter 22 ermöglicht die Weiterleitung der Differenzfrequenz £14, deren Frequenz gleich der halben Taktfrequenz ist.

Wenn lediglich ein Signal mit der halben Taktfrequenz bei der Verarbeitung des binären Datensignals erforderlich wäre, so könnte das elektrische Signal E 14 direkt verwendet werden. Im allgemeinen ist jedoch ein Zeitsteuersignal, das sich mit der Taktfrequenz ändert, für die Verarbeitungsschaitungen des digitalen Datenempfängers erforderlich. Diese Forderung wird durch eine phasenstarre Schleifenanordnung erfüllt

Das elektrische Signal £14 wird einer Pufferschaltung 42 mit einem elektrischen Ausgangssignal £15 zugeführt, das einem digitalen Phasendetektor 44 zugeführt wird. Der digitale Phasendetektor 44 ist ein ^r, Teil einer phasenstarren Schleife, die einen elektronisch gesteuerten Oszillator 28 einschließt. Dem digitalen Phasendetektor 44 wird ein elektrisches Signal £12 mit einer Frequenz zugeführt, die proportional zur Frequenz des elektrischen Ausgangssignals £8 von dem

in elektronisch gesteuerten Oszillator ist. Irgendeine Phasendifferenz zwischen den elektrischen Signalen £12 und £15 führt zur Erzeugung eines elektrischen Fehlersignals £16, dessen Spannungshöhe durch die Phasendifferenz zwischen den Signalen £12 und £15

r, bestimmt ist. Das elektrische Signal £16 durchläuft ein Tiefpaß-Filter 46, um irgendwelche hochfrequenten Komponenten zu beseitigen, die vorhanden sein können, und das resultierende elektrische Signal £17 bildet das Eingangssignal für einen eine veränderliche

2n Verstärkung aufweisenden Verstärker 48. Der Ausgang des eine veränderliche Verstärkung aufweisenden Verstärkers ist ein elektrisches Signal £18, das dem elektronisch gesteuerten Oszillator 28 zugeführt wird und dessen Spannungshöhe die Frequenz des elektrisehen Oszillatorausgangssignals £8 bestimmt.

Das elektrische Signal £8 wird durch zwei teilende Frequenzteilernetzwerke 30 und 32 zugeführt, um ein elektrisches Signal £9 mit der halben Frequenz des elektrischen Signals £8 und ein elektrisches Signal £ 10

in mit einem Viertel der Frequenz des elektrischen Signals £8 zu erzeugen.

Ein Digitalschalter 34 weist eine Ausgangsleitung auf, an der ein Signal £11 erscheint, und der Schalter weist weiterhin drei Eingangsanschlüsse auf, denen die

v, elektrischen Signale £8, £9 bzw. £10 zugeführt werden. Die Funktion des Digitalschalters besteht in der Verbindung des Ausgangsanschlusses, an dem das Signal £11 auftritt, mit irgendeinem der drei Eingangsanschlüsse, an denen die Signale £8, £9 und £10

4n auftreten. Ein elektrisches Signal £19, das den Digitalschalter 34 steuert, bestimmt, welcher Eingangsanschluß mit dem Ausgangsanschluß des Digitalschalters 34 verbunden ist. In jedem Fall entspricht das elektrische Signal £11 einem der drei Eingangssignale an den Digitalschalter 34.

Vorzugsweise weist der elektronisch gesteuerte Oszillator 28 einen Frequenzbereich von 6,144 MHz bis 15,9% MHz auf. Im Gegensatz hierzu ist die Taktsignal-Wiedergewinnungsschaltung 10 für Datenübertragungsgeschwindigkeiten geeignet, die Taktsignalfrequenzen von 1,536MHz bis 12,950MHz entsprechen Das elektrische Signal £8 ist, wie dies weiter ober angegeben wurde, der Ausgang des elektronisch gesteuerten Oszillators 28 und weist einen Frequenzbe reich von 6,144 MHz bis 15396 MHz auf. Das Frequenzteilernetzwerk 30 teilt die Frequenz de: elektrischen Signais £8 durch zwei, um das elektrische Signal E 9 zu erzeugen, das einen Frequenzbereich vor 3,072 MHz bis 7,998 MHz aufweist In gleicher Weise

«ι teilt das Frequenzteilernetzwerk 32 die Frequenz de« elektrischen Signals £9 durch zwei, um das elektrisch« Signal £10 mit einem Frequenzbereich von 1,536 MHi bis 3399 MHz zu erzeugen.

Der Digitalschalter 34 wird durch einen Übertra

t.5 gungsgeschwindigkeits-Decodierer 50 gesteuert, dei seinerseits durch ein elektrisches Signa! £21 von dem Datenübertragungsgeschwindigkeits-Wähler 26 gesteuert wird. Der Obertragungsgeschwindigkeits-Deco-

euerer 50 unterteilt im Ergebnis den Datenübertragungsgeschwindigkeitsbereich des Datenübertragungsgeschwindigkeits-Wählers 26 in drei Frequenzbereiche und setzt den Digitalschalter 34 entsprechend, damit das elektrische Signal £11 einem der elektrischen Ein gangssignale £8, £9 oder £10 entspricht. Im niedrigen Datenübertragungsgeschwindigkeitsbereich entspricht das elektrische Signal £11 dem Signal £10 und weist einen Frequenzbereich von 1,536MHz bis 3,999 MHz auf. Im mittleren Datenübertragungsgeschwindigkeitsbereich entspricht das elektrische Signal £11 dem Signal £9 und weist einen Frequenzbereich von 4,000MHz bis 7,999MHz auf. In diesem mittleren Datenübertragungsgeschwindigkeitsbereich wird lediglich der 8,000-MHz- bis 15.996-MHz-Bereich des elektronisch gesteuerten Oszillators 28 verwendet, was auch in dem oberen Datenübertragungsgeschwindigkeitsbereich der Fall ist. In dem Bereich einer hohen Datenübertragungsgeschwindigkeit entspricht Has p\pV-trische Signal £11 dem Signal £8 und weist einen Frequenzbereich von 8,000 MHz bis 12,950 MHz auf.

Das elektrische Signal £ 11 ist eine Taktfrequenz, die der Datenübertragungsgeschwindigkeit des binären Dateneingangssignals £11 entspricht. Das Signal £11 wird in seiner Frequenz durch ein Frequenzteilernetzwerk 36 unterteilt. Wie es in der Fig. 1 dargestellt ist. ergibt das Netzwerk 36 eine Frequenzteilung durch zwei, doch ist im allgemeinen das Frequenztcilernetzwerk 36 eine durch /^teilende Schaltung, wobei ^gleich log2L ist, wobei L den Codierungspegel in dem digitalen Nachrichtenübertragungssystem darstellt. Für eine 4-Pegel-Codierung ist N gleich 2, wie dies angedeutet ist. Das Ausgangssignal von dem Frequenzteilernetzwerk 36 ist ein elektrisches Signal £12 mit der halben Taktfrequenz. Dieses Signal £12 wird dem digitalen Phasendetektor 44 in der vorstehend beschriebenen Weise zugeführt. Ein Frequenzteilernetzwerk 38 ist vorgesehen, um die Frequenz des elektrischen Signals £ 12 durch zwei zu teilen, um das elektrische Signal £ 13 zu erzeugen, dessen Frequenz der durch vier geteilten Taktfrequenz entspricht. Die Signale £ 11, £ 12 und £ 13 werden einer Pufferschaltun;* 40 als dem Ausgang der Taktsignal-Wiedergewinnungsschaltung 10 zugeführt.

In F i g. 2 ist ein Blockschaltbild des Frequenzsynthesizers 24 dargestellt, der in Fig. 1 als einzelner Block dargestellt ist. Der Frequenzsynthesizer hat die Funktion der Erzeugung eines Ausgangssignals mit einer Frequenz im Bereich von 30,768MHz bis 36,475 MHz in Schritten von 1000 Hz, wie dies weiter oben erläutert wurde. Der Datenübertragungsgeschwindigkeits-Wähler 26 liefert fünf binär codierte Dezimalzahl-Ausgangssignale, die zusammen als das elektrische Signal £20 bezeichnet sind, und die einem programmierbaren Zähler 58 zugeführt werden. Einer der binär codierten Dezimaleingänge des Signals £20 wird einer Decodierschaltung 70 mit einem elektrischen Ausgangssignal £30 zugeführt, das dem programmierbaren Zähler 58 zugeführt wird.

Grundsätzlich schließt der Frequenzsynthesizer 24 eine phasenstarre Schleifenanordnung ein, bei der ein fester und ein programmierbarer Zähler verwendet werden, um einen Phasenvergleich bei einer niedrigen Frequenz (250 Hz) durchzuführen, damit die gewünschte Synthesizer-Ausgangsfrequenz erzielt wird, die in Schritten von 500 Hz verändert werden kann. Das in dem Phasenvergieichsnetzwerk verwendete Bezugssignal wird von einem temperaturkompensierten l-MHz-Quarzoszillator 52 abgeleitet.

Das Ausgangssignal von dem Quarzoszillator 52 ist ein elektrisches Signal £22, dessen Frequenz in einem festen Zähler 54 durch 4000 dividiert wird. Das elektrische Signal £23 am Ausgang des festen Zählers

■> weist daher eine Frequenz von 250 Hz auf. Dieses Signal wird einem digitalen Phasendektektor 56 zugeführt, dem weiterhin das elektrische Ausgangssignal £24 von dem programmierbaren Zähler 58 zugeführt wird.

Der Ausgang des digitalen Phasendetektors 56 ist ein

ίο elektrisches Spannungssignal £25, dessen Größe proportional zur Phasendifferenz zwischen den elektrischen Signalen £23 und £24 ist. Hin aktives filter 60 von zweiter Ordnung und vom Typ Il filtert das Signal £25, um ein elektrisches Signal £26 /u erzeugen, das

ii erneut in einem dreipoligen Butlerworth-Filter 62 gefiltert wird, wobei dieses Filter 62 ein elektrisches Ausgangssignal £27 liefert. Das Filter 60 vom Typ Il ergibt eine Schleife zweiter Ordnung mit einer F"*it7pnfrpnnpn7 Hip in ilpm vnrlit>_t7pmion Λ ι it fi'i Kt-, mirt - -σ - -τ *-· - -_r-...-^ ../...,..UH^J

beispiel so gewählt ist, J.iß sie gleich der Frequenz des Phasendetektor-Abtastsignals £23 dividiert durch 100. oder gleich 2.5 Hz ist. Weiterhin ist das Butterworth-Filier bei dem vorliegenden Ausführungsbeispiel so ausgebildet, daß es eine Grcnzfrequenz aufweist, die

:ί gleich der Frequenz des Signals £23 dividiert durch 10 oder gleich 25 H/ ist. Dieses Filter stellt das Fehlen einer 250-H/-Kotnponente in dem Signal £27 sicher, stört jedoch nicht die Schleife zweiter Ordnung, weil ihre Eigenfrequenz um eine Größenordnung niedriger ist, als die Grenzfrequenz des Butterworth-Filters.

Das zur Phasendifferenz der Signale £23 und £24 proportionale elektrische Signal £27 ergibt eine Steuerung eines elektronisch oder spannungsgesteuerten Oszillators 64. Das elektrische Ausgangssignal £28 von dem Oszillator 64 ändert sich von 30,768 MH/ bis 36,475 MHz und wird einem Vorteiler 68 zugeführt, der einf Frequenzteilung des Signals £28 durch den Faktor Zwei durchführt, um ein elektrisches Signal £29 zu erzeugen. dessen Frequenzbt: eich zwischen

■>o 15.384 MHz und 18,2375 MHz liegt. Dieses Signal wird als Eingang dem programmierbaren Zähler 5* zugeführt.

Der programmierbare Zähler 58 dividiert die Frequenz des elektrischen Signals £29 durch eine Zahl im Bereich von 61,536 bis 72,950 in Abhängigkeit von der Einstellung der Skalenräder oder Schalter des Datenübertragungsgeschwindigkeits- Wählers 26.

Selbstverständlich wird die Ausgangsfrequenz des Oszillators 64 so eingestelli, daß eine Frequenz von

so 250 Hz in dem elektrischen Signal £24 am Ausgang des programmierbaren Zählers 58 aufrechterhalten wird. Das Ausgangssignal £28 wird einer Leistungsteilerschaltung 66 zugeführt, von der das elektrische Ausgangssignal El gewonnen wird, das dem Aufwärtsmischer 14 und dem Abwärtsmischer 20 in der Taktsignai-Wiedsrgewinnungsschaltung 10 zugeführt wird.

Es sei bemerkt, daß der programmierbare Zähler 58 in dem Frequenzsynthesizer 24 eine Division im Bereich von 61,536 bis 72,950 durchführt und daß die Taktfrequenz oder die Datenübertragungsgeschwindigkeit des Binärdatensignals £1 sich in der Frequenz von i,536MHz bis 12,950MHz ändert. Diese Bereiche unterscheiden sich voneinander lediglich in der höchstbewerteten Stelle. Die Differenz in der höchstbewerteten Stelle wird durch die Verwendung der Decodierschaltung 70 ausgeglichen, die die höchstbewertete Stufe der Teilerstu-"en in dem Zähler 58 für eine 6 oder

cine 7 programmiert, wenn die höchstbcwcrtcte Stelle des Datenübertragungsgesehwindigkeits-Wählers 26 eine 0 bzw. eine 1 ist. Die übrigen Stellen der {·. pgrammierbaren Zählerteilung ergeben sich in der gezeigten Weise durch die Schalter des Datenübe. tragungsgeschwindigkeits Wählers 26.

In den F i g. 3 bis 7 sind ausführliche Schaltbilder der in Blockschaltbildform in den F i g. 1 und 2 gezeigten Schaltungen gezeigt. Die von gestrichelten Linien umgebenen Schaltungselemente sind mit Bezugsziffern id versehen, die den Blöcken in den F i g. 1 und 2 entsprechen. Der logische Übergangsdetektor 12 nach I' ι g. I ist nicht ausführlich in den F i g. 3 bis 7 gezeigt.

In F i g. 3 ist eine Schaltung 13 gezeigt, die einen Teil des Ausgangsteils des logischen Ubergangsdetektors 12 ; > bilden kann oder die als Teil des Aufwärtsmischers betr.ichtet werden kann. Die Schaltung 13 ist im wesentlichen eine Verstärkungs- und Impulsfonnerschiiltung. tue weiterhin eine Impedanzanpassung oder Pufferfunktion erfüllt. Das elektrische Signal ZfJ, das :o dem Eingang eir . s Verstärkers 100 zugeführt wird, ist in Wirklichkeit nicht das gleiche Signal wie das Signal E 1. das als das BinärdatenEingangssignal dem logischen Übergangsdetektor 12 zugeführt wird, sondern es ist von diesem abgeleitet. Das Ausgangssignal E2 von der Schaltung 13 besteht aus einer Serie von schmalen Impulsen, von denen jeder einem Übergang oder Wechsel in dem Logikpegel des Binärdaten-Eingangssignals F.\ entspricht, das dem logischen Übergangsdetektor 12 zugeführt wird. in

Das Bauteil 102 in dem Aufwärtsmischer 14 ist ein Diodenringmischer, der im Handel von der Firma Mini Circuit Laboratories, Brooklyn, New York, erhältlich ist. Der Eingang des Mischers 102 an seinem Anschluß L ist mit dem Kollektor eines Transistors 104 sverbunden, dessen Basis das Frequenzsynthesizer-Ausgangssignal El zugeführt wird. Die von dem Mischer 102 erzeugten Summen- und Differenzfrequenzen werden der Basis eines Transistors 106 zugeführt, an dessen Kollektor das elektrische Signal £3 erscheint. u>

Das elektrische Signa! £3 wird dem Schmalbandfilter 16 zugeführt, das ein Quarzfilter bei 30 MHz mit einem sehr schmalen Durchlaßbereich von 13 kHz und mit sehr großer Flankensteilheit ist.

Das elektrische Ausgangssignal £4 des Filters 16 wird der Basis eines Transistors 108 in dem eine veränderliche Zeitverzögerung aufweisenden Verzögerungsnetzwerk 18 zugeführt. Die Verzögerung von ungefähr 50 Nanosekunden, die die Schaltung 18 erzeugt, wird durch den beweglichen Arm 110 einer veränderlichen Induktivität 112 gesteuert. Im allgemeinen ist die Änderung der Verzögerungseinstellung der Schaltung 18 nicht mehr erforderlich, nachdem der Digitaldatenempfänger, bei dem die Taktsignal-Wiedergewinnungsschaltung verwendet wird, einmal eingestellt wurde.

Das elektrische Signal £5 von der Verzögerungsschaltung 18 wird der Basis eines Transistors 114 in der Abwärtsmischerschaitung 20 zugeführt. Dieser Transistor bildet zusammen mit einem Transistor 116 und den ω zugehörigen Bauteilen die Eingangsschaltung, die das Signal £5 dem /?-Eingang des Ringmischers 118 zuführt, der von der gleichen Type ist, wie der, der in Verbindung mit dem Aufwärtsmischer 14 beschrieben wurde. Der Ringmischer 118 mischt das Signal £5 auf das Signa! £6 nach unten, das eine Frequenz mit der halben Taktfrequenz entsprechend der Datenübertragungsgeschwindigkeit des Binärdatensignals £1 aufweist. Das elektrische Signal £6 wird dem Ticfpaß-Filier 22 nach Fig. 2 zugeführt, um das elektrische Bezugssignal £14 zu erzeugen, dessen Frequenz gleich der halben Taktfrequenz des binären Datensignals ist.

Das Signal E 14 durchläuft die Pufferschaltung 42 und gelangt zum digitalen Phasendetektor 44, der einen im Handel erhältlichen digitalen Phasendetektor 120 einschließt.

Das Ausgangssignal £ 16 von dem Phasendetektor 44 wird dem Eingang eines Operationsverstärkers 122 zugeführt, der als aktives Filter wirkt und der dem Phasendetektorsignal £16 eine Schleifenansprcchcharakteristik vom Typ Il zweiter Ordnung erteilt. Auf das Filter zweiter Ordnung folgt ein zweipoliges ButterworthTiefpaß-Filter, das durch einen Operationsverstärker 124 und zugehörige Schaltungen gebildet ist. Das elektrische Ausgangssignal £17 von dem Verstärker 124 bildet einen Eingang für den Verstärker 48 mit veränderlicher Verslärkung. Das Signal £17 wird dem positiven Eingang eines Operationsverstärkers 126 zugeführt, an dessen Ausgang das elektrische Signal £18 erscheint. Die Verstärkung des Verstärkers 126. der in Gegenkopplung geschaltet ist, wird durch die Signale £19 und £19 gesteuert, wobei das letztere Signal d::s komplementäre Signal zu dem ersteren Signal ist.

Dem elektronisch gesteuerten Oszillator 28 wird das elektrische Signal £18 zugeführt, um das Oszillator-Ausgangssignal £8 am Ausgang eines im Handel erhältlichen Oszillatormoduls 128 zu erzeugen. Die Os/illatorausgangsfrequenz wird durch eine spannungsabhängige Kapazitäisdiode oder einen Varaktor 130 gesteuert.

Aus F i g. 5 ist zu erkennen, daß das elektrische Signal £8 von dem Oszillator 28 dem Takteingang C einer D-Flipflopschaltung in dem Frequenzteilernetzwerk 30 zugeführt wird. Der ζλ-Ausgang dieser Flipflopschaltung ist das elektrische Signal £9 und der ^Ausgang wird als elektrisches Signa! ΖΓ9 dem Takteingang C einer /D-Flipflopschaltung in dem Frequenzteilernetzwerk 32 zugeführt. Das elektrische Signal £ 10 erscheint am Q-Ausgang dieser Flipflopschaltung.

Die Signale £8, £9 und £10 werden jeweils den Eingängen von Verknüpfungsgliedern 132, 134 uno J36 in dem Digitalschflter 34 zugeführt. Das Verknüpfungsglied 132 ist mit einem Eingang an einen Ausgang eines Verknüpfungsgliedes 138 in dem Übertragungsgeschwindigkeits-Decoder 50 angeschaltet. Das Verknüpfungsglied 134 ist mit einem Eingang mit dem Ausgang eines Verknüpfungsgliedes 140 in dem Übertragungsgeschwindigkeits-Decoder verbunden, während das Verknüpfungsglied 136 mit einem Eingang mit den Ausgängen des Verknüpfungsgliedes 138 und eines Verknüpfungsgliedes 142 in dem Übertragungsgeschwindigkeits-Decodierer über eine Leitung 144 verbunden ist, an der das elektrische Signal £19 erscheint. Das Eingangssignal £2Ί der Verknüpfungsgiieder 138 und 142 in dem Übertragungsgeschwindigkeits-Decodierer 50 wird von dem elektrischen Signal £21 von dem Übertragungsgcschwindigkeits-Wähler 26 geliefert. Dieses elektrische Signal besteht aus drei Bit von Binärdaten, die von den binär codierten Dezimalausgängen der Übertragungsgeschwindigkeits-Wählschalter gewonnen werden. Die Leitung 146 empfängt das der Einer-Stellung entsprechende Bit der höchstbewerteten Steiie des binar codierten Deztmalzahl-Signals des Datenübertragungsgeschwindigkeiis-Wählers. An der Leitung 148 erscheint das Bit dpr

Stellung 8 der zweithöchstbewerteten Stelle des binär codierten Dezimalzahl-Ausgangssignals von dem Datenübertragur.gsgeschwindigkeits-Wähler 26. An der Leitung 150 erscheint das Bit der Stellung 4 für die zweithöchstbewertete Stelle. Somit ist das elektrische Ausgangssignal Eil von dem Digitalschalter 34 eines der Signale £8, E9 oder E 10, und zwar in Abhängigkeit von dem Inhalt der Bits, die den Leitungen 146,148 und 150 in dem Datenübertragungsgeschwindigkeits-Decodierer 50 zugeführt werden. Das Signal £19 an der Leitung 144 und das an einer Leitung 152 erscheinende Signal E19 werden dem Verstärker 48 mit veränderlicher Verstärkung (Fig.4) zugeführt, wie dies weiter oben beschrieben wurde. Hierdurch wird die Verstärkung des Verstärkers 48 entsprechend dem einen der drei Frequenzbereiche für das Signal £11, der durch den Digitalschalter 34 bestimmt ist, der seinerseits durch den Übertragungsgeschwindigkeits-Decodierer 50 gesteuert wird, verändert. Der Zweck der Änderung der Verstärkung des Verstärkers 48 besteht in der Kompensation der Verändemng der Schleifenvsirstärkung, die sich andernfalls aus der Verwendung von unterschiedlichen Werten der Frequenzteilung in den Frequenzteilernetzwerken 30 und 32 ergeben würde.

Die an den mit den Verstärkern 158 und 160 verbundenen Leitungen 154 bzw. 156 erscheinenden Signale können von einer Schaltung in dem Demodulatorteil des Digitaldatenerppfängers verwendet werden, um vjie Breite der Impulse in der Schwingungsform £2 zu steuern, die der Aufwärtsmischerschaltunig 14 zugeführt werden. Die Leitung 162, die eingangsseitig mit den Verstärkern 158 und 160 verbunden ist, ist mit dem eine veränderliche Verstärkung aufweisenden Verstärker 48 nach F i g. 4 verbunden.

Die Frequenzteilernetzwerke 36 und 38 verwenden )5 zwei D-Flipflopschaltungen, wie dies in Fig.5 gezeig ist. Das elektrische Signal £12 erscheint am Q-Ausganf der Flipfiopschaltung in dem Frequenzteilemetzwerl 36 und der Ö-Ausgang dieser Flipfiopschaltung ist da; Komplement des Signals £12, das heißt also £12, unc dieses komplementäre Signal wird dem digitaler Phasendetektor 44 sowie dem Takteingang dei Flipfiopschaltung in dem Frequenzteilernetzwerk 3ί über Leitungen 164 und 166 zugeführt.

Die Pufferschaltung 40 umfaßt eine Anzahl vor Verknüpfungsgliedern, die direkt mit dem Digitalschal ter 34 und den Frequenzteilernetzwerken 36 und 3f verbunden sind.

Die F i g. 6 und 7 zeigen ausführliche Schaltbilder dei Frequenzsynthesizerschaltung 24. Wie es aus Fig.6 zi erkennen ist, umfaßt der programmierbare Zähler 5f fünf identische Dekadenzähler 168, 170, 172, 174 unc 176. Die Zähler 168, 170, 172, 174 sind direkt mit den elektrischen binär codierten Dezimalzahl-Signal £2i von dem Datenübertragungsgeschwindigkeits-Wählei 26 verbunden. Der Eingang an den Zähler 168 ist die niedrigstbewertete Stelle des Signals £20, der Eingang des Zählers 170 ist die zweitniedrigstbewertete Stelle usw. Die Decodierschaltung 70 steuert das Signal £30 das dem Zähler 176 als höchstbewertete Stelle zugeführt wird, wie dies weiter oben beschrieben wurde.

Die übrigen Schaltungen der Fig.6 und 7 werder nicht ausführlicher beschrieben, weil anzunehmen ist daß diese Zeichnungen ohne weiteres im Hinblick aul die vorstehende Schaltungsbeschreibung verständlich sind und weil Frequenzsynthesizer im Handel erhältlich sind. Die hier beschriebene und gezeigte Ausführungsform des Frequenzsynthesizers 24 wird jedoch bevorzugt.

Hierzu 7 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltung zur Wiedergewinnung von Taktsignalen mit veränderlicher Frequenz für einen Digitaldatenempfänger, der Einrichtungen zur Erzeugung eines Binärdatensignals mit einer Charakteristik einschließt, die sich in einer zu den Übergängen in den von dem Empfänger empfangenen Digitaldaten entsprechenden Weise ändert, gekennzeichnet durch erste Schaltungseinrichtungen (12), denen das Dinärdatensignal zugeführt wird und die ein erstes elektrisches Signal (E2) erzeugen, das aus einer Reihe von Impulsen besteht, wobei jeder Impuls einem Obergang in den von dem Empfänger empfangenen Digitaldaten (El) entspricht, zweite Schaltungseinrichtungen (24, 26) zur Erzeugung eines zweiten elektrischen Signals (E7) mit in Abhängigkeit von der Frequenz der Taktsignale bestimmter bzw. ausgewählter Fre- M quenz, dritte Schaltungseinrichtungen (14), denen das erste (E 2) und das zweite (E 7) Signal zugeführt wird und die das erste und zweite elektrische Signal mischen und das erste elektrische Signal (El) aufwärts umsetzen, um ein drittes elektrisches Signal (E3) mit Seitenband- oder Spektralkomponenten zu erzeugen, deren Frequenz von dem zweiten elektrischen Signal (El) um den Spektralgehalt des ersten elektrischen Signals (E2) abweicht, vierte Schaltungseinrichtungen (16), denen das dritte ^x elektrische Signal (E3) zugeführt wird und die ein viertes elektrisches Signal (EA) mit vorgegebener Frequenz erzeugen, wobei die v-.erten Schaltungseinrichtungen (16) das dritte elektrische Signal (E3) Filtern, und fünfte Schaltungseir; ichtungen (20), ³ⁱ denen das zweite elektrische Signal (E 7) und das vierte elektrische Signal (EA) oder ein hiervon abgeleitetes Signal (ES) zugeführt wird, und die das vierte elektrische Signal (E4) oder das hiervon abgeleitete Signal (ES) mischen oder abwärts *o umsetzen, um ein fünftes elektrisches Signal (E6) mit einer Frequenz zu erzeugen, die der Frequenzdifferenz zwischen den Frequenzen der zweiten und vierten Signale entspricht und die proportional zur Frequenz des Binärdatensignals ist. «⁵

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Schaltungseinrichtungen einen Datenübertragungsgeschwindigkeits-Wähler (26) und einen Frequenzsynthesizer (24) umfassen, daß der Frequenzsynthesizer (24) das zweite elektrische Signal (El) erzeugt und daß der Datenübertragungsgeschwindigkeits-Wähler (26) die Frequenz des zweiten elektrischen Signals (El) steuert.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltung einen elektronisch gesteuerten Oszillator (28) zur Erzeugung eines sechsten elektrischen Signals (ES) mit veränderlicher Frequenz und einen Phasendetektor (44) einschließt, dem das fünfte elektrische Signal (£6) M oder ein hiervon abgeleitetes Signal (EiS) sowie ein Signal (E 12) mit einer Frequenz proportional zur Frequenz des sechsten Signals (EV) zugeführt wird, das von dem elektronisch gesteuerten Oszillator (28) erzeugt wird, daß der Phasendetektor (44) ein (>"> siebtes elektrisches Signal (E 16) mit einer Charakteristik erzeugt, die durch die Größe der Phasendifferenz zwischen den dem Phasendetektor (44) zugeführten Signalen bestimmt ist, und daß das siebte elektrische Signal (£16) dem elektronisch gesteuerten Oszillator (28) zugeführt wird, um die Frequenz des sechsten elektrischen Signals so einzustellen, daß die Phasendifferenz zwischen den dem Phasendetektor (44) zugeführten Signalen verringert wird, so daß das sechste elektrische Signal (£8) eine Frequenz proportional zur Taktfrequenz aufweist, die der Datenübertragungsgeschw-indigkeit des Binärdatensignals entspricht.

4. Schaltung nach Anspruch 3, gekennzeichnet durch einen eine veränderliche Verstärkung aufweisenden Verstärker (48), der zwischen dem elektronisch gesteuerten Oszillator (28) und dem Phasendektektor (44) eingefügt ist und das siebte elektrische Signal (F 16) verstärkt, das von dem Phasendetektor (44) dem elektronisch gesteuerten Oszillator zugeführt wird.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der eine veränderliche Verstärkung aufweisende Verstärker (48) mit dem Datenübertragungsgeschwindigkeits-Wähler (26) verbunden ist und daß die Verstärkung des die veränderliche Verstärkung aufweisenden Verstärkers (48) durch den Datenübertragungsgeschwindigkeits-Wähler (26) gesteuert ist.

6. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Schaltung einen Schalter (34) mit einer Anzahl von Eingangsanschlüssen und einem Ausgangsanschluß einschließt, daß der Ausgangsanschluß selektiv mit den Eingangsanschlüssen verbunden wird, daß den Eingangsanschlüssen das sechste elektrische Signal (ES) und zumindest ein achtes elektrisches Signal (£9, EiO) mit einer Frequenz gleich der Frequenz des sechsten elektrischen Signals (ES) dividiert durch eine ganze Zahl zugeführt wird.

7. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Schaltung einen Schalter (34) mit einer Anzahl von Eingangsanscl.iüssen und einem Ausgangsanschluß einschließt, daß der Ausgangsanschluß selektiv mit den Eingangsanschlüssen verbunden wird und daß den Eingangsanschlüssen das sechste elektrische Signal (£8) und mindestens ein achtes elektrisches Signal (£9, EiO) mit einer Frequenz zugeführt wird, die gleich der Frequenz des sechsten elektrischen Signals (£8) dividiert durch eine ganze Zahl ist.

8. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der Schalter (34) mit dem Datenübertragungsgeschwindigkeits-Wähler (26) verbunden ist, der die Verbindung des Ausgangsanschlusses des Schalters (34) mit den Eingangsanschlüssen des Schalters steuert.

9. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß der Schalter (34) mit dem Datenübertragungsgeschwindigkeits-Wähler (26) verbunden ist, der die Verbindung des Ausgangsanschlusses des Schalters (34) mit den Eingangsanschlüssen dieses Schalters steuert.

10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß das Signal (£12), das dem Phasendetektor (44) zugeführt wird und eine Frequenz proportional zur Frequenz des elektrischen Signals (£8) aufweist, von dem am Ausgangsanschluß des Schalters (34) erscheinenden Signal (£11) abgeleitet ist.