DE2628581B2 - Schaltung zur wiedergewinnung von taktsignalen mit veraenderlicher frequenz fuer einen digitaldatenempfaenger - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltung zur Wiedergewinnung von Taktsignalen mit veränderlicher Frequenz für einen Digitaldatenempfänger, der Einrichtungen zur Erzeugung eines Binärdatensignals mit einer Charakteristik einschließt, die sich in einer zu den Übergängen in den von dem Empfänger empfangenen Digitaldaten entsprechenden Weise ändert.

D"rartige Schaltungen sind aus den US-Patentschriften 32 38 462, 3142 802, 37 31220 und 37 98 573 bekannt. .

Die meisten digitalen Übertragungssysteme arbeiten mit einer einzigen Taktfrequenz oder mit einer begrenzten Anzahl von Standard-Taktfrequenzen auf Grund der Schwierigkeit, aus dem empfangenen Signal ein Taktsignal wiederzugewinnen, wenn sich dieses über einen weiten Frequenzbereich ändert. Bei derartigen, einen begrenzten Taktfrequenzbt-reich aufweisenden digitalen Nachrichtenübertragungssystemen erfolgt die Taktwiedergewinnung in dem Empfänger mit Hilfe von Nachlauffiltern, Pilottönen usw. Bei mit festen Taktfrequenzen arbeitenden Wiedergewinnungssystemen werden die demodulierten Daten neu geformt, um eine Spektralünie bei der Taktfrequenz zu gewinnen. Das neu geformte Signal wird in einem Bandpaß gefiltert, um das Signal-Stör-Verhältnis zu verbessern, und es wird durch ein Nachlauffilter oder eine phasenstarre Schleife geleitet, um das Signal-Stör-Verhältnis weiter zu verbessern.

Bei einem Digitaldatenempfänger, der Binärdaten mit einer zugehörigen Taktfrequenz empfangen soll, die sich über einen weiten Frequenzbereich ändern kann, wobei die Endpunkte des Frequenzbereiches im Verhältnis von 8 zu 1 oder mehr stehen, würde die Verwendung der vorstehend beschriebenen üblichen Taktfrequenzwiedergewinnungstechnik die Verwendung einer Vielzahl von Filtern und elektronisch gesteuerten Oszillatoren erfordern, was praktisch nicht durchfürbarist.

Der Ausdruck »Digitaldatenempfänger«, wie er hier verwendet wird, bezieht sich auf eine Einrichtung, die -to ein übertragenes oder ausgesandtes eine digitale Information enthaltendes elektrisches Signal empfangen und verarbeiten kann, um eine brauchbare Information zu erzeugen. Allgemein ist das Übertragungsmedium ohne Bedeutung, und es können elektromagnetische Trägerwellen, ein Magnetband oder ähnliches verwendet werden. Einrichtungen dieser Art zum Empfang und zur Verarbeitung von digitalen Informationssignalen erfordern eine Zeitsteuer-Schwingungsform, die mit dem empfangenen Datensignal synchronisiert wird, um eine Verarbeitung, Decodierung und zeitliche Neuquantisierung der empfangenen digitalen Daten zu ermöglichen.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung der eingangs genannten Art zu schaffen, die es digitalen Empfängersystemen ermöglicht, ohne weiteres Binärdatensignale zu verarbeiten, die auf Taktfrequenzen beruhen, die sich über einen extrem breiten Frequenzbereich ändern können, ohne daß die Empl'angsausrüstung abgeändert oder anders aufgebaut bo werden muß.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst.

Weitere vorteilhafte Ausgestaltungen und Weilerbildungen der Erfindung ergeben sich aus den Untcran- ι>ί Sprüchen.

Ein Digitaldatenempfänger schließt typischerweise Einrichtungen zur Erzeugung eines binären Datensignals mit einer Charakteristik ein, die sich in einer Weise ändert, die den Übergängen der von dem Empfänger empfangenen Digitaldaten entspricht. Die Charakteristik des Binärdatensignals, die sich entsprechend den Datenübergängen ändert, ist üblicherweise eine Spannung, deren Pegel sich bei jedem Datenübergang von einem logischen 0-Pegel zu einem logischen 1-Pegel oder umgekehrt verschiebt. Die erfindungsgemäße Schaltung zur Wiedergewinnung von Taktsignalen mit veränderlicher Frequenz für einen derartigen Digitaldatenempfänger umfaßt erste Schaltungseinrichtungen, denen das in dem Digitaldatenempfänger erzeugte Binärdatensignal zugeführt wird und die ein erstes elektrisches Signal erzeugen, das eine Reihe von Impulsen umfaßt, von denen jeder einem Übergang in den von dem Empfänger empfangenen digitalen Daten entspricht. Es sind weiterhin zweite Schaltungseinrichtungen vorgesehen, die ein zweites elektrisches Signa! mit einer vorgegebenen oder auswählbaren Frequenz erzeugen. Die Frequenz des zweiten elektrischen Signals wird durch die Taktfrequenz der empfangenen digitalen Daten bestimmt. DriHe Schaltungseinrichtun gen, denen die ersten und zweiten elektrischen Signale zugeführt werden, werden zum Mischen der ersten und zweiten elektrischen Signale und zur Aufwärtsmischung des ersten elektrischen Signals verwendet, um ein drittes elektrisches Signal mit Seitenband- oder Spektralkomponenten zu erzeugen, deren Frequenz von dem zweiten elektrischen Signal durch den Spektralgehalt des ersten elektrischen Signals abweicht.

Es sind weiterhin vierte Schaltungseinrichtungen vorgesehen, die ein viertes elektrisches Signal mit vorgegebener Zwischenfrequenz erzeugen, wobei die vierten Schaltungseinrichtungen ein schmalbandiges Filter für das dritte elektrische Signal einschließen. Dies ermöglicht die Auswahl einer Seitenbandkomponente des dritten elektrischen Signals, wobei diese Seitenbandkomponente einer Grundfrequenz- oder harmonischen Komponente der Impulse entspricht, die das erste elektrische Signal bildet.

Fünfte Schaltungseinrichtungen werden mit dem zweiten elektrischen Signal und mit dem vierten elektrischen Signal oder einem hiervon abgeleiteten Signal gespeist, u,m das vierte elektrische Signal oder das hiervon abgeleitete Signal zu mischen oder abwärts zu mischen, um ein fünftes elektrisches Signal mit einer Frequenz zu erzeugen, die der Frequenzdifferenz der zweiten und vierten elektrischen Signale entspricht und die proportional zur Taktfrequenz des Binärdatensignals ist.

Vorzugsweise schließt die Wiedergewinnungsschaltung von Taktsignalen mit veränderlicher Frequenz einen elektronisch gesteuerten Oszillator mit einem Frequenzbereich ein, der schinaier als der Bereich der Taktsignalfrequenzen sein kann, über dem der Digilaldatenempfänger betrieber werden kann. Wenn sich der Frequenzbereich des elektronisch gesteuerten Oszillators bis zur oberen Grenze des Bereichs von Taktsignalen für die empfangenen Digitaldatcn erstreckt, so können Frequenzteilernctzwerkc verwendet werden, um oszillatorgcstcucrte Frequenzen zu erzeugen, die den Taktfrequenzen für die niedrigsten Digitaldatenübcrtragungsgesch windigkeiten entsprechen.

Vorzugsweise ist das zweite elektrische Signal, das eine vorgegebene oder auswählbare Frequenz aufweist, tatsächlich ein Signal, dessen Frequenz auswählbar ist und das von einem Frequenzsynthesizer erzeugt wird,

der von einem Datenübcrtragungsgeschwindigkeits-Wähler gesteuert wird. Der Datenübertragungsgeschwindigkcits-Wählcr kann zur Steuerung der Teilung des Ausgangssignals des elektronisch gesteuerten Oszillators, zur Steuerung der von dem Frequenzsynthesizer ausgewählten Frequenz und zur Veränderung der Verstärkung einer phasenstarren Schleife verwendet werden. Die phasenstarre Schleife kann einen Phasendetcktor zum Vergleich der Frequenz cin^rs elektrischen Signals, das proportional zur Ausgangsfrequenz des elektronisch gesteuerten Oszillators ist, mit der Frequenz des fünften elektrischen Signals verwenden, das von dem Binärdatcnsignal abgeleitet wird.

Die Erfindung wird im folgenden an Hand von in der Zeichnung dargestellten Ausführungsbcispielcn noch näher erläutert. In der Zeichnung zeigt

F i g. I ein Blockschaltbild einer Ausführungsform der Schallung zur Wiedergewinnung von Taktsignalen mit veränderlicher Frequenz für einen Digitaldatenempfänger,

Fig. 2 ein Blockschaltbild eines Frequenzsynthesizers, der in der Schaltung nach Fig. 1 verwendet wird und der in Blockschaltbildform gezeigt ist,

Fig.3 ein ausführliches elektrisches Schaltbild der Blockschaltungen 14, 16, 18 und 20, die in Blockschaltbildform in F i g. 1 gezeigt sind,

Fig. 4 ein ausführliches elektrisches Schaltbild der Schaltungen 22, 42, 56,48 und 28, die in Blockschaltbildform in F i g. 1 gezeigt sind,

Fig. 5 ein ausführliches elektrisches Schaltbild der Schaltungen 30, 32, 34, 36, 38, 40 und 50, die in Blockschaltbildform in F i g. 1 gezeigt sind,

Fig. 6 ein ausführliches elektrisches Schaltbild der Schaltungen 52,54,58 und 70, die in Blockschaltbildform in Fig. 2gezeigt sind,

Fig. 7 ein ausführliches elektrisches Schaltbild der Schaltungen 56, 60, 62, 64, 66 und 68, die in Blockschaltbildform in F i g. 2 gezeigt sind.

Die Zeichnungen zeigen ein bevorzugtes Ausführungsbeispiel der Erfindung und die ausführlichen Schaltbilder der F i g. 3 bis 7 sowie die Typenbezeichnungen der Bauteile oder deren Werte stellen lediglich Beispiele ohne jede Einschränkungen dar. Wenn dies nicht anders angegeben ist, so sind die Kondensatorwerte in Mikrofarad angegeben, während die Induktivitätswerte in Mikrohenry angegeben sind. Schaltungsbauteile, die Typenbezeichnungen aufweisen, die mit dem Buchstaben MC beginnen, sind im Handel erhältliche Bauteile, wie sie von der Firma Motorola hergestellt werden. Weiterhin sind elektrische Signale in den Zeichnungen m<t dem Buchstaben E bezeichnet, woravif eine Ziffer folgt, zusammen mit einer Angabe der Schaltungspunkte, an denen die elektrischen Signale auftreter..

In den Zeichnungen bezeichnen gleiche Bezugsziffern oder Bezeichnungen gleiche elektrische Signale ode,-Bautcilc in den einzelnen Figuren.

In Fig. I ist ein schematischcs elektrisches Blockschaltbild einer Ausführungsform der Schaltung zur Wiedergewinnung von Taktsignalen für einen Digitaldatcncmpfängcr dargestellt, der Digitaldatcn mit veränderlicher Taktfrequenz empfangen soll. Die beschriebene Schaltung ist zur Verwendung mit übertragenen Digitaldatcn bestimmt, die eine Datcnübcrtragungsgeschwindigkeit im Bereich von 1.536 bis 12,950 Megabit pro Sekunde (MB/s) aufweisen. Weiterhin ist die in den Zeichnungen dargestellte Schaltung zur Wiedergewinnung von Taktsignalen zur Verwendung mil einem Digitaldatencmpfänger und -sender bestimmt, der eine binäre 4-Pegel-Codierung verwendet, wobei zwei Bits der Binärdateninformation die Decodierung der übertragenen Information ermöglichen.

Die Schaltung zur Wiedergewinnung der Taktsignale ist allgemein mit der Bezugsziffer 10 bezeichnet. Die Schallung 10 schließt einen logischen Übergangsdcteklor 12 mit einem binären Datensignal El als Hingang ein. Das binäre Datensignal kann von dem Dcmodulatorabschnitt eines Digitaldatcncmpfängers abgeleitet werden und besteht typischcrweisc aus einem elektrischen Signal mit sich ändernder Amplitude, das durch die Demodulation eines phasenmodulierten Trägersignals oder eines ähnlichen Signals gewonnen wird, das jedoch in jedem Fall Amplitudenänderungen enthält, die Übergängen in den empfangenen Digitaldaten entsprechen. Der logische Übergangsdetektor verwendet das binäre Datensignal E1 zur Erzeugung eines Signals E2, das aus einer Reihe von Impulsen besteht, wobei jeder

Impuls einem Übergang in den empfangenen Digitaldaten entspricht. Wenn die empfangenen Digitaldaten aus einer Serie von logischen 0- oder 1-Pegeln bestehen, kann kein Übergang erfolgen, und es kann ein Impuls fehlen, wie dies in der Schwingungsform El angedeutet ist. Vorzugsweise wird der logische Übergangsdetektor dazu verwendet. Impulse in der Schwingungsform El mit einem niedrigen Tastverhältnis zu liefern, um sicherzustellen, daß das Signal E2 einen Spektralgehalt mit beträchtlichem Energiepegel bei der Taktfrequenz aufweist, die der Dalenübertragungsgeschwindigkeit des binären Datensignals £1 entspricht.

Das elektrische Signal E2 wird einem Aufwärtsmischer oder Mischer 14 zugeführt, der das Signal E2 mit einem Signal El von einem Frequenzsynthesizer 24 mischt. Wenn die Datenübertragungsgeschwindigkeit des binären Datensignals El fest sein würde, so könnte das elektrische Signal El eine vorgegebene oder feste Frequenz aufweisen. Wenn jedoch das binäre Datensignal eine veränderliche Datenübertragungsgeschwindigkeit aufweisen kann, so erzeugt der Frequenzsynthesizer ein elektrisches Ausgangssignal E7 mit auswählbarer Frequenz, die durch ein elektrisches Signal E 20 gesteuert wird, das vorzugsweise von einem Datenübertragungsgeschwindigkeits-Wähler 26 gewonnen wird.

Vorzugsweise ist der Datenübertragungsgeschwindigkeils-Wähler 26 ein im Handel erhältliches Bauelement, das Skalenräder umfaßt, wobei jedes Skalenrad zehn Stellungen aufweist, die den Dezimalzahlen 0 bis 9 entsprechen, und wobei jedes Skalenrad ein binär codiertes Dezimalsignal mit vier Bits erzeugt, das der Skalenrad-Stellung entspricht. Der Frcquenzsynthesizcr 24 erzeugt ein Signal E7 mit einer Frequenz, die durch Einstellung der Skalcnräder in dem Datenübcrtragungsgeschwindigkeits-Wähler 26 bestimmt ist.

Selbstverständlich wird die Einstellung des Datenübertragungsgeschwindigkeits-Wählers sowie die Frequenz des elektrischen Signals E7 durch die Datenübertragungsgeschwindigkeit der binären Datensignale EX bestimmt, jedes Skalcnrad des Datenübcrtragungsge·

Wi schwindigkcits-Wählers stellt eine Ziffer einer fünfstelligen Dezimalzahl dar, die die C3rößc der Frequenz angibt. Wenn die niedrigstbcwerlete Ziffer der Dezimalzahl 1000 Hz-Slcllen darstellt, so entspricht eine Änderung der nicdrigstbcwcrtcten Stelle an den

■ ■ Skalcnrädern um eine Einheit einer Änderung um 1000 Hz der Frequenz des elektrischen Signals E7 und der Taktfrequenz des binären Datensignals El. Vorzugsweise weist das von dem Frequenzsynthesizer

24 erzeugte elektrische Signal E 7 eine Frequenz auf, die gleich 30MHz plus einer Hälfte der Taktfrequenz ist, die der Datenübertragungsgeschwindigkeit des binären Datensignals El entspricht. In der folgenden Beschreibung ist angenommen, daß das elektrische Signal E 7 diese Frequenzbeziehung mit der Taktfrequenz des binären Datensignals aufweist.

Für Digitaldaten mit einer Übertragungsgeschwindigkeit von 1,536 bis 12,950 MB/s liegt die entsprechende Taktfrequenz im Bereich von 1,536 bis 12,950 Milz. In diesem Fall ändert sich die Frequenz des dem Aufwärtsmischer 14 zugeführten elektrischen Signals F. 7 über dem Frequenzbereich von 30,768 Milz bis 36,475 MHz. Das Mischen der elektrischen Signale E2 und E7 erzeugt das elektrische Signal £3 am Ausgang des Aufwärtsmischers 14. Das Signal £3 ist ein sinusförmiges Signal mit der Frequenz des elektrischen Signals 1:7, es enthält jedoch zusätzliche Scitenbandkomponenten. die durch den Spektralantcil des elektrischen Signals Ξ2 bestimmt sind.

Das elektrische Signal £3 wird einem Schmalbandfiltcr 16 zugeführt, das ein elektrisches Ausgangssignal £4 bei 30 MHz liefert, eine Frequenz, die einer der Spcktrallinien in dem elektrischen Signal £3 entspricht. Diese Spektrallinie entspricht der Differenz zwischen den Frequenzen der elektrischen Signale E 7 und E 2, wobei das letztere Signal eine Spektralkomponente mit einer Frequenz einschließt, die bei der halben Taktfrequenz liegt. Das Schmalbandfilter 16 weist vorzugsweise eine extrem geringe Bandbreite von beispielsweise 13 kHz auf, so daß alle in dem Aufwärtsmischer 14 erzeugten Seitenbandkomponenten mit Ausnahme der gewünschten 30-MHz-K.omponente unterdrückt werden.

Es sei bemerkt, daß lediglich ein Schmalbandfiltcr 16 für alle verschiedenen Taktfrequenzen verwendet wird, die den verschiedenen Datenübertragungsgeschwindigkeiten des Binärdatensignals E1 entsprechen.

Das elektrische Ausgangssignal E 4 von dem Schmalbandfilter mit der Frequenz von 30MHz wird einem eine veränderliche Verzögerungszeit aufweisenden Verzögerungsnetzwerk 18 zugeführt. Dieses Netzwerk 18 verzögert das elektrische Signal E4 um eine vorgegebene Anzahl von Nanosekunden, um ein elektrisches Signal £5 zu liefern, das die gleiche Frequenz wie das elektrische Signal £4 aufweist, das jedoch verzögert ist, damit das von der Schaltung 10 abgeleitete Taktsignal auf oder in die Nähe des Mittelpunktes des Bitintervalls des empfangenen digitalen Datensignals fallen kann.

Das verzögerte elektrische Signal E¹J wird einem Abwärtsmischer 20 zugeführt, dem weiterhin das elektrische Signal E7 mit einer Frequenz von 30 MHz plus der halben Taktfrequenz zugeführt wird. Der Abwärtsmischcr 20 mischt die elektrischen Signale £'5 und E7 und erzeugt ein elektrisches Signal Eb, das die Summen- und Differenzfrequenzen der Kingangssignale £5 und E7 einschließt. Kin Tiefpaß-Filier 22 ermöglicht die Weiterleitung der Differenzfrequenz E14, deren Frequenz gleich der halben Taktfrequenz ist.

Wenn lediglich ein Signal mit der halben Taktfrequenz bei der Verarbeitung des binären Datensignal erforderlich wäre, so könnte das elektrische Signal E 14 direkt verwendet werden. Im allgemeinen ist jedoch ein Zeitsteucrsignal, das sich mit der Taktfrequenz ändert, für die Verarbeitungsschaltungen des digitalen Datenempfängers erforderlich. Diese Forderung wird durch eine phasenstarre Schleifcnanordnung erfüllt.

Das elektrische Signal £14 wird einer Puffersehaltung 42 mit einem elektrischen Ausgangssignal E15 zugeführt, das einem digitalen Phasendelektor 44 zugeführt wird. Der digitale Phasendelektor 44 ist ein Teil einer phasenstarren Schleife, die einen elektronisch gesteuerten Oszillator 28 einschließt. Dem digitalen l'hasendelektor 44 wird ein elektrisches Signal E 12 mit einer Frequenz zugeführt, die proportional zur Frequenz des elektrischen Ausgangssignals £8 von dem elektronisch gesteuerten Oszillator ist. Irgendeine Phasendifferenz zwischen den elektrischen Signalen £12 und £15 führt zur Urzeugung eines elektrischen Fehlersignals E16, dessen .Spannungshöhe durch die Phasendifferenz zwischen den Signalen E 12 und £'15 bestimmt ist. Das elektrische Signal £16 durchläuft ein Tiefpaß-Filter 46, um irgendwelche hochfrequenten Komponenten zu beseitigen, die vorhanden sein können, und das resultierende elektrische Signal £17 bildet das Eingangssignal für einen eine veränderliche Verstärkung aufweisenden Verstärker 48. Der Ausgang des eine veränderliche Verstärkung aufweisenden Verstärkers ist ein elektrisches Signal E18, das dem elektronisch gesteuerten Oszillator 28 zugeführt wird und dessen Spannungshöhe die Frequenz des elektrischen Oszillalorausgangssignals £8 bestimmt.

Das elektrische Signal £8 wird durch zwei teilende Frcqiien/.teilcrnctzwerkc 30 und 32 zugeführt, um ein elektrisches Signal £9 mit der halben Frequenz des elektrischen Signals £8 und ein elektrisches Signal £10 mit einem Viertel der Frequenz des elektrischen Signals £8 zu erzeugen.

Ein Digitalschaltcr 34 weist eine Ausgangsleitung auf, an der ein Signal E 11 erscheint, und der Schalter weist weiterhin drei Eingangsanschlüsse auf, denen die elektrischen Signale £8, £9 bzw. £10 zugeführt werden. Die Funktion des Digitalschaltcrs besteht in der Verbindung des Ausgangsanschlusses, an dem das Signal £11 auftritt, mit irgendeinem der drei Eingangsanschlüsse, an denen die Signale £8, £9 und £10 auftreten. Ein elektrisches Signal £19, das den Digitalschalter 34 steuert, bestimmt, welcher Eingangsanschluß mit dem Ausgangsanschluß des Digitalschaltcrs 34 verbunden ist. In jedem [-"all entspricht das elektrische Signal £11 einem der drei Eingangssignale an den Digitalschahcr34.

Vorzugsweise weist der elektronisch gesteuerte Oszillator 28 einen Frequenzbereich von 6,144 MHz bis 15,996 MHz auf. Im Gegensatz hierzu ist die Taktsignal-Wiedergewinnungsschaltung 10 für Datenübertragungsgeschwindigkeiten geeignet, die Taktsignalfrcquenzen von 1,536MHz bis 12,950MHz entsprechen. Das elektrische Signal £8 ist, wie dies weiter oben angegeben wurde, der Ausgang des elektronisch gesteuerten Oszillators 28 und weist einen Frequenzbereich von 6,144MIIz bis 15,996 MHz auf. Da> Frcquenzlcilernetzwerk 30 teilt die Frequenz de; elektrischen Signals £8 durch zwei, um das elektrische Signal £9 zu erzeugen, das einen Frequenzbereich vor 3,072MIIz bis 7,998 MHz aufweist. In gleicher Weise teilt das Frcquen/.teilernet/.werk 32 die Frequenz de: elektrischen Signals £9 durch zwei, um das elektrische Signal £10 mit einem Frequenzbereich von 1,536 MII, bis 3,999 MHz zu erzeugen.

Der Digitalschaltcr 34 wird durch einen Übertra gungsgeschwindigkeits-Decodicrer 50 gesteuert, dei seinerseits durch ein elektrisches Signal £21 von den Datenübertragungsgcschwindigkcits-Wählcr 26 ge steuert wird. Der Übertragungsgeschwindigkeit*-Deco

70!) &47/19

dierer 50 unterteilt im Ergebnis den Datenübertragungsgeschwindigkeitsbereich des Datcnüberlragungsgeschwindigkeits-Wählcrs 26 in drei Frequenzbereiche und setzt den Digitalschalter 34 entsprechend, damit das elektrische Signal £"11 einem der elektrischen Eingangssignale ES, E9 oder E10 entspricht. Im niedrigen Datenübcrtragungsgeschwindigkeitsbereich entspricht das elektrische Signal £"11 dem Signal FlO und weist einen Frequenzbereich von 1,536MHz bis 3,999 MHz auf. Im mittleren Datcnübcrtragungsgcsehwindigkeitsbercich entspricht das elektrische Signal £"11 dem Signal E9 und weist einen Frequenzbereich von 4,000MHz bis 7,999 MHz auf. In diesem mittleren Datenübertragungsgeschwindigkeitsbcreich wird lediglich der 8,000-MHz- bis 15,996-MHz-Bereich des elektronisch gesteuerten Oszillators 28 verwendet, was auch in dem oberen Datenübertragungsgeschwindigkeitsbereich der Fall ist. In dem Bereicli einer hohen Datenübertragungsgeschwindigkeit entspricht das elektrische Signal £"11 dem Signa! £"8 und weist einen Frequenzbereich von 8,000 MHz bis 12,950 MHz auf.

Das elektrische Signal £"11 ist eine Taktfrequenz, die der Datenübertragungsgeschwindigkeit des binären Datencingangssignals £11 entspricht. Das Signal £"11 wird in seiner Frequenz durch ein Frequenzleilernetzwerk 36 unterteilt. Wie es in der F i g. 1 dargestellt ist, ergibt das Netzwerk 36 eine Frequenzteilung durch zwei, doch ist im allgemeinen das Frequenzteilernetzwerk 36 eine durch Nteilende Schaltung, wobei /Vgleich Iog2£ ist, wobei L den Codierungspegel in dem digitalen Nachrichtenübertragungssystem darstellt. Für eine 4-Pegel-Codierung ist N gleich 2, wie dies angedeutet ist. Das Ausgangssignal von dem Ficquenzteilernetzwerk 36 ist ein elektrisches Signal £"Ϊ2 mit der halben Taktfrequenz. Dieses Signal £"12 wird dem digitalen Phasendetektor 44 in der vorstehend beschriebenen Weise zugeführt. Ein Frequcnzteilernetzwerk 38 ist vorgesehen, um die Frequenz des elektrischen Signals E12 durch zwei zu teilen, um das elektrische Signal £"13 zu erzeugen, dessen Frequenz der durch vier geteilten Taktfrequenz entspricht. Die Signale E 11. E12 und E 13 werden einer Pufferschaltung 40 als dem Ausgang der Taktsignal-Wiedergewinnungsschaltung 10 zugeführt.

In Fig. 2 ist ein Blockschaltbild des Frequenzsynthesizers 24 dargestellt, der in Fig. 1 als einzelner Block dargestellt ist. Der Frequenzsynthesizer hat die Funktion der Erzeugung eines Ausgangssignals mit einer Frequenz im Bereich von 30,768 MHz bis 36,475 MHz in Schritten von 1000 Hz, wie dies weiter obcii erläutert wurde. Der Datcnübcrtragungsgeschwindigkeits-Wähler 26 liefert fünf binär codierte Dezimalzahl-Ausgangssignale, die zusammen als das elektrische Signal £'20 bezeichnet sind, und die einem programmierbaren Zähler 58 zugeführt werden. Einer der binär codierten Dezimaleingänge des Signals £'20 wird einer Decodierschaltung 70 mit einem elektrischen Ausgangssignal £'30 zugeführt, das dem programmierbaren Zähler 58 zugeführt wird.

Grundsätzlich schließt der Frequenzsynthesizcr 24 eine phasensiarre Schleifenanordnung ein, bei der ein fester und ein programmierbarer Zähler verwendet werden, um einen Phasenvergleich bei einer niedrigen Frequenz (250 Wf.) durchzuführen, damit die gewünschte Synthesizer-Ausgangsfrequenz erzielt wird, die in Schritten von 500 11z verändert werden kann. Das in dem Phasenverglcichsnetzwerk verwendete Bezugssignal wird von einem temperaturkoinpensierten I -M llz-Qü;;rz()s/.illalor 52 abgeleitet.

Das Ausgangssignal von dem Quarzoszillator 52 isl ein elektrisches Signal £'22, dessen Frequenz in einetr festen Zähler 54 durch 4000 dividiert wird. Das elektrische Signal £"23 am Ausgang des festen Zählers weist daher eine Frequenz von 250 11/. auf. Dieses Signa! wird einem digitalen Phascndcktcktor 56 zugeführt dem weiterhin das elektrische Ausgangssignal £'24 von dem programmierbaren Zähler 58 zugeführt wird.

Der Ausgang des digitalen Phasendetektors 56 ist ein elektrisches Spannungssignal £"25, dessen Größe proportional zur Phasendifferenz zwischen den elektrischen Signalen £"23 und £'24 ist. Ein aktives Filter 60 von zweiter Ordnung und vom Typ Il filtert das Signal E25, um ein elektrisches Signal £"26 zu erzeugen, das erneut in einem dreipoligen Butterworth-Filter 62 gefiltert wird, wobei dieses Filter 62 ein elektrisches Ausgangssignal £"27 liefert. Das Filter 60 vom Typ Il ergibt eine Schleife zweiter Ordnung mit einer Eigenfrequenz, die in dem vorliegenden Ausführungsbeispiel so gewählt ist, daß sie gleich der Frequenz des Phasendetektor-Abtastsignals £"23 dividiert durch 100 oder gleich 2,5 Hz ist. Weiterhin ist das Butterworth-Filter bei dem vorliegenden Ausführungsbeispiel so ausgebildet, daß es eine Grenzfrequenz aufweist, die gleich der Frequenz des Signals E23 dividiert durch IC oder gleich 25 Hz ist. Dieses Filter stellt das Fehlen einer 250-Hz-Komponente in dem Signal £"27 sicher stört jedoch nicht die Schleife zweiter Ordnung, weil ihre Eigenfrequenz um eine Größenordnung niedriger ist, als die Grenzfrequenz des Butterworth-Filters.

Das zur Phasendifferenz der Signale £"23 und £"24 proportionale elektrische Signal £"27 ergibt eine Steuerung eines elektronisch oder spannungsgestcuerten Oszillators 64. Das elektrische Ausgangssignal £"28 von dem Oszillator 64 ändert sich von 30,768 MHz bis 36,475 MHz und wird einem Vorteiler 68 zugeführt, der eine Frequenzteilung des Signals £"28 durch den Faktor Zwei durchführt, um ein elektrisches Signal £"29 zu erzeugen, dessen Frequenzbereich zwischen 15,384 MHz und 18,2375 MHz liegt. Dieses Signal wird als Eingang dem programmierbaren Zähler 58 zugeführt.

Der programmierbare Zähler 58 dividiert die Frequenz des elektrischen Signals £"29 durch eine Zahl im Bereich von 61,536 bis 72,950 in Abhängigkeit von der Einstellung der Skalenrädcr oder Schalter des Datcnübertragungsgeschwindigkeits-Wählers 26

Selbstverständlich wird die Ausgangsfrequenz des Oszillators 64 so eingestellt, daß eine Frequenz von 250 I Iz in dem elektrischen Signal £"24 am Ausgang des programmierbaren Zählers 58 aufrechterhalten wird Das Ausgangssignal £'28 wird einer Leistungsteilerschaltung 66 zugeführt, von der das elektrische Ausgangssignal /Γ7 gewonnen wird, das dem Aufwärtsmischer 14 und dem Abwärtsmischer 20 in der Taktsignal-Wiedergcwinnungsschaltung 10 zugeführt wird.

Ks sei bemerkt, daß der programmierbare Zähler 58 in dem Frequenzsynthesizer 24 eine Division im Bereich von 61,53b bis 72,950 durchführt und daß dk Taktfrequenz oder die Datenübertragungsgesdiwincligkeit des Binärdatensignak £1 sich in der Frequenz von 1,5JbMIIz bis 12,950MHz ändert. Diese Bereiche unterscheiden sich voneinander lediglich in der höchstbewerteten Stelle. Die Differenz in der höchstbewerteten Stelle wird durch die Verwendung der Decodiersehaluing 70 ausgeglichen, die die höchstbewertetc Stufe der Teilerstufen in dem Zähler 58 für eine 6 oder

eine 7 programmiert, wenn die höchstbewertete Stelle des Dateniibertragtingsgeschwindigkeits-Wählcrs 26 eine 0 bzw. eine 1 ist. Die übrigen Stellen der programmierbaren Zählerteilung ergeben sich in der gezeigten Weise durch die Schalter des Datenübertragungsgesch w indigkeits-Wählers 26.

In den Fig. 3 bis 7 sind ausführliche Schaltbilder der in Blockschaltbildform in den Fig. 1 und 2 gezeigten Schaltungen gezeigt. Die von gestrichelten Linien umgebenen Schaltungselemente sind mit Bezugsziffern versehen, die den Blöcken in den Pig. I und 2 entsprechen. Der logische Übergangsdelektor 12 nach F i g. 1 ist nicht ausführlich in den F i g. 3 bis 7 gezeigt.

In F i g. 3 ist eine Schaltung 13 gezeigt, die einen Teil des Ausgangsteils des logischen Übergangsdetektors 12 bilden kann oder die als Teil des Aufwärtsmischers betrachtet werden kann. Die Schaltung 13 ist im wesentlichen eine Verstärkungs- und Impulsformerschaltung, die weiterhin eine Impedanzanpassung oder Pufferfunktion erfüllt. Das elektrische Signal El, das dem Eingang eines Verstärkers 100 zugeführt wird, ist in Wirklichkeit nicht das gleiche Signal wie das Signal £1, das als das Binärdaten-Eingangssignal dem logischen Übergangsdetektor 12 zugeführt wird, sondern es ist von diesem abgeleitet. Das Ausgangssignal £2 von der Schaltung 13 besteht aus einer Serie von schmalen Impulsen, von denen jeder einem Übergang oder Wechsel in dem Logikpegel des Binärdaten-Eingangssignals E\ entspricht, das dem logischen Übergangsdetcktor 12 zugeführt wird.

Das Bauteil 102 in dem Aufwärtsmischer 14 ist ein Diodenringmischcr, der im Handel von der Firma Mini-Circuit Laboratories, Brooklyn, New York, erhältlich ist. Der Eingang des Mischers 102 an seinem Anschluß L ist mit dem Kollektor eines Transistors 104 verbunden, dessen Basis das Frequenzsynthesizer-Ausgangssignal El zugeführt wird. Die von dem Mischer 102 erzeugten Summen- und Differenzfrequenzen werden der Basis eines Transistors 106 zugeführt, an dessen Kollektor das elektrische Signa! £3 erscheint.

Das elektrische Signal E3 wird dem Schmalbandfilter 16 zugeführt, das ein Quarzfilter bei 30 MHz mit einem sehr schmalen Durchlaßbereich von 13 kHz und mit sehr großer Flankensteilheit ist.

Das elektrische Ausgangssignal £4 des Filters 16 wird der Basis eines Transistors 108 in dem eine veränderliche Zeitverzögerung aufweisenden Verzögerungsnetzwerk 18 zugeführt. Die Verzögerung von ungefähr 50 Nanosekundcn, die die Schaltung 18 erzeugt, wird durch den beweglichen Arm 110 einer veränderlichen Induktivität 112 gesteuert. Im allgemeinen ist die Änderung der Verzögcrungseinstellung der Schaltung 18 nicht mehr erforderlich, nachdem der Digitaldatenempfänger, bei dem die Taktsignal-Wiedergewinnungsschaltiing verwendet wird, einmal eingestellt wurde.

Das elektrische Signal £5 von der Verzögerungsschaltung 18 wird der Basis eines Transistors 114 in der Abwärtsmischerschaltung 20 zugeführt. Dieser Transistor bildet zusammen mit einem Transistor 116 und den zugehörigen Bauteilen die F.ingangssehaltung, die das Signal £5 dem ^-Eingang des Ringmischers 118 zuführt, der von der gleichen Type ist, wie der, der in Verbindung mit dem Aufwärlsmischer 14 beschrieben wurde. Der Kingmischer 118 mischt das Signal £5 auf das Signal £6 nach unten, das eine Frequenz mit der halben Taktfrequenz entsprechend der Datenübcrtra· gungsgeschwindigkeil des Binärdatensignals £1 aufweist. Das elektrische Signal Eb wird dem Tiefpaß-Filter 22 nach F i g. 2 zugeführt, um das elektrische Bezugssignal E 14 zu erzeugen, dessen Frequenz gleich der halben Taktfrequenz des binären Datensignals ist.
ι Das Signal E 14 durchläuft die Pufferschaltung 42 und gelangt zum digitalen Phasendetektor 44, der einen im Handel erhältlichen digitalen Phasendetektor 120 einschließt.

Das Ausgangssignal /. 16 von dem Phasendetektor 44

ίο wird dem Eingang eines Operationsverstärkers 122 zugeführt, der als aktives Filter wirkt und der dem Phasendetektorsignal E 16 eine Schlcifenansprechcharakteristik vom Typ Il zweiter Ordnung erteilt. Auf das Filter zweiter Ordnung folgt ein zweipoliges Butter-

i'i worth-Tiefpaß-Filter, das durch einen Operationsverstärker 124 und zugehörige Schaltungen gebildet ist. Das elektrische Ausgangssignal £"17 von dem Verstärker 124 bildet einen Eingang für den Verstärker 48 mit veränderlicher Verstärkung. Das Signal E 17 wird dem

jo positiven Eingang eines Operationsverstärkers 126 zugeführt, an dessen Ausgang das elektrische Signal £18 erscheint. Die Verstärkung des Verstärkers 126, der in Gegenkopplung geschaltet ist, wird durch die Signale £19 und £19 gesteuert, wobei das letztere

r> Signal das komplementäre Signal zu dem crstcren Signal ist.

Dem elektronisch gesteuerten Oszillator 28 wird das elektrische Signal £18 zugeführt, um das Oszillator-Ausgangssignal £8 am Ausgang eines im Handel

ii) erhältlichen Oszillatormoduls 128 zu erzeugen. Die Oszillatorausgangsfrequenz wird durch eine spannungsabhängige Kapazitätsdiode oder einen Varaktor 130 gesteuert.

Aus F i g. 5 ist zu erkennen, daß das elektrische Signal

c. £8 von dem Oszillator 28 dem Takteingang C einer D- Flipflopschaltung in dem Frequenztcilcrnetzwerk 30 zugeführt wird. Der Q-Ausgang dieser Flipflopschaltung ist das elektrische Signal £9 und der (^-Ausgang wird als elektrisches Signal £9 dem Takteingang C

in einer D-Flipflopschaltung in dem Frequenztcilernctzwerk 32 zugeführt. Das elektrische Signal E 10 erscheint am (^-Ausgang dieser Flipflopschaltung.

Die Signale £8, £9 und £10 werden jeweils den Eingängen von Verknüpfungsgliedern 132, 134 und 136

4) in dem DigitalschaUcr 34 zugeführt. Das Verknüpfungsglied 132 ist mit einem Eingang an einen Ausgang eines Verknüpfungsgliedes 138 in dem Übertragungsgeschwindigkcits-Decoder 50 angeschaltet. Das Verknüpfungsglied 134 ist mit einem Eingang mit dem Ausgang

■,<i eines Vcrknüpfungsgliedes 140 in dem Übertragungsgeschwindigkcits-Dccoder verbunden, während das Verknüpfungsglied 136 mil einem Eingang mit den Ausgängen des Vcrknüpfungsgliedes 138 und eines Verknüpfiingsgliedcs 142 in dem Übcrtragungsge-

)^r, schwindigkeits-Decodierer über eine Leitung (44 verbunden ist, an der das elektrische Signal £19 erscheint. Das Eingangssignal £21 der Verknüpfungsglieder 138 und 142 in dem Überiragiing.sgeschwindigkeits-Decodierer 50 wird von dem elektrischen Signal

hu £21 von dem Llbertragungsgi-schwindigkeits-Wählt-i 26 geliefert. Dieses elektrische Signal besteht aus drei Bit von Biniirdaten, die von den binär codierten De/.imaliitisgiingcii der I Ibertragiingsgeschwindigkeits-Wählschalter gewonnen werden. Die Leitung 14d

ir, empfängt das der Liner-Stellung entsprechende Bit der höchstbewertelen Stelle des binär codierten Dezimalzahl-Signals des Datenübertragungsgeschwindigkeits-Wiihlers. An der Leitung 148 erscheint das Bit der

Stellung 8 der zweiihöchstbewencten Stelle des binär codierten Dezimalzahl-Ausgangssignals von dem DalenübcrtragungsgeschwindigkeitvWähler 26. An der Leitung 150 erscheint das Bit der Stellung 4 für die zwcithöchstbewertete Stelle. Somit ist das elektrische Ausgangssignal £11 von dem Digitalschalter 34 eines der Signale £8. £9 oder £10, und /war in Abhängigkeit von dem Inhalt der Bits, die den Leitungen 146, 148 und 150 in dem Datenübertragungsgeschwindigkeits-Decodierer 50 zugeführt werden. Das Signal £19 an der Leitung 144 und das an einer Leitung 152 erscheinende Signal £19 werden dem Verstärker 48 mit veränderlicher Verstärkung (Fig. 4) zugeführt, wie dies weiter oben beschrieben wurde. Hierdurch wird die Verstärkung des Verstärkers 48 entsprechend dem einen der drei frequenzbereiche für das Signal £11, der durch den Djgitalschaher 34 bestimmt ist, der seinerseits durch den Übertragungsgeschwindigkeits-Decodierer 50 gesteuert wird, verändert. Der Zweck der Änderung der Verstärkung des Verstärkers 48 besteht in der Kompensation der Veränderung der Schleifenverstärkung, die sich andernfalls aus der Verwendung von unterschiedlichen Werten der Frequenzteilung in den Freqiienzteilcrnetzwerken 30 und 32 ergeben würde.

Die an den mit den Verstärkern 158 und 160 verbundenen Leitungen i54 bzw. 156 ei scheinenden Signale können von einer Schaltung in dem Demodulatorteil des Digitaldatenempfängers verwendet werden, um die Breite der impulse in der Schwingungsform £2 zu steuern, die der Aufwärtsmischerschaltung 14 zugeführt werden. Die Leitung 162, die eingangsseitig mit den Verstärkern 158 und 160 verbunden ist, ist mit dem eine veränderliche Verstärkung aufweisenden Verstärker 48 nach F i g. 4 verbunden.

Die F'requcnzteilernctzwcrke 36 und 38 verwenden zwei D-Flipflopschaliungen. wie dies in F ι g. 5 gezeigt

ist Das elektrische Signal £ 12 erscheint am (^Ausgang

der Flipflopschaltung in dem Frequenzteilernetzwcrk

36 und der ^-Ausgang dieser Flipflopschaltung ι,ι das

- Komplement des Signals £ 12, das heißt also £l2. und

' dieses komplementäre Signal wird dem digitalen

Phasendetektor 44 sowie dem Takteingang der

Flipflopschaltung in dem Frequenztellernetzwerk 38

über Leitungen 164 und 166 zugeführt.

Die Pufferschaltung 40 umfaßt eine Anzahl von verknüpfungsgliedern, die direkt mit dem Digitalschalter 34 und den Frequenzteilernetzwerken 36 und 38 verbunden sind.

Die F i g 6 und 7 zeigen ausführliche Schaltbilder der

Freouenzsynthesizerschaltung 24. Wie es aus F , g. 6 _/u

' erkennen ist umfaßt der programmierbare Zähler 58

Snf identische Dekadenzähler 168, 170 172, 174 und

176 Die Zähler J68, 170, 172, 174 sind direkt mit dem

elektrischen binär codierten Dezimaizahl-Signal £20

von dem Datenübertragungsgeschwindigkeits-Wahler

■"" 26 verbunden. Der Eingang an den Zähler 168 .st die

nicdriestbewert. te Stelle des Signals £20. der Linganj

des Zählers 170 ist die zweitniedrigstbewcrtetc .Stelle

usw Die D^codicrschaltung 70 steuert das Signal £30

das' dem Zähler 176 als höchstbewertete Stellt

■'' zugeführt wird, wie dies weiter oben beschrieben wurde

' Die übrigen Schaltungen der F ig. 6 und 7 werdet

nicht ausführlicher beschrieben, weil anzunehmen ist

daß diese Zeichnungen ohne weiteres im Hinblick au

.„ die vorstehende Schaltungsbeschreibung verstandhej

sind und weil Frequenzsynthesizer .m Handel erhältl.cl

sind Die hier beschriebene und gezeigte Ausfuhrungs

form des Frequenzsynthesizers 24 wird jedoch bevor

zugt.

Hierzu 7 Blatt Zeichnungen

Claims (10)

Patentansprüche:

1. Schaltung zur Wiedergewinnung von Taktsignalen mit veränderlicher Frequenz einen Digitaldatenempfänger, der Einrichtung ■ /ur Erzeugung eines Binärdatensignals mit einer Charakteristik einschließt, die sich in einer zu den Übergängen in den von dem Empfänger empfangenen Digitaldaten entsprechenden Weise ändert, ι» gekennzeichnet durch erste Schaltungseinrichtungen (12), denen das Binärdatensignal zugeführt wird und die ein erstes elektrisches Signal (E2) erzeugen, das aus einer Reihe von Impulsen besteht, wobei jeder Impuls einem Übergang in den von dem Empfänger empfangenen Digitaldaten (Ei) entspricht, zweite Schaltungseinrichtungen (24, 26) zur Erzeugung eines zweiten elektrischen Signals (El) mit in Abhängigkeit von der Frequenz der Taktsignale bestimmter bzw. ausgewählter Frequenz, dritte Schaltungseinrichtungen (14), denen das erste (El) und das zweite (El) Signal zugeführt wird und die das erste und zweite elektrische Signal mischen und das erste elektrische Signal (El) aufwärts umsetzen, um ein drittes elektrisches Signal (E3) mit Seitenband- oder Spektralkomponenten zu erzeugen, deren Frequenz von dem zweiten elektrischen Signal (E7) um den Spektralgehalt des ersten elektrischen Signals (E2) abweicht, vierte Schaltungseinrichtungen (16), denen das dritte elektrische Signal (E3) zugeführt wird und die ein viertes elektrisches Signal (EA) mit vorgegebener Frequenz erzeugen, wobei die vierten Schaltungseinrichtungen (16) das dritte elektrische Signal (E3) filtern, und fünfte Schaltungseinrichtungen (20), ^⁵ denen das zweite elektrische Signal (E7) und das vierte elektrische Signal (EA) oder ein hiervon abgeleitetes Signal (E5) zugeführt wird, und die das vierte elektrische Signal (EA) oder das hiervon abgeleitete Signal (E5) mischen oder abwärts ⁴⁽> umsetzen, um ein fünftes elektrisches Signal (E6) mit einer Frequenz zu erzeugen, die der Frequenzdifferenz zwischen den Frequenzen der zweiten und vierten Signale entspricht und die proportional zur Frequenz des Binärdatensignals ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Schaltungseinrichtungen einen Datenübertragungsgeschwindigkeits-Wähler (26) und einen Frequenzsynthesizer (24) umfassen, daß der Frequenzsynthesizer (24) das zweite so elektrische Signal (E7) erzeugt und daß der Da tenübertragungsgeschwindigkeits-Wähler (26) die Frequenz des zweiten elektrischen Signals (E 7) steuert.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltung einen elektronisch gesteuerten Oszillator (28) zur Erzeugung eines sechsten elektrischen Signals (ES) mit veränderlicher Frequenz und einen Phasendetektor (44) einschließt, dem das fünfte elektrische Signal (E6) oder ein hiervon abgeleitetes Signal (E 15) sowie ein Signal (E \2) mit einer Frequenz proportional zur Frequenz des sechsten Signals (ES) zugeführt wird, das von dem elektronisch gesteuerten Oszillator (28) erzeugt wird, daß der Phasendetektor (44) ein <>5 siebtes elektrisches Signal (E 16) mit einer Charakteristik erzeugt, die durch die Größe der Phasendifferenz zwischen den dem Phasendetektor (44) zugeführten Signalen bestimmt ist, und daß das siebte elektrische Signal (£16) dem elektionisch gesteuerten Oszillator (28) zugeführt wird, um die Frequenz des sechsten elektrischen Signals so einzustellen, daß die Phasendifferenz zwischen den dem Phasendetektor (44) zugeführten Signalen verringert wird, so daß das sechste elektrische Signal (ES) eine Frequenz proportional zur Taktfrequenz aufweist, die der Datenübertragungsgeschwindigkeit des Binärdatensignals entspricht.

4. Schaltung nach Anspruch 3, gekennzeichnet durch einen eine veränderliche Verstärkung aufweisenden Verstärker (48), der zwischen dem elektronisch gesteuerten Oszillator (28) und dem Phasendektektor (44) eingefügt ist und das siebte elektrische Signal (EiS) verstärkt, das von dem Phasendetektor (44) dem elektronisch gesteuerten Oszillator zugeführt wird.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der eine veränderliche Verstärkung aufweisende Verstärker (48) mit dem Datenübertragimgsgeschwindigkeits-Wähler (26) verbunden ist und daß die Verstärkung des die veränderliche Verstärkung aufweisenden Verstärkers (48) durch den Datenübertragungsgeschwindigkeits-Wähler (26) gesteuert ist.

6. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Schaltung einen Schalter (34) mit einer Anzahl von Eingangsanschlüssen und einem Ausgangsanschluß einschließt, daß der Ausgangsanschluß selektiv mit den Eingangsanschlüssen verbunden wird, daß den Eingangsanschlüssen das sechste elektrische Signal (ES) und zumindest ein achtes elektrisches Signal (E9, EiO) mit einer Frequenz gleich der Frequenz des sechsten elektrischen Signals (ES) dividiert durch eine ganze Zahl ■zugeführt wird.

7. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Schaltung einen Schalter (34) mit einer Anzahl von Eingangsanschlüssen und einem Ausgangsanschluß einschließt, daß der Ausgangsanschluß selektiv mit den Eingangsanschlüssen verbunden wird und daß den Eingangsanschlüssen das sechste elektrische Signal (ES) und mindestens ein achtes elektrisches Signal (E9, EiQ) mit einer Frequenz zugeführt wird, die gleich der Frequenz des sechsten elektrischen Signals (ES) dividiert durch eine ganze Zahl ist.

8. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der Schalter (34) mit dem Datenübertragungsgeschwindigkeits-Wähler (26) verbunden ist, der die Verbindung des Ausgangsanschlusses des Schalters (34) mit den Eingangsanschlüssen des Schalters steuert.

9. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß der Schalter (34) mit dem Datenübertragungsgeschwindigkeits-Wähler (26) verbunden ist, der die Verbindung des Ausgangsanschlusses des Schalters (34) mit den Eingangsanschlüssen dieses Schalters steuert.

10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß das Signal (E 12), das dem Phasendetektor (44) zugeführt wird und eine Frequenz proportional zur Frequenz des elektrischen Signals (ES) aufweist, von dem am Ausgangsanschluß des Schalters (34) erscheinenden Signal (E ί!) abgeleitet ist.