DE2646255A1

DE2646255A1 - Digitales detektorsystem fuer differentielle phasenshift-umtastsignale

Info

Publication number: DE2646255A1
Application number: DE19762646255
Authority: DE
Inventors: Merle Lee Gilmore; Francis Robert Steel; John Anthony Tempka
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1975-11-03
Filing date: 1976-10-13
Publication date: 1977-05-05
Also published as: CA1065419A; JPS5257765A; US3993956A; GB1506352A

Description

Digitales Detektorsystem für differentielle Phasenshift-Umtastsignale

Die Erfindung betrifft ein digitales Detektorsystem für differentielle Pb.asensb.ift-Umtastsignale.

Phasenshift-Umtastung digitaler Signale ist für eine Signalübertragung mit geringer Leistung verbreitet und hat sieb, als wirkungsvoller erwiesen als eine Frequenzshift-Umtastung. Eine kohärente Phasenshift-Umtastung ist bereits verwendet worden, hat jedoch den Nachteil, daß es notwendig ist, ein genaues Phasenbezugssignal zur Verwendung bei dem Abtastprozeß im Empfänger zu verwenden. Om dies zu vermeiden, ist bereits eine differentielle Phasenshift-Umtastung verwendet worden, bei welcher die Information durch Veränderung in der Phase übertragen wird,

709818/0707

und es hat sich gezeigt, daß dabei der Vorteil entsteht, daß Kanalveränderungen leichter hingenommen werden können.

Bei bisherigen differentiellen Phasenshift-Systemen oder Phasenverschiebungs-Systemen haben die Detektorschaltungen im allgemeinen Verzögerungsleitungen oder Schaltungen hoher Güte verwendet, beispielsweise exakt abgestimmte Schwingkreise, um ein Bit des Signals zu speichern und mit dem nächsten Bit zu vergleichen. Diese Schaltungen sind recht kritisch und kostspielig. Außerdem können Verzögerungsleitungen und Schaltungen mit hoher Güte sowie Schwingkreise kaum in integrierter Form, d.h. als integrierte Schaltung ausgebildet werden und sie lassen sich kaum als kleine preiswerte Bauelemente herstellen, wie sie für viele Anwendungsfälle erforderlich sind, beispielsweise bei Empfängern in Bufanlagen. Bisherige Detektorschaltungen haben auch erhebliche Energie benötigt, was insbesondere bei tragbaren Einrichtungen nicht möglich ist.

Aufgabe der Erfindung ist es, ein digitales Detektorsystem der^ingangs näher erläuterten Art zu schaffen, welches bei minimalem Energieverbrauch als integrierte Schaltung aufgebaut und besonders leicht, klein und preiswert hergestellt werden kann.

Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.

Gemäß einer besonders bevorzugten Ausführungsform der Erfindung ist vorgesehen, daß eine erste und eine zweite Hultiplizierstufe vorgesehen sind, von denen jede einen ersten Eingang aufweist, welcher derart ausgebildet ist, daß er ein digitales Phasenshift-Signal empfängt, und von denen jede einen zweiten Bezugseingang und einen Ausgang aufweist, daß weiterhin ein Überlagerungsoszillator vorhanden ist, der ein erstes und ein zweites Ausgangssignal liefert, die einen Phasenunter-

709818/0707

schied von 90° zueinander haben, wobei das erste und das zweite Ausgangssignal Jeweils mit den zweiten Eingängen der ersten und der zweiten Multiplizierstufe verbunden sind, daß weiterhin ein erstes und ein zweites Filter vorhanden sind, deren Eingänge jeweils mit den Ausgängen der ersten und der zweiten Multiplizierstufe verbunden sind und die jeweils einen Ausgang haben, daß weiterhin eine erste und eine zweite Verzögerungsschaltung vorhanden sind, die jex^eils einen Eingang und einen Ausgang haben und von denen jede eine Verzögerung eines digitalen Bits liefert, wobei die Eingänge der ersten und der zweiten Verζögerungsschaltung jeweils mit den Ausgängen des ersten und des zweiten Filters verbunden sind, daß weiterhin eine dritte und eine vierte Multiplizierstufe vorhanden sind, von denen jede einen ersten und einen zweiten Eingang und einen Ausgang aufweist, wobei die Eingänge der dritten Multiplizierstufe mit dem Ausgang des ersten Filters und mit dem Ausgang einer Verzögerungsschaltung verbunden sind, während die Eingänge der vierten Multiplizierstufe mit dem Ausgang des zweiten Filters und mit dem Ausgang der anderen Verζögerungsschaltung verbunden sind, und daß schließlich eine Summierstufe vorhanden ist, welche mit den Ausgängen der dritten und der vierten Multiplizierstufe verbunden ist, um deren Ausgangssignale zu kombinieren.

Vorzugsweise ist gemäß der Erfindung weiterhin vorgesehen, daß in einem binären differentieIlen Phasenshift-Detektorsystem ein erster und ein zweiter Phasendetektor vorhanden sind, die als lineare Signalmischer arbeiten, um die empfangenen Signale mit Bezugssignalen zu multiplizieren, die eine Phasenverschiebung von 90° aufweisen. Ein angepaßtes Filter ist mit dem Ausgang jedes Detektors verbunden und empfängt ein Bit-Synchronisiersignal, welches durch eine Datenübergangs-Gleichlaufschleife gebildet wird. Jedes angepaßte FiI-

709818/0707

ter integriert das Signal und tastet es am Ende jedes Bits ab, wobei das Abtastergebnis einer Multiplizierstufe zugeführt wird und über eine Ein-Bit-Verζögerungsschaltung einem zweiten Eingang der Multiplizierstufe zugeleitet wird. Die Ausgangssignale von den zwei Multiplizier stuf en werden summiert und auf zwei Pegel quant.ia.ert, um das digitale Ausgangssignal des Detektorsystems zu liefern. Die um 90°.phasenverschoben en Bezugswelien werden durch einen spannungsgesteuerten Oszillator geliefert, der durch eine I-Q-Schleife gesteuert wird, einschließlich einer weiteren Multiplizierstufe, welche mit den angepaßten Filtern verbunden ist und eine Steuerspannung über ein Schleifenfilter an den Oszillator anlegt. Eine Ablenk- und Verriegelungsschaltung ist ebenfalls mit dem Schleifenfilter verbunden, um den Oszillator zunächst auf die richtige Frequenz zu bringen. Die Datenübergangs-Gleichlaufschleife enthält ein weiteres angepaßtes Filter, welches mit einem der Phasendetektoren verbunden ist, wobei eine Abtastkorrekturschaltung oder Bichtungskorrekturschaltung mit der Summierstufe des Detektorsystems verbunden ist, und ein Schleifenfilter liefert Steuersignale an einen Bit-Synchronisieroszillator. Dieser Oszillator liefert ein Synchronisiersignal an die zwei angepaßten Filter und über einen Inverter weiter an die zusätzlichen angepaßten Filter. Das erfindungsgemäße System kann auch verwendet werden, um Vier-Phasen-Signale abzutasten, wobei das unverzögerte Ausgangssignal des ersten angepaßten Filters ein Eingangssignal und das verzögerte Ausgangssignal des zweiten angepaßten Filters das andere Eingangssignal für eine dritte Multiplizierstufe darstellt. In ähnlicher Weise sind das verzögerte Ausgangssignal des ersten Filters und das unverzögerte Ausgangssignal des zweiten Filters die Eingangssignale für eine vierte Multiplizierstufe. Die Ausgangssignale der dritten und vierten Multiplizierstufe werden subtrahiert, um ein Signal zu erzeugen, welches dem Sinus der Phasendifferenz zwischen dem augenblicklichen Signal und dem vorhergehenden Signalbit entspricht, während die summierten Ausgangssignale der ersten und der zweiten

709818/0707

Multiplizierstufe ein Signal erzeugen, welches dem Kosinus der Phasendifferenz entspricht. Schließlich werden das Sinus- und das Kosinus-Signal addiert und quantisiert, um ein binäres Ausgangssignal zu liefern, und sie werden subtrahiert und quantisiert, um ein zweites und unabhängiges "binäres Ausgangssignal zu liefern. Die zwei binären Ausgangssignale arbeiten in der Weise zusammen, daß das quaternäre Ausgangssignal des Vier-Phasen-Detektorsystems geliefert wird.

709818/0707

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung "beschrieben; in dieser zeigen:

Fig. 1 ein digitales binäres differentielles Phasenshift-Umtastsignal, welches mit dem erfindungsgemäßen System abgetastet werden kann,

Fig. 2 ein vereinfachtes Blockdiagramm des erfindungsgemäßen Abtastsystems,

Fig. 3 ein "vollständiges Blockdiagramm des erfindungsgemäßen Abtastsystems,

Fig. 4 ein quaternäres differentielles Phasenshift-Umtastsignal und

Fig. 5 ein Blockdiagramm einer zweiten Ausführungsform des erfindungsgemäßen Abtastsystems.

In der Fig. 1 ist ein binäres digitales differentielles Phasenshift-Umtastsignal dargestellt. Es sind vier Bits des digitalen Signals veranschaulicht. Die Trägerfrequenz kann 25 kHz betragen und die Bitfrequenz kann 600 Hz sein. Die Trägerfrequenz kann die ZF-Frequenz eines Superhet-Empfängers sein. Es sei bemerkt, daß das Detektorsystem oder Abtastsystem gemäß der Erfindung auch für andere Zwecke verwendet werden kann, und es können auch andere Trägerfrequenzen und Bitraten verwendet werden, und es ist weiterhin darauf hinzuweisen, daß die angegebenen Werte lediglich zur Veranschaulichung der Erfindung dienen.

Gemäß Fig. 1 ist keine Veränderung in der Phase zwischen dem Bit eins und dem Bit zwei vorhanden, es ist jedoch eine Veränderung in der Phase zwischen dem Bit zwei und dem Bit drei vorhanden. Die Phase des Signals bleibt von einem Bit zum nächsten entweder unverändert oder ändert sich um 180°, wobei die Veränderung jedoch nicht so plötzlich auftritt, wie

709818/0707

26V625S

es in der Pig. 1 dargestellt ist. Die "binäre Information des Signals wird durch das "Baud" beim Übergang vom Bit eins zum Bit zwei geliefert, wobei keine Veränderung in der Phase eine binäre "Eins" (1) darstellt und eine Veränderung von 180° eine binäre "Null" (O) erzeugt. Bei dem in der Pig.1 dargestellten Signal ist die kodierte Binärzahl gleich 100.

Ein Blockdiagramm des erfindungsgemäßen Detektorsystems ist in der Pig. 2 dargestellt. Das different!eile Phasenshift-Signal wird einer Eingangsklemme 10 zugeführt und den zwei Phasendetektoren 12 und 14 zugeführt. Die Phasendetektoren sind lineare Multiplizierschaltungen und multiplizieren die empfangene TrägerSpannungswelle mit einer Bezugswelle vom Überlagerungsoszillator 16, der bei etwa der Frequenz 6ü der empfangenen Welle arbeitet. Dies führt zu einem Basisbandsignal, welches grundsätzlich ein Gleichstr.onisignal ist.

Das Ausgangssignal des Phäsendetektors 12 wird einem angepaßten Filter 18 zugeführt, welches an sich bekannter Art sein kann.

Das angepaßte Pilter 18 kann eine integrierte Abtast-Abwurf-Schaltung aufweisen, welche durch ein Bit-Synchronisationssignal gesteuert wird, welches von der Schaltung 21 zugeführt wird, so daß das Filter am Ende eines Bits gelöscht wird, um dasjenige Signal aufzunehmen, welche das nächste Bit darstellt. Das integrierte Signal wird am Ende des Bits abgetastet und dann abgeworfen,.so daß das Pilter bereit ist, das nächste Bitsignal zu integrieren.

Der Ausgang des angepaßten Filters 18 ist an einen Eingang einer Multiplizierschaltung 20 geführt, und er ist über die Verzögerungsschaltung 19 an einen zweiten Eingang der Multiplizierschaltung 20 geführt. Die Verzögerungsschaltung 19 liefert eine Verzögerung von einem Bit, so daß der Multi-

709818/0707

2846255

plizierer jedes Bit mit dem vorhergehenden Bit multipliziert, welches verzögert wurde.

Der zxfeite Phasendetektor 14 empfängt die Bezugswelle vom Überlagerungsoszillator 15 durch die Phasenveränderungsschaltung 17> welche die Phase der Überlagerungsschwingungen um 90° verzögert. Das Ausgangssignal des Phasendetektors 14 wird dem angepaßten Filter 22 zugeführt, welches mit dem Filter 18 identisch sein kann. Das Ausgangssignal des Filters 22 xtfird einem Eingang der Multiplizierschaltung 24 zugeführt und dann über die Verzögerungsschaltung 23 dem zweiten Eingang des Multiplizierers 24 zugeleitet. Die Verzögerungsschaltung 23 liefert eine Verzögerung von einem Bit, und diese Schaltung und der Multiplizierer 24 können identisch sein mit der Verzögerungsschaltung 19 und der Multiplizierstufe 20.

Die Ausgangssignale der zwei Multiplizierstufen 20 und 24 xrerden einer Summier schaltung 26 zugeführt, xirelche ein Ausgangssignal an der Klemme 28 erzeugt. Dieses Signal zeigt an, ob die Phase eines Bits dieselbe ist xvie diejenige des vorhergehenden Bits oder ob die Phase in bezug auf das vorhergehende Bit (um 180°) geändert ist. Das Detektorsystem arbeitet somit differentiell, wobei das Ausgangssignal das Baud beim Übergang von einem Bit zum nächsten anzeigt.

Beim Blockdiagramm, der Fig. 2 ist die trigonometrische Darstellung des Signals bei einer Mehrzahl von Punkten gegeben, um die Arbeitsweise des Systems zu veranschaulichen. Das differentielie Phasenshift-Eingangssignal ist folgendermaßen dargestellt:

sin(Cü t + φ. ) +

709818/0707

4$

wobei φ. die Phase des abgetasteten Bits ist und N_z das beim Signal vorhandene Rauschen darstellt. Das Eingangssignal kann das ZF-Signal von einem Superhet-Rundfunkempfanger sein, welches begrenzt wurde, so daß das angelegte Signal einen zur Verarbeitung geeigneten Pegel aufweist. Das vorhandene Rauschen ist etwa weißes Rauschen, welches sich über das ZF-Band des Empfängers erstreckt und durch die Empfängerselektivität entsprechend geformt ist.

Das Signal am Ausgang des Phasendetektors 12 läßt sich folgendermaßen darstellen:

SiLn(^₁ - 4_O) + N_B(t) ,
wobei φ die Phase der Bezugswelle vom Oszillator 16 ist und N-g(t) das Rauschen im Basisband in dem in Phase befindlichen Zweig des Detektorsystems darstellt. Die Phase φ kann einem geringen Frequenzfehler zwischen der Bezugswelle und dem empfangenen Signal Rechnung tragen.

Bei der obigen Darstellung sowie bei den folgenden Ausführungen ist der Term 2 χ Cj ausgelassen, da die nachfolgenden Elemente des Systems auf diese Frequenz nicht ansprechen, so daß dieser Term verlorengeht.

Das Signal am Ausgang des angepaßten Filters 18 ist folgendermaßen darzustellen:

+ N-

wobei N das gefilterte Basisband-Rauschen ist, welches für die Dauer eines Bits konstant bleibt. Da dieser Rauschterm für das Verständnis der grundsätzlichen Arbeitsweise des Detektorsystems nicht von Bedeutung ist, wird das Symbol Ή

7 09818/0 707

für den gefilterten Grundrausch-Term sowohl in dem in Phase "befindlichen als auch in dem phasenverschobenen Zweig, für das betrachtete Bit (Bit i) und das vorhergehende Bit (Bit i-1) sowie für die Rausch-Terme verwendet, welche sich aus Multiplikationen und Additionen ergeben.

Das Signal am Ausgang des angepaßten Filters 18 wird dem Multiplizierer 20 zusammen mit dem Signal von der Verzögerungsschaltung 19 zugeführt, welches sich darstellen läßt als

(^_1-1 - 4_o) +N . Das Ausgangssignal des Multiplizierers wird dann zu 1/2 COs(^_-1 - ^₁) - 1/2 COs(^₁ +JZi₁- 2φ_ο) + Ή.

Das Signal vom Phasendetektor 14 ist ähnlich wie das Signal vom Phasendetektor 12, da jedoch die Phase des Üb erlagerungs oszillators 16 um 90° verzögert ist, wird das Signal am Ausgang des Dete 'Tors 14 zu

wobei U-J_3n das Rauschen im Basisband des um 90 verschobenen Zweiges des Detektorsystems ist.

Das Signal am Ausgang des angepaßten Filters 22 ist

COs(JZf₁ - jzf₀) + E" ,

und das Signal am Ausgang der "Verzögerungsschaltung 23 ist

(JZi₁₁ - ^₀) + Ή .

Das Signal am Ausgang des Multiplizierers 24 wird dargestellt durch

709818/0707

1/2 COs(^_-1 - ^₁) + 1/2 COS(^_-1 +^₁- 2^_o) + IT .

Die Summierschaltung 26 addiert die zwei Ausgangssignale von den Multiplizierstufen 20 und 24 und erzeugt an der Ausgangsklemme 28 das Signal

+ N.

Wenn die Phase des Bits V_n-" und des Bits V-. V ^als gleich angesehen werden, entspricht das Ausgangssignal cos O oder 1, und dies stellt eine binäre Eins (1) dar. Wenn die Phase des Bits V·" gegenüber dem vorhergehenden Bit V- /ι" um 180° verschoben ist, so ist das Ausgangssignal gleich cos 180° oder -1, und dies stellt eine binäre Null (O) dar.

Das erfindungsgemäße System hat den wesentlichen Vorteil, daß das Rauschen "ÜU-pCt)" das gesamte Basisband "H-n(t)" hinunter linear gemischt wird und gefiltert wird, bevor die Nichtlinearität der Multiplizierstufen (20 und 24) auftritt, und ein Schwellenwert wird vermieden. Das binäre Ausgangssignal wird somit durch Rauschen nur minimal beeinträchtigt.

Die Fig. 3 zeigt das Blockdiagramm des Systems gemäß Pig.2, wobei diejenigen Elemente hinzugefügt sind, welche verwendet v/erden können, um den Bezugsoszillator 16 und den Bit-Synchronisieroszillator 21 zu steuern. Die Schaltung zur Steuerung des Bezugsoszillators 16 kann eine an sich bekannte I-Q-Schleife sein. Eine Multiplizierstufe 30 ist an die Ausgänge der zwei angepaßten Pilter 18 und 22 angeschlossen, welche Signale von den Phasendetektoren 12 und 14 aufnehmen. Der Ausgang der Multiplizierstufe ist über das Schleifenfilter, welches durch die Widerstände 32 und 33 sowie den Kondensator 34- gebildet wird, derart geschaltet, daß der Oszillator 16 gesteuert wird, der ein spannungsgesteuerter Oszillator bekannter Art sein kann.

709 818/0707

Die I-Q-Schleife "berechnet den Sinus des doppelten Winkels φ. , Lind dieses Signal steuert den Bezugsoszillator 16.

Um den Oszillator 16 in die richtige Frequenz zu bringen, wenn er eine gegenüber der empfangenen Frequenz erheblich unterschiedliche Frequenz aufweist, sind ein Verriegelungsdetektor und eine Ablenkstufe 36 vorgesehen. Dadurch wird eine Spannung an den Kondensator 3^ angelegt, der die Frequenz des Oszillators 16 solange verändert, bis die Frequenz des empfangenen Signals erreicht ist. Hierzu kann auch eine an sich bekannte Schaltung verwendet werden.

Die "Wirkung der Bezugsoszillator-Steuerschaltung (I-Q-Schleife) ist ähnlich wie diejenige einer zur Verschiebung in der Phase um 90° dienenden Schleife, welcher ein Bandpaßfilter vorgeschaltet ist. Die Filter 18 und 22 in der Fig. 5 bilden das Filter vor der Nichtlinearität in der I-Q-Schleife. Soweit diese Steuerschaltung die Phasendetektoren und die angepaßten Filter des differentiellen Phasendetektorsystems verwendet, müssen nur die Multiplizierstufe 30 und das Schleifenfilter ergänzt werden, so daß die Anzahl der Elemente minimal ist. Folglich ist das erfindungsgemäße System verhältnismäßig einfach und preiswert. ¥enn weiterhin die Systemfrequenz—Genauigkeit ausreichend ist, kann ein unabhängiger Oszillator als Bezugsoszillator 16 verwendet werden. Frequenzfehler von weniger als etwa 10 % der Signal-(Bit)-Rate beeinträchtigen die Leistung nicht nennenswert.

Die Bit-Synnronisierschaltung ist auch in der Fig. 3 dargestellt, und dies kann eine an sich bekannte Schaltung sein, die auch als Data Transition Tracking Loop (DTTL) zu bezeichnen ist. In dieser Schleife ist ein weiteres angepaßtes Filter 40 vorhanden, welches mit den angepaßten Filtern 18 und 22 identisch sein kann, und dieses Filter ist an den Ausgang des Phasendetektors 12 angeschlossen. Das Signal von dem an-

709818/0707

gepaßten filter 40 und das Ausgangssignal von der Suminierstufe 26 werden der Abtastkorrekturschaltung 42 zugeführt. Die Abtastkorrekturschaltung 4-2 ist eine logische Schaltung, welche die Schaltung öffnet, wenn das Detektor-Ausgangssignal anzeigt, daß keine Phasenänderung aufgetreten ist, "während dann, wenn ein Übergang in einer Richtung erfolgt ist, das Fehlersignal umgekehrt wird, so daß die Fehlersignale sich für alle Übergänge kumulieren. Das Ausgangssignal von der Abtastkorrekturschaltung 4-2 wird über das Schleifenfilter 44· dem spannungsgesteuerten Bit-Synchronisieroszillator 21 zugeführt. Das Ausgangesignal des Oszillators 21 wird über einen Inverter 46 dem angepaßten Filter 40 zugeführt, so daß dieses Filter in der Mitte jeder Bitperiode abgetastet und abgeworfen wird.

Das angepaßte Filter 40 hat ein Aus gangs signal von 3JuIl, wenn die Übergänge des Bit-Synchronisieroszillators 21 mit den Übergängen des empfangenen Signals zusammenfallen. Wenn diese Übergänge nicht zusammenfallen, hat das Filter 40 ein Ausgangssignal, welches über das Schleifenfilter 44 dem Oszillator 21 zugeführt wird, um dieses derart zu korrigieren, daß die Übergänge zusammenfallen. Die Abtastkorrekturschaltung 42 überwacht die Werte des augenblicklichen und des vorhergehenden Bits und modifiziert die Richtung des Korrektursignals vom Ausgang des Filters 40, bevor es dem Schleifenfilter 44 zugeführt wird. Diese Schaltung hält den Oszillator 21 auf der korrekten Phase, um die angepaßten Filter 18 und 22 des differentiellen Phasendetektorsystems zu steuern, wodurch sie am Ende jeder Bitperiode abgetastet und abgeworfen werden, so daß die Filter das nächste Bitsignal integrieren können.

Die Fig. 4 veranschaulicht ein digitales differentielles Phasenshift-Umtastsignal, wobei eine quaternäre (vier Phasen)

709818/0707

Modulation verwendet wird, anstatt einer binären Modulation, wie es in der Pig. 1 veranschaulicht wurde. Es sind fünf Bits dargestellt, und die Information wird durch das Baud (Übergang von einem Bit zum nächsten Bit) geliefert, wie es bei dem Signal gemäß Pig. 1 der Pail war. Gemäß Pig. 4- ist die Welle um +90° in der Phase zwischen dem Bit eins und dem Bit zwei verschoben, während zwischen dem Bit zwei und dem Bit drei eine Phasenverschiebung von 180° vorhanden ist und zwischen dem Bit drei und dem Bit vier eine Phasenverschiebung von -90° vorliegt. Zwischen dem Bit vier und dem Bit fünf ist keine Phasenverschiebung vorhanden.Das Abtastsystem gemäß Pig. 5 ermittelt das quaternäre Phasenshift-Signal und liefert vier verschiedene Ausgangssignale, die in der Pig.4-dargestellt sind. Das System gemäß Pig. 5 hat zwei Ausgangsleitungen, von denen $e<ie ein binäres Ausgangs signal liefert, so daß dadurch vier verschiedene Signale geliefert werden.

In der Pig. 5 sind viele Komponenten des Systems dieselben wie in der Pig. 3₅ und sie sind somit auch mit denselben Bezugszeichen bezeichnet. Das Eingangssignal wird den zwei Phasendetektoren 12 und 14 zugeführt, welche um 90° verschobene Bezugswellen vom Oszillator 16 aufnehmen. Die Ausgangssignale der Phasendetektoren werden über die angepaßten Filter 18 und 22 geleitet sowie über die Verzögerungsschaltungen 19 und 23 und werden den Multiplizierstufen 20 und 24 wie bei der Anordnung gemäß Pig. 3 zugeführt. Die Ausgangssignale der Multiplizierstufen werden in der Addierstufe 26 summiert.

Gemäß Pig. 5 sind zwei zusätzliche Multiplizierstufen 50 und 52 an die Ausgänge der angepaßten Pilter 18 und 22 sowie an die Ausgänge der Verzögerungsschaltungen 19 und 23 angeschlossen. Die Multiplizierstufe 50 hat ihre Eingänge mit dem Pilter 18 und mit der Verzögerungsschaltung 23 verbunden, welche an das Pilter 22 angeschlossen ist. Die Multiplizierstufe 52

709818/0707

hat ihre Eingänge mit dem Filter 22 und mit der Verzögerungsschaltung 19 verbunden, die an das Filter 18 angeschlossen ist, Die Ausgangssignale der Multiplizierstufen 50 und 52 werden der Summierstufe 54- zugeführt, wobei das Ausgangssignal der Multiplizierstufe 50 über den Inverter 51 geführt wird, so daß- die Ausgangssignale der Multiplizierstufe schließlich in der Summierstufe 54- subtrahiert werden. Die Ausgangssignale der Summierstufen 26 und 54- werden zwei weiteren Summierstufen 56 und 58 zugeführt. Das Ausgangssignal der Summierstufe 54- wird über den Inverter 55 der Summierstufe 58 zugeführt., so daß effektiv die Summierstufe 58 die Ausgangssignale der Summierstufen 26 und 54- subtrahiert, während die Summierstufe 56 die Ausgangssignale der Summierstufen 26 und 54- addiert. Die Ausgangssignale der Summier stuf en 56 und 58 werden den Detektorausgangsklemmen 60 und 62 zugeführt,'' welche die quaternären Ausgangssignale liefern, wie es in der Fig. 4- veranschaulicht ist.

Die Steuerung des Bezugsoszillators 16 ist bei dem quaternären Detektorsystem gemäß Fig. 5 anders als bei dem binären System gemäß Fig. 3. Bei dem System gemäß Fig. 3 werden die Sinus- und die Kosinus-Terme von den Filtern 18 und 22 multipliziert, um ein Signal zu liefern, welches den Sirius des doppelten Winkels φ. darstellt. Bei dem System gemäß Fig. 5 wird ein Signal benötigt, welches den Sinus des vierfachen Winkels- φ· darstellt, welches durch die in der Fig. 5 dargestellten Komponenten abgeleitet wird. Die Multiplizierstufe JO, welche ein Ausgangssignal sin φ· cos φ. hat, wird sie in der Fig. 3 verwendet. Zusätzlich hat die Multiplizierstufe 65 beide Eingänge mit dem angepaßten Filter 18 verbunden, um ein Signal sin φ zu liefern, und die Multiplizierstufe 66 hat beide Eingänge mit dem Filter 22 verbunden, um

cos φ zu liefern. Das Ausgangssignal der Multiplizierstufe 66 wird der Summierstufe 68 zugeführt, und das Ausgangssignal der Multiplizierstufe 65 wird über den Inverter 67 der

Afc

Summierstufe 68 zugeführt, so daß die Summierstufe 68 das

2 2
Ausgangssignal cos / - sin φ liefert. Das Ausgangssignal der Multiplizierstufe 30 und das Ausgangssignal der Summierstufe 68 werden der Multiplizierstufe 70 zugeführt, welche

P P

das Ausgangssignal (cos φ - sin φ) sin φ cos φ liefert. Dieses Signal wird über die Schleifenfilter 32, 33 und 34 dem spannungsgesteuerten Bezugsoszillator 16 zugeführt und steuert diesen in Abhängigkeit vom Sinus des vierfachen Winkels φ. Der Verriegelungsdetektor und die Ablenkschaltung 36 arbeiten in derselben Weise wie bei dem System gemäß Fig. 3·

Eine Datenübergangs-Abtastschleife steuert den Bit-Synchronisieroszillator 21 und ist etwas anders aufgebaut als die Schleife im System gemäß Fig. 3· Ein Paar von angepaßten Filtern ^r/2 und 74 sind an die Ausgänge der Phasendetektoren 12 und 14 jeweils angeschlossen. Die Ausgangssignale der angepaßten Filter werden der Summierstufe 76 zugeführt, so daß die Übergänge in beiden Zweigen des Detektorsystems kombiniert und in der Gleichlaufschleife verwendet werden. Dies ist in dem Vier-Phasen-System notwendig, weil es vorkommen kann, daß eine Anzahl von aufeinanderfolgenden Übergängen kein Ausgangs signal in einem der Phasendetektoren erzeugt.

Das Ausgangs signal der Summierstufe 76 wird über die Abtastkorrekturschaltung oder die Richtungskorrekturschaltung 78 und das Schleifenfilter 44 dem spannungsgesteuerten Bit-Synchronisieroszillator 21 zugeführt. Die.Korrekturschaltung 78 ist mit den zwei Detektorausgängen 60 und 62 verbunden und kann eine logische Schaltung sein, welche die Schaltung öffnet, wenn keine Phasenveränderung auftritt, während die Übergangssignale korrigiert werden, so daß sie kumuliert werden, anstatt sich gegenseitig auszulöschen. Das Bit-Syrüironisiersignal vom Oszillator 21 wird direkt den angepaßten Filtern

7Q8818/Q787

- if-

18 und 22 in den zwei Zweigen des Detektorsystems zugeführt und wird über den Inverter 80 den angepaßten Filtern 72 und 74- in der Datenübergangs-Gleichlaufschleife zugeführt.

Teile des Detektor systems gemäß Fig. 5 können zum Abtasten eines modifizierten binären differentiellen Phasenshift-Umtastsignals verwendet werden in welchem aufeinanderfolgende Bits sich in der Fhase um +90 oder um -90 unterscheiden, anstatt um 0° oder um 180°, wie es bei dem anhand der Fig.1 erläuterten Signal der Pail ist. Um ein solches Signal abzutasten, können die Ilultiplizierstufen 50 und 52 und die Summierstufe 5^- des Systems gemäß Fig. 5 verwendet werden. Das Ausgangssignal der Summierstufe 54- ist ein binäres Signal, welches die Phasenshift-Modulation des angelegten Signals darstellt. !Für ein solches System können die Multiplizierstufen 20 und 24- und die Summierstufen 26, 56 und 58 aus dem System gemäß Fig. 5 entfallen. Die I-Q-Schleife zur Steuerung des Bezugsoszillators 16 und die Datenübergangs-Gleiehlaufschleife zur Steuerung des Bit-Synchronisieroszillators 21 können gemäß Fig. 5 aufgebaut sein.

Es kann auch eine Abwandlung des Systems gemäß Fig. 5 zum Abtasten eines quaternär en Phasenshift-TJmtastsignals verwendet werden, bei welcher die Phasenveränderungen um + 4-5° oder + 135° anstatt von 0°, +90°, 180° und -90° verwendet werden, wie es. in der Fig. 4- dargestellt ist. Ein solches Detektor system erfordert eine I-Q-Schleife, welche den Bezugsoszillator in Abhängigkeit von dem achtfachen Phasenwinkel des empfangenen Signals φ^ steuert. Gemäß den obigen Ausführungsformen kann dann, wenn die Systemfrequenzgenauigkeit ausreicht, ein unabhängiger Oszillator verwendet werden, und es ist dann eine I-Q-Schleife nicht erforderlich. Wenn das Signal von + 4-5° oder von + 135° abgetastet wird, wird das Ausgangssignal von den zwei Summier stuf en 26 und 54-direkt abgeleitet, welche die zwei binären Ausgangssignale

709818/0707

liefern, wie es bei den Ausgangssignalen gemäß Fig. der Fall ist. Für eine derartige Anwendung können die Summierstufen 56 und 58 sowie der Inverter 55 aus dem System gemäß Fig. 5 entfallen.

Das digitale Detektorsystem der differentiellen Phasensliift-Umtastsignale gemäß der Erfindung kann als integrierte Schaltung aufgebaut sein, so daß eine besonders kompakte Einrichtung entsteht. Signale werden in digitaler Form gespeichert, so daß Verzögerungsleitungen oder Schaltungen hoher Güte nicht erforderlich sind. Das Detektorsystem erfordert nur ein Minimum an Betriebsleistung, so daß es für Einrichtungen geeignet ist, die als tragbare Einrichtung ausgebildet sind und mit einer Batterie betrieben werden, wie es beispielsweise bei einer Rufanlage der Fall sein kann. Das System ist zur "Verwendung mit binären Phasenshift-Umtastsignalen oder mit quaternären Phasenshift-Umtastsignalen geeignet.

- Patentansprüche —

7098 1 8/0707

Claims

Patentansprüche

/Differentielles Phasenshift-Detektorsystem, dadurch gekennzeichnet , daß eine erste und eine zweite Multiplizier stufe (12,14-) vorgesehen sind, von denen jede einen ersten Eingang aufweist, welcher derart ausgebildet ist, daß er ein digitales Phasenshift-Signal empfängt, und von denen jede einen zweiten Bezugseingang und einen Ausgang aufweist, daß weiterhin ein Überlagerungsoszillator (16) vorhanden ist, der ein erstes und ein zweites Ausgangssignal liefert, die einen Phasenunterschied von 90° zueinander haben, wobei das erste und das zweite Ausgangssignal jeweils mit den zweiten Eingängen der ersten und der zweiten Multiplizierstufe (12,14) verbunden sind, daß weiterhin ein erstes und ein zweites Filter (18, 22) vorhanden sind, deren Eingänge jeweils mit den Ausgängen der ersten und der zweiten Multiplizierstufe (12,14) verbunden sind und die jeweils einen Ausgang haben, daß weiterhin eine erste und eine zweite Yerzögerungsschaltung (19,23) vorhanden sind, die jeweils einen Eingang und einen Ausgang haben und von denen jede eine Verzögerung eines digitalen Bits liefert, wobei die Eingänge der ersten und der zweiten Verzogerungsschaltung (19,2J) jeweils mit den Ausgängen des ersten und des zweiten Filters (18,22) verbunden sind, daß weiterhin eine dritte und eine vierte Multiplizierstufe (20,24) vorhanden sind, von denen jede einen ersten und einen zweiten Eingang und einen Ausgang aufweist, wobei die Eingänge der dritten Multiplizierstufe (20) mit dem Ausgang des ersten Filters (18) und mit dem Ausgang einer Verzogerungsschaltung (19) verbunden sind, während die Eingänge der vierten Multiplizierstufe (24) mit dem Ausgang des zweiten Filters (22) und mit dem Ausgang der anderen Verzogerungsschaltung (23) verbunden sind, und daß schließlich eine Summierstufe (26) vorhanden ist, welche mit den Ausgängen der dritten und der vierten Multiplizierstufe (20,24) verbunden ist, um deren Ausgangssignale zu kombinieren*

709818/0707
2. System nach Anspruch 1, dadurch gekennzeichnet daß das erste und das zweite Euter (18, 22) angepaßte Filter sind, von denen jedes eine integrierte Abtast- und Abwurf Schaltung aufweist und einen Synchronisiereingang hat, und daß das Detektor sys tem eine Bit-Synchronisierschaltung (21) aufweist, welche mit den Synchronisiereingängen des ersten und des zweiten angepaßten Filters (18,22) verbunden ist, um diese abzutasten und abzuwerfen, und zwar am Ende jedes Bits des angelegten digitalen Phasenshift-Signals.
3. System nach Anspruch 2, dadurch gekennzeichnet , daß die Bit-Synchronisier-Signalschaltung (21) ein weiteres angepaßtes Filter (40) aufweist, welches mit der ersten Multiplizierstufe (12) verbunden ist, daß weiterhin ein spannungsgesteuerter Oszillator vorhanden ist und daß eine Schaltung (42) vorhanden ist, welche das erste angepaßte Filter (4-0) mit dem spannungsgesteuertan Oszillator verbindet, um diesen in der Weise zu steuern, daß die Frequenz des Signals von dem Oszillator der Bitrate des angelegten digitalen Signals entspricht.
4. System nach Anspruch 3, dadurch gekennzeichnet , daß das Signal vom Oszillator (21) direkt dem ersten und dem zweiten angepaßten Filter (18,22) und einem Inverter (46) zugeführt wird, um das Signal von dem Oszillator (21) dem weiteren angepaßten Filter (40) zuzuführen.
5>. System nach Anspruch 3j dadurch gekennzeichnet , daß die Schaltung (42) das weitere angepaßte Filter (40) dem spannungsgesteuerten Oszillator (21) zuführt und ein Schleifenfilter (44) aufweist.
6. System nach Anspruch 5i dadurch gekennzeichnet , daß die Schaltung (42), welche das weitere angepaßte Filter (40) mit dem spannungsgesteuerten Oszillator (21) verbindet,

709818/0707

- ™ " 26462S5

eine Abtastkorrekturschaltung oder Richtungskorrekturschaltung (42) aufweist, welche zwischen dem weiteren angepaßten Filter (40) und dem Schleifenfilter (44) angeordnet ist, daß die Abtastkorrekturschaltung (42) mit der Summierstufe (26) verbunden ist und dasjenige Signal korrigiert, welches dem Schleifenfilter in Abhängigkeit von dem Ausgang der Summierstufe (26) zugeführt wird.
7. System nach Anspruch 2, dadurch gekennzeichnet, daß weiterhin eine Datenubergangs-Gleichlaufschleife (40,42,46,21,44) vorgesehen ist, welche mit dem Ausgang von einer der Multiplizierstufen und mit der Summierstufe (26) verbunden ist und ein Bit-Synchronisiersignal zur Anwendung auf das erste und das zweite angepaßte !Filter (18,22) liefert, um diese mit dem angelegten digitalen Signal zu synchronisieren.
8. System nach Anspruch 1, dadurch gekennzeichnet, daß eine I~Q-Schleife vorgesehen ist, welche mit den Ausgängen des ersten und des zweiten Filters (18, 22) verbunden ist und einen Ausgang hat, der mit dem Überlagerungsoszillator (16) verbunden ist, um den Überlagerungsoszillator (16) mit dem angelegten digitalenSignal zu synchronisieren.
9. System nach Anspruch 1, dadurch gekennzeichnet, daß eine Steuerschaltung für den Überlagerungsoszillator (16) vorgesehen ist, die eine weitere Multiplizierstufe (30) aufweist, welche mit den Ausgängen des ersten und des zweiten Filters (18,22) verbunden ist, und daß ein Schleifenfilter (32) vorgesehen ist, welches die Multiplizierstufe (30) mit dem Überlagerungsoszillator (16) koppelt, um diesen mit dem angelegten digitalen Signal zu synchronisieren.

709818/0707

Μ·
10. System nach. Anspruch. 9» dadurch, gekennzeichnet , daß die Steuerschaltung eine Verriegelungsabtast- und eine Ablenkschaltung (36) aufweist, welche mit dem Schleifenfilter (32) verbunden sind, um die Frequenz des "Überlagerungsoszillators (16) über einen Bereich von Frequenzen abzulenken, so daß die Frequenz des angelegten digitalen Signals erreicht wird.
11. System nach Anspruch 1, dadurch gekennzeichnet , daß die Eingänge der dritten MultipIizierstufe (20) mit den Ausgängen des ersten Filters (18) und der ersten Verzögerungsschaltung (19) verbunden sind und daß die Eingänge der vierten Multiplizierstufe (24) mit den Ausgängen des zweiten Filters (22) und der zweiten Verζögerungsschaltung (23) verbunden sind und daß die Summierstufe (26) die Ausgangssignale der dritten und der vierten Multiplizierstufe (20, 24) addiert.
12. System nach Anspruch 11, dadurch gekennzeichnet , daß weiterhin eine fünfte Multiplizierstufe (50) vorgesehen ist, deren Eingänge mit den Ausgängen des ersten Filters (18) und der zweiten Verzögerungsschaltung (23) verbunden sind, daß weiterhin eine sechste Multiplizierstufe (52) vorhanden ist, deren Eingänge mit den Ausgängen des zweiten Filters (22) und der ersten Verζögerungsschaltung (19) verbunden sind, und daß eine zweite Summierstufe (54-) vorgesehen ist, welche mit den Ausgängen der fünften und der sechsten Multiplizierstufe (50,52) verbunden ist und derart arbeitet, daß deren Ausgangssignale subtrahiert werden.
13.System nach Anspruch 12, dadurch gekennzeichnet , daß eine dritte und eine vierte Summierstufe (56,58) vorge sehen sind, daß die dritte Summierstufe (56) ein Paar von Eingängen aufweist, welche mit den Ausgängen der ersten Summierstufe (26) und der zweiten Summierstufe (54-) verbunden sind und deren Ausgangssignale addiert, und daß die vierte Summierstufe (58) ein Paar von Eingängen hat, die mit den Ausgängen der ersten und der zweiten Summierstufe (26, verbunden sind und deren Ausgangssignale subtrahiert.

709818/0707
14.' System nach. .Anspruch 13, dadurch gekennzeichnet , daß eine I-Q-Schleife vorhanden ist, deren Eingänge mit den Ausgängen des ersten und des zweiten Filters verbunden sind und die einen Ausgang hat, der mit dem Überlagerungsoszillator verbunden ist, um diesen zu steuern, daß die Schleife eine siebte Multiplizierstufe (30) aufweist, deren Eingänge mit dem ersten und dem zweiten Filter (18,22) verbunden sind, wobei die siebte MuItiplizierstufe auch, einen Ausgang hat, daß weiterhin eine achte Multiplizierstufe (65) vorhanden ist, welche ein Paar von Eingängen aufweist, die mit dem ersten Filter (18) verbunden sind, um dessen Ausgangssignal zu quadrieren, daß weiterhin eine neunte Multiplizierstufe (66) vorhanden ist, welche ein Paar von Eingängen hat, welche mit dem zweiten Filter (22) verbunden sind, um dessen Ausgangssignal zu quadrieren, daß weiterhin eine fünfte Summierstufe (68) vorgesehen ist, welche mit der achten und der neunten Multiplizierstufe (65»66) verbunden ist, um deren Ausgangssignale zu subtrahieren, daß weiterhin eine zehnte Multiplizierstufe (70) vorhanden ist, deren Eingänge mit dem Ausgang der siebten Multiplizierstufe (30) und mit dem Ausgang der fünften Summierstufe (68) verbunden sind, und daß ein Filter (32) vorhanden ist, welches den Ausgang der zehnten Multiplizierstufe (70) mit dem Überlagerungsoszillator (16) verbindet.
15. System nach Anspruch 13, dadurch gekennzeichnet, daß das erste und das zweite Filter (18, 22) angepaßte Filter sind, die jeweils eine integrierte Abtast- und Abwurf-Schaltung haben und auch einen Synchronisiereingang aufweisen, daß weiterhin ein Bit-Synchronisieroszillator (21) vorhanden ist, welcher mit dem Synchronisiereingang der angepaßten Filter (18,22) verbunden ist, daß ein drittes und ein viertes angepaßtes Filter (72,7^) mit den Ausgängen der ersten und dar zweiten Multiplizierstufe (12,14-) jeweils verbunden ist, daß eine fünfte Summierstufe (76) mit dem dritten und dem vierten angepaßten Filter (72, 7^0 verbunden ist, um deren Ausgangs-

709818/0707

η/,

signale zu addieren, daß eine Abtastkorrekturschaltung bzw. Richtungskorrekturschaltung (78) mit den Ausgängen der dritten, vierten und fünften Summierstufe (56,58,76) verbunden ist, daß ein Schleifenfilter (44) den Ausgang der Abtastkorrekturschaltung (78) mit dem Synchronisieroszillator (21) verbindet, und daß ein Inverter (80) vorgesehen ist, welcher den Ausgang des Synchronisieroszillators (21) mit dem dritten und dem vierten angepaßten Filter (72,74) verbindet.
16. System nach Anspruch 1, dadurch gekennzeichnet , daß die Eingänge der dritten Multiplizierstufe (50) mit den Ausgängen des ersten Filters (18) und der zxfeiten Verzögerungsschaltung (23) verbunden sind und daß die Eingänge der vierten •Multiplizierstufe (52) mit den Ausgängen des zweiten Filters (22) und der ersten Verzögerungsschaltung (19) verbunden sind, wobei die Summierstufe (54) die Ausgangssignale der dritten und der vierten Multiplizierstufe (50,52) subtrahiert.

709818/0707