DE2654276B2

DE2654276B2 - Phasensynchronisierende Schaltungsanordnung

Info

Publication number: DE2654276B2
Application number: DE2654276A
Authority: DE
Inventors: Yoshimi Tagashira; Yasuharu Yoshida
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1975-12-02
Filing date: 1976-11-30
Publication date: 1979-08-09
Also published as: DE2654276A1; IT1064807B; DE2654276C3; US4109102A

Description

Die vorliegende Erfindung bezieht sich auf eine 2"-phasigc phasensynchronisierende Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1. Eine solche Schaltungsanordnung dient zur Rückgewinnung einer synchronisierten Trägerwelle aus einer in mehreren Phasenlagen durch Phasenumtastung bzw. -verriegelung, also PSK-(phase-shift-keying) modulierten Trägerwelle zur Demodulation, wobei sie insbesondere aus ein Basisband-Signal verarbeitenden Schaltkreisen zusammengesetzt ist.

Im allgemeinen verwendet eine für einen Demodulator notwendige Schaltungsanordnung zur Phasensynchronisierung ein inverses Modulationssystem, ein Ummodulationssystem, ein Frequenzvervielfacher-System usw., in welchen die Signalverarbeitung in einem hohen Frequenzband (oder in einem Trägerwellenband) durchgeführt wird; neuerdings werden jedoch Schaltungen zur Phasensynchronisierung untersucht, die sich auf eine Basisband-Signal-Verarbeitung stützen. Diese Basisband-Signal-Verarbeitungs-Schaltungen besitzen die folgenden Vorteile:

Da die zu verarbeitende Frequenz im Basisband-Frequenzbereich liegt, ist die Verwirklichung bzw. der Aufbau einer Schaltungsanordnung einfach und mit geringen Kosten verbunden. Ferner kann man ein optimal demoduliertes Bildsignal erhalten, da ein Phasenfehlersignal von einer Abweichung von einem optimalen Punkt in einem demodulierten Augendiagramm-Signal hergeleitet wird.

Andererseits besitzen die Schaltungsanordnungen, die das Basisband-Signal verarbeiten, die folgenden Nachteile:

In der phasensynchronisierenden Schaltungsanordnung, in welcher die Signalverarbeitung in einem Trägerwellenband durchgeführt wird, wird ein Phasenfehlersignal erzeugt, das d ;r Phasendifferenz zwischen der demodulierten Trägerwelle und der rückgewonnenen Trägerwelle entspricht. Wenn man also einen Frequenz-vervierfachten Ausgang als Phasenfehlersignal, beispielsweise im Fall einer in 4-Phasenlagen PSK-modulierten Trägerwelle erhält, dann könnte man, auch wenn sein phasenstabiler Punkt von dem des demodulierten Ausgangs abweichen sollte, die Phasensynchronisation durch Verändern einer elektrischen Länge in einem Trägerwellenband erreichen.

Demgegenüber ist im Fall einer phasensynchronisierenden Schaltungsanordnung, die sich auf die Basis-

band-Signalverarbeitung stützt, die Phasensynchronisation durch Verändern einer elektrischen Länge unmöglich, weil ein Phassnfehlersignal durch Zusammensetzen der Amplituden der demodulierten Augendiagramm-Signale erzeugt wird. Bei den vorstehenden, bekannten Verfahren wurden lediglich Phasenschieber verwendet, in welchen die Phasenverschiebung durch Ausführen einer Addition oder Subtraktion zwischen orthogonalen demodulierten Signalen erreicht wird. Demgemäß besteht ein erster Nachteil darin, daß die phasensynchronisierende Schaltungsanaordnung nur dann praktisch anwendbar ist wenn man einen Frequenz-vervierfachten Ausgang als Phasenfehlersignal erhält und wenn auch ein phasenzähler Punkt des Vierfach-Frequenz-Ausgangs und der eines demodulierten Signals zusammenfallen; die phasensynchronisierende Schaltungsanordnung ist jedoch dann praktisch nutzlos, wenn der phasenstabile Punkt anders als um ±π/4 abweicht

Ferner ist im allgemeinen im Phasenfehlersignal, das man durch Zusammensetzen der demodulierten Signale erhält eine Gleichspannungskomponente enthalten. Demgemäß besteht ein zweiter Nachteil darin, daß dann, wenn sich in einem Eingangssignal eine Pegeländerung ergeben sollte, der Gleichspannungswert des phasenstabilen Punktes im Phasenfehlersignal verändert wurde, woraus sich eine Änderung einer phasenstarren Mittenfrequenz und ein stationärer Phasenfehler ergibt

Aufgabe der vorliegenden Erfindung ist es deshalb, eine phasensynchronisierende Schaltungsanordnung der eingangs genannten Art zu schaffen, die den obengenannten ersten Nachteil einer phasensynchronisierenden Schaltungsanordnung, die sich auf die Basisband-Verarbeitung stützt vermeidet und die keine Gleichspannungskomponente im Phasenfehlersignal enthält

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale gelöst

In der folgenden Beschreibung wird die Erfindung anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt

F i g. 1 zum leichteren Verständnis der Erfindung ein Beispiel einer in vier Phasenlagen phasensynchronisierende Schaltung mit einem Subtrahierkreis und Quadrierkreis, mit der man ein Pbasenfehler-Signal erhält das jedoch nicht genau arbeiten kann,

Fig.2 Diagramme von Ausgangswellenformen an verschiedenen Punkten der Schaltung nach F i g. 1,

F i g. 3 eine in 4-Phasenlagen phasensynchronisierende Schaltung gemäß einem ersten Ausführungsbeispiel vorliegender Erfindung,

Fig.4 ein Vektordiagramm für die Phasenschieber nach F i g. 3,

Fig.5 Diagramme von Ausgangswellenformen an verschiedenen Punkten der Schaltung nach F i g. 3,

F i g. 6 eine in 8-Phasenlagen phasensynchronisierende Schaltung gemäß einem ersten Ausführungsbeispiel vorliegender Erfindung,

Fig.7 Diagramme von Ausgangswellenformen an ι verschiedenen Punkten der Schaltung nach F i g. 6,

F i g. 8 eine in 4-Phasenlagen phasensynchronisierende Schaltung ,lernäß einem zweiten Ausführungsbeispiel vorliegt!. 1er L.-findung,

F i g. 9 Diagramme von Wellenformen an verschiede- ι nen Punkten der Schaltung nach F i g. 8,

F i g. 10 und 12 in 8-Phascnlagen phasensynchronisierende Schaltungen gemäß einem zweiten und dritten

Ausführungsbeispiel vorliegender Erfindung,

Fig. 11 und 13 Diagramme von Wellenformen an verschiedenen Punkten der Schaltung nach F i g. 10 bzw. 12,

Fig. 14 eine in 4-Phasen!agen phasensynchronisierende Schaltung gemäß einem dritten Ausführungsbeispiel vorliegender Erfindung und

Fig. 15 Diagramme von Signalwellenformen an verschiedenen Punkten der Schaltung nach F i g. 14.

In Fig. 1 ist ein Beispiel einer in 4-Phasenlagen phasensynchronisierenden Schaltung dargestellt, die einen Subtrahierer und Quadrierkreise aufweist und die trotz der Tatsache, daß man ein Ausgangssignal mit der vierfachen Frequenz erhält nicht genau arbeiten kann.

In dieser Figur ist mit 1 eine Signaleingangsklemme, mit 2 ein erster Phasendetektor, mit 3 ein zweiter Phasendetektor, mit 4 ein π/2-Phasenschieber (SFT), mit 5,6 und 8 Quadrierkreise, mit 7 ein Subtrahierer, mit 9 ein Tiefpaßfilter (LPF) und mit 10 ein spannungsgesteuerter Oszillator (VCO) oder ein variabler Frequenzoszillator (der im weiteren einfach »Oszillator« genannt wird) bezeichnet Der Ausgang des Oszillators 10, der etwa bei einer Trägerfrequenz eines Eingangssignals oszilliert, wird einerseits dem zweiten Phasendetektor 3 und andererseits über den π/2-Phasenschieber 4 dem ersten Phasendetektor 2 zugeführt, so daß ein Phasenvergleich zwischen diesen Signalen und dem Eingangssignal durchgeführt wird, und wodurch man demodulierte Signale erhalten kann. Die demodulierten Signale des ersten und zweiten Phasendetektors 2, 3 werden den Quadrierkreisen 5 bzw. 6 zugeführt, in denen sie quadriert und von dort dem Subtrahierer 7 zugefürt werden. Das Differenzsignal von diesem Subtrahierer 7 wird dem Quadrierkreis 8 zugeführt

F i g. 2 zeigt die Ausgangssignal-Welleiiformen an den betreffenden Schaltkreiskomponenten, wobei mit

11 ein Ausgangssignal am ersten Phasendetektor 2, mit

12 ein Ausgangssignal am zweiten Phasendetektor 3, mit 13 ein Ausgangssignal am Quadrierkreis 5, mit 14 ein Ausgangssignal am Quadrierkreis 6, mit 15 ein Ausgangssignal am Subtrahierer 7 und mit 16 ein Ausgangssignal am Quadrierkreis 8 bezeichnet ist Es sei bemerkt, daß auf der Abszisse eine Phasendifferenz zwischen den betreffenden Eingangssignalen am ersten Phasendetektor 2 erfaßt ist und daß die Kurven 13 und 14 entsprechend dem Fall eingezeichnet wurden, bei dem Zweiweggleichrichter für die Quadrierkreise 5 und 6 verwendet werden.

Wie aus Fig.2 ersichtlich, erhält man einen Vierfach-Frequenz-Ausgang entsprechend der Kurve 16 als Phasenfehlersignal. Es besteht jedoch eine Phasenabweichung von π/8 zwischen den phasenstabilen Punkten der demodulierten Signale, wie den Punkten a aui den Kurven 11 und 12, und denen des Vierfach-Frequenz-Ausgangs, wie den Punkten b auf der Kurve 16. Deshalb kann die dargestellte Schaltung nicht als phasensynchronisierende Schaltung arbeiten.

Es ist jedoch ersichtlich, daß dann, wenn die obengenannte Phasenabweichung von λ/8, also der eingangs genannte erste Nachteil eliminiert werden könnte, die dargestellte Schaltung als phasensynchronisierende Schaltung arbeiten würde.

!n F i g. 3 ist eine in 4-Phasenlagen phasensynchronisierende Schaltung gemäß vorliegender Erfindung dargestellt, die einen Addierer, Subtrahierer und Quadrierkreise aufweist. Gemäß Fig.3 sind zur Schaltung nach F i g. 2 zwei π/8-Phasenschieber, die aus einem Dämpfungsglied (ATT) 18 und einem Addierer 19

bzw. aus einem Dämpfungsglied 17 und einem Subtrahierer 20 bestehen, hinzugefügt. Das Prinzip dieses π/8-Phasenschiebers wird im folgenden anhand des in F i g. 4 dargestellten Vektordiagramms erläutert. In dieser Figur ist mit 21 ein erstes demoduliertes Signal, ^r> mit 22 ein zweites demoduliertes Signal, mit 23 das zweite demodulierte Signal nach dem Durchgang durch das Dämpfungsglied 18, mit 24 das erste demodulierte Signal nach dem Durchgang durch das Dämpfungsglied 17, mit 25 ein Signal, das man durch Phasenverschiebung ι n des Vektors 24 um π erhält, mit 26 ein Ausgangssignal vom Addierer 19 und mit 27 ein Ausgangssignal vom Subtrahierer 20 bezeichnet. Wenn das Amplitudenverhältnis des ersten demodulierten Signals 21 zum zweiten demoduiierten Signa! 23 nach dem Durchgang durch das 1²> Dämpfungsglied 18 zu 1 : tan π/8 gewählt wird, und wenn sie durch den Addierer 19 addiert werden, dann wird das kombinierte Signal durch einen Vektor 26 dargestellt Entsprechendes gilt, wenn das Amplitudenverhältnis des zweiten demodulierten Signals 22 zum -'<> ersten demodulierten Signal 24 nach Durchgang durch das Dämpfungsglied 17 zu 1 : tan π/8 gewählt wird und wenn die Subtraktion im Subtrahierer 20 ausgeführt wird, dann wird das kombinierte Signal durch einen Vektor 27 dargestellt. Es sei erwähnt, daß die 2"> Subtraktion des Vektors 24 vom Vektor 22 mit der Addition des Vektors 25 und des Vektors 22 äquivalent ist Durch die obengenannten Operationen werden die Ausgangssignale vom Addierer 19 und Subtrahierer 20 hinsichtlich des ersten bzw. zweiten demodulierten )» Signais 21,22 in ihrer Phase voreilend verschoben.

Fig.5 ist eine Darstellung der Wellenformen an verschiedenen Punkten der Schaltung nach Fig.3. Dabei ist mit 11 eine Ausgangswellenform vom ersten Phasendetektor 2, mit 12 diejenige vom zweiten r< Phasendetektor 3, mit 28 diejenige vom Addierer 19, mit 29 diejenige vom Subtrahierer 20, mit 30 diejenige vom Quadrierkreis 5, mit 31 diejenige vom Quadrierkreis 6, mit 32 diejenige vom Subtrahierer 7 und mit 33 diejenige vom Quadrierkreis 8 bezeichnet. Es sei *<> erwähnt, daß auf der Abszisse eine Phasendifferenz zwischen den betreffenden Eingangssignalen am ersten Phasendetektor 2 erfaßt ist und daß die Kurven 30 und 31 die Wellenformen für den Fall darstellen, daß für die Quadrierkreise 5 und 6 Zweiweggleichrichter verwen- « det werden. Wie aus F i g. 5 ersichtlich, wird, da die Punkte der stabilen Phase der demodulierten Ausgänge, wie sie durch die Punkte a auf den Kurven 11 und 12 dargestellt sind, und die des Vierfach-Frequenz-Ausgangs, wie sie durch die Punkte c auf der Kurve 33 dargestellt sind, zusammenfallen, dann die dargestellte Schaltung als phasensynchronisierende Schaltung funktionieren, wenn der Ausgang über ein Tiefpaßfilter 9 einem Oszillator 10 zur Steuerung der Oszillationsphase zugeführt wird.

F i g. 6 zeigt eine in 8-Phasenlagen phasensynchronisierte Schaltung gemäß vorliegender Erfindung. In dieser Figur ist mit 34 ein erster Phasendetektor, mit 35 ein zweiter Phasendetektor, mit 36 ein dritter Phasendetektor, mit 37 ein vierter Phasendetektor, mit 38 ein 3/4 π-Phasenschieber, mit 39 ein 2/4 sr-Phasenschieber, mit 40 ein ίτ/4-Phasenschieber, mit 41 bis 44 Dämpfungsglieder, mit 45 und 46 Addierer, mit 47 und 48 Subtrahierer, mit 49 bis 52 Quadnerkreise, mit 53 und 54 Subtrahierer, mit 55 und 56 Quadrierkreise, mit 57 ein Subtrahierer und mit 58 ein Quadrierkreis bezeichnet

Die Ausgangswellenformen der betreffenden Schaltungskomponenten der F i g. 6 sind in F i g. 7 dargestellt, in welcher mit der Bezugsziffer 59 eine Ausgangswellenform des ersten Phasendetektors 36, mit 60 diejenige des zweiten Phasendetektors 33, mit 61 diejenige des dritten Phasendetektors 36, mit 52 diejenige des vierten Phasendetektors 37, mit 63 diejenige des Addierers 45, mit 64 diejenige des Addierers 46, mit 65 diejenige des Subtrahierers 47, mit 66 diejenige des Subtrahierers 48, mit 67 diejenige des Quadrierkreises 52, mit 68 diejenige des Quadrierkreises 50, mit 69 diejenige des Quadrierkreises 51, mit 70 diejenige des Quadrierkreises 49, mit 71 diejenige des Subtrahierers 54, mit 72 diejenige des Subtrahierers 53, mit 73 diejenige des Quadrierkreises 56, mit 74 diejenige des Quadrierkreises 55, mit 75 diejenige des Subtrahierers 57 und mit 76 diejenige des Quadrierkreises 58 bezeichnet sind.

In der in 8-Phasenlagen phasensynchronisierenden Schaltung gemäß F i g. 6 erhält man Signale, die im Verhältnis zu den ersten bis vierten demodulierten Signalen um π/16 in der Phase voreilen. Im Addierer 45 wird das dritte demodulierte Signal nach dem Durchgang durch das Dämpfungsglied 42 zum ersten demodulierten Signal und im Addierer 46 das vierte demodulierte Signal nach dem Durchgang durch das Dämpfungsglied 43 zum zweiten demodulierten Signal hinzuaddiert, im Subtrahierer 47 wird das erste demodulierte Signal nach dem Durchgang durch das Dämpfungsglied 41 vom dritten demodulierten Signal und im Subtrahierer 48 das zweite demodulierte Signal nach dem Durchgang durch das Dämpfungsglied 44 vom vierten demodulierten Signal subtrahiert. Das Amplitudenverhältnis zwischen den betreffenden Eingangssignalpaaren wird zu 1 : tan π/16 gewählt

Durch die obengenannten Operationen können die ersten bis vierten demodulierten Signale um π/16 voreilend verschoben werden. Es sei bemerkt daß, obwohl alle Phasenschieber in den Fig.3 und 6 in Verbindung mit einer Phasenvoreilung erläutert wurden, jede Polarität der Phasenverschiebung ausgewählt werden kann und eine Phasenverzögerung in Betracht gezogen werden könnte. Für diesen Fall ist es nur notwendig, die Addierer und Subtrahierer gegeneinander auszutauschen.

Weitere modifizierte Ausführungsbeispiele der vorliegenden Erfindung, in welchen die Schaltung gegenüber den Schaltungsaufbauten der F i g. 3 und 6 weiter vereinfacht ist, sind in F i g. 8 und in den F i g. 10 und 12 dargestellt.

Fig.8 zeigt ein bevorzugteres Ausführungsbeispiel vorliegender Erfindung in Anwendung bei einer 4-Phasenlagen-Phasendetektor-Schaltung, bei welcher die Bezugsziffer 1 eine Eingangssignalklemme, 102 einen ersten Phasendetektor, 103 einen zweiten Phasendetektor, 104 einen π/2-Phasenschieber, 105 einen Subtrahierer, 106 ein Dämpfungsglied, 107 eine Ausgangsklemme für ein erstes demoduliertes Signal, 108 eine Ausgangsklemme für ein zweites demoduliertes Signal, 109 und 110 ein Rechteckschaltkreise, 111 ein Tiefpaßfilter und 112 einen spannungsgesteuerten Oszillator bezeichnen.

Die Wirkungsweise dieser phasensynchronisierenden Schaltung wird im folgenden beschrieben:

Ein Ausgang des spannungsgesteuerten Oszillators 112, der etwa bei der Eingangssignalfrequenz schwingt, wird in zwei Zweige geteilt, von denen das eine Signal dem ersten Phasendetektor 102 und das andere dem zweiten Phasendetektor 103 über den ίτ/2-Phasenschieber 104 zugeführt wird. An den ersten und den zweiten Phasendetektor 102 und 103 wird das Eingangssignal

gleichphasig angelegt, und man erhält an der Ausgangsklemme 107 des ersten Phasendetektors 102 ein erstes demoduliertes Signal, während man an der Ausgangsklemme 108 des zweiten Phasendetektors 103 ein zweites demoduliertes Signal erhält. Das erste demodulierte Signal ist ein Signal, das hinsichtlich des zweiten demodulierten Signals um π/2 Radianten voreilt. Diese beiden Signale werden dem Subtrahierer 105 zugeführt, nachdem das zweite demodulierte Signal durch das Dämpfungsglied 106 gedämpft worden ist, um ein Ampiitudenverhältnis zwischen dem ersten demodulierten Signal und dem zweiten demodulierten Signal zu 1 : tan π/8 auszuwählen. Durch diese Operationen erhält man am Ausgang des Subtrahierers 105 ein Signai, das reiativ zum Eingangssignal des Subtrahierers 105 in der Phase um π/8 Radianten voreilt. Dieser Ausgang wird dem Quadrierkreis 109 zugeführt, an welchem man ein in der Frequenz verdoppeltes Ausgangssignal entsprechend der mathematischen Formel sin² θ = (1 - cos 2 θ)/2 erhält. Wenn man ferner die (cos 2 Θ)-Komponente dieses Ausgangs dem Quadrierkreis 110 zuführt, dann wird sie darin hinsichtlich der Frequenz verdoppelt, so daß man als Ausgang vom Quadrierkreis 110 ein in der Frequenz vervierfachtes Phasenfehlersignal erhält. Es sei bemerkt, daß als Quadrierkreis beispielsweise ein Vervielfacherschaltkreis verwendet werden kann, der ein Produkt aus zwei Eingangsspannungssignalen an seinen Ausgang liefert.

Die Wellenformen der betreffenden beschriebenen Schaltungskomponenten sind in Fig.9 dargestellt. Die Bezugsziffer 113 bezeichnet das Ausgangssignal des ersten Phasendetektors 102, 114 das des zweiten Phasendetektors 103,115 das des Subtrahierers 105,116 das des Quadrierkreises 109 und 117 das des Quadrierkreises 110. Da, wie in Fig.9 dargestellt, die Punkte der stabilen Phase a'der demodulierten Signale 113 und 114 und die entsprechenden Punkte b' des Phasenfehlersignals 117 zusammenfallen, kann dann, wenn das Phasenfehlersignal 117 dem spannungsgesteuerten Oszillator 112 als dessen Steuersignal durch das rauschunterdrückende Tiefpaßfilter 111 zugeführt wird, die phasensynchronisierende Schaltung nach Fig.8 genau arbeiten.

Während in Fig.8 angenommen ist, daß das erste demodulierte Signal um λ/8 Radianten voreilt, ist es im Hinblick auf das Phasenfehlersignal 117 in Fig. 9 klar, daß die phasensynchronisierende Schaltung in ähnlicher Weise auch aufgebaut werden kann, wenn der Phasenverschiebungswinkel zu (—π/2 ± π/8) oder zu (±π/8) gewählt werden sollte. Der (-π/8)-Phasenschieber-Schaltkreis kann dadurch aufgebaut werden, daß statt des Subtrahierers 105 in F i g. 8 ein Addierer verwendet wird. Auch der (-jr/2±w/8)-Phasenschieber-Schaltkreis kann aus einem Schaltkreis aufgebaut werden, der zum Addieren oder Subtrahieren des ersten und zweiten demodulierten Signals bei einem Amplitu denverhältnis von (tan π/8 :1) dient Es sei bemerkt, daß im Falle, daß der Phasenverschiebungswinkel entweder zu (-π/2-π/8) oder zu (-π/S) gewählt wird, es notwendig ist, die Polarität des Phasenfehlersignals 117 umzukehren, weil der Punkt der stabilen Phase b' des Phasenfehlersignals 117 um π/4 verschoben ist und dadurch der Gradient des stabilen Operationsbereichs des Phasenfehlersignals invertiert ist

Fig. 10 zeigt ein bevorzugteres Ausführungsbeispiel vorliegender Erfindung in Anwendung bei einer in 8-Phasenlagen synchronisierenden Schaltung, bei welcher die Bezugsziffer 118 eine Eingangssignalklemme, 119 einen ersten Phasendetektor, 120 einen zweiten Phasendetektor, 121 einen dritten Phasendetektor, 122 einen vierten Phasendetektor, 123 einen π/4-Phasenschieber, 124 einen 2 π/4-Phasenschieber, 125 einen 3tt/4-Phasenschieber, 126 einen Subtrahierer, 127 ein Dämpfungsglied, 128 eine Ausgangsklemme eines ersten demodulierten Signals, 129 eine Ausgangsklemme eines zweiten demodulierten Signals, 130 eine Ausgangsklemme eines dritten demodulierten Signals, 131 eine Ausgangsklemme eines vierten demodulierten Signals und 132 bis 134 Quadrierkreise bezeichnen.

Der Phasenschieber-Schaltungsabschnitt dieses Ausführungsbeispiels ist in der Weise aufgebaut, daß das Amplitudenverhältnis des ersten demodulierten Signals zum dritten demodulierten Signal nach dem Durchgang durch das Dämpfungsglied 127 zu 1 : tan π/16 gewählt ist und die beiden Signale im Subtrahierer 126 einer Subtraktion unterworfen sind, so daß man demgemäß im Hinblick auf das erste demodulierte Signal am Ausgang des Subtrahierers 126 ein Signal erhält, das relativ zu dessen Eingangssignal hinsichtlich der Phasenlage um π/16 Radianten voreilend verschoben ist. Ferner ist das Ausgangssignal dieses Subtrahierers 126 hinsichtlich der Frequenz um den Faktor 8 vervielfacht, nachdem es die Quadrierkreise 132 bis 134 durchlaufen hat, woraus sich ein Phasenfehlersignal ergibt.

Die Wellenformen der betreffenden Schaltkreiskomponenten in F i g. 10 sind in F i g. 11 dargestellt. In dieser Figur bezeichnet die Bezugsziffer 135 ein Ausgangssignal des ersten Phasendetektors 119, 136 das des zweiten Phasendetektors 120, 137 das des dritten Phasendetektors 121,138 das des vierten Phasendetektors 122, 139 das des Subtrahierers 126, 140 das des Quadrierkreises 132, 141 das des Quadrierkreises 133 und 142 das des Quadrierkreises 134. Die Abszisse θ zeigt eine Phasendifferenz zwischen dem Eingangssignal und dem Ausgangssignal des spannungsgesteuerten Oszillators 112 an den Eingangspunkten des ersten Phasendetektors 119. Da die Punkte der stabilen Phase c'der demodulierten Signale und die Punkte der stabilen Phase b' des Phasenfehlersignals 142 zusammenfallen, kann die phasensynchronisierende Schaltung nach F i g. 11 genau arbeiten.

Wenn auch in F i g. 10 angenommen ist, daß das erste demodulierte Signal in seiner Phase um π/16 Radianten voreilt, so ist es anhand des Phasenfehlersignals 142 in F i g. 11 klar, daß die phasensynchronisierende Schaltung gemäß vorliegender Erfindung auch dann in ähnlicher Weise aufgebaut werden kann, wenn der Phasenverschiebungswinkel (±π/16), (—π/2±π/16) oder zu (—π/4 ± π/16) gewählt wird. Der(—π/16)-Ρ1ΐ3- senschieber-Schaltkreis kann mit einem Addierer anstatt des Subtrahierers 126 in Fig. 10 aufgebaut werden. Ebenfalls kann der(—π/4±π/16)-Phasenschieber-Schaltkreis aus einer Schaltung aufgebaut werden, die zum Addieren oder Subtrahieren des zweiten und des vierten demodulierten Signals bei einem Amplitudenverhältnis von 1 : tan π/16 dient

Der (—π/2±π/16)-Phasenschieber-SchaltkΓeis kann aus einer Schaltung aufgebaut werden, die zum Addieren oder Subtrahieren des ersten und des dritten demodulierten Signals bei einem Amplitudenverhältnis von tan (π/16) :1 dient Der (-π/4±π/16)-ΡΙΐ35εη-schieber-Schaitkreis kann aus einer Schaltung aufgebaut werden, die zum Addieren oder Subtrahieren des zweiten und des vierten demodulierten Signals bei

einem Amplitudenverhältnis von tan (π/16): 1 dient. Es sei bemerkt, daß in dem Fall, in dem ein Phasenverschiebungswinkel von (-π/16), ( — π/4 -π/16), ( — π/2 —π/16) oder zu (—π/4-π/16) gewählt wird, es notwendig ist, die Polarität des Phasenfehlersignals 142 umzukehren, weil die phasenstabilen Punkte d' des Phasenfehlersignals 142 um π/8 Radianten phasenverschoben sind und der Gradient des stabilen Operationsbereiches des Phasenfehlersignals 142 invertiert ist.

Fig. 12 zeigt ein weiteres beovrzugtes Ausführungsbeispiel einer in 8-Phasenlagen phasensynchronisierenden Schaltung. Diese Schaltungsanordnung weist relativ zu der in F i g. 10 dargestellten eine größere Anzahl von Bauteilen auf, jedoch macht sie weniger Bestandteile notwendig, als die in F i g. 6 dargestellte. In dieser Figur sind die Bauteile durch gleiche Bezugsziffern wie in Fig. 10 bezeichnet, die dieselben Funktionen besitzen; wobei ferner die Bezugsziffern 126' und 144 Subtrahierer, 127' ein Dämpfungsglied und 143,143', 145 und 146 Quadrierkreise bezeichnen, für die bei dieser Schaltungsanordnung Zweiwegegleichrichterschaltkreise verwendet werden. Die Wellenformen an den betreffenden Schaltkreiskomponenten dieser Schaltung sind in Fig. 13 dargestellt. Die Bezugsziffern 135 bis 138 bezeichnen Ausgangssignale des ersten bis vierten Phasendetektors, 147 ein Ausgangssignal des Addierers 126, 148 das des Subtrahierers 126', 149 das des Quadrierkreises 143, 150 das des Quadrierkreises 143', 151 das des Subtrahierers 144,152 das des Quadrierkreises 145 und 153 das des Quadrierkreises 146. Die phasenstabilen Punkte c'der demodulierten Signale 135 bis 138 und die phasenstabilen Punkte e des Phasenfehlersignals 153 fallen zusammen. Es ist in Fig. 12 angenommen, daß das erse demodulierte Signal 135 bzw. das dritte demodulierte Signal 137 um π/16 Radianten voreilen. Diese Phasenschieber-Schaltkreisabschnitte sind aus dem Addierer 126 und dem Dämpfungsglied 127 und aus dem Subtrahierer 126' und dem Dämpfungsglied 127' zusammengesetzt. Da die Wirkungsweise der obengenannten Schaltungsanordnung leicht aus der Beschreibung der Schaltungsanordnung nach den F i g. 10 und 11 verstanden werden kann, kann hier auf eine Erläuterung verzichtet werden.

Im folgenden seien die vorgenannten Merkmale verallgemeinert:

Bei einer in 2ⁿ-Phasenlagen (n = 2, 3, 4 ...) phasensynchronisierenden Schaltung ist es lediglich notwendig, 2p-Phasenschieber vorzusehen, um 2P-demodulierte Signale unter den domudulierten Signalen der Phasendetektoren um π/2^η+1 Radianten phasenzuverschieben, indem ein demoduliertes Signal, das orthogonal zu den 2p-deomulierten Signalen ist, zu oder von den genannten 2P-demodulierten Signalen bei einem Amplitudenverhältnis von 1 : tan (π/2^η+Ι) addiert oder subtrahiert wird.

Wie oben beschrieben, kann erfindungsgemäß einer sehr vereinfachte phasensynchronisierende Schaltung verwirklicht werden. Insbesondere im Falle einer phasensynchronisierenden Schaltung von 8 oder mehr Phasen kann der Schaltungsaufbau im Vergleich zu den phasensynchronisierenden Schaltungen nach dem Stand der Technik sehr weitgehend vereinfacht werden.

Ein weiteres bevorzugtes Ausführungsbeispiel vorliegender Erfindung, das sowohl den ersten als auch den zweiten der eingangs beschriebenen Nachteile vermeidet, ist in Fig. 14 anhand einer in 4-Phasenlagen phasensynchronisierenden Schaltung, und die Wellenformen der verschiedenen Schaltkreiskomponenten gemäß Fig. 14 sind in Fig. 15 dargestellt. In Fig. 14 bezeichnet die Bezugsziffer 1 eine Eingangssignalklemme, 202 einen ersten Phasendetektor, 203 einen zweiten Phasendetektor, 204 einen π/2-Phasenschieber, 205 und 208 Addierer, 206 und 207 Subtrahierer, 209 bis 212 Dämpfungsglieder, 213 bis 216 Zweiwegegleichrichter, 217 und 218 Addierer, 219 einen Subtrahierer, 220 ein Tiefpaßfilter und 221 einen spannungsgesteuerten Oszillator.

ίο In F i g. 15 bezeichnet die Bezugsziffer 222 ein zweites demoduliertes Signal, 223 ein erstes demoduliertes Signal, 224 ein Ausgangssignal des Subtrahierers 207, 225 das des Addierers 208,226 das des Zweiwegegleichrichters 215, 229 das des Zweiwegegleichrichters 213, 230 das des Zweiweggleichrichters 216, 231 das des Zweiwegegleichrichters 214, 232 das des Addierers 217, 233 das des Addierers 218 und 234 das des Subtrahierers 219. Es sei bemerkt, daß die Abszisse θ eine Phasendifferenz zwischen dem Eingangssignal und dem Ausgangssignal des spannungsgesteuerten Oszillators 221 an den Eingangspunkten des zweiten Phasendetektors 203 zeigt. Auf der Wellenform 234 stellen die Punkte d" die phasenstabilen Punkte dar. Die Wirkungsweise der Schaltungsanordnung nach Fig. 14 sei nun anhand der Fig. 15 erläutert. Der Ausgang des spannungsgesteuerten Oszillators 221, der etwa um die Eingangssignalfrequenz schwingt, wird in zwei Zweite geteilt, von denen das eine Signal dem zweiten Phasendetektor 203 und das andere Signal über einen π/2-Phasenschieber 204 dem ersten Phasendetektor 202 zugeführt wird. Ferner werden an den ersten und den zweiten Phasendetektor 202 und 203 ein Eingangssignal über die Klemme 1 zugeführt, so daß man das erste demodulierte Signal (Wellenform 223) am Ausgang des ersten Phasendetektors 202 und das zweite demodulierte Signal (Wellenform 222) am Ausgang des zweiten Phasendetektors 203 erhält. Das zweite demodulierte Signal ist dann in seiner Phase relativ zum ersten demodulierten Signal um π/2 Radianten voreilend verschoben. Diese beiden demodulierten Signale werden den Addierern 205 und 208 und den Subtrahierern 206 und 207 zugeführt. Dem Addierer 205 werden das erste demodulierte Signal direkt und das zweite demodulierte Signal nach dem Durchgang durch das Dämpfungsglied 209 mit einem Amplitudenverhältnis von 1 : tan π/8 zugeführt, und am Ausgang des Addierers 205 erhält man ein erstes demoduliertes Signal, das hinsichtlich des ersten demodulierten Signals an seinem Eingang um π/8 Radianten voreilt (Wellenform 226). Dem Subtrahierer 206 wird das erste demodulierte Signal direkt und das zweite demodulierte Signal nach dem Durchgang durch das Dämpfungsglied 210 mit einem Amplitudenverhältnis 1 : tan π/8 zugeführt, und man erhält am Ausgang des Subtrahierers 206 ein erstes demoduliertes Signal, das hinsichtlich des ersten demodulierten Signals an seinem Eingang um π/8 Radianten verzögert ist bzw. nacheilt (Wellenform 227). In entsprechender Weise werden das zweite demodulierte Signal direkt und das erste demodulierte Signal nach dem Durchgang durch das Dämpfungsglied 211 dem Subtrahierer 207 bei einem Amplitudenverhältnis von 1 : tan π/8 zugeführt, so daß man ein zweites demoduliertes Signal, das hinsichtlich des zweiten demodulierten Signals an seinem Eingang um π/8 Radianten voreilt, am Ausgang des Subtrahierers 207 erhält (Wellenform 224). Das zweite demodulierte Signal wird direkt und das erste demodulierte Signal nach dem Durchgang durch das Dämpfungsglied 212

dem Addierer 208 mit einem Amplitudenverhältnis von 1 : tan π/8 zugeführt, so daß man ein zweites demoduliertes Signal, das hinsichtlich des zweiten demodulierten Signals an seinem Eingang um π/8 Radianten nacheilt, am Ausgang des Addierers 208 erhält (Wellenform 225). Die Ausgangssignale dieser Schaltkreise 205, 206, 207 und 208 werden den Zweiwegegleichrichtern 213, 214, 215 bzw. 216 zugeführt, die an ihren Ausgängen frequenzverdoppelte Signale liefern, wie anhand der Wellenformen 229, 231, 228 bzw. 230 dargestellt ist. Ferner werden die Ausgangssignale der Zweiwegegleichrichter 213 und 215 dem Addierer 217 zugeführt, wo die Signale nochmals frequenzverdoppelt werden, so daß man am Ausgang des Addierers 217 ein Phasenfehlersignal mit vierfacher Frequenz (Wellenform 232) erhält Andererseits werden die Ausgangssignale der Zweiwegegleichrichter 214 und 216 dem Addierer 218 zugeführt, wo das Signal nochmals frequenzverdoppelt wird, so daß man am Ausgang des Addierers 218 ein Phasenfehlersignal mit vierfacher Frequenz (Wellenform 233) erhält Die beiden Phasenfehlersignale (Wellenform 232 und 233) an den Ausgängen der Addierer 217 und 218 enthalten nicht dargestellte Gleichspannungskomponenten. Wenn die beiden Signale einer Subtraktion im Subtrahierer 219 unterworfen werden, dann erhält man am Ausgang des Subtrahierers 219 ein Phasenfehlersignal (Wellenform 234), das keine Gleichspannungskomponente enthält, weil die entsprechenden Phasenfehlersignale in einer gegenphasigen Beziehung zueinander stehen. Wenn deshalb der Ausgang des Subtrahierers 219 dem spannungsgesteuerten Oszillator 221 als Steuersignal über das Tiefpaßfilter 220 zur Verminderung der Rauschkomponente zugeführt wird, dann würde eine phasenstarre Frequenz trotz der Pegeländerung des Eingangssignals nicht verändert werden, und dadurch kann man eine phasensynchronisierende Schaltung erhalten, die stabil arbeitet Deshalb könnten die ersten und zweiten Nachteile des Standes der Technik, wie am Eingang der Beschreibung dargestellt ist, eliminiert werden. Es sei bemerkt, daß die Addierer 217 bzw. 218 durch Kombinationen aus einem Subtrahierer und einem Zweiwegegleichrichter ersetzt werden können. In einem solchen Falle könnten die Zweiwegegleichrichter 213 bis 216 durch Quadrierkreise ersetzt werden, die Vervielfacher-Schaltkreise verwenden.

Während oben ein bevorzugtes Ausführungsbeispiel vorliegender Erfindung einer in 4-Phasenlagen phasensynchronisierenden Schaltung anhand der Fig. 14 beschrieben wurde, können die Merkmale vorliegender Erfindung bei Anwendung auf eine in 2"-Phasenlagen (n — 2, 3, 4 ...) phasensynchronisierende Schaltung wie folgt zusammengefaßt werden:

Wie oben erwähnt, erreicht man erfindungsgemäß durch die Verwendung eines Phasenschiebers aus einem Dämpfungsglied und einem Addierer oder Subtrahierer eine ganz ausgezeichnete phasensynchronisierende Schaltung, die die ersten und zweiten Nachteile des Standes der Technik, wie sie eingangs beschrieben wurden, eliminiert.

Hierzu 8 Blatt Zeichnungen

Claims

Patentansprüche:

1. 2"-phasige phasensynchronisierende Schaltungsanordnung (wobei η eine positive ganze Zahl gleich oder größer 2 ist), mit einem variablen Frequenzgenerator, mit Phasendetektoren und mit Frequenzvervielfachern, dadurch gekennzeichnet,

daß der variable Frequenzgenerator (z. B. 4,10) 2"-' Phasenvergleichssignale erzeugt, deren Frequenz und absolute Phase durch ein dem variablen Frequenzgenerator zugeführtes Phasenfehlersignal bestimmt ist, wobei die relative Phase jeder der 2"-' Phasenvei^leichssignale durch 2 K n/2" Radianten gegeben ist (wobei K eine ganze Zahl ist, die die BeziehungO< K<2ⁿ~^x erfüllt),
da3 jeder von 2"-' Phasendetektoren (z. B. 2,3) ein demoduliertes Ausgangssignal erzeugt, das für einen Phasenvergleich zwischen dem ankommenden 2ⁿ-phasigen PSK-Signal und einem davon verschiedenen Phasenvergleichssignal kennzeichnend ist,
daß eine 2P-phasige Phasenschiebeanordnung (z. B. 17, 20; 18, 19) vorgesehen ist (wobei 0<p<n-1 gilt), von der jeder Phasenschieber die Phase eines demodulierten Ausgangssignals des entsprechenden Phasendetektors um π/2^η+1 Radianten verschiebt, und

daß der Frequenzvervielfacher (z. B. 5, 6) den Ausgang der Phasenschiebeanordnung (z. B. 17, 20; 18,19) 2"-fach multipliziert, um das Phasenfehlersignal zu erzeugen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Phasenschieber der Phasenschieberanordnung (z. B. 17, 20; 18, 19) die Phase eines demodulierten Signals vom betreffenden Phasendetektor (z. B. 2) durch Addition oder Subtraktion eines zweiten demodulierten Signals vom betreffenden anderen Phasendetektor (z. B. 3) zu bzw. vom genannten demodulierten Signal bei einem Amplitudenverhältnis von 1 : tan(?r/2ⁿ⁺¹) verschiebt, wobei das genannte zweite demodulierte Signal zum anderen demodulierten Signal orthogonal ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Phasenschieberanordnung Arithmetikeinheiten (z. B. 19, 20) zum Addieren oder Subtrahieren zweier Signale, deren einer Eingang jeweils mit einem demodulierten Signal gekoppelt ist, und Dämpfungsglieder (z. B. 17, 18) aufweist, deren Ausgang jeweils mit einem zweiten Eingang der betreffenden Arithmetikeinheit und deren Eingang mit dem zweiten demodulierten Signal gekoppelt ist.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der variable Frequenzgenerator einen spannunggesteuerten Oszillator (z. B. 10) zurr Erzeugen eines Ausgangssignals mit einer durch das Phasenfehlersignal bestimmten Frequenz und Phase, und (2"->-1) Phasenschieber (z. B. 4) besitzt, von denen jeder das Ausgangssignal des spannungsgesteuerten Oszillators um jeweils unterschiedliche Werte von 2 Kn/ 2"-' Radianten verschiebt.

5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der eine Eingang der Arithmetikeinheit (z. B. 19, 20) mit dem Ausgang einer der Phasendetektoren (z. B. 2, 3) und das zugehörige Dämpfungsglied (z. B. 17,18) mit dem Ausgang eines anderen der Phasendetektoren (z. B. 3,2) gekoppelt ist, wobei dieser andere Phasendetektor derjenige ist, dessen Signal orthogonal zum Signal desjenigen Phasendetektors ist, der mit dem einen Eingang der Arithmetikeinheit gekoppelt ist

6. Schaltungsanordnung nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß das Dämpfungsglied (z. B. 17, 18) das Ausgangssignal des mit ihm verbundenen Phasendetektors (z. B. 2, 3) um einen Betrag dämpft, der ausreichend ist, damit die Arithmetikeinheit den Phasenwinkel des Signals an seinem ersten Eingang um π/2^η+ι Radianten verschieben kann.

7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Frequenzvervielfacher (z. B. 5,6) einen Zweiweggleichrichter enthält.