DE3902826A1 - Anordnung zur rueckgewinnung der phasenverriegelung fuer eine schaltung mit einem phasenregelkreis - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltung mit Phasenregel­ kreis (PLL-Schaltung) und betrifft insbesondere eine Anordnung zur Rückgewinnung der Phasenverriegelung für eine solche PLL- Schaltung.

In der digitalen Nachrichtenübertragungstechnik haben quater­ näre Übertragungssysteme mit Phasenumtastung, sogenannte QPSK- Systeme (PSK = phase shift keying) weite Verbreitung gefunden. In einem QPSK-System wird eine Trägerwelle in einem Sender mit einem digitalen Signal, z. B. einem pulscodemodulierten Signal (PCM-Signal) phasenmoduliert. Man bezeichnet diese Modula­ tionsart als QPSK-Modulation. Die auf diese Weise in dem Sender erzeugte QPSK-modulierte Welle wird zu einer Empfangs­ station, z. B. einem QPSK-Systemempfänger, übertragen. Dieser gewinnt aus der QPSK-modulierten Welle zunächst die Trägerwel­ le zurück und demoduliert dann das PCM-Signal aus der empfan­ genen QPSK-modulierten Welle, wobei zur Synchrondemodulation die rückgewonnene Trägerwelle verwendet wird.

Die Rückgewinnung der Trägerwelle im QPSK-Systemempfänger erfolgt in bekannter Weise mit Hilfe einer PLL-Schaltung.

Bei einer solchen QPSK-Demodulation durch Synchrondemodulation im QPSK-Systemempfänger eines Nachrichtenübertragungssystems muß eine Trägerwelle rückgewonnen werden, die dieselbe Stan­ dardphase hat wie die in dem Sender verwendete Trägerwelle.

Fig. 1 zeigt das Blockschaltbild eines QPSK-Systemempfängers, der eine solche QPSK-Demodulation zur Rückgewinnung der Trä­ gerwelle zur Demodulation des PCM-Signals aus der empfangenen QPSK-modulierten Welle durchführt. In dem QPSK-System wird die QPSK-modulierte Welle, die Träger des PCM-Signals ist, dem QPSK-Systemempfänger zugeführt. Das PCM-Signal umfaßt bei­ spielsweise zwei digitale Kanalsignale, die von einem Sender über ein Kabel übertragen werden.

In Fig. 1 wird die QPSK-modulierte Welle einem Eingang Pin des QPSK-Systemempfängers und von dort einem Tuner 11 zugeführt. In dem Tuner 11 wird die hochfrequente QPSK-modulierte Welle, d. h. das Hochfrequenzsignal, in ein Signal mit einer ersten vorbestimmten Zwischenfrequenz herabgesetzt. Zu diesem Zweck liefert ein erster lokaler Oszillator 12 a ein erstes lokales Frequenzsignal mit einer vorbestimmten variablen Frequenz an den Tuner 11. Die Frequenz des ersten lokalen Frequenzsignals ändert sich in Abhängigkeit von einem Abstimmvorgang in der Weise, daß der Tuner 11 auf ein gewünschtes Exemplar der an dem Eingang des QPSK-Systemempfängers anliegenden QPSK-modu­ lierten Wellen abgestimmt wird. Auf diese Weise wird die QPSK-modulierte Welle, d. h. das Hochfrequenzsignal, auf das der Tuner 11 abgestimmt ist, in das erste Zwischenfrequenz­ signal umgesetzt.

Das erste Zwischenfrequenzsignal am Ausgang des Tuners 11 wird einem Frequenzwandler 13 zugeführt, der die Frequenz des ersten Zwischenfrequenzsignals auf eine zweite vorbestimmte Zwischenfrequenz herabsetzt. Zu diesem Zweck liefert ein zwei­ ter lokaler Oszillator 11 b ein zweites lokales Frequenzsignal mit einer vorbestimmten festen Frequenz an den Frequenzwandler 13. Die aus dem Tuner 11, dem ersten und dem zweiten lokalen Oszillator 11 a bzw. 11 b und dem Frequenzwandler 13 bestehende Schaltung bildet doppeltes Frequenzwandlersystem bekannter Art. Der Frequenzwandler 13 gibt an seinem Ausgang also ein zweites Zwischenfrequenzsignal ab, das eine niedrigere Fre­ quenz hat als das erste Zwischenfrequenzsignal.

Das zweite Zwischenfrequenzsignal wird einem ersten Eingang P 1 eines QPSK-Signaldemodulators 14 zugeführt, der aus einer integrierten Schaltung mit einer Phasenvergleicherstufe 14 a und einer Synchrondemodulatorstufe 14 b besteht.

Die Phasenvergleicherstufe 14 a vergleicht die Phase des zwei­ ten Zwischenfrequenzsignals, das das von dem Sender übertrage­ ne QPSK-modulierte Signal repräsentiert, mit einem weiter unten beschriebenen Phasensignal, das einem zweiten Eingang P 2 des QPSK-Signaldemodulators 14 zugeführt wird. Die Phasenver­ gleicherstufe 14 a gibt somit an einem ersten Ausgang P 3 des QPSK-Signaldemodulators 14 ein Phasenfehlersignal ab, das der Phasendifferenz zwischen dem QPSK-modulierten Signal und dem an dem Eingang P 2 anliegenden Phasensignal entspricht.

Die Synchrondemodulatorstufe 14 a demoduliert das PCM-Signal aus dem QPSK-modulierten Signal synchron mit dem Phasensignal.

Der QPSK-Signaldemodulator 14 ist mit einer Schaltung 15 zur Rückgewinnung der Trägerwelle verbunden. Diese bildet zusammen mit der Phasenvergleicherstufe 14 a in dem QPSK-Signaldemodula­ tor 14 eine PLL-Schaltung 16. Die Schaltung 15 zur Rückgewin­ nung der Trägerwelle umfaßt ein Tiefpaßfilter 17, eine Spannungsüberlagerungschaltung 18 und einen folgenden als VCO bezeichneten spannungsgesteuerten Oszillator 19.

Das von der Phasenvergleicherstufe 14 a in dem QPSK-Signal­ demodulator 14 abgegebene Phasenfehlersignal wird dem Tiefpaß­ filter 17 zugeführt, das daraus ein Gleichspannungssignal er­ zeugt, dessen Pegel sich in Abhängigkeit von dem Phasenfehler­ signal ändert. Das veränderliche Gleichspannungssignal am Ausgang des Tiefpaßfilters 17 wird der Spannungsüberlagerung­ schaltung 18 zugeführt. Diese enthält eine Spannungsquelle mit fester Spannung. Das variable Gleichspannungssignal vom Aus­ gang des Tiefpaßfilters 17 wird in der Spannungsüberlagerung­ schaltung 18 der festen Spannung der Spannungsquelle überla­ gert. Damit liefert die Spannungsüberlagerungschaltung 18 eine Überlagerungsspannung an den VCO 19.

Die Schwingungsfrequenz des VCO 19 ist von der Überlagerungs­ spannung abhängig, die ihm von Spannungsüberlagerungschaltung 18 zugeführt wird. Dabei ist der VCO 19 so ausgelegt, daß er mit einer Frequenz schwingt, die mit der Frequenz der in dem Sender verwendeten Trägerwelle übereinstimmt, wenn die Span­ nungsüberlagerungschaltung 18 ihm nur die feste Spannung ohne das variable Gleichspannungssignal zuführt. Somit weicht die Schwingungsfrequenz des VCO 19 nach Maßgabe des Gleichspan­ nungsausgangssignals des Tiefpaßfilters 17 von der Frequenz der Trägerwelle ab.

Das (im folgenden VCO-Signal bezeichnete) Oszillatorausgangs­ signal des VCO 19 wird zu der Phasenvergleicherstufe 14 a in dem QPSK-Signaldemodulator 14 rückgekoppelt. Die PLL-Schaltung 16, die aus der Phasenvergleicherstufe 14 a in dem QPSK-Signal­ demodulator 14 und der Schaltung 15 zur Rückgewinnung der Trägerwelle besteht, stabilisiert Phase und Frequenz des VCO- Signals automatisch. Dadurch wird die in dem Sender verwendete Trägerwelle mit Hilfe der PLL-Schaltung 16 als VCO-Signal rückgewonnen.

Diese rückgewonnene Trägerwelle wird der Synchrondemodulator­ stufe 14 b des QPSK-Signaldemodulators 14 zugeführt.

Die Synchrondemodulatorstufe 14 b demoduliert sodann das PCM- Signal aus der am Eingang P 1 des QPSK-Signaldemodulators 14 anliegenden QPSK-modulierten Welle. Es handelt sich um eine Synchrondemodulation mit der rückgewonnenen Trägerwelle. Das so demodulierte PCM-Signal wird von einem zweiten Ausgang P 4 des QPSK-Signaldemodulators 14 an einen PCM-Dekodierer 20 abgegeben, der aus ihm digitale Signale dekodiert. Letztere werden einem (nicht dargestellten) Digital-Analog-Wandler zugeführt, der sie in entsprechende Analogsignale umwandelt, die am Ausgang Pout des QPSK-Systemempfänger abgegeben werden.

Bei herkömmlichen QPSK-Systemempfängern der vorangehend beschriebenen Art besteht der VCO 19 aus einem spannungs­ gesteuerten Quarzoszillator. Dessen Schwingungsfrequenz, die der obenerwähnten festen Spannung entspricht, ist auf densel­ ben Wert, z. B. 6,4 MHz, eingestellt, wie die Trägerfrequenz der QPSK-modulierten Welle. Die aus der Phasenvergleicherstufe 14 a des QPSK-Signaldemodulators 14 und der Schaltung 15 zur Rückgewinnung der Trägerwelle bestehende PLL-Schaltung 16 bewirkt eine Minimierung des Phasenfehlersignals am Ausgang des Phasenvergleicherteils 14 a des QPSK-Signaldemodulators 14, d. h. des Gleichspannungssignals am Ausgang des Tiefpaßfilters 17. Somit verriegelt die PLL-Schaltung 16 die Phase der rück­ gewonnenen Trägerwelle automatisch mit der Phase der QPSK- modulierten Welle.

Die PLL-Schaltung 16 ist üblicherweise so ausgelegt, daß sie eine gute Stabilität besitzt und eine starre Verriegelung der Phase der rückgewonnenen Trägerwelle mit der Phase der QPSK- modulierten Welle ermöglicht. Wenn die PLL-Schaltung 16 jedoch auf gute Stabilität ausgelegt ist, ist der wirksame Verriege­ lungsbereich, in dem das Phasenfehlersignal verringert wird, relativ schmal.

Das Phasenfehlersignal entspricht der Differenz zwischen den Phasen oder Frequenzen der QPSK-modulierten Welle und des VCO-Signals, d. h. der rückgewonnenen Trägerwelle am Ausgang des VCO 19. Große Phasenfehlersignale treten beispielsweise dann auf, wenn das Gerät eingeschaltet wird, ferner während der Kanalumschaltung oder beim Empfang einer Fremdstörung. Deshalb geht die Phasenverriegelung der PLL-Schaltung 16 mit der QPSK-modulierten Welle häufig verloren, d. h. die PLL- Schaltung gelangt in einen Zustand, in dem keine Phasenverrie­ gelung mehr gegeben ist. Wenn man beispielsweise annimmt, daß die QPSK-modulierte Welle eine Frequenz von 450 MHz hat, muß der Frequenzverriegelungsbereich der PLL-Schaltung 16 mehr als 100 kHz betragen. Die Realisierung eines derart großen Frequenzverriegelungsbereichs und damit die Erzielung einer befriedigenden Stabilität der Verriegelungswirkung der PLL- Schaltung 16 sind jedoch schwierig.

Es ist in herkömmlichen QPSK-Systemempfängern außerdem schwierig, die PLL-Schaltung 16 in dem Phasenverriegelungs­ zustand zurückzuführen, wenn die Phasenverriegelung einmal verlorengegangen ist.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Anord­ nung zur Rückgewinnung der Phasenverriegelung für eine PLL- Schaltung anzugeben, die einerseits eine gute Stabilität der Phasenverriegelung aufweist und andererseits eine leichte Rückgewinnung der Phasenverriegelung ermöglicht.

Die Lösung dieser Aufgabe ergibt sich aus Patentanspruch 1.

Zum besseren Verständnis der Erfindung und ihrer Vorteile sei im folgenden anhand der Zeichnungen ein Ausführungsbeispiel beschrieben

Fig. 1 zeigt das Blockschaltbild eines herkömmlichen QPSK- Systemempfängers.

Fig. 2 zeigt das Blockschaltbild eines QPSK-Systemempfängers mit einem ersten Ausführungsbeispiel der erfindungs­ gemäßen Anordnung zur Rückgewinnung der Phasenver­ riegelung für ein PLL-Schaltung.

Fig. 3 zeigt ein Diagramm von Signalverläufen bei der Rück­ gewinnung der Phasenverriegelung in der Anordnung von Fig. 2.

Fig. 4 zeigt das Blockschaltbild eines QPSK-Systemempfängers mit einem zweiten Ausführungsbeispiel der Anordnung zur Rückgewinnung der Phasenverriegelung für eine PLL-Schaltung.

Fig. 5 zeigt ein Diagramm von Signalverläufen bei der Rück­ gewinnung der Phasenverriegelung in der Anordnung von Fig. 4.

Die Erfindung sei anhand von Fig. 2 bis 5 näher erläutert. In diesen sind für gleiche oder gleichwirkende Elemente durchweg dieselben Bezugszeichen verwendet wie in Fig. 1.

Die Schaltung von Fig. 2 besitzt einen Eingang Pin zum Empfang einer QPSK-modulierten Welle, die von einem (nicht dargestell­ ten) QPSK-Signalsender übertragen wird. Die am Eingang Pin anliegende QPSK-modulierte Welle wird einem Tuner 11 zuge­ führt. Dieser setzt die hochfrequente QPSK-modulierte Welle, d. h. ein Hochfrequenzsignal, auf ein erstes Zwischenfrequenz­ signal mit vorgeschriebener Frequenz herab. Ein erster lokaler Oszillator 12 a versorgt den Tuner 11 mit einem ersten lokalen Frequenzsignal mit vorbestimmter variabler Frequenz. Diese Frequenz ändert sich in Abhängigkeit von einem Abstimmvorgang in der Weise, daß der Tuner 11 auf ein gewünschtes Exemplar der an dem Eingang des QPSK-Systemempfängers anliegenden QPSK- modulierten Wellen abgestimmt wird. Auf diese Weise wird die QPSK-modulierte Welle, d. h. das Hochfrequenzsignal, auf das der Tuner 11 abgestimmt ist, in das erste Zwischenfrequenz­ signal umgesetzt.

Das erste Zwischenfrequenzsignal am Ausgang des Tuners 11 wird einem Frequenzwandler 13 zugeführt, der die Frequenz des ersten Zwischenfrequenzsignals auf eine zweite vorbestimmte Zwischenfrequenz herabsetzt. Zu diesem Zweck liefert ein zwei­ ter lokaler Oszillator 11 b ein zweites lokales Frequenzsignal mit einer vorbestimmten festen Frequenz an den Frequenzwandler 13. Die aus dem Tuner 11, dem ersten und dem zweiten lokalen Oszillator 11 a bzw. 11 b und dem Frequenzwandler 13 bestehende Schaltung bildet doppeltes Frequenzwandlersystem bekannter Art. Der Frequenzwandler 13 gibt an seinem Ausgang also ein zweites Zwischenfrequenzsignal ab, das eine niedrigere Fre­ quenz hat als das erste Zwischenfrequenzsignal.

Dieses zweite Zwischenfrequenzsignal wird einem ersten Eingang P 1 eines QPSK-Signaldemodulators 14 zugeführt, der aus einer integrierten Schaltung mit einer Phasenvergleicherstufe 14 a und einer Synchrondemodulatorstufe 14 b besteht. Die Phasenver­ gleicherstufe 14 a vergleicht die Phase des zweiten Zwischen­ frequenzsignals, das das von dem Sender übertragene QPSK-modu­ lierte Signal repräsentiert, mit einem weiter unten beschrie­ benen Phasensignal, das einem zweiten Eingang P 2 des QPSK- Signaldemodulators 14 zugeführt wird. Die Phasenvergleicher­ stufe 14 a gibt somit an einem ersten Ausgang P 3 des QPSK- Signaldemodulators 14 ein Phasenfehlersignal ab, das der Phasendifferenz zwischen dem QPSK-modulierten Signal und dem an dem Eingang P 2 anliegenden Phasensignal entspricht. Die Synchrondemodulatorstufe 14 a demoduliert das PCM-Signal aus dem QPSK-modulierten Signal synchron mit dem Phasensignal.

Der QPSK-Signaldemodulator 14 ist mit einer Schaltung 15 zur Rückgewinnung der Trägerwelle verbunden. Diese bildet zusammen mit der Phasenvergleicherstufe 14 a in dem QPSK-Signaldemodula­ tor 14 eine PLL-Schaltung 16. Die Schaltung 15 zur Rückgewin­ nung der Trägerwelle umfaßt ein Tiefpaßfilter 17, eine Span­ nungsüberlagerungschaltung 18 und einen VCO 19.

Das von der Phasenvergleicherstufe 14 a in dem QPSK-Signal­ demodulator 14 abgegebene Phasenfehlersignal wird dem Tiefpaß­ filter 17 zugeführt, das daraus ein Gleichspannungssignal er­ zeugt, dessen Pegel sich in Abhängigkeit von dem Phasenfehler­ signal ändert. Das veränderliche Gleichspannungssignal am Ausgang des Tiefpaßfilters 17 wird der Spannungsüberlagerung­ schaltung 18 zugeführt. Diese enthält eine Spannungsquelle mit fester Spannung. Das variable Gleichspannungssignal am Ausgang des Tiefpaßfilters 17 wird in der Spannungsüberlagerungschal­ tung 18 der festen Spannung der Spannungsquelle überlagert. Somit liefert die Spannungsüberlagerungschaltung 18 eine Überlagerungsspannung an den VCO 19.

Die Schwingungsfrequenz des VCO 19 ist von der Überlagerungs­ spannung abhängig, die ihm von Spannungsüberlagerungschaltung 18 zugeführt wird. Dabei ist der VCO 19 so ausgelegt, daß er mit einer Frequenz schwingt, die mit der Frequenz der in dem Sender verwendeten Trägerwelle übereinstimmt, wenn die Span­ nungsüberlagerungschaltung 18 ihm nur die feste Spannung ohne das variable Gleichspannungssignal zuführt. Somit weicht die Schwingungsfrequenz des Signal, d. h. des VCO-Ausgangssignals, in Abhängigkeit von dem Gleichspannungsausgangssignals des Tiefpaßfilters 17 von der Frequenz der Trägerwelle ab.

Das VCO-Signal am Ausgang des VCO 19 wird zu der Phasenver­ gleicherstufe 14 a in dem QPSK-Signaldemodulator 14 rückgekop­ pelt. Die PLL-Schaltung 16, die aus der Phasenvergleicherstufe 14 a in dem QPSK-Signaldemodulator 14 und der Schaltung 15 zur Rückgewinnung der Trägerwelle besteht, stabilisiert Phase und Frequenz des VCO-Signals automatisch. Dadurch wird die in dem Sender verwendete Trägerwelle mit Hilfe der PLL-Schaltung 16 als VCO-Signal rückgewonnen.

Die auf diese Weise rückgewonnene Trägerwelle wird der Synchrondemodulatorstufe 14 b des QPSK-Signaldemodulators 14 zugeführt, die sodann das PCM-Signal aus der am Eingang P 1 des QPSK-Signaldemodulators 14 anliegenden QPSK-modulierten Welle demoduliert. Es handelt sich um eine Synchrondemodulation mit der rückgewonnenen Trägerwelle. Das demodulierte PCM-Signal wird von einem zweiten Ausgang P 4 des QPSK-Signaldemodulators 14 an einem PCM-Dekodierer 20 abgegeben, der aus ihm digitale Signale dekodiert. Letztere werden einem (nicht dargestellten) Digital-Analog-Wandler zugeführt, der sie in entsprechende Analogsignale umwandelt, die am Ausgang Pout des QPSK-System­ empfänger abgegeben werden.

Der PCM-Dekoder 20 enthält eine Fehlerdetektorstufe 20 a. Diese Fehlerdetektorstufe 20 a dient in bekannter Weise zur Fehler­ erfassung, die in den PCM-Ausgangsdaten des QPSK-Signaldemodu­ lators 14 oder in den von dem PCM-Decoder 20 selbst dekodier­ ten digitalen Signalen auftreten. Die Fehlerdetektorstufe 20 a erzeugt einen Fehlerdetektorimpuls S 1 mit einem hohen Pegel, wenn eine vorbestimmte Menge von Fehlern auftritt. Der Fehler­ detektorimpuls S 1 wird einem weiter unten beschriebenen Schalter 21 zugeführt.

In den PCM-Daten oder den digitalen Daten treten dann Fehler auf, wenn die PLL-Schaltung 16 die Phasenverriegelung mit der QPSK-modulierten Welle verliert. Das Phasenfehlersignal nimmt beispielsweise beim Einschalten des Geräts, während der Kanal­ umschaltung oder beim Empfang einer Fremdstörung, wie oben beschrieben, einen hohen Wert an.

Im folgenden sei anhand von Fig. 3 ein Beispiel für die Rück­ gewinnung der Phasenverriegelung der PLL-Schaltung 16 erläu­ tert. Fig. 3 zeigt die Beziehung zwischen dem Fehlerdetektor­ impuls S 1 und einem weiter unten näher beschriebenen Ablenk­ signal S 2.

Der Schalter 21 ist zwischen der Spannungslagerungsschal­ tung 18 in der PLL-Schaltung 16 und einem Ablenksignalgenera­ tor 22 angeordnet. Letzterer kann beispielsweise von einem Teil eines Microprozessors gebildet sein. Der Ablenksignal­ generator 22 erzeugt das in Fig. 3 dargestellte Ablenksignal S 2. Dieses wird der Spannungsüberlagerungsschaltung 18 zuge­ führt, wenn der Schalter 21 durch den Fehlerdetektorimpuls S 1 eingeschaltet wird. Das Ablenksignal S 2 wird zu der festen Spannung der Spannungsüberlagerungschaltung 18 addiert, so daß die an deren Ausgang auftretende Überlagerungsspannung sich nach Maßgabe des Ablenksignals S 2 ändert. Die Überlagerungs­ spannung der Spannungsüberlagerungschaltung 18 wird dem VCO 19 zugeführt. Dadurch wird die Frequenz des VCO-Signals des VCO 19 entsprechend dem von dem Ablenksignalgenerator 22 zugeführ­ ten Ablenksignal abgelenkt. Wenn die Ablenkspannung der Span­ nungsüberlagerungsschaltung 18 einen solchen Pegel erreicht, daß die Schwingungsfrequenz des VCO 19 in den Verriegelungs­ bereich der PLL-Schaltung fällt, rastet die Schwingungs­ frequenz des VCO 19 auf die Frequenz der dem QPSK-Signal­ demodulator zugeführten QPSK-Signale ein. Die PLL-Schaltung 16 befindet sich dann wieder in dem Zustand stabiler Phasen­ verriegelung.

Wenn die Frequenz des VCO-Signals in dem Zeitpunkt T 2 in den Verriegelungsbereich der PLL-Schaltung 16 fällt, wie dies in Fig. 3 dargestellt ist, bewirkt die PLL-Schaltung 16 eine Rückgewinnung der Trägerwelle. Deshalb befindet sich der QPSK- Signaldemodulator 14 dann in normalen Demodulationszustand und liefert korrekte PCM-Daten. Die Fehlerdetektorstufe 20 a erzeugt kein Fehlerdetektorsignal mehr, und der Schalter 21 wird ausgeschaltet. Dadurch wird der Ablenksignalgenerator 22 von der Spannungsüberlagerungschaltung abgetrennt.

Bei diesem ersten Ausführungsbeispiel der Anordnung zur Rück­ gewinnung der Phasenverriegelung für die PLL-Schaltung wird der Schalter 21 durch den Fehlerdetektor-Ausgangsimpuls S 1 des PCM-Decoders 20 eingeschaltet, so daß er der PLL-Schaltung 16 das Ablenksignal S 2 des Ablenkgenerators 22 zuführt, wenn die PLL-Schaltung 16 die Phasenverriegelung verloren hat. Das Ablenksignal S 2 bewirkt eine Zwangsänderung der Schwingungs­ frequenz des VCO 19. Falls die Rückgewinnung der Phasenver­ riegelung nicht innerhalb des ersten Zyklus des Ablenksignals S 2 erfolgte, muß diese Rückgewinnung in dem zweiten oder einem anderem nachfolgenden Zyklus des Ablenksignals S 2 stattfinden. Die PLL-Schaltung 16 sollte rasch in den Phasenverriegelungs­ zustand zurückgeführt werden, wenn die Schwingungsfrequenz in den um die Frequenz des zweiten Zwischenfrequenzsignals, d. h. des QPSK-modulierten Eingangssignals des QPSK-Signaldemodula­ tors 14 liegenden Verriegelungsbereich gelangt ist.

Anhand von Fig. 4 sei ein zweites Ausführungsbeispiel der Anordnung zur Rückgewinnung der Phasenverriegelung für eine PLL-Schaltung im einzelnen beschrieben. Fig. 4 zeigt ein Blockschaltbild eines QPSK-Systemempfängers nach einem zweiten Ausführungsbeispiel der Erfindung.

Die Schaltung von Fig. 4 besitzt einen Eingang Pin, an den (ein nicht dargestellter) QPSK-Signalsender eine QPSK-modu­ lierte Welle liefert. Die am Eingang Pin anliegende QPSK-modu­ lierte Welle wird einem Tuner 11 zugeführt. Dieser setzt die hochfrequenzte QPSK-modulierte Welle, d. h. ein Hochfrequenz­ signal, auf ein erstes Zwischenfrequenzsignal mit vorgeschrie­ bener Frequenz herab. Ein erster lokaler Oszillator 12 a ver­ sorgt den Tuner 11 mit einem ersten lokalen Frequenzsignal mit vorbestimmter variabler Frequenz. Diese Frequenz ändert sich in Abhängigkeit von einem Abstimmvorgang in der Weise, daß der Tuner 11 auf ein gewünschtes Exemplar der an dem Eingang des QPSK-Systemempfängers anliegenden QPSK-modulierten Wellen ab­ gestimmt wird. Auf diese Weise wird die QPSK-modulierte Welle, d. h. das Hochfrequenzsignal, auf das der Tuner 11 abgestimmt ist, in das erste Zwischenfrequenzsignal umgesetzt.

Das erste Zwischenfrequenzsignal am Ausgang des Tuners 11 wird einem Frequenzwandler 13 zugeführt, der die Frequenz des ersten Zwischenfrequenzsignals auf eine zweite vorbestimmte Zwischenfrequenz herabsetzt. Zu diesem Zweck liefert ein zwei­ ter lokaler Oszillator 11 b ein zweites lokales Frequenzsignal mit einer vorbestimmten festen Frequenz an den Frequenzwandler 13. Die aus dem Tuner 11, dem ersten und dem zweiten lokalen Oszillator 11 a bzw. 11 b und dem Frequenzwandler 13 bestehende Schaltung bildet doppeltes Frequenzwandlersystem bekannter Art. Der Frequenzwandler 13 gibt an seinem Ausgang also ein zweites Zwischenfrequenzsignal ab, das eine niedrigere Fre­ quenz hat als das erste Zwischenfrequenzsignal.

Dieses zweite Zwischenfrequenzsignal wird einem ersten Eingang P 1 eines QPSK-Signaldemodulators 14 zugeführt, der aus einer integrierten Schaltung mit einer Phasenvergleicherstufe 14 a und einer Synchrondemodulatorstufe 14 b besteht. Die Phasenver­ gleicherstufe 14 a vergleicht die Phase des zweiten Zwischen­ frequenzsignals, das das von dem Sender übertragene QPSK- modulierte Signal repräsentiert, mit einem weiter unten beschriebenen Phasensignal, das einem zweiten Eingang P 2 des QPSK-Signaldemodulators 14 zugeführt wird. Die Phasenverglei­ cherstufe 14 a gibt somit an einem ersten Ausgang P 3 des QPSK- Signaldemodulators 14 ein Phasenfehlersignal ab, das der Phasendifferenz zwischen dem QPSK-modulierten Signal und dem an dem Eingang P 2 anliegenden Phasensignal entspricht. Die Synchrondemodulatorstufe 14 a demoduliert das PCM-Signal aus dem QPSK-modulierten Signal synchron mit dem Phasensignal.

Der QPSK-Signaldemodulator 14 ist mit einer Schaltung 15 zur Rückgewinnung der Trägerwelle verbunden. Diese bildet zusammen mit der Phasenvergleicherstufe 14 a in dem QPSK-Signaldemodula­ tor 14 eine PLL-Schaltung 16. Die Schaltung 15 zur Rückgewin­ nung der Trägerwelle umfaßt ein Tiefpaßfilter 17, eine Span­ nungsüberlagerungschaltung 18, einen VCO 19 und eine Schaltung 23, die sowohl als Tiefpaßfilter wie auch als Ablenksignalge­ nerator dient und weiter unten im einzelnen beschrieben wird.

Diese Schaltung 23 wird im folgenden als TPF/Ablenksignal­ generator bezeichnet.

Der TPF/Ablenksignalgenerator 23 umfaßt einen Operationsver­ stärker 24, erste bis vierte Widerstände R 1 bis R 4 sowie einen ersten und einen zweiten Kondensator C 1 bzw. C 2. Der erste Widerstand R 1 ist zwischen dem ersten Eingang P 3 des QPSK- Signaldemodulators 14 und einem invertierenden Eingang (-) des Operationsverstärkers 24 angeordnet. Der zweite Widerstand R 2 ist zwischen einem beweglichen Abgriff des dritten Widerstands R 3 und einem nichtinvertierenden Eingang (+) des Operations­ verstärkers 24 angeordnet. Der dritte Widerstand R 3 ist zwi­ schen einer ersten Spannungsquelle 25 mit einer ersten Span­ nung E 1 und Massepotential G angeordnet. Der erste Kondensator C 2 ist zwischen dem invertierenden Eingang (-) und einem Ausgang des Operationsverstärkers 24 angeordnet. Ein aus dem vierten Widerstand R 4 und dem zweiten Kondensator C 2 bestehen­ de Reihenschaltung ist ebenfalls zwischen dem invertierenden Eingang (-) und dem Ausgang des Operationsverstärkers 24 parallel zu dem ersten Kondensator C 1 angeordnet. Der inver­ tierende Eingang (-) und der nicht invertierende Eingang (+) des Operationsverstärkers 24 sind mit dem Drain bzw. mit der Source eines Feldeffektransistor-Schalters (FET-Schalter) 21 a verbunden. Das Gate des FET-Schalters 21 a ist mit einem weiter unten beschriebenen PCM-Decoder 20 verbunden.

Der TPF/Ablenksignalgenerator 23 arbeitet als Tiefpaßfilter, wenn der FET-Schalter 21 a ausgeschaltet ist. Er arbeitet hingegen als Ablenksignalgenerator, wenn der FET-Schalter 21 a eingeschaltet ist. Der FET-Schalter 21 a wird eingeschaltet, wenn ihm PCM-Dekoder 20 ein Fehlerdetektorimpuls S 1 mit hohem Pegel zugeführt wird.

Es sei nun angenommen, daß der FET-Schalter 21 a ausgeschaltet ist und der TPF/Ablenksignalgenerator 23 als Tiefpaßfilter arbeitet. Er erzeugt dann ein Gleichstromsignal, dessen Pegel sich nach Maßgabe des von dem QPSK-Signaldemodulator 14 aus­ gegebenen Phasenfehlersignal ändert. Das von dem TPF/Ablenk­ signalgenerator 23 ausgegebene variable Gleichspannungssignal wird über einen fünften Widerstand R 5 der Spannungsüberlage­ rungschaltung 18 zugeführt.

Die Spannungsüberlagerungschaltung 18 besitzt Widerstände R 6 bis R 8, die in Reihe zwischen einer zweiten Spannungsquelle 26 mit einem zweiten Spannungspegel E 2 und Massepotential G geschaltet sind. Der fünfte Widerstand R 5 ist mit dem Ver­ bindungspunkt zwischen den Widerständen R 6 und R 7 verbunden.

Der Verbindungspunkt zwischen den Widerständen R 7 und R 8 ist mit dem VCO 19 verbunden. Somit liefert die Spannungsüber­ lagerungschaltung 18 an ihrem Ausgang eine vorbestimmte feste Spannung, die durch den aus der Reihenschaltung der Widerstän­ de R 6 bis R 8 bestehenden Spannungsteiler aus der zweiten Spannung E 2 heruntergeteilt ist. Das von dem TPF/Ablenksignal­ generator 23 abgegebene variable Gleichspannungssignal wird in der Spannungsüberlagerungschaltung 18 der Spannung E 2 der zweiten Spannungsquelle 26 überlagert. Somit gibt die Spannungsüberlagerungschaltung 18 am Verbindungspunkt der Widerstände R 7 und R 8 eine Überlagerungsspannung ab, die den VCO 19 zugeführt wird.

Die Schwingung des VCO 19 wird durch die von der Spannungs­ überlagerungschaltung 18 zugeführte Überlagerungsspannung gesteuert. Der VCO 19 ist so ausgelegt, da er mit einer Frequenz schwingt, die mit der Frequenz der in dem Sender verwendeten Trägerwelle übereinstimmt, wenn ihm von der Spannungsüberlagerungschaltung 18 die auf der zweiten Spannung E 2 basierende feste Spannung allein, d. h. ohne das variable Gleichspannungssignal, zugeführt wird. Somit weicht die Schwingungsfrequenz des von dem VCO 19 abgegebenen VCO-Signals nach Maßgabe von dem Gleichspannungssignal des TPF/Ablenk­ signalgenerators 23 von der Frequenz der Trägerwelle ab.

Das von dem VCO 19 abgegebene VCO-Signal wird zu der Phasen­ vergleicherstufe 14 a des QPSK-Signaldemodulators 14 rückgekop­ pelt. Die PLL-Schaltung 16 mit der Phasenvergleicherstufe 14 a des QPSK-Signaldemodulators 24 und der Schaltung 15 zur Rück­ gewinnung der Trägerwelle stabilisiert die Phase und die Fre­ quenz des VCO-Signals. Dadurch wird die in dem Sender verwen­ dete Trägerwelle von der PLL-Schaltung 16 mit der Schaltung 15 zur Rückgewinnung der Trägerwelle und der Phasenverglei­ cherstufe 14 a des QPSK-Signaldemodulators 14 als VCO-Signal zurückgewonnen.

Die auf diese Weise zurückgewonnene Trägerwelle wird der Synchrondemodulatorstufe 14 b des QPSK-Signaldemodulators 14 zugeführt. Synchrondemodulatorstufe 14 b demoduliert das PCM- Signal aus der QPSK-modulierten Welle, die am Eingang P 1 des QPSK-Signaldemodulators 14 anliegt, durch synchrone Demodula­ tion mit der rückgewonnenen Trägerwelle. Das auf diese Weise demodulierte PCM-Signal wird dem PCM-Dekoder 20 zugeführt, der aus ihm digitale Signale dekodiert. Diese digitalen Signale werden über den Ausgang Pout des QPSK-Systemempfängers einem (nicht dargestellten Digital-Analog-Wandler), der sie in entsprechende analoge Signale umwandelt.

Der PCM-Decoder 20 enthält eine Fehlerdetektorstufe 20 a, die Datenfehler erfaßt, wenn in den von QPSK-Signaldemodulator 14 ausgegebenen PCM-Daten oder in den in dem PCM-Dekoder 20 selbst dekodierten digitalen Daten Fehler auftreten. Wenn eine vorbestimmte Fehlermenge festgestellt wird, erzeugt die Feh­ lerdetektorstufe 20 a einen Fehlerdetektorimpuls S 1 mit hohem Pegel. Dieser Fehlerdetektorimpuls wird, wie oben beschrieben, dem FET-Schalter 21 a zugeführt.

In den PCM-Daten oder den digitalen Daten treten dann Fehler auf, wenn die PLL-Schaltung 16 die Phasenverriegelung mit der QPSK-modulierten Welle verliert. Das Phasenfehlersignal nimmt beispielsweise beim Einschalten des Geräts, während der Kanal­ umschaltung oder beim Empfang einer Fremdstörung, wie oben beschrieben, einen hohen Wert an.

Im folgenden sei anhand von Fig. 5 die Funktion des TPF/Ablenksignalgenerators 23 als Ablenksignalgenerator näher erläutert. Fig. 5 zeigt die Zusammenhänge zwischen dem Fehler­ detektorimpuls S 1, der Spannung S 3 zwischen den Eingängen des Operationsverstärkers 24 und dem Ablenksignal S 2 am Ausgang des TPF/Ablenksignalgenerators 23.

Der FET-Schalter 21 a ist zwischen dem invertierenden Eingang (-) und dem nichtinvertierenden Eingang (+) des Operations­ verstärkers 24 angeordnet, wie dies oben beschrieben wurde. Der FET-Schalter 21 a wird von dem am Ausgang des PCM-Dekoders 20 erscheinenden Fehlerdetektorimpuls S 1 eingeschaltet. Wäh­ rend der Hochpegelperiode TI des Fehlerdetektorimpulses S 1 ist der FET-Schalter 21 a eingeschaltet. Der invertierende Eingang (-) und der nichtinvertierende Eingang (+) des Operationsver­ stärkers 24 sind dann kurzgeschlossen. Ein (nicht dargestell­ ter) Eingangsstufentransistor, der mit dem invertierenden Ein­ gang (-) und dem nichtinvertierenden Eingang (+) verbunden ist, gelangt dadurch in den Ungleichgewichtszustand. Zwischen den Eingängen des Operationsverstärkers 24 tritt die in Fig. 5 dargestellte Spannung S 3 auf. Deshalb wird das Potential am Ausgang des Operationsverstärkers 24, wie in Fig. 5 gezeigt, auf einem hohen Pegel H 1 festgeklemmt. Wenn der Fehlerdetek­ torimpuls S 1 endet, wird der FET-Schalter 21 a ausgeschaltet. Das Hochpegelpotential H 1 am Ausgang des Operationsverstärkers 24 entlädt sich dann über die aus dem zweiten Kondensator C 2 und dem vierten Widerstand R 4 bestehende Reihenschaltung. Die Zeitkonstante der Entladung ist durch das Produkt aus der Kapazität des Kondensators C 2 und dem Widerstandswert des Widerstands R 4 gegeben, hat also den Wert C 2 · R 4. (Hierin bezeichnen die Bezugszeichen C 2 und R 4 die Kapazität des zweiten Kondensators C 2 bzw. den Widerstandswert des vierten Transistors R 4. Auf diese Weise wird ein Zyklus des in Fig. 5 dargestellten Ablenksignals S 2 erzeugt. Dieser Vorgang wird nachfolgend bei jedem Fehlerdetektorimpuls S 1 wiederholt, den der PCM-Dekoder 20 zuführt. Somit wirkt der TPF/Ablenksignal­ generator 23 dann als Ablenksignalgenerator, wenn die PLL- Schaltung 16 die Phasenverriegelung verloren hat. Das Ablenk­ signal S 2 wird der Spannungsüberlagerungschaltung 18 zugeführt und dort der festen Spannung überlagert, so daß sich die am Ausgang der Spannungsüberlagerungschaltung 18 auftretende Überlagerungsspannung in Abhängigkeit von dem Ablenksignal S 2 ändert. Die Überlagerungsspannung der Spannungsüberlagerung­ schaltung 18 wird dem VCO 19 zugeführt. Auf diese Weise wird die Schwingungsfrequenz des VCO-Signals in den VCO 19 in Abhängigkeit von dem Ablenksignal des TPF/Ablenksignalgenerator 23 abgelenkt. Wenn die von der Spannungsüberlagerungschaltung 18 gelieferte Ablenkspannung einen solchen Pegel erreicht, daß die Schwingungsfrequenz des VCO 19 in den Verriegelungsbereich des PLL-Schaltung fällt, verriegelt diese die Schwingungs­ frequenz des VCO 19 auf die Frequenz des an dem QPSK-Signal­ demodulator 14 anliegenden QPSK-Signals. Die PLL-Schaltung 16 arbeitet dann wieder mit stabiler Phasenverriegelung.

Wenn die Schwingungsfrequenz des in der beschriebenen Weise abgelenkten VCO-Signals im Zeitpunkt T 2 in den Verriegelungs­ bereich der PLL-Schaltung 16 fällt, wie dies in Fig. 5 gezeigt ist, bewirkt die PLL-Schaltung 16 eine Rückgewinnung der Trägerwelle. Der QPSK-Signaldemodulator 14 führt dann wieder die normale Demodulation durch und liefert korrekte PCM-Daten. Daraufhin erzeugt die Fehlerdetektorstufe 20 a kein Fehler­ detektorsignal mehr und der FET-Schalter 21 a wird ausgeschal­ tet. In diesem Zeitpunkt kehrt der TPF/Ablenksignalgenerator 23 wieder in den Zustand zurück, in dem er als Tiefpaßfilter wirkt.

Das Ablenksignal S 2 bewirkt eine zwangsweise Änderung der Schwingungsfrequenz des VCO 19. Falls die Rückgewinnung der Phasenverriegelung nicht in dem ersten Zyklus des Ablenk­ signals S 2 stattfindet, kann sie im zweiten oder einem weite­ ren nachfolgenden Zyklus durchgeführt werden. Somit kann die PLL-Schaltung 16 schnell in den Zustand der Phasenverriegelung zurückkehren, wenn die Schwingungsfrequenz in den um die Fre­ quenz des zweiten Zwischenfrequenzsignals, des QPSK-modulier­ ten Signals am Eingang des QPSK-Signaldemodulators 14, liegen­ den Verriegelungsbereich eintritt.

Bei dem zweiten Ausführungsbeispiel der Anordnung zur Rück­ gewinnung der Phasenverriegelung für die PLL-Schaltung wird der FET-Schalter 21 a durch den Fehlerdetektor-Ausgangsimpuls S 1 des PCM-Dekoders 20 eingeschaltet, wodurch der TPF/Ablenk­ signalgenerator 23 in seine Funktion als Ablenksignalgenerator überführt wird und das Ablenksignal S 2 erzeugt, wenn die PLL-Schaltung 16 ihre Phasenverriegelung verliert. Das heißt, der Ablenksignalgenerator wird von dem TPF/Ablenksignalgenerator 23 gebildet, der dem Tiefpaßfilter einer normalen PLL-Schal­ tung entspricht.

Aus der vorangehenden Beschreibung werden die Vorteile der erfindungsgemäß ausgebildeten PLL-Schaltung bzw. der Anord­ nung zur Rückgewinnung der Phasenverriegelung für eine PLL-Schaltung deutlich.

Es wurden Ausführungsbeispiele der Erfindung dargestellt und beschrieben, die im gegenwärtigen Zeitpunkt als besonders vorteilhaft betrachtet werden. Der einschlägige Fachmann erkennt, daß zahlreiche Änderungen möglich sind und Elemente dieser Ausführungsbeispiele durch gleichwirkende Elemente ersetzt werden können, ohne daß damit der Schutzumfang der Erfindung verlassen wird. Außerdem sind zahlreiche Modifizie­ rungen möglich, mit denen die Lehre der Erfindung an speziel­ le Situationen oder Materialien angepaßt werden kann, ohne daß ihr Schutzumfang verlassen wird. Deshalb soll die Erfin­ dung nicht auf das als beste Ausführungsform betrachtete Beispiel beschränkt sein, sondern alle in den Schutzumfang der anliegenden Ansprüche fallenden Ausführungsbeispiele ebenfalls umfassen.

Die vorangehende Beschreibung und die Zeichnungen enthalten eine Vielfalt individueller erfinderischer Konzepte, die teilweise oder ganz außerhalb des Umfangs einiger oder aller Ansprüche liegen können. Die Tatsache, daß der Anmelder im Zeitpunkt der Einreichung der vorliegenden Anmeldung den beanspruchten Schutzumfang nach Maßgabe der folgenden Ansprü­ che beschränkt hat, ist nicht als Ausschluß alternativer erfinderischer Konzepte zu betrachten, die in den Unterlagen enthalten sind und durch Ansprüche definiert werden können, die sich im Umfang von den folgenden Ansprüchen unterschei­ den, wobei diese abweichenden Ansprüche im Laufe des Ertei­ lungsverfahrens, z. B. in einer oder mehreren Ausscheidungs­ anmeldungen aufgestellt werden können.

Claims (12)

1. Anordnung zur Rückgewinnung der Phasenverriegelung für eine Schaltung (16) mit Phasenregelkreis (PLL-Schaltung) zur Stabilisierung eines Eingangssignals mit variabler Frequenz, wobei die PLL-Schaltung (16) einen spannungsgesteuerten Oszillator (19) enthält, gekennzeichnet durch
eine mit der PLL-Schaltung (16) verbundene Detektor­ einrichtung (20) zur Feststellung des Verlusts der Phasen­ verriegelung in der PLL-Schaltung (16)
und eine von dieser Detektoreinrichtung (20) beeinfluß­ bare Ablenksignalgeneratoreinrichtung (22, 23) zur Anpassung der Phase des spannungsgesteuerten Oszillators (19) an die Phase des Eingangssignals, wenn die Detektoreinrichtung (20) den Verlust der Phasenverriegelung feststellt.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ablenksignalgeneratoreinrichtung eine Spannungsgeneratorein­ richtung (23) zur Zuführung einer vorbestimmten Ablenkspan­ nung an die PLL-Schaltung (16) aufweist.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ablenksignalgeneratoreinrichtung in der PLL-Schaltung (16) eine Spannungsgeneratoreinrichtung (23) zur Erzeugung einer vorbestimmten Ablenkspannung aufweist.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Spannungsgeneratoreinrichtung (23) einen Operationsverstärker (24) sowie eine mit diesem verbundene Entladungseinrichtung (C 2) zur Steuerung der Ablenkspannung aufweist.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Spannungsgeneratoreinrichtung (23) einen mit dem Operations­ verstärker (24) verbundenen Schalter (21 a) zur Steuerung der Entladungseinrichtung (C 2) aufweist.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Schalter einen Feldeffekttransistor (21 a) enthält.

7. Anordnung zur Rückgewinnung der Phasenverriegelung für eine Schaltung (16) mit Phasenregelkreis (PLL-Schaltung) zur Demodulation eines Eingangssignals mit variabler Frequenz, wobei die PLL-Schaltung (16) einen spannungsgesteuerten Oszillator (19) enthält, gekennzeichnet durch
eine mit der PLL-Schaltung (16) verbundene Fehlerdetek­ toreinrichtung (20) zur Feststellung des Auftretens einer von verschiedenen Störungen im Eingangssignal der PLL-Schaltung (16)
und eine von dieser Detektoreinrichtung (20) beeinfluß­ bare Ablenksignalgeneratoreinrichtung (22, 23) zur Anpassung der Phase des spannungsgesteuerten Oszillators (19) an die Phase des Eingangssignals, wenn eine der genannten Störungen festgestellt wird.

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Ablenksignalgeneratoreinrichtung eine Spannungsgeneratorein­ richtung (23) zur Zuführung einer vorbestimmten Ablenkspan­ nung an die PLL-Schaltung (16) aufweist.

9. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Ablenksignalgeneratoreinrichtung in der PLL-Schaltung (16) eine Spannungsgeneratoreinrichtung (23) zur Erzeugung einer vorbestimmten Ablenkspannung aufweist.

10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Spannungsgeneratoreinrichtung (23) einen Operationsver­ stärker (24) sowie eine mit diesem verbundene Entladungsein­ richtung (C 2) zur Steuerung der Ablenkspannung aufweist.

11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Spannungsgeneratoreinrichtung (23) einen mit dem Opera­ tionsverstärker (24) verbundenen Schalter (21 a) zur Steuerung der Entladungseinrichtung (C 2) aufweist.

12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß der Schalter einen Feldeffekttransistor (21 a) enthält.