DE3942124C2 - - Google Patents

Description

Die Erfindung betrifft einen Video-ZF-Detektor nach dem Oberbegriff des Patentanspruchs 1.

Bei einem bekannten Video-ZF-Detektor der eingangs genannten Art (JP-A-63-1 53 974) ist ein phasenstarrer Regelkreis (PLL) vorgesehen, dem ein Video-ZF-Signal zugeführt wird und der einen ersten Phasendetektor, ein Tiefpaßfilter und einen spannungsabhängigen Oszillator (VCO) aufweist. Außerdem wird das Video-ZF-Signal einem zweiten Phasendetektor (Video-Detektor) zugeführt, der vom VCO beaufschlagt wird und dessen Ausgangssignal das demodulierte Videosignal oder Grundband- Videosignal darstellt.

Um festzustellen, ob der phasenstarre Regelkreis mit dem Video-ZF-Signalträger verrastet ist oder nicht, wird das vom zweiten Phasendetekor gelieferte Videosignal einem Synchronisationsdetektor zugeführt, der die Zeitkonstante des Tiefpaßfilters ändert, so daß eine stabile Erfassung der Verrastung ausführbar ist.

Das demodulierte Videosignal, das aus dem Video-ZF-Signal zurückgewonnen wird, weist während einer 1H-Periode eine Leerperiode, die der Rücklaufzeit entspricht und keine Anzeigeinformation enthält, und eine Anzeigeinformationsperiode auf. Demzufolge wird die Frequenz des Ausgangssignals des VCO während der Anzeigeinformationsperiode nicht nur von der Trägerfrequenz des Video-ZF-Signals bestimmt, sondern wird auch von den Anzeigeinformationskomponenten beeinflußt, da diese durch den Phasendetektor und das Tiefpaßfilter zum VCO gelangen. Hierdurch wird die Rückgewinnung des Grundband-Videosignals aus dem Video-ZF-Signal in unerwünschter Weise beeinflußt.

Der Erfindung liegt nun die Aufgabe zugrunde, einen Video- ZF-Signaldetektor der eingangs genannten Art zu schaffen, mit dem eine Demodulation des Videosignals mit hoher Wiedergabetreue ermöglicht wird.

Erfindungsgemäß wird diese Aufgabe bei einem Video-ZF-Detektor der eingangs genannten Art durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

Die erfindungsgemäß vorgesehenen PLL-Steuermittel für den phasenstarren Regelkreis bewirken, daß dieser nur während der Zeiten freigegeben wird, während der das Video-ZF-Signal keine Anzeigeinformation trägt. Dies ist jeweils in einer 1H-Periode während der Rücklaufzeit der Fall. In den Zeiten, in denen das Video-ZF-Signal Anzeigeinformationen trägt, wird der phasenstarre Regelkreis gesperrt, so daß der VCO während dieser Zeit mit der unmittelbar vorher eingestellten Frequenz betrieben wird.

Auf diese Weise wird erreicht, daß dem Phasendetektor während einer Anzeigeinformationsperiode ein Frequenzsignal zugeführt wird, dessen Phase und Frequenz ausschließlich von der Trägerfrequenz des Video-ZF-Signals festgelegt ist. Änderungen des Video-ZF-Signals, die von Anzeigeinformationen abhängen, haben somit keinen Einfluß auf die Verrastung des zweiten Referenzsignals mit dem Trägersignal, so daß sich bei hoher Wiedergabetreue der Pegel des demodulierten Videosignals maximieren läßt.

Die Erfindung wird nachfolgend anhand der Fig. 2 bis 10 der Zeichnung beispielsweise näher erläutert; in dieser zeigt

Fig. 1 ein Blockschaltbild eines bekannten Video-ZF-Signaldetektors,

Fig. 2 ein Blockschaltbild eines Video-ZF-Signaldetektors nach einer ersten Ausführung dieser Erfindung,

Fig. 3 ein detailliertes Schaltbild des Video-ZF-Signaldetektors aus Fig. 2,

Fig. 4 ein Schaltbild eines Video-ZF-Signaldetektors nach einer zweiten Ausführung dieser Erfindung,

Fig. 5 ein Blockschaltbild eines Video-ZF-Signaldetektors nach einer dritten Ausführung dieser Erfindung,

Fig. 6 ein detailliertes Schaltbild des Video-ZF-Signaldetektors aus Fig. 5,

Fig. 7 ein Spannungsdiagramm des Phasendetektor-Ausgangs­ signals mit der Wellenform eines bei Rastung auf­ tretenden Videosignals,

Fig. 8 ein Zeitbereichdiagramm der durchschnittlichen Pegel eines Videosignals bei getastetem und nicht getastetem Signal,

Fig. 9 ein Blockschaltbild eines Video-ZF-Signaldetek­ tors nach einer vierten Ausführung der Erfindung, und

Fig. 10 ein Blockschaltbild einer Schaltung zur Erzeugung eines Impulssignals S1 im Video-ZF-Signaldetektor nach Fig. 2.

In der Zeichnung sind gleiche oder gleichartige Elemente stets mit gleichen Bezugszeichen bezeichnet.

Vor der detaillierten Beschreibung dieser Erfindung wird ein bekannter Video-ZF-Signaldetektor beschrieben, um ein besse­ res Verständnis der Erfindung zu ermöglichen.

Nach Fig. 1 enthält ein bekannter Video-ZF-Signaldetektor Phasendetektoren 202 und 204. Ein Video-ZF-Signal wird den ersten Eingangsklemmen der Phasendetektoren 202 und 204 über eine Eingangsklemme 200 des Video-ZF-Signaldetektors ange­ legt. Die Ausgangsklemme des Phasendetektors 202 ist über ein Tiefpaßfilter TPF 206 mit einer Eingangsklemme eines spannungsgesteuerten Oszillators VCO 208 verbunden. Der VCO 208 gibt erste und zweite Referenzsignale aus an zweite Ein­ gangsklemmen der beiden Phasendetektoren 202 bzw. 204. Die beiden Referenzsignale stehen zueinander in einer 90°-Phasen­ beziehung. Die Frequenz des ersten und des zweiten Referenz­ signals stimmen mit der Oszillationsfrequenz des VCO 208 überein. Die Ausgangsklemme des Phasendetektors 204 ist mit einer Ausgangsklemme 210 des Video-ZF-Signaldetektors verbun­ den.

Der bekannte Video-ZF-Signaldetektor nach Fig. 1 arbeitet in folgender Weise. Der Phasendetektor 202 erfaßt eine Phasen­ differenz zwischen dem Video-ZF-Signal und dem ersten Refe­ renzsignal und gibt ein Erfassungssignal aus, das von der er­ faßten Phasendifferenz abhängt. Das TPF 206 entfernt Hochfre­ quenzkomponenten aus dem Erfassungssignal und gibt ein VCO- Steuersignal aus, dessen Pegel sich genau in Funktion der er­ faßten Phasendifferenz zwischen dem Video-ZF-Signal und dem ersten Referenzsignal ändert. Das VCO-Steuersignal wird dem VCO 208 angelegt.

Die Oszillationsfrequenz des VCO 208 ändert sich entspre­ chend dem VCO-Steuersignal. Anders gesagt, der VCO 208 steu­ ert die Frequenz des ersten Referenzsignals in Abhängigkeit von dem VCO-Steuersignal. Der Phasendetektor 202, das TPF 206 und der VCO 208 bilden eine phasenstarre Schleife PLL, die die Frequenz des ersten Referenzsignals mit einer Träger­ frequenz des Video-ZF-Signals verrastet.

Da das erste und das zweite Referenzsignal miteinander in 90°-Beziehung stehen, wird die Frequenz des zweiten Referenz­ signals ebenfalls mit der Trägerfrequenz des Video-ZF-Si­ gnals verrastet. Der Phasendetektor 204 demoduliert das Video-ZF-Signal durch Phasenerfassung unter Benutzung des zweiten Referenzsignals, so daß die Grundbandkomponenten von dem Video-ZF-Signal gezogen werden. Der Phasendetektor 204 gibt die Grundbandkomponenten an der Ausgabeklemme 210 ab. Die 90°-Beziehung zwischen dem ersten und dem zweiten Refe­ renzsignal dient zur Maximierung des Pegels der ausgehenden Grundbandkomponenten, wenn die Phase des Video-ZF-Signalträ­ gers mit dem zweiten Referenzsignal zusammenfällt.

Die ausgehenden Grundbandkomponenten können vollständig akku­ rat sein, wenn die Oszillation des VCO 208 nur durch die Phase des Video-ZF-Signalträgers bestimmt wird. Bei dem be­ kannten Video-ZF-Signaldetektor nach Fig. 1 ist es jedoch ein­ fach nicht möglich, daß die Oszillation des VCO 208 nur der Phase des Video-ZF-Signalträgers folgt, und deswegen neigen die ausgegebenen Grundbandkomponenten dazu, etwas ungenau zu sein, und zwar aus folgendem Grund: Ein Video-ZF-Signal hat außer Hochfrequenz- auch Niederfrequenz-Komponenten, welche die Anzeigeinformation darstellen. Im allgemeinen ändert sich die Anzeigeinformation so, daß diese Anzeigeinformat­ ionskomponenten sich ändern. Da der Einfuß der Niederfre­ quenz-Anzeigeinformationskomponenten durch den Phasendetek­ tor 202 und das TPF 206 zum VCO 208 durchläuft, wird die Os­ zillationsphase des VCO 208 durch Änderungen der Niederfre­ quenz-Anzeigeinformations-Komponenten geändert. Deswegen kann die Oszillation des VCO 208 nicht allein der Phase des Video-ZF-Signalträgers folgen.

Nach Fig. 2 enthält ein Video-ZF-Signaldetektor gemäß einer ersten Ausführung der Erfindung Phasendetektoren 10 und 204. Ein Video-ZF-Signal wird über eine Eingangsklemme 200 des Video-ZF-Signaldetektors an erste Eingangsklemmen der Phasen­ detektoren 10 und 204 angelegt. Die Ausgangsklemme des Pha­ sendetektors 10 ist über ein TPF 206 mit einer Eingangsklem­ me eines VCO 208 verbunden. Der VCO 208 gibt erste und zwei­ te Referenzsignale an zweite Eingangsklemmen der Phasendetek­ toren 10 bzw. 204 ab. Das erste und das zweite Referenzsi­ gnal stehen miteinander wiederum in 90°-Beziehung. Die Fre­ quenz des ersten und des zweiten Referenzsignals stimmt mit der Oszillationsfrequenz des VCO 208 überein. Die Ausgangs­ klemme des Phasendetektors 204 ist mit einer Ausgangsklemme 210 des Video-ZF-Signaldetektors verbunden.

Der Phasendetektor 10 wird in Abhängigkeit von einem Impuls­ signal S1 freigegeben bzw. gesperrt, das die Rücklaufzeiten (fly back) darstellt, die zu dem anliegenden Video-ZF-Signal gehören. Während der Rücklaufzeiten bleibt der Phasendetek­ tor 10 freigegeben und während anderer Zeiten bleibt der Pha­ sendetektor 10 gesperrt.

Der Video-ZF-Signaldetektor nach Fig. 2 arbeitet in folgen­ der Weise. Der Phasendetektor 10 erfaßt eine Phasendifferenz zwischen dem Video-ZF-Signal und dem ersten Referenzsignal, und gibt ein der erfaßten Phasendifferenz entsprechendes Er­ fassungssignal aus. Das TPF 206 entfernt Hochfrequenzkompo­ nenten aus dem Erfassungsignal und gibt ein VCO-Steuersignal aus, dessen Pegel sich genau in Funktion der erfaßten Phasen­ differenz zwischen dem Video-ZF-Signal und dem ersten Refe­ renzsignal ändert. Das VCO-Steuersignal wird an den VCO 208 angelegt.

Die Oszillationsfrequenz des VCO 208 ändert sich entspre­ chend dem VCO-Steuersignal. Der Phasendetektor 10, das TPF 206 und der VCO 208 bilden eine phasenstarre Schleife PLL, die die Frequenz des ersten Referenzsignals mit einer Träger­ frequenz des Video-ZF-Signals verrastet.

Da das erste und das zweite Referenzsignal miteinander in 90°-Beziehung stehen, ist die Frequenz des zweiten Referenz­ signals ebenfalls mit der Trägerfrequenz des Video-ZF-Si­ gnals verriegelt. Der Phasendetektor 204 demoduliert das Video-ZF-Signal durch Phasenerfassung unter Benutzung des zweiten Referenzsignals, so daß Grundbandkomponenten von dem Video-ZF-Signal gezogen werden. Der Phasendetektor 204 gibt die Grundbandkomponenten an der Ausgangsklemme 210 aus.

Die 90°-Beziehung zwischen dem ersten und dem zweiten Refe­ renzsignal dient zur Maximierung der Pegel der ausgehenden Grundbandkomponenten, wenn die Phase des Video-ZF-Signals mit dem zweiten Referenzsignal zusammenfällt.

Im allgemeinen bleibt während der Rücklaufzeiten der Pegel des Video-ZF-Signals maximiert und die Phase des Video-ZF-Si­ gnals wird in genauer Übereinstimmung mit der Phase des Trä­ gers des Video-ZF-Signals gehalten. Während anderer Zeiten ändert sich das Video-ZF-Signal entsprechend Änderungen im Inhalt der Anzeigeinformation. Auf diese Weise bleibt wäh­ rend der Rücklaufzeiten das Video-ZF-Signal unabhängig von Änderungen im Inhalt der Anzeigeinformation fest. Wie vorher beschrieben, bleibt der Phasendetektor 10 während der Rückl­ aufzeiten freigegeben, jedoch während anderer Zeiten ge­ sperrt. Deshalb werden das Ausgangssignal vom Phasendetektor 10 und auch das VCO-Steuersignal unabhängig von Änderungen des Inhalts der Anzeigeinformation gehalten. Während der Rücklaufzeiten werden die Phasen des ersten und des zweiten Referenzsignals vom VCO 208 entsprechend dem Video-ZF-Signal­ träger gesteuert. Während anderer Zeiten werden die ersten und zweiten Referenzsignale vom VCO 208 auf die Oszillations­ phase fixiert, welche während der Rücklaufzeiten bestimmt wurde. So wird die Oszillation des VCO 208 nur durch die Phase des Video-ZF-Signalträgers bestimmt, und die ausgegebe­ nen Grundbandkomponenten vom Phasendetektor 204 sind genau.

Wie Fig. 3 zeigt, enthält der Phasendetektor 10 Transistoren 12 und 14, die zusammen einen Differentialverstärker bilden. Die Basisanschlüsse der Transistoren 12 und 14 sind mit der Eingangsklemme 200 verbunden. Das Video-ZF-Signal wird über die Basisanschlüsse der Transistoren 12 und 14 angelegt. Die Emitter der Transistoren 12 und 14 sind gemeinsam zu dem Kol­ lektor des Transistors 16 geführt. An die Basis des Transi­ stors 16 ist das Impulssignal S1 angelegt. Während der Rückl­ aufzeiten bleibt das Impulssignal S1 am Pegel H, und während der anderen Zeiten bleibt das Impulssignal S1 am Pegel L. Der Emitter des Transistors 16 ist über einen Widerstand 18 an Masse gelegt.

Der Kollektor des Transistors 12 ist an die Emitter der einen Differentialverstärker bildenden Transistoren 22 und 24 gelegt. Der Kollektor des Transistors 14 ist an den Emit­ ter der einen Differentialverstärker bildenden Transistoren 26 und 28 gelegt. Die Basisanschlüsse der Transistoren 22 und 28 sind gemeinsam mit einer Referenzsignal-Eingangsklem­ me 10A verbunden. Die Basisanschlüsse der Transistoren 24 und 26 sind gemeinsam mit einer anderen Referenzsignal-Ein­ gangsklemme 10B verbunden. Das erste Referenzsignal vom VCO 208 liegt über die beiden Referenzsignal-Eingangsklemmen 10A und 10B an.

Die Kollektoren der Transistoren 22 und 26 sind gemeinsam mit dem Kollektor eines Transistors 30 an die Basis eines Transistors 32 angeschlossen. Die Kollektoren der Transisto­ ren 24 und 28 sind gemeinsam an den Kollektor eines Transi­ stors 34 und der Basis eines Transistors 36 angeschlossen.

Die Basis des Transistors 30 ist mit dem Emitter des Transi­ stors 32 und der Basis eines Transistors 38 verbunden. Die Basis des Transistors 34 ist mit dem Emitter des Transistors 36 und der Basis eines Transistors 40 verbunden. Die Emitter der Transistoren 30, 34, 38 und 40 sind über Widerstände 42, 44, 46 bzw. 48 mit der positiven Stromversorgungsleitung ver­ bunden.

Die positive Stromversorgungsleitung ist direkt mit dem Kol­ lektor eines Transistors 50 verbunden. Der Kollektor des Transistors 38 ist mit dem Kollektor eines Transistors 52 verbunden. Der Kollektor des Transistors 40 ist mit dem Kol­ lektor eines Transistors 54 verbunden. Die Emitter der Tran­ sistoren 52 und 54 sind über Widerstände 56 bzw. 58 an Masse gelegt. Die Basisanschlüsse der Transistoren 52 und 54 sind gemeinsam mit dem Emitter des Transistors 50 verbunden. Der Kollektor des Transistors 52 ist mit der Eingangsklemme des TPF 206 verbunden. Das Ausgangssignal vom Phasendetektor 10 wird am Kollektor des Transistors 52 erzeugt und an die Ein­ gangsklemme des TPF 206 angelegt.

Der aus den Transistoren 22 und 24 zusammengesetzte Differen­ tialverstärker und der aus den Transistoren 26 und 28 zusam­ mengesetzte Differentialverstärker bilden einen Schaltkreis. Dieser Schaltkreis bildet zusammen mit dem aus den Transisto­ ren 12 und 14 gebildeten Differentialverstärker einen bekann­ ten Phasenerfassungskreis 60. Die Erfassungsausgangssignale vom Phasenerfassungskreis 60 sind die Kollektorströme 1a und 1b mit entgegengesetzten Phasen.

Die Transistoren 30, 32 und 38 und die Widerstände 42 und 48 bilden eine erste Miller-Stromschaltung 62. Die Transistoren 34, 36 und 40 und die Widerstände 44 und 46 bilden eine zweite Miller-Stromschaltung 64. Die Transistoren 50, 52 und 54 und die Widerstände 56 und 58 bilden eine dritte Miller- Stromschaltung 66.

Die Phasenerfassungs-Schaltung 60 ist mit einem Steuerschal­ ter 68 verbunden, der aus dem Transistor 16 und dem Wider­ stand 18 besteht. Der Steuerschalter 68 ändert den Betrieb der Phasenerfassungs-Schaltung 60, und zwar zwischen einem ak­ tiven Modus (Freigabemodus) und einem Ruhemodus (Sperrmodus) in Abhängigkeit vom Impulssignal S1. Während der Rücklaufzei­ ten ist der Phasenerfassungskreis 60 freigegeben. Während der anderen Zeiträume ist die Phasenerfassungsschaltung 60 gesperrt.

Die Phasenerfassungsschaltung 60 führt eine Phasenerfassung aus durch Multiplizieren des Video-ZF-Signals mit dem ersten Referenzsignal. Wie vorher beschrieben, sind die Phasenerfas­ sungs-Ausgangssignale der Phasenerfassungsschaltung 60 die mit entgegengesetzten Phasen versehenen Kollektorströme Ia und Ib. Das Erfassungsstromsignal Ia wird über den ersten Miller-Stromkreis 62 zum TPF 206 übertragen. Das andere Er­ fassungsstromsignal Ib wird über den zweiten und den dritten Miller-Stromkreis 64 bzw. 66 zum TPF 206 übertragen.

Während der Rücklaufzeiträume bleibt das Impulssignal S1 beim Pegel H, so daß der Transistor 16 des Steuerschalters 68 leitend gehalten wird. Wenn der Transistor 16 leitet, ist die Phasenerfassungsschaltung 60 freigegeben zur Erzeugung der Erfassungssignalströme Ia und Ib. Während der anderen Zeiträume bleibt das Impulssignal S1 beim Pegel L, so daß der Transistor 16 des Steuerschalters 68 nicht leitet. Wenn der Transistor 16 nicht leitet, ist die Phasenerfassungs­ schaltung 60 gesperrt und die Erzeugung der Erfassungssi­ gnalströme Ia und Ib verhindert.

Das Impulssignal S1 kann durch verschiedene bekannte Kreise erzeugt werden. Ein Sync-Impulssignal kann als Impulssignal S1 verwendet werden. Fig. 10 zeigt ein Ausführungsbeispiel einer Schaltung zur Erzeugung des Sync-Impulssignals S1. In Fig. 10 enthält ein Signalgenerator 215 einen Detektor 209, einen Sync-Separator 211 und einen Wellenformer 213. Der De­ tektor 209 leitet die Hüllkurve des anliegenden Video-ZF-Si­ gnals ab. Der Sync-Separator 211 trennt ein Sync-Signal vom Ausgangssignal des Detektors 209 ab, und der Wellenformer 213 wandelt das abgetrennte Sync-Signal in das Sync-Impulssi­ gnal S1.

Fig. 4 zeigt eine zweite Ausführung dieser Erfindung, die bis auf nachher erklärte bauliche Änderungen der Ausführung nach Fig. 2 und 3 gleich ist. In der Ausführung nach Fig. 4 benutzt ein Phasendetektor 70, der dem Phasendetektor 10 nach Fig. 3 entspricht, einen Stromregler 72 statt des Steu­ erschalters 68 nach Fig. 3. Insbesondere sind die Emitter der Transistoren 12 und 14 der Phasenerfassungsschaltung 60 über den Stromregler 72 an Masse gelegt. In der Ausführung nach Fig. 4 ist ein Steuerschalter 74 zwischen dem Phasende­ tektor 70 und dem TPF 206 angeschlossen. Der Steuerschalter 74 wird in Reaktion auf das Impulssignal S1 geschlossen bzw. geöffnet.

Der Phasenerfassungskreis 60 des Phasendetektors 70 bleibt unabhängig vom Impulssignal S1 aktiviert. Während der Rück­ laufzeiträume ist der Steuerschalter 74 durch das Impulssi­ gnal S1 geschlossen, so daß der Phasendetektor 70 mit dem TPF 206 gekoppelt ist. Deshalb wird während der Rücklauf­ zeiträume das Ausgangssignal des Phasendetektors 70 dem TPF 206 zugeleitet und die PLL arbeitet normal. In diesem Fall wird der VCO 208 entsprechend dem Video-ZF-Signal gesteuert. Während der anderen Zeiträume ist der Steuerschalter 74 durch das Impulssignal S1 geöffnet, so daß der Phasendetek­ tor 70 vom TPF 206 abgekoppelt und die Zuführung des Aus­ gangssignals des Phasendetektors 70 zum TPF 206 gesperrt ist. In diesem Fall läuft die PLL aus dem normalen Betriebs­ modus heraus, jedoch oszilliert der VCO 208 weiter in Abhän­ gigkeit vom Ausgangssignal des TPF 206. Wie aus der vorheri­ gen Beschreibung zu ersehen ist, wird die Schwingung des VCO 208 in den Zeiten außerhalb der Rücklaufzeiträume unabhängig vom Ausgangssignal des Phasendetektors 70 gehalten . Mit anderen Worten, die Schwingung des VCO 208 wird nur während der Rücklaufzeiträume ent­ sprechend dem Ausgangssignal vom Phasendetektor 70 gesteuert.

Fig. 5 und 6 zeigen eine dritte Ausführung dieser Erfindung, die wieder gleichartig zur Ausführung nach Fig. 2 und 3 ist, bis auf bauliche Änderungen, welche nachher erklärt werden. Die Ausführung nach Fig. 5 und 6 benutzt ein modifiziertes TPF 206A statt des TPF 206 nach Fig. 2. Zusätzlich enthält die Ausführung nach Fig. 5 und 6 einen Sync/Async-Detektor 80, einen Schalter 90 und eine Konstant-Gleichspannungsquel­ le 92. Der Sync/Async-Detektor 80 erfaßt, ob die Verrastung der PLL vorhanden ist, aufgrund des Ausgangssignals vom Pha­ sendetektor 204. Der Sync/Async-Detektor 80 erzeugt ein Steu­ ersignal in Abhängigkeit davon, ob die PLL verriegelt oder verrastet ist oder nicht. Das Steuersignal wird vom Sync/ Async-Detektor 80 an das TPF 206 und den Schalter 90 weiter­ gegeben. Die Zeitkonstante des TPF 206A wird zwischen einem großen Wert und einem kleinen Wert geändert in Abhängigkeit vom Steuersignal vom Sync/Async-Detektor 80. Die Spannungs­ quelle 92 legt an den Schalter 90 ein kontinuierliches Si­ gnal mit hohem Pegel an. Der Schalter 90 erhält auch das Im­ pulssignal S1. Der Schalter 90 wählt entsprechend dem Steuer­ signal vom Sync/Async-Detektor 80 entweder das Hochpegelsi­ gnal oder das Impulssignal S1 und führt das gewählte Signal dem Phasendetektor 10 zu.

Das Ausgangssignal des Phasendetektors 204 ist in Fig. 7 dar­ gestellt. Hier zeigt "Nullträgerpegel" den Ausgangspegel an, der vorhanden ist, wenn kein Signal anliegt. Wie Fig. 7 zeigt, wird unter normalen Empfangsbedingungen, wenn ein HF- Fernsehsignal stabil empfangen wird und die PLL gerastet ist, das Ausgangssignal des Phasendetektors 204 sich in einem Bereich unterhalb des Nullträgerpegels ändern. Bei de­ rartigen normalen Empfangszuständen ist der Durchschnittspe­ gel des Videosignals gleich einem relativ kleinen Wert V1 nach Fig. 8. Wenn die PLL-Verrastung infolge unstabilen Emp­ fangs eines HF-Fernsehsignals oder einer Änderung des empfan­ genen Fernsehkanals nicht verrastet ist, läuft der Pegel des Ausgangssignals um den Null-Trägerpegel, so daß der Durch­ schnitt des Ausgangssignals einem größeren Wert V2 nach Fig. 8 gleich ist.

Wie in Fig. 6 gezeigt, enthält der Sync/Async-Detektor 80 einen Glättungskreis 82 und einen Komparator 84. Der Glät­ tungskreis 82 empfängt das Grundband-Videosignal vom Phasen­ detektor 204 und glättet das Grundband-Videosignal zu einem Durchschnittspegel. Der Komparator 84 vergleicht den Durch­ schnittspegel mit einem Referenzpegel, der zwischen dem nied­ rigeren Wert V1 und dem höheren Wert V2 nach Fig. 8 liegt. Der Komparator 84 gibt ein Steuersignal aus, das von dem Ver­ gleichsergebnis zwischen dem Durchschnittspegel und dem Refe­ renzpegel abhängt. Insbesondere nimmt das Steuersignal einen Pegel H an, wenn der Durchschnittspegel kleiner als der Refe­ renzpegel ist, d.h., wenn die PLL gerastet ist. Das Steuersi­ gnal nimmt einen Pegel L an, wenn der Durchschnittspegel nicht kleiner als der Referenzpegel ist, also dann, wenn die PLL nicht gerastet ist. Das Steuersignal vom Komparator 84 wird dem TPF 206A und dem Schalter 90 zugeführt.

Das TPF 206A enthält Widerstände 172 und 174, einen Kondensa­ tor 176 und einen Transistor 178. Die Widerstände 172 und 174 und der Kondensator 176 sind so geschaltet, daß sie ein die Zeitkonstante des TPF 206A bestimmendes RC-Glied bilden. Der Transistor 176 bildet einen Schalter zur Änderung der Zeitkonstante des TPF 206A. Insbesondere ist ein Ende des Wi­ derstandes 172 mit der Ausgangsklemme des Phasendetektors 10 verbunden, und das andere Ende mit einem Ende des Kondensa­ tors 176. Die Verbindungsstelle zwischen Widerstand 172 und Kondensator 176 ist mit der Eingangsklemme des VCO 208 ver­ bunden. Das andere Ende des Kondensators 176 ist mit dem Kollektor des Transistors 178 und auch mit einem Ende des Wi­ derstands 174 verbunden. Der Emitter des Transistors 178 und das andere Ende des Widerstandes 174 liegen an Masse. Die Basis des Transistors 178 ist einem Steuersignal vom Sync/ Async-Detektor unterworfen. Wenn die PLL verrastet ist, d.h., wenn das Steuersignal vom Sync/Async-Detektor 80 den Pegel H annimmt, schließt der Transistor 178 den Widerstand 174 nach Masse kurz, so daß die Zeitkonstante des TPF 206A einen großen Wert annimmt. Wenn die Verrastung der PLL nicht stattgefunden hat, d.h., wenn das Steuersignal vom Sync/ Async-Detektor 80 den Pegel L annimmt, gibt der Transistor 178 den Widerstand 174 frei, so daß die Zeitkonstante des TPF 206A auf einen kleinen Wert geändert wird.

Der bewegliche Kontakt des Schalters 90 ist mit der Basis des Transistors 16 im Phasendetektor 10 verbunden. Ein erster fester Kontakt des Schalters 90 erhält das kontinuier­ liche Signal mit Pegel H von der Spannungsquelle 92 und ein zweiter fester Kontakt des Schalters 90 ist mit dem Impulssi­ gnal S1 beaufschlagt. Die Steuerklemme des Schalters 90 erhält das Steuersignal vom Sync/Async-Detektor 80. Wenn Sync eingerichtet ist, d.h., wenn das Steuersignal vom Sync/Async-Detektor 80 den Pegel H einnimmt, wählt der Schal­ ter 90 das Impulssignal S1 und überträgt dieses Impulssignal S1 zum Phasendetektor 10, so daß der Phasendetektor 10 ent­ sprechend dem Impulssignal S1 freigegeben und gesperrt wird. Wenn die Verrastung der PLL nicht errichtet ist, d.h., wenn das Steuersignal vom Sync/Async-Detektor 80 den Pegel L an­ nimmt, wählt der Schalter 90 das kontinuierliche Signal mit Pegel H und überträgt dieses kontinuierliche H-Pegelsignal zum Phasendetektor 10, so daß der Phasendetektor 10 dauernd freigegeben ist.

Wie vorher beschrieben, wird, wenn die PLL nicht gerastet ist, d.h., wenn das Steuersignal vom Sync/Async-Detektor 80 den Pegel L besitzt, die Zeitkonstante des TPF 206A auf einen kleinen Wert geändert und der Phasendetektor 10 ist kontinuierlich freigegeben. Die kleine Zeitkonstante des TPF 206A und der kontinuierliche Betrieb des Phasendetektors 10 lassen die Oszillation des VCO 208 schnell auf das anliegen­ de Video-ZF-Signal einrasten.

Fig. 9 zeigt eine vierte Ausführung dieser Erfindung, die wieder gleichartig zur Ausführung nach Fig. 5 bis 8 ist, bis auf später erklärte bauliche Änderungen. Die Ausführung nach Fig. 9 benutzt einen Phasendetektor 70 statt des Phasendetek­ tors 10 nach Fig. 6. Die interne Auslegung des Phasendetek­ tors 70 ist gleichartig zu der in Fig. 4 gezeigten. Bei der Ausführung nach Fig. 9 ist ein Steuerschalter 74 zwischen dem Phasendetektor 70 und dem TPF 206A angeschlossen. Der be­ wegbare Kontakt des Schalters 90 ist mit der Steuerklemme des Schalters 74 verbunden.

Wenn Sync errichtet ist, d.h., wenn das Steuersignal vom Sync/Async-Detektor 80 den Pegel H annimmt, wählt der Schal­ ter 90 das Impulssignal S1 und überträgt es zum Schalter 74, so daß der Schalter 74 in Abhängigkeit vom Impulssignal S1 geschlossen bzw. geöffnet wird. Insbesondere ist während der Rücklaufzeiträume der Steuerschalter 74 durch das Impulssi­ gnal S1 geschlossen, so daß der Phasendetektor 70 mit dem TPF 206A gekoppelt ist. Deswegen wird während der Rücklauf­ zeiträume das Ausgangssignal vom Phasendetektor 70 an den TPF 206A angelegt, und die PLL arbeitet normal. In diesem Fall wird die Oszillation des VCO 208 entsprechend dem Video-ZF-Signal gesteuert. Während anderer Zeiträume wird der Steuerschalter 74 durch das Impulssignal S1 geöffnet, so daß der Phasendetektor 70 von dem TPF 206A abgekoppelt ist und das Ausgangssignal des Phasendetektor 70 nicht an den TPF 206A angelegt wird. In diesem Fall läuft die PLL aus dem Normalbetriebmodus heraus, jedoch oszilliert der VCO 208 weiter in Abhängigkeit vom Ausgangssignal des TPF 206A.

Wenn die PLL nicht gerastet ist, d.h., wenn das Steuersignal vom Sync/Async-Detektor 80 den Pegel L annimmt, wählt der Schalter 90 das kontinuierliche H-Pegelsignal und überträgt es zum Schalter 74, so daß dieser durch das anliegende konti­ nuierliche H-Pegelsignal dauernd geschlossen ist. In diesem Fall bleibt der Phasendetektor 70 mit dem TPF 206A auch außerhalb der Rücklaufzeiträume gekoppelt. Zusätzlich wird, wenn die PLL nicht verrastet ist, die Zeitkonstante des TPF 206A zu dem kleinen Wert hin geändert. Die kleine Zeitkon­ stante des TPF 206A und die kontinuierliche Kopplung des Pha­ sendetektors 70 mit dem TPF 206A ermöglichen es, die Oszilla­ tion des VCO 208 schnell in bezug auf das anliegende Video- ZF-Signal zu verrasten.

Claims (5)

1. Video-ZF-Detektor

• - mit einem ersten Phasendetektor, der eine Phasendifferenz zwischen einem anliegenden Video-ZF-Signal und einem ersten Referenzsignal erfaßt;
• - mit einem Tiefpaßfilter, das auf ein Ausgangssignal des ersten Phasendetektors einwirkt;
• - mit einem spannungsabhängigen Oszillator VCO, der das erste Referenzsignal und ein zweites Referenzsignal in Abhängigkeit von einem Ausgangssignal des Tiefpaßfilters erzeugt, wobei die beiden Referenzsignale eine feste Phasenbeziehung zueinander haben;
• - wobei der erste Phasendetektor, das Tiefpaßfilter und der VCO einen phasenstarren Regelkreis PLL bilden, und
• - mit einem zweiten Phasendetektor, der eine Phasendifferenz zwischen dem anliegenden Video-ZF-Signal und dem zweiten Referenzsignal erfaßt und ein Grundband-Videosignal aus dem anliegenden Video-ZF-Signal erzeugt, wobei das Grundband-Videosignal während einer 1H-Periode eine Leerperiode und eine Anzeigeinformations-Periode aufweist,

dadurch gekennzeichnet,

• - daß PLL-Steuermittel (S1, 68; 74; 80, 90, 92; 74, 90, 92) vorgesehen sind, um die PLL (10, 206, 208; 70, 206, 208; 10, 206A, 208; 70, 206A, 208) während eines ersten Zeitraumes freizugeben, der der Leerperiode entspricht, und die PLL (10, 206, 208; 70, 206, 208; 10, 206A, 208; 70, 206A, 208) während eines zweiten Zeitraumes zu sperren, der der Anzeigeinformationsperiode entspricht.

2. Video-ZF-Detektor nach Anspruch 1, dadurch gekennzeichnet, daß das PLL-Steuermittel Mittel (90, 92) zum Freigeben des ersten Phasendetektors (10) während des ersten Zeitraumes und zum Sperren des ersten Phasendetektors (10) während des zweiten Zeitraumes umfaßt.

3. Video-ZF-Detektor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das PLL-Steuermittel Mittel (74) zum Koppeln des ersten Phasendetektors (70) mit dem Tiefpaßfilter (206A) während des ersten Zeitraumes und zum Entkoppeln des ersten Phasendetektors (70) von dem Tiefpaßfilter (206A) während des zweiten Zeitraumes umfaßt.

4. Video-ZF-Detektor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das PLL-Steuermittel Mittel (215) zum Abtrennen eines Sync-Signals vom anliegenden Video-ZF-Signal und Mittel (70; 90) zum Freigeben bzw. Sperren der PLL in Abhängigkeit vom abgetrennten Sync-Signal umfaßt.