DE60112528T2 - PLL Schaltkreis und optischer Empfänger in einem optischen Kommunikationssystem - Google Patents

PLL Schaltkreis und optischer Empfänger in einem optischen Kommunikationssystem Download PDF

Info

Publication number
DE60112528T2
DE60112528T2 DE60112528T DE60112528T DE60112528T2 DE 60112528 T2 DE60112528 T2 DE 60112528T2 DE 60112528 T DE60112528 T DE 60112528T DE 60112528 T DE60112528 T DE 60112528T DE 60112528 T2 DE60112528 T2 DE 60112528T2
Authority
DE
Germany
Prior art keywords
signal
circuit
level
flip
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60112528T
Other languages
English (en)
Other versions
DE60112528D1 (de
Inventor
Toru Shinagawa-ku Takeshita
Takashi Shinagawa-ku Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of DE60112528D1 publication Critical patent/DE60112528D1/de
Publication of DE60112528T2 publication Critical patent/DE60112528T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

  • Hintergrund der Erfindung
  • Die Erfindung bezieht sich auf eine PLL-(phasenverriegelte Schleifen-)-Schaltung und auf eine optische Kommunikationsempfangsvorrichtung und insbesondere auf eine PLL-Schaltung, die eine Phasendetektierschaltung und eine Frequenzdetektierschaltung enthält, sowie auf eine optische Kommunikationsempfangsvorrichtung, die eine PLL-Schaltung als Erzeugungsschaltung für ein Taktsignal verwendet, welches für eine Neusynchronisierverarbeitung von Empfangsdaten zu verwenden ist.
  • 11 zeigt eine Konfiguration einer PLL-Schaltung, die üblicherweise verwendet wird. Eine derartige PLL-Schaltung ist bekannt aus WANG H und anderen "Eine 1 GB/s-CMOS-Takt- und Daten-Wiedergewinnungsschaltung" – A 1 GB/S CMOS Clock and Data Recovery Circuit", IEEE International Solid State Circuits Conference, IEEE Inc. New York, US, Vol. 42, Februar 1999, Seiten 354–355. Gemäß 11 enthält die dargestellte PLL-Schaltung eine Phasendetektier-(PD)-Schaltung 101 und eine Frequenzdetektier-(FD)-Schaltung 102, und sie arbeitet in folgender Weise.
  • Zunächst führt die Frequenzdetektierschaltung 102 einen Vergleich zwischen einem Eingangssignal DATEN und Taktsignalen (ICLK, QCLK) durch. Sodann wird die Frequenz eines Frequenztaktes VCOCLK eines spannungsgesteuerten Oszillators (VCO) 106 durch eine Ladungspumpen-(CP)-Schaltung 104 und ein Schleifenfilter 105 auf der Grundlage eines Ergebnisses des Vergleichs gesteuert, um die Schwingungsfrequenz des VCO-Oszillators 106 auf eine Ziel-Schwingungsfrequenz zu ziehen. Die Taktsignale (ICLK, QCLK) werden auf der Grundlage des Schwingungsfrequenztaktes VCOCLK des VCO-Oszillators 106 durch einen Taktgenerator 107 erzeugt.
  • Sodann führt die Phasendetektierschaltung 101 einen Phasenvergleich zwischen dem Eingangssignal DATEN und dem Schwingungsfrequenztakt VCOCLK des VCO-Oszillators 106 durch. Die Phasendetektierschaltung 101 steuert dann die Phase des Schwingungsfrequenztaktes VCOCLK des VCO-Oszillators 106 durch eine weitere Ladungspumpenschaltung 103 und das Schleifenfilter 105 auf der Grundlage eines Ergebnisses des Vergleichs, um die Phase des Frequenztaktes VCOCLK des VCO-Oszillators 106 zur Phase des Eingangssignals DATEN zu bringen.
  • In einer PLL-Schaltung des beschriebenen Typs wird in konventioneller Weise eine Frequenzvergleichsschaltung einer solchen Konfiguration, wie sie in 12 veranschaulicht ist, als Frequenzdetektierschaltung 102 verwendet. Im folgenden werden ein detaillierter Schaltungsaufbau und Betrieb der Frequenzdetektierschaltung 102 beschrieben.
  • Es wird hier angenommen, dass das digitale Signal DATEN, welches der Frequenzdetektierschaltung 102 eingangsseitig zugeführt wird, einen NRZ-Signalverlauf (Non-Return-to-Zero) aufweist. Es wird außerdem angenommen, dass der Taktgenerator 107 den Schwingungsfrequenztakt VCOCLK des VCO-Oszillators 106 durch ein bestimmtes Teilungsverhältnis 1/n (bei dem beschriebenen Beispiel ist n = 1) teilt, um das Taktsignal ICLK zu erzeugen und um die Phase des Taktsignals ICLK um 90° zu verschieben, damit das Taktsignal QCLK erzeugt wird. Die Taktsignale ICLK und QCLK werden der Frequenzdetektierschaltung 102 eingangsseitig zugeführt.
  • Zunächst ist ein Dateneingangsanschluss 111, dem das Eingangssignal DATEN mit einem NRZ-Signalverlauf zugeführt wird, mit dem D-Daten-Eingangsanschluss eines Flipflops bzw. einer bistabilen Kippschaltung vom D-Typ (D-FF) 112 und außerdem mit einem Eingangsanschluss A eines Exklusiv-ODER-(EX-ODER)-Gliedes 113 verbunden. Unterdessen ist ein ICLK-Eingangsanschluss 114, dem das Taktsignal ICLK eingangsseitig zugeführt wird, mit einem Eingangsanschluss A eines Paares von UND-Gliedern 116 und 117 verbunden, während ein QCLK-Eingangsanschluss 115, dem das Taktsignal QCLK eingangsseitig zugeführt wird, mit den anderen Eingangsanschlüssen B der UND-Glieder 116 und 117 verbunden ist. Der Eingangsanschluss A des UND-Gliedes 117 ist ein negierter Eingangsanschluss, durch den das Taktsignal ICLK mit umgekehrter Polarität eingegeben wird.
  • Die Ausgangsanschlüsse der UND-Glieder 116 und 117 sind mit den D-Eingangsanschlüssen von D-Kippschaltungen bzw. -Flipflops 118 bzw. 119 verbunden. Der Ausgangsanschluss des Exklusiv-ODER-Gliedes 113 ist mit den CLK-Eingangsanschlüssen der D-Kippschaltungen 118 und 119 verbunden. Die Q-Ausgangsanschlüsse der D-Flipflops und 118 und 119 sind mit den D-Eingangsanschlüssen von D-Kippschaltungen bzw. -Flipflops 120 bzw. 121 verbunden, und die Q-Ausgangsanschlüsse der D-Flipflops bzw. -Kippschaltungen 120 und 121 sind mit den D-Eingangsanschlüssen von D-Kippschaltungen bzw. -Flipflops 122 bzw. 123 verbunden. Die CLK-Anschlüsse der D-Kippschaltung 112 und der D-Kippschaltungen 120 bis 123 sind mit dem ICLK-Eingangsanschluss 114 verbunden.
  • Der Q-Ausgangsanschluss des D-Flipflops bzw. der D-Kippschaltung 122 ist mit einem Eingangsanschluss A eines UND-Gliedes 124 verbunden. Der Q-Ausgangsanschluss des D-Flipflops bzw. der D-Kippschaltung 123 ist mit einem Eingangsanschluss B eines weiteren UND-Gliedes 125 verbunden. Der Q-Ausgangsanschluss der D-Kippschaltung 120 ist ferner mit einem Eingangsanschluss A des UND-Gliedes 125 verbunden, und der Q-Ausgangsanschluss der D-Kippschaltung 121 ist mit einem Eingangsanschluss B des UND-Gliedes 124 verbunden. Die Ausgangsanschlüsse UND-Glieder 124 und 125 sind mit Schaltungsausgangsanschlüssen 126 bzw. 127 verbunden.
  • Ein Abwärts-Impulssignal zur Steuerung des VCO-Oszillators 106 gemäß 11 für eine Absenkung einer Schwingungsfrequenz wird als Ausgangssignal von dem UND-Glied 124 extrahiert, während ein Aufwärts-Impulssignal zur Steuerung des VCO-Oszillators 106 für eine Anhebung der Schwingungsfrequenz als Ausgangssignal von dem UND-Glied 125 extrahiert wird. Das Abwärts-Impulssignal und das Aufwärts-Impulssignal werden der Ladungspumpenschaltung 104 gemäß 11 über die Schaltungsausgangsanschlüsse 126 bzw. 127 zugeführt.
  • Nunmehr wird der Schaltungsbetrieb der Frequenzdetektierschaltung mit dem oben beschriebenen Aufbau unter Bezugnahme auf ein Zeitdiagramm gemäß 13 beschrieben. In 13 zeigen die Signalverläufe (a) bis (o) Signalverläufe an den Knoten (a) bis (o) von 12.
  • Zunächst weist das Taktsignal ICLK (a) einen Impulsverlauf auf, bei dem es zum Zeitpunkt t0 auf den "H"-Pegel (hohen Pegel) ansteigt und zum Zeitpunkt t2 auf den "L"-Pegel (niedrigen Pegel) fällt. In entsprechender Weise steigt das Taktsignal ICLK (a) zu den Zeitpunkten t4, t8, t12, ... an und fällt zu den Zeitpunkten t6, t10, ... ab. Das Taktsignal ICLK (a) wird den Eingangsanschlüssen A der UND-Glieder 116 und 117 über den ICLK-Eingangsanschluss 114 und außerdem den CLK-Anschlüssen der D-Kippschaltung 112 und der D-Kippschaltungen 120 bis 123 zugeführt.
  • Das Taktsignal QCLK (b) weist einen Impulsverlauf mit einer um 90° verschobenen Phase und insbesondere um 90° verzögerten Phase in Bezug auf das Taktsignal ICLK (a) auf. Das Taktsignal QCLK (b) steigt insbesondere zu den Zeitpunkten t1, t5, t9 auf den "H"-Pegel und fällt zu den Zeitpunkten t3, t7, t11, ... auf den "L"-Pegel. Das Taktsignal QCLK (b) wird den Eingangsanschlüssen B der UND-Glieder 116 und 117 zugeführt.
  • Das UND-Glied 116 nimmt eine UND-Verknüpfung des Taktsignals ICLK (a) und des Taktsignal QCLK (b) vor. Daher zeigt das Aus gangssignal (c) des UND-Gliedes 116 den "H"-Pegel innerhalb jener Zeitspannen, in denen die beiden Taktsignale ICLK und QCLK den "H"-Pegel führen, das heißt innerhalb der Zeitspanne vom Zeitpunkt t1 bis zum Zeitpunkt t2, innerhalb der Zeitspanne vom Zeitpunkt t5 bis zum Zeitpunkt t6 und innerhalb der Zeitspanne vom Zeitpunkt t9 bis zum Zeitpunkt t10. Innerhalb der anderen bzw. übrigen Zeitspannen, das heißt innerhalb der Zeitspanne vom Zeitpunkt t0 bis zum Zeitpunkt t1, innerhalb der Zeitspanne vom Zeitpunkt t2 bis zum Zeitpunkt t5, innerhalb der Zeitspanne vom Zeitpunkt t6 bis zum Zeitpunkt t9 und innerhalb der Zeitspanne vom Zeitpunkt t10 bis zum Zeitpunkt t12 zeigt das Ausgangssignal (c) des UND-Gliedes 116 den "L"-Pegel.
  • Unterdessen verknüpft und UND-Glied 117 das invertierte Taktsignal ICLKX des Taktsignals ICLK (a) und das Taktsignal QCLK (b) unmäßig. Daher zeigt das Ausgangssignal (d) des UND-Gliedes 117 den "H"-Pegel innerhalb jener Zeitspannen, innerhalb derer die beiden Taktsignale ICLKX und QCLK den "H"-Pegel führen, das ist innerhalb der Zeitspanne vom Zeitpunkt t2 bis zum Zeitpunkt t3, innerhalb der Zeitspanne vom Zeitpunkt t6 bis zum Zeitpunkt t7 und innerhalb der Zeitspanne vom Zeitpunkt t10 bis zum Zeitpunkt t11. Innerhalb der anderen Zeitspannen, das heißt innerhalb der Zeitspanne vom Zeitpunkt t0 bis zum Zeitpunkt t2, innerhalb der Zeitspanne vom Zeitpunkt t3 bis zum Zeitpunkt t6, innerhalb der Zeitspanne vom Zeitpunkt t7 bis zum Zeitpunkt t10 und innerhalb der Zeitspanne nach dem Zeitpunkt t11 zeigt das Ausgangssignal (d) des UND-Gliedes 117 den "L"-Pegel.
  • In dem Zeitdiagramm gemäß 13 ist die Zeitspanne, innerhalb der das Ausgangssignal (c) den "H"-Pegel zeigt, als Zeitspanne A dargestellt, während die Zeitspanne, innerhalb der das Ausgangssignal (d) den "H"-Pegel zeigt, als Zeitspanne B dargestellt ist.
  • Unterdessen wird das NRZ-Eingangssignal DATEN (f) unmittelbar dem Eingangsanschluss A des Exkusiv-ODER-Gliedes 113 über den Dateneingangsanschluss 111 und außerdem dem D-Eingangsanschluss der D-Kippschaltung 112 zugeführt. Die D-Kippschaltung 112 holt den "H"-Pegel/"L"-Pegel des eingangsseitigen Signal- bzw. Impulsverlaufs am D-Eingangsanschluss zum Zeitpunkt einer Anstiegsflanke des Taktsignals ICLK (a) ab. Wenn in diesem Fall das Eingangssignal DATEN (f) zum Zeitpunkt t0 den "H"-Pegel führt, dann ändert sich mit Rücksicht darauf, dass die D-Kippschaltung 112 diesen Pegel abholt, der Pegel des Q-Ausgangssignals (e) der betreffenden Kippschaltung zum "H"-Pegel.
  • Da sich das Eingangssignal DATEN (f) zwischen den Zeitpunkten t1 und t2 ändert und seine Polarität umkehrt, holt die D-Kippschaltung 112 sodann das Eingangssignal DATEN (f) des "L"-Pegels ab und ändert sein Q-Ausgangssignal (e) zum Zeitpunkt einer nächsten Anstiegsflanke des Taktsignals ICLK (a) in den "L"-Pegel. Da die Polarität des Eingangssignals DATEN (f) sich zwischen den Zeitpunkten t6 und t7 wieder umkehrt, holt die D-Kippschaltung 112 zum nächsten Anstiegszeitpunkt t8 des Taktsignals ICLK (a) das Eingangssignal DATEN (f) des "H"-Pegels ab und ändert sein Q-Ausgangssignal (e) in den "H"-Pegel. Danach behält die D-Kippschaltung 112 den "H"-Pegel bis zum Zeitpunkt t12 bei.
  • Das Q-Ausgangssignal (e) der D-Kippschaltung 112 wird dem Eingangsanschluss B des Exklusiv-ODER-Gliedes 113 zugeführt. Das Exklusiv-ODER-Glied 113 nimmt eine Exklusiv-ODER-Verknüpfung des dem Eingangsanschluss B zugeführten Q-Ausgangssignals (e) und des dem Eingangsanschluss A zugeführten Eingangssignals DATEN (f) vor. Als Ergebnis ändert sich, wie aus dem Zeitdiagramm gemäß 13 ersehen werden kann, der Pegel des Ausgangssignals (g) des Exklusiv-ODER-Gliedes 113 vom "L"-Pegel zum "H"-Pegel, wenn sich das Eingangssignal DATEN (f) während der Zeitspanne vom Zeitpunkt t1 bis zum Zeitpunkt t2 umkehrt, und wieder zurück zum "L"-Pegel zum Zeitpunkt t4, zu dem das Q-Ausgangssignal (e) der D-Kippschaltung 112 eine Pegeländerung zum "L"-Pegel zeigt.
  • Während der Zeitspanne nach dem Zeitpunkt t4 bis zum Auftreten einer nächsten Datenumkehr des Eingangssignals DATEN (f) verbleibt das Ausgangssignal (g) des Exklusiv-ODER-Gliedes 113 beim "L"-Pegel. Wenn das Eingangssignal DATEN (f) sich innerhalb der Zeitspanne vom Zeitpunkt t6 bis zum Zeitpunkt t7 umkehrt, zeigt das Ausgangssignal (g) des Exklusiv-ODER-Gliedes 113 sodann eine Pegeländerung vom "L"-Pegel zum "H"-Pegel zum Zeitpunkt der Umkehr.
  • Danach ändert sich der Pegel des Q-Ausgangssignals (e) der D-Kippschaltung 112 zum Zeitpunkt t8 vom "L"-Pegel in den "H"-Pegel. Infolgedessen nimmt das Exklusiv-ODER-Glied 113 eine Exklusiv-ODER-Verknüpfung des "H"-Pegels des Eingangssignals DATEN (f) und des "H"-Pegels des Q-Ausgangssignals (e) vor, und daher ändert sich der Pegel des Ausgangssignals (g) des Exklusiv-ODER-Gliedes 113 in den "L"-Pegel. Innerhalb der folgenden Zeitspanne vom Zeitpunkt t8 bis zum Zeitpunkt t12 zeigt der Pegel des Ausgangssignals (g) des Exklusiv-ODER-Gliedes 113 dann keine Änderung.
  • Die Ausgangssignale (c) und (d) der UND-Glieder 116 und 117 werden den D-Eingangsanschlüssen der D-Kippschaltungen 118 bzw. 119 in der nächsten Stufe eingangsseitig zugeführt. Die D-Kippschaltungen 118 und 119 erhalten das Ausgangssignal (g) des Exklusiv-ODER-Gliedes 113 als Eingangssignale an ihren CLK-Anschlüssen, und sie holen die D-Eingangssignalverläufe zum Zeitpunkt einer Anstiegsflanke der Taktwellenform ab und geben die abgeholten Pegel als Q-Ausgangssignale (h) bzw. (k) ab.
  • Da das Ausgangssignal (g) des Exklusiv-ODER-Gliedes 113 innerhalb der Zeitspanne vom Zeitpunkt t1 bis zum Zeitpunkt t2 und innerhalb der Zeitspanne, innerhalb der das Ausgangssignal (c) des UND-Gliedes 116 den "H"-Pegel und das Ausgangssignal (d) des UND-Gliedes 117 den "L"-Pegel führen, ansteigt, zeigt das Q-Ausgangssignal (h) der D-Kippschaltung 118 den "H"-Pegel, und das Q-Ausgangssignal (k) der D-Kippschaltung 119 zeigt den "L"-Pegel.
  • Der Zeitpunkt, zu dem der Pegel des Ausgangssignals (g) des Exklusiv-ODER-Gliedes 113 vom "L"-Pegel zum "H"-Pegel wechselt, ist ein Änderungspunkt des Eingangssignals DATEN (f) innerhalb der Zeitspanne vom Zeitpunkt t6 bis zum Zeitpunkt t7. Da das Ausgangssignal (c) des UND-Gliedes 116 den "L"-Pegel und das Ausgangssignal (d) des UND-Gliedes 117 zu dem Zeitpunkt den "H"-Pegel führen, ändert sich der Pegel des Q-Ausgangssignal (h) der D-Kippschaltung 118 vom "H"-Pegel in den "L"-Pegel, und der Pegel des Q-Ausgangssignals (k) der D-Kippschaltung 119 ändert sich vom "L"-Pegel in den "H"-Pegel. Danach werden die Pegel bis zum Zeitpunkt t12 beibehalten.
  • Die Q-Ausgangssignale (h) und (k) der D-Kippschaltungen 118 und 119 werden den D-Eingangsanschlüssen der D-Kippschaltungen 120 bzw. 121 zugeführt. Die D-Kippschaltungen 120 und 121 erhalten das Taktsignal ICLK (a) als ihre CLK-Eingangssignale und holen die D-Eingangswellenform zum Zeitpunkt einer Anstiegsflanke des Signalverlaufs des Taktsignals ICLK (a) ab. Hier ist der Zeitpunkt der Anstiegsflanke des Taktsignals ICLK (a) der Zeitpunkt t4; da das Q-Ausgangssignal (h) der D-Kippschaltung 118 den "H"-Pegel führt und da das Q-Ausgangssignal (k) der D-Kippschaltung 119 den "L"-Pegel zu dem Zeitpunkt führt, wird der Pegel des Q-Ausgangssignals (i) der D-Kippschaltung 120 der "H"-Pegel, und der Pegel des Q-Ausgangssignals (l) der D-Kippschaltung 121 wird der "L"-Pegel.
  • Der nächste Anstiegsflanken-Zeitpunkt des Taktsignals ICLK (a) ist der Zeitpunkt t8, und das Q-Ausgangssignal (h) der D-Kippschaltung 118 führt sodann den "L"-Pegel. Daher ändert sich der Pegel des Q-Ausgangssignals (i) der D-Kippschaltung 120 in den "L"-Pegel. Da der Pegel des Q-Ausgangssignals (k) der D-Kippschaltung 119 der "H"-Pegel ist, ändert sich unterdessen der Pegel des Q-Ausgangssignals (l) der D-Kippschaltung 121 in den "H"-Pegel. Die Pegel der Q-Ausgangssignal (i) und (l) werden bis zum Zeitpunkt t12 aufrechterhalten.
  • Die Q-Ausgangssignale (i) und (l) der D-Kippschaltungen 120 und 121 werden den D-Eingangsanschlüssen der D-Kippschaltungen 122 bzw. 123 in der nächsten Stufe eingangsseitig zugeführt. Außerdem erhalten die D-Kippschaltungen 122 und 123 das Taktsignal ICLK (a) als ihre CLK-Eingangssignale zugeführt, und sie holen die D-Eingangswellenformen bzw. -Eingangssignalverläufe zum Zeitpunkt einer Anstiegsflanke des Signalverlaufes ab. Hier ist der Anstiegsflanken-Zeitpunkt des Taktsignals ICLK (a) der Zeitpunkt t8, und die D-Kippschaltungen 122 und 123 holen die Pegel der Q-Ausgangssignale (i) bzw. (l) der D-Kippschaltungen 120 bzw. 121 ab. Infolgedessen ändert sich der Pegel des Q-Ausgangssignals (j) der D-Kippschaltung 122 in den "H"-Pegel, und der Pegel des Q-Ausgangssignals (m) der D-Kippschaltung 123 ändert sich in den "L"-Pegel.
  • Der Zeitpunkt, zu dem das Taktsignal ICLK (a) anschließend ansteigt, ist der Zeitpunkt t12, und zu dem betreffenden Zeitpunkt weisen das Q-Ausgangssignal (i) der D-Kippschaltung 120 den "L"-Pegel und das Q-Ausgangssignal (l) der D-Kippschaltung 121 den "H"-Pegel auf. Daher ändert sich der Pegel des Q-Ausgangssignals (j) der D-Kippschaltung 122 vom "H"-Pegel in den "L"-Pegel, während sich der Pegel des Q-Ausgangssignals (m) der D-Kippschaltung 123 vom "L"-Pegel in den "H"-Pegel ändert.
  • Das Q-Ausgangssignal (j) der D-Kippschaltung 122 wird dem Eingangsanschluss A des UND-Gliedes 124 zugeführt. Das Q-Augangssignal (l) der D-Kippschaltung 121 wird dem Eingangsanschluss B des UND-Gliedes 124 zugeführt. Infolgedessen ändert sich der Pegel des Abwärts-Impulssignals, bei dem es sich um das Ausgangssignal (n) des UND-Gliedes 124 handelt, in den "L"-Pegel, da sich das Q-Ausgangssignal (l) der D-Kippschaltung 121 zum Zeitpunkt t4 in den "L"-Pegel ändert. Da zum Zeitpunkt t8 die Pegel der Q-Ausgangssignale (l) und (j) der D-Kippschaltungen 121 und 122 sich in den "H"-Pegel ändern, ändert sich sodann der Pegel des Abwärts-Impulssignals in den "H"-Pegel.
  • Da zum Zeitpunkt t12 der Pegel des Q-Ausgangssignals (l) der D-Kippschaltung 121 sich nicht ändert und beim "H"-Pegel verbleibt, ändert sich sodann der Pegel des Q-Ausgangssignals (j) der D-Kippschaltung 122 vom "H"-Pegel in den "L"-Pegel. Infolgedessen ändert sich der Pegel des Ausgangssignals (n) des UND-Gliedes 124, das heißt der Pegel des Abwärts-Impulssignals vom "H"-Pegel in den "L"-Pegel.
  • Unterdessen wird das Q-Ausgangssignal (m) der D-Kippschaltung 123 dem Eingangsanschluss B des UND-Gliedes 125 zugeführt. Das Q-Augsangssignal (i) der D-Kippschaltung 120 wird dem Eingangsanschluss A des UND-Gliedes 125 zugeführt. Infolgedessen zeigt das Aufwärts-Impulssignal, bei dem es sich um das Ausgangssignal (o) des UND-Gliedes 125 handelt, den "L"-Pegel, da sich die Pegel der Q-Ausgangssignale (i) und (m) der D-Kippschaltungen 120 und 123 zum Zeitpunkt t8 in den "L"-Pegel ändern. Sodann ändert sich zum Zeitpunkt t12 der Pegel des Q-Ausgangssignals (m) der D-Kippschaltung 123 in den "H"-Pegel. Da der Pegel des Q-Ausgangssignals (i) der D-Kippschaltung 120 beim "L"-Pegel verbleibt, verbleibt jedoch das Ausgangssignal (o) des UND-Gliedes 125 beim "L"-Pegel.
  • Aus Vorstehendem ergibt sich, dass die Frequenzdetektierschaltung gemäß 12 generell in folgender Weise arbeitet. Falls (ICLK, QCLK) = (0, 1) an einem bestimmten DATEN-Änderungszeitpunkt abgetastet werden und wenn sodann (ICLK, QCLK) = (1, 1) am nächsten DATEN-Änderungszeitpunkt abgetastet werden, dann wird ein Aufwärts-Impulssignal von einer Dauer, die gleich einer Periode des Taktsignals ICLK ist, abgegeben. Insbesondere dann, wenn DATEN von m Bits (m ist eine beliebige ganze Zahl) zwischen zwei DATEN-Änderungszeitpunkten vorhanden sind, wird bzw. werden mit Rücksicht darauf, dass dies bedeutet, dass weniger als m Perioden des Taktsignals ICLK innerhalb der Zeitspanne vorhanden sind, zur Erhöhung der Frequenz des Taktsig nals ICLK ein Impuls oder Impulse des Aufwärts-Impulssignals erzeugt.
  • Wenn andererseits (ICLK, QCLK) = (0, 1) zu einem bestimmten DATEN-Änderungszeitpunkt abgetastet werden und wenn sodann beim nächsten DATEN-Änderungszeitpunkt (ICLK, QCLK) = (0, 0) abgetastet werden, dann wird ein Abwärts-Impulssignal von einer Dauer erzeugt, die gleich einer Periode des Taktsignals ICLK ist. Falls DATEN von m' Bits (m' ist eine beliebige ganze Zahl) zwischen den beiden DATEN-Änderungszeitpunkten vorhanden sind, dann wird bzw. werden mit Rücksicht darauf, dass dies bedeutet, dass mehr als m' Perioden des Taktsignals ICLK innerhalb der Zeitspanne vorhanden sind, zur Absenkung der Frequenz des Taktsignals ICLK somit ein Impuls oder Impulse des Abwärts-Impulssignals erzeugt.
  • Wenn die Frequenzen des Taktsignals ICLK und des Eingangssignals DATEN vollständig miteinander koinzidieren, wird eine der Bitkombinationen (0, 0), (0, 1), (1, 0) und (1, 1) aufeinanderfolgend am jeweiligen DATEN-Änderungszeitpunkt abgetastet, und es wird kein Impuls des Aufwärts-Impulssignals oder des Abwärts-Impulssignals erzeugt.
  • Auf diese Weise werden das Ausgangssignal (n) des UND-Gliedes 124 als Abwärts-Impulssignal und das Ausgangssignal (o) des UND-Gliedes 125 als Aufwärts-Impulssignal an die in 11 dargestellte Ladungspumpenschaltung 104 abgegeben. Sodann wird das Aufwärts-/Abwärts-Impulssignal zur Steuerung der Ladungspumpenschaltung 104 herangezogen, um den Ausgangsstrom der Ladungspumpenschaltung 104 zu glätten (gleichzurichten), damit für den VCO-Oszillator 106 über das Schleifenfilter 105 eine Steuerspannung erzeugt wird.
  • Die Arbeitsweise der Frequenzdetektierschaltung 102 in der vorstehenden Beschreibung bezieht sich auf den Betrieb, bei dem die Tastverhältnisse des Eingangssignals DATEN und der Taktsignale (ICLK und QCLK) 100% bzw. 50% sind. Insbesondere in der optischen Kommunikation oder dergleichen erleidet das Übertragungssignal DATEN jedoch eine gewisse Tastverhältnisverzerrung, wie dies aus den Signal- bzw. Impulsverläufen (b) oder (c) in 14 zu ersehen ist, und dies kann möglicherweise Anlass zur Fehlfunktion der PLL-Schaltung geben. 15 veranschaulicht Signal- bzw. Impulsverläufe der Taktsignale ICLK und QCLK und des Übertragungssignals DATEN, wenn diese Signale an einer gewissen Tastverhältnisverzerrung leiden.
  • Wie oben beschrieben, werden in der konventionellen Frequenzdetektierschaltung die Werte des Taktsignals ICLK und des Taktsignals QCLK zu einem Änderungszeitpunkt des Eingangssignals DATEN abgetastet. Wenn die Frequenzen der Signale vollständig miteinander koinzidieren, dann ist der Abtastwert innerhalb der Zeitspanne vom Zeitpunkt t2 bis zum Zeitpunkt t3 in 13 daher gegeben mit "0" für das Taktsignal ICLK, und er ist für das Taktsignal QCLK gegeben mit "1"; der Abtastwert innerhalb der Zeitspanne vom nächsten DATEN-Änderungszeitpunkt bis zum Zeitpunkt t7 beträgt "0" für das Taktsignal ICLK, und er beträgt "0" für das Taktsignal QCLK; falls ein DATEN-Änderungszeitpunkt bzw. -Änderungspunkt innerhalb der Zeitspanne vom Zeitpunkt t10 bis zum Zeitpunkt t11 vorhanden ist, dann beträgt der Abtastwert zu dem Zeitpunkt "0" für das Taktsignal ICLK, und er beträgt "1" für das Taktsignal QCLK. Somit kann ersehen werden, dass die Abtastwerte an den drei Änderungspunkten einander gleich sind.
  • Wie aus dem Zeitdiagramm gemäß 15 ersehen werden kann, welches eine zeitliche Beziehung für den Fall veranschaulicht, dass das Eingangssignal DATEN verzerrt ist und ein unterschiedliches Tastverhältnis aufweist, während das Taktsignal QCLK durch Verzögern der Phase des Taktsignals ICLK um 90° erhalten wird, ist in dem Fall, dass das Tastverhältnis des Eingangssignals DATEN ansteigt und die Breite für ein Bit des "H"-Pegels des betreffenden Signals größer wird als eine Periode des Taktsignals ICLK, sodann in dem Fall, dass das Eingangssignal DATEN innerhalb der Zeitspanne vom Zeitpunkt t1 bis zum Zeitpunkt t2 ansteigt, der Pegel des Taktsignals ICLK gegeben mit "1", und der Pegel des Taktsignals QCLK ist gegeben mit "1" bei der Anstiegsflanke des Einangssignals DATEN.
  • Wenn das Eingangssignal DATEN eine Abfallflanke innerhalb der Zeitspanne vom Zeitpunkt t7 bis zum Zeitpunkt t8 aufweist, zeigen beide Pegel des Taktsignals ICLK und des Taktsignals QCLK eine "0", und die Abtastwerte der Taktsignale ICLK und QCLK bei der Anstiegsflanke und der Abfallflanke des Eingangssignals DATEN zeigen einen Wechsel von (1, 1) zu (0, 0). Infolgedessen arbeitet die Frequenzdetektierschaltung offensichtlich fehlerhaft.
  • Wenn andererseits das Tastverhältnis des Eingangssignals DATEN abnimmt und die Breite eines Bits seines "H"-Pegels kleiner wird als die Periode des Taktsignals ICLK, dann weisen beide Pegel der Taktsignale ICLK und QCLK an einer Anstiegsflanke des Eingangssignals DATEN innerhalb der Zeitspanne vom Zeitpunkt t3 bis zum Zeitpunkt t4 eine "0" auf. Die beiden Pegel der Taktsignale ICLK und QCLK weisen bei einer Abfallflanke des Eingangssignals DATEN innerhalb der Zeitspanne vom Zeitpunkt t5 bis zum Zeitpunkt t6 indessen eine "1" auf. Infolgedessen zeigen die Abtastwerte der Taktsignale ICLK und QCLK einen Wechsel von (0, 0) zu (1, 1).
  • Als Ergebnis arbeitet die Frequenzdetektierschaltung offensichtlich fehlerhaft. Mit anderen Worten ausgedrückt heißt dies, dass mit Rücksicht darauf, dass die konventionelle Frequenzdetektierschaltung einen zu lösenden Anlass gibt, da das Taktsignal ICLK und das Taktsignal QCLK zu beiden Anstiegs- und Abfalländerungspunkten des Eingangssignals DATEN abgetastet werden, das heißt in 1/2 Periode des Eingangssignals DATEN, in dem Fall, dass das Eingangssignal DATEN verzerrt ist und dass das Tastverhältnis variiert, die Schaltung sodann fehlerhaft arbeitet.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, eine PLL-Schaltung und eine optische Kommunikationsempfangsvorrichtung bereitzustellen, bei denen sogar dann, wenn das Tastverhältnis eines Eingangssignals variiert, ein stabilisierter PLL-Betrieb erreicht wird.
  • Um das oben beschriebene Ziel zu erreichen bzw. um die oben angegebene Aufgabe zu lösen, ist gemäß einem Aspekt der vorliegenden Erfindung eine PLL-Schaltung vorgesehen mit einem Oszillator zur Erzeugung eines Schwingungsfrequenzsignals, welches eine veränderbare Schwingungsfrequenz aufweist,
    mit einer Phasendetektierschaltung zum Vergleichen der Phasen des Schwingungsfrequenzsignals des Oszillators und eines Eingangssignals miteinander und zur Abgabe eines ersten Phasensteuersignals zur Vorverschiebung der Phase des Schwingungsfrequenzsignals des Oszillators oder eines zweiten Phasensteuersignals zur Verzögerung der Phase des Schwingungsfrequenzsignals des betreffenden Oszillators auf der Grundlage eines Ergebnisses des Vergleichs,
    mit einer Signalerzeugungsschaltung zur Erzeugung von ersten und zweiten Signalen, die voneinander verschiedene Phasen aufweisen, auf der Grundlage des Schwingungsfrequenzsignals des Oszillators
    und mit einer Frequenzdetektierschaltung zur Abtastung der durch die Signalerzeugungsschaltung erzeugten ersten und zweiten Signale in Synchronismus mit Übergängen im Eingangssignal für die Ausführung einer Verknüpfungsoperation auf die abgetasteten Signale hin und zur Abgabe eines ersten Frequenzsteuersignals zur Erhöhung der Frequenz des Schwingungsfrequenzsignals des Oszillators oder eines zweiten Frequenzsteuersignals zur Absenkung der Frequenz des Schwingungsfrequenzsignals des betreffenden Oszillators auf der Grundlage eines Ergebnisses der Verknüpfungsoperation.
  • Diese PLL-Schaltung ist dadurch gekennzeichnet, dass die Verknüpfungsoperation auf erste und zweite Signalwerte hin aus geführt wird, die in Synchronismus mit Eingangssignalübergängen in lediglich einer Richtung, entweder von einem hohen Pegel zu einem niedrigen Pegel oder von einem niedrigen Pegel zu einem hohen Pegel abgetastet sind, und dass die Verknüpfungsoperation auf aktuell abgetastete Werte und auf Werte hin ausgeführt wird, die in der unmittelbar vorangehenden Periode abgetastet sind.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine optische Kommunikationsempfangsvorrichtung bereitgestellt mit einer Lichtempfangseinrichtung zum Empfangen eines optischen Signals, zum Umsetzen des optischen Signals in ein elektrisches Signal und zur Abgabe des elektrischen Signals, mit einer PLL-Schaltung zur Erzeugung eines mit dem Ausgangssignal der genannten Lichtempfangseinrichtung synchronisierten Taktsignals und mit einer Neu-Synchronisierschaltung zur Neu-Synchronisierung des Ausgangssignals der Lichtempfangseinrichtung auf der Grundlage des durch die PLL-Schaltung erzeugten Taktsignals, die einen Oszillator zur Erzeugung eines Schwingungsfrequenzsignals mit einer veränderbaren Schwingungsfrequenz, eine Phasendetektierschaltung zum Vergleichen der Phasen des Schwingungsfrequenzsignals des Oszillators und eines Eingangssignals miteinander und zur Abgabe eines ersten Phasensteuersignals für eine Vorverschiebung der Phase des Schwingungsfrequenzsignals des Oszillators oder eines zweiten Phasensteuersignals für eine Verzögerung der Phase des Schwingungsfrequenzsignals des Oszillators auf der Grundlage eines Ergebnisses des Vergleichs, eine Signalerzeugungsschaltung zur Erzeugung von ersten und zweiten Signalen mit voneinander verschiedenen Phasen auf der Grundlage des Schwingungsfrequenzsignals des Oszillators und eine Frequenzdetektierschaltung aufweist, die in Synchronismus mit Übergängen in dem Eingangssignal die durch die Signalerzeugungsschaltung erzeugten ersten und zweiten Signale abtastet, eine Verknüpfungsoperation auf die abgetasteten Signale hin vornimmt und auf der Grundlage eines Ergebnisses der Rechen- bzw. Verknüpfungsoperation ein erstes Frequenzsteuer signal zur Anhebung der Frequenz des Schwingungsfrequenzsignals des Oszillators oder ein zweites Frequenzsteuersignal zur Absenkung der Frequenz des Schwingungsfrequenzsignals des betreffenden Oszillators abgibt.
  • Diese optische Kommunikationsempfangsvorrichtung ist dadurch gekennzeichnet, dass die Verknüpfungsoperation auf erste und zweite Signalwerte hin ausgeführt wird, die in Synchronismus mit Eingangssignalübergängen in lediglich einer Richtung, entweder von einem hohen Pegel zu einem niedrigen Pegel oder von einem niedrigen Pegel zu einem hohen Pegel abgetastet sind, und dass die Verknüpfungsoperation auf aktuell abgetastete Werte und auf Werte hin ausgeführt wird, die in der unmittelbar vorangehenden Periode abgetastet sind.
  • In der PLL-Schaltung und der optischen Kommunikationsempfangsvorrichtung tastet die den oben beschriebenen Aufbau aufweisende Frequenzdetektierschaltung die ersten und zweiten Signale, welche voneinander verschiedene Phasen für jede Periode des Eingangssignals aufweisen, das heißt lediglich zum jeweiligen Anstiegszeitpunkt (oder Abfallzeitpunkt) des Eingangssignals ab. Daher sind sogar in dem Fall, dass das Tastverhältnis des Eingangssignals variiert, wenn die Frequenzen des Eingangssignals und der ersten und zweiten Signale miteinander koinzidieren, die abgetasteten Werte stets einander gleich. Folglich wird sogar dann, wenn das Tastverhältnis des Eingangssignals variiert, soweit die Frequenzen des Eingangssignals und der ersten und zweiten Signale miteinander koinzidieren, ein falsches erstes oder zweites Frequenzsteuersignal nicht erzeugt, und ein stabilisierter PLL-Betrieb kann erwartet werden.
  • Die obigen sowie weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung und den beigefügten Patentansprüchen in Verbindung mit den beigefügten Zeichnungen näher ersichtlich werden, in denen entsprechende Einzelteile oder Elemente mit entsprechenden Bezugszeichen bezeichnet sind.
  • Kurze Beschreibung der Zeichnungen
  • 1 veranschaulicht in einem Blockdiagramm ein Beispiel eines Aufbaus einer PLL-Schaltung, bei der die vorliegende Erfindung angewandt ist.
  • 2 veranschaulicht in einem Zeitdiagramm den Schaltungsbetrieb einer in 1 dargestellten Frequenzdetektierschaltung.
  • 3 veranschaulicht in einem Blockdiagramm eine Modifikation der PLL-Schaltung gemäß 1.
  • 4 veranschaulicht in einem Blockdiagramm einen detaillierten Schaltungsaufbau der in 1 und 3 dargestellten Frequenzdetektierschaltung.
  • 5 veranschaulicht in einem Zeitdiagramm den Schaltungsbetrieb der in 4 dargestellten Frequenzdetektierschaltung, wenn diese ein Aufwärts-Impulssignal abgibt.
  • 6 veranschaulicht in einem Zeitdiagramm den Schaltungsbetrieb der in 4 dargestellten Frequenzdetektierschaltung, wenn diese ein Abwärts-Impulssignal abgibt.
  • 7 veranschaulicht in einem Zeitdiagramm den Schaltungsbetrieb der in 1 und 3 dargestellten Frequenzdetektierschaltung, wenn ein Eingangssignal eine Tastverhältnis-Verzerrung aufweist.
  • 8 veranschaulicht in einem Blockdiagramm einen detaillierten Schaltungsaufbau einer in 1 und 3 dargestellten Phasendetektierschaltung.
  • 9 zeigt ein Zeitdiagramm zur Veranschaulichung des Schaltungsbetriebs der in 8 dargestellten Phasendetektierschaltung.
  • 10 zeigt in einem Blockdiagramm einen Teil einer optischen Kommunikationsempfangsvorrichtung, bei der die vorliegende Erfindung angewandt ist.
  • 11 veranschaulicht in einem Blockdiagramm einen Grundaufbau einer PLL-Schaltung.
  • 12 veranschaulicht in einem Blockdiagramm eine konventionelle Frequenzdetektierschaltung.
  • 13 veranschaulicht in einem Zeitdiagramm den Schaltungsbetrieb der Frequenzdetektierschaltung gemäß 12.
  • 14 veranschaulicht in einem Wellenform- bzw. Impulsdiagramm Wellenformen bzw. Impulsverläufe eines Eingangssignals für die Frequenzdetektierschaltung gemäß 12, wenn das Eingangssignal eine gewisse Tastverhältnis-Verzerrung aufweist und wenn das Eingangssignal keine Tastverhältnis-Verzerrung aufweist.
  • 15 veranschaulicht in einem Zeitdiagramm den Schaltungsbetrieb der Frequenzdetektierschaltung gemäß 12, wenn das Eingangssignal eine gewisse Tastverhältnis-Verzerrung aufweist.
  • Detaillierte Beschreibung der bevorzugten Ausführungsform
  • Es wird auf 1 Bezug genommen, in der ein Beispiels eines Aufbaus einer PLL-Schaltung veranschaulicht ist, bei der die vorliegende Erfindung angewandt ist. Die dargestellte PLL-Schaltung wird beispielsweise in einer Empfangsvorrichtung für die optische Kommunikation genutzt, obwohl sie bei bzw. in verschiedenen anderen Vorrichtungen angewandt werden kann.
  • Die dargestellte PLL-Schaltung 10 enthält eine Phasendetektier-(PD)-Schaltung 11, eine Frequenzdetektier-(FD)-Schaltung 12, ein Paar von Ladungspumpen-(CP)-Schaltungen 13 und 14, ein Schleifenfilter 15, einen spannungsgesteuerten Oszillator (VCO) 16 und einen Taktgenerator 17. Die PLL-Schaltung 10 weist einen Schaltungseingangsanschluss 18 auf, dem ein serielles digitales Signal DATEN eingangsseitig zugeführt wird. Das digitale Signal DATEN wird in der optischen Kommunikation genutzt und kann ein NRZ-Signal (Signalverlauf) sein.
  • Der Schaltungseingangsanschluss 18 ist mit einem der Eingangsanschlüsse (das heißt einem Dateneingangsanschluss) der Phasendetektierschaltung 11 und einem Dateneingangsanschluss 121 der Frequenzdetektierschaltung 12 verbunden. Der andere Eingangsanschluss der Phasendetektierschaltung 11 ist mit einem Ausgangsanschluss des VCO-Oszillators 16 verbunden. Ein ICLK-Eingangsanschluss 122 und ein QCLK-Eingangsanschluss 123 der Frequenzdetektierschaltung 12 sind mit einem ICLK-Ausgangsanschluss 171 bzw. mit einem QCLK-Ausgangsanschluss 172 des Taktgenerators 17 verbunden.
  • Der Ausgangsanschluss der Phasendetektierschaltung 11 ist mit einem Eingangsanschluss der Ladungspumpenschaltung 13 verbunden. Der Ausgangsanschluss der Ladungspumpenschaltung 13 ist mit einem Steuereingangsanschluss des VCO-Oszillators 16 über das Schleifenfilter 15 verbunden. Ein Paar von Ausgangsanschlüssen 127 und 128 der Frequenzdetektierschaltung 12 ist individuell mit entsprechenden Eingangsanschlüssen der Ladungspumpenschaltung 14 verbunden. Außerdem ist der Ausgangsanschluss der Ladungspumpenschaltung 14 mit dem Steuereingangsanschluss des VCO-Oszillators 16 über das Schleifenfilter 15 verbunden.
  • Das Schleifenfilter 15 besitzt einen Tiefpassfilteraufbau, und es enthält beispielsweise einen Widerstand R11, der zwischen den Ausgangsanschlüssen der Ladungspumpenschaltung 13 und 14 und einem Kondensator C11 angeschlossen ist, welcher zwischen dem Ausgang der Ladungspumpenschaltung 14 und Erde bzw. Masse angeschlossen ist. Der Ausgangsanschluss des VCO-Oszillators 16 ist mit dem anderen Eingangsanschluss der Phasenvergleichsschaltung 11 verbunden, wie sie oben beschrieben worden ist, und er ist ferner mit einem Schaltungsausgangsanschluss 19 und einem Takteingangsanschluss 173 des Taktgenerators 17 verbunden.
  • Der Taktgenerator 17 enthält einen Frequenzteiler 174 und eine Phasenverschiebungsschaltung 175, und er erzeugt auf der Grundlage eines Schwingungsfrequenzsignals des VCO-Oszillators 16 erste und zweite Signale mit voneinander verschiedenen Phasen, beispielsweise ein Taktsignal ICLK, welches mit derselben Phase (In-Phase) mit dem VCO-Schwingungsfrequenztakt auftritt, und ein weiteres Taktsignal QCLK mit einer Phase, die beispielsweise um 90° (eine Quadratur-Phase) von jener des Taktsignal ICLK verschoben ist.
  • Der Frequenzteiler 174 unterteilt den Schwingungsfrequenztakt des VCO-Oszillators 16 insbesondere entsprechend einem bestimmten Teilungsverhältnis (1/n) und er gibt den resultierenden geteilten Takt an die Phasenverschiebungsschaltung 175 ab. Die Phasenverschiebungsschaltung 175 gibt den unterteilten Takt von dem Frequenzteiler 174 so, wie er ist, als Taktsignal ICLK vom Ausgangsanschluss 171 ab. Ferner verschiebt die Phasenverschiebungsschaltung 175 das Taktsignal ICLK beispielsweise um 90° in der Phase und gibt das Taktsignal ICLK mit der verschobenen Phase als Taktsignal QCLK von dem Ausgangsanschluss 172 ab.
  • In der den oben beschriebenen Aufbau aufweisenden PLL-Schaltung 10 wird ein digitales NRZ-Signal einem der Eingangsanschlüsse der Phasendetektierschaltung 11 und dem Dateneingangsanschluss 121 der Frequenzdetektierschaltung 12 über den Schaltungseingangsanschluss 18 zugeführt. Unterdessen wird der Schwingungsfrequenztakt des VCO-Oszillators 16 dem anderen Eingangsanschluss der Phasendetektierschaltung 11 zugeführt, während die durch den Taktgenerator 17 erzeugten Taktsignale ICLK und QCLK dem ICLK-Eingangsanschluss 122 bzw. dem QCLK-Eingangsanschluss 123 der Frequenzdetektierschaltung 12 zugeführt werden.
  • Die Frequenzdetektierschaltung 12 enthält zwei bistabile Kippstufen bzw. Flipflops vom D-Typ bzw. D-Kippschaltungen 124 und 125 sowie eine Steuerlogik- bzw. Steuerverknüpfungsschaltung 126. Die D-Kippschaltung 124 ist mit ihrem D-Eingangsanschluss mit dem ICLK-Eingangsanschluss 122 und mit ihrem CLK-Anschluss mit dem Dateneingangsanschluss 121 verbunden. Die D-Kippschaltung 125 ist mit ihrem D-Eingangsanschluss mit dem QCLK-Eingangsanschluss 123 und mit ihrem CLK-Anschluss mit dem Dateneingangsanschluss 121 verbunden.
  • Der Schaltungsbetrieb der Frequenzdetektierschaltung 12, welche die beiden D-Kippschaltungen 124 und 125 und die Steuerverknüpfungsschaltung 126 enthält, wird unter Bezugnahme auf ein Zeitdiagramm gemäß 2 beschrieben.
  • Die Taktsignalfolge des Taktsignals ICLK, welches dem ICLK-Eingangsanschluss 122 zugeführt wird, weist innerhalb der Zeitspanne vom Zeitpunkt t0 bis zum Zeitpunkt t2 den "H"-Pegel auf, und sie weist innerhalb der Zeitspanne vom Zeitpunkt t2 bis zum Zeitpunkt t4 den "L"-Pegel, innerhalb der Zeitspanne vom Zeitpunkt t4 bis zum Zeitpunkt t6 den "H"-Pegel, innerhalb der Zeitspanne vom Zeitpunkt t6 bis zum Zeitpunkt t8 den "L"-Pegel, innerhalb der Zeitspanne vom Zeitpunkt t8 bis zum Zeitpunkt t10 den "H"-Pegel, innerhalb der Zeitspanne t10 bis zum Zeitpunkt t12 den "L"-Pegel und innerhalb der Zeitspanne vom Zeitpunkt t12 bis zum Zeitpunkt t14 den "H"-Pegel auf.
  • Das dem QCLK-Eingangsanschluss 123 zugeführte Taktsignal CLK besitzt einen Signal- bzw. Impulsverlauf mit einer Phase, die von jener des Taktsignals ICLK um 90° verzögert ist, und es weist innerhalb der Zeitspanne vom Zeitpunkt t1 bis zum Zeitpunkt t3 den "H"-Pegel, innerhalb der Zeitspanne vom Zeitpunkt t3 bis zum Zeitpunkt t5 den "L"-Pegel, innerhalb der Zeitspanne vom Zeitpunkt t5 bis zum Zeitpunkt t7 den "H"-Pegel, innerhalb der Zeitspanne vom Zeitpunkt t7 bis zum Zeitpunkt t9 den "L"-Pegel, innerhalb der Zeitspanne vom Zeitpunkt t9 bis zum Zeitpunkt t11 den "H"-Pegel, innerhalb der Zeitspanne vom Zeitpunkt t11 bis zum Zeitpunkt t13 den "L"-Pegel und innerhalb der Zeitspanne vom Zeitpunkt t13 bis zum Zeitpunkt t15 den "H"-Pegel auf.
  • Unterdessen weist der Signal- bzw. Impulsverlauf des dem Eingangsanschluss 121 zugeführten Eingangssignals DATEN vom Zeitpunkt t0 bis zum Zeitpunkt t2 den "L"-Pegel, vom Zeitpunkt t2 bis zum Zeitpunkt t6 den "H"-Pegel, vom Zeitpunkt t6 bis zum Zeitpunkt t10 den "L"-Pegel, vom Zeitpunkt t10 bis zum Zeitpunkt t13 den "H"-Pegel und nach dem Zeitpunkt t13 den "L"-Pegel auf.
  • Wenn hier angenommen wird, dass der Abholzeitpunkt der D-Eingangsdaten der D-Kippschaltungen 124 und 125 jeweils eine Anstiegsflanke des Taktes für diese Kippschaltungen ist, dann holen die D-Kippschaltungen 124 und 125 die Verknüpfungspegel (ICLK, QCLK) = (0, 1) des Taktsignal ICLK und des Taktsignals QCLK zum Zeitpunkt t2 ab und liefern die den Daten entsprechenden Werte als Q-Ausgangssignale an die Steuerverknüpfungsschaltung 126 der nächsten Stufe.
  • Die Frequenzdetektierschaltung 12 verfügt über eine Funktion zum Öffnen eines Fensters, wenn bestimmte Werte (0, 1) von den D-Eingangsanschlüssen der D-Kippschaltungen 124 und 125 eingangsseitig zugeführten Daten abgetastet werden, und zur Abgabe eines Vergleichsergebnisses in Abhängigkeit von nächsten Abtastwerten.
  • Falls der Anstiegszeitpunkt des Eingangssignals DATEN nach dem Zeitpunkt t2 der Zeitpunkt 10 ist, sind sodann die abgeholten Datenwerte der D-Eingangsanschlüsse der D-Kippschaltungen 124 und 125 gegeben mit (0, 1). In diesem Falle diskriminiert die Steuerverknüpfungsschaltung 126 der nächsten Stufe, dass die verglichenen Frequenzen miteinander koinzidieren, und sie gibt nichts ab.
  • Wenn der nächste Abholzeitpunkt zwischen die Zeitpunkte t9 und t10 fällt, nachdem die Werte (0, 1) abgeholt worden sind, dann sind die abgeholten Werte (Abtastproben) der Daten nunmehr (1, 1). In diesem Fall diskriminiert die Steuerverknüpfungs schaltung 126 der nächsten Stufe, dass die Frequenz der Takte niedriger ist als die Frequenz des Eingangssignals DATEN, und sie gibt ein Aufwärts-Impulssignal zur Erhöhung der Frequenz ab. Wen andererseits die Werte (0, 0) zu den nächsten Abholzeitpunkten t11 und t12 abgetastet werden, nachdem die Werte (0, 1) abgeholt worden sind, diskriminiert die Steuerverknüpfungsschaltung 126 sodann, dass die Frequenz des Taktes höher ist, und sie gibt ein Abwärts-Impulssignal zur Absenkung der Frequenz ab.
  • Das digitale Signal (Impulssignal) des auf diese Weise durch Frequenzermittelung mittels der Frequenzdetektierschaltung 12 erhaltenen Aufwärts-/Abwärts-Impulssignals wird der Ladungspumpenschaltung 14 der nächsten Stufe zugeführt, um den Transistor der Ladungspumpenschaltung 14 ein-/auszuschalten, damit ein elektrischer Strom aus der/in die Ladungspumpenschaltung 14 fließt. Die Ladungspumpenschaltung 14 ist zur Steuerung des Stroms beispielsweise durch einen MOS-Transistor oder einen Bipolar-Transistor gebildet. Der Ausgangsstrom der Ladungspumpenschaltung 14 wird durch das Schleifenfilter 15 in eine Gleichspannung (DC-Signal) gleichgerichtet.
  • Die Gleichspannung wird als Steuerspannung dem VCO-Oszillator 16 zugeführt. Der VCO-Oszillator 16 ist so aufgebaut, dass er beispielsweise einen veränderbaren Kondensator enthält, und die Steuerspannung wird dem veränderbaren bzw. variablen Kondensator zugeführt. Der veränderbare Kondensator ändert seine Kapazität in Abhängigkeit von der an ihm angelegten Steuerspannung, um die Frequenz des Schwingungsfrequenztaktes des VCO-Oszillators 16 zu steuern. Der Schwingungsfrequenztakt wird der Frequenzdetektierschaltung 12 über den Taktgenerator 17 zurückgekoppelt.
  • Die Frequenzdetektierschaltung 12 vergleicht die Frequenz der so zurückgekoppelten Signale ICLK und QCLK und das digitale NRZ-Signal DATEN miteinander. Die Frequenzsteuerungsoperation mittels des oben beschriebenen Frequenzvergleichs wird wieder holt, um die Frequenz des Schwingungsfrequenztaktes des VCO-Oszillators 16 auf eine Zielfrequenz der Eingangssignaldaten zu verriegeln. In diesem verriegelten Zustand liegt die Ausgangsspannung des Schleifenfilters 15 fest und ändert sich danach nicht, es sei denn, dass sich die Frequenz ändert.
  • Nachdem die Frequenz des Schwingungsfrequenztaktes des VCO-Oszillators 16 auf die Zielfrequenz des Eingangssignals DATEN verriegelt ist, verbleibt der Betrieb der Frequenzdetektierschaltung 12 in einem festliegenden Zustand (insbesondere in einem Zustand, in welchem das Aufwärts-/Abwärts-Signal, dessen Pegel das Ausgangssignal der Frequenzdetektierschaltung 12 ist, auf dem "L"-Pegel festliegt). Wenn in diesem Fall angenommen wird, dass der Strom, mit welchem der Kondensator C11 der Ladungspumpenschaltung 14 geladen/entladen wird, hinreichend hoch ist im Vergleich zu jenem der Ladungspumpenschaltung 13, dann arbeitet die Phasendetektierschaltung 11 im wesentlichen im Anschluss an den Betrieb der Frequenzdetektierschaltung 12.
  • Dabei wird insbesondere die Gleichspannung, die auf dem Detektier-Ausgangssignal der Phasendetektierschaltung 11 basiert, der Gleichspannung überlagert, die auf dem Detektier-Ausgangssignal der Frequenzdetektierschaltung 12 mittels des Schleifenfilters 15 basiert, um die an den VCO-Oszillator 16 abzugebende Steuerspannung weiter zu ändern und um dadurch die Phase des Schwingungsfrequenztaktes des VCO-Oszillators 16 zu steuern.
  • Die Phasendetektierschaltung 11 ermittelt insbesondere eine Verzögerung/Voreilung der Phase des Schwingungsfrequenztaktes des VCO-Oszillators 16 in Bezug auf das Eingangssignal DATEN. Das digitale Ausgangs-(Impuls-)-Signal der Phasendetektierschaltung 11 wird auf die Verzögerung/Voreilung der Phase an die Ladungspumpenschaltung 13 der nächsten Stufe abgegeben, um den Transistor der Ladungspumpenschaltung 13 ein-/auszuschalten, damit beispielsweise der elektrische Strom veranlasst wird, aus dem/in den Transistor zu fließen. Die Ladungspumpenschaltung 13 zur Steuerung des elektrischen Stroms ist beispielsweise durch einen MOS-Transistor oder einen Bipolar-Transistor gebildet, und zwar entsprechend der Ladungspumpenschaltung 14 auf der Seite der Frequenzdetektierschaltung 12.
  • Der Ausgangsstrom der Ladungspumpenschaltung 13 wird durch das Schleifenfilter 15 in eine Gleichspannung gleichgerichtet. Die Gleichspannung wird der Gleichspannung auf der Seite der Frequenzdetektierschaltung 12 durch das Schleifenfilter 15 überlagert und als Steuerspannung an den VCO-Oszillator 16 abgegeben, so dass sie an den hier oben erwähnten veränderbaren Kondensator angelegt bzw. abgegeben wird. Der veränderbare Kondensator ändert seine Kapazität in Abhängigkeit von der ihm zugeführten Steuerspannung, um die Phase des Schwingungsfrequenztaktes des VCO-Oszillators 16 zu steuern.
  • Der Schwingungsfrequenztakt bzw. das Schwingungsfrequenztaktsignal des VCO-Oszillators 16, der bzw. das über die gesteuerte Phase verfügt, wird mittels des Taktgenerators 17 zu der Phasendetektierschaltung 11 zurückgekoppelt. Die Phasendetektierschaltung 11 vergleicht die Phasen des zurückgekoppelten Schwingungsfrequenztaktes des VCO-Oszillators und des digitalen NRZ-Signals DATEN miteinander. Sodann werden die oben beschriebenen Operationen der Phasenermittelung und der Phasensteuerung wiederholt, bis auch die Phase des Schwingungsfrequenztaktes des VCO-Oszillators 16 schließlich mit der Phase des Eingangssignals DATEN koinzidiert.
  • Es sei darauf hingewiesen, dass die oben beschriebene PLL-Schaltung 10 die Ladungspumpenschaltungen 13 und 14 mit einem Einzelausgangs-Aufbau und den VCO-Oszillator 16 mit einem Einzeleingangs-Aufbau und ferner das Schleifenfilter 15 verwendet, welches den zwischen den Ausgangsanschlüssen der Ladungspumpenschaltungen 13 und 14 angeschlossenen Widerstand R11 und den Kondensator C11 aufweist, der zwischen dem Ausgangsanschluss der Ladungspumpenschaltung 14 und Erde bzw. Masse an geschlossen ist, dass jedoch die PLL-Schaltung nicht notwendigerweise auf die spezifische PLL-Schaltung beschränkt ist, die den beschriebenen Aufbau aufweist.
  • Die PLL-Schaltung kann ansonsten insbesondere beispielsweise eine solche PLL-Schaltung 10' sein, wie sie in 3 veranschaulicht ist, welche Ladungspumpenschaltungen 13' und 14' eines Differential- bzw. Differenzausgangs-Aufbaus und einen VCO-Oszillator 16' eines Differential- bzw. Differenzeingangs-Aufbaus und daneben ein Schleifenfilter 20 verwendet, welches einen Widerstand R12, der zwischen den einen Ausgangsanschlüssen der Ladungspumpenschaltungen 13' und 14' angeschlossen ist, einen zwischen den Differential- bzw. Differenzausgangsanschlüssen der Ladungspumpenschaltung 14' angeschlossenen Kondensator C12 und einen weiteren Widerstand R13 aufweist, der zwischen den anderen Ausgangsanschlüssen der Ladungspumpenschaltungen 14' und 13' angeschlossen ist.
  • 4 zeigt ein Beispiel eines detaillierten Schaltungsaufbaus der Frequenzdetektierschaltung 12, die in der PLL-Schaltung 10 (10') verwendet ist, bei der die vorliegende Erfindung angewandt ist, und insbesondere zeigt die betreffende Figur ein Beispiel eines inneren Aufbaus der Steuerverknüpfungsschaltung 126 der oben beschriebenen Frequenzdetektierschaltung 12.
  • Gemäß 4 wird das Taktsignal ICLK einem ICLK-Eingangsanschluss 31 zugeführt, und das Taktsignal QCLK wird einem QCLK-Eingangsanschluss 32 zugeführt. Unterdessen wird ein digitales NRZ-Signal DATEN einem Dateneingangsanschluss 33 zugeführt. Der ICLK-Eingangsanschluss 31, der QCLK-Eingangsanschluss 32 und der Dateneingangsanschluss 33 entsprechen dem ICLK-Eingangsanschluss 122, dem QCLK-Eingangsanschluss 123 bzw. dem Dateneingangsanschluss 121 von 1.
  • Der ICLK-Eingangsanschluss 31 ist mit dem D-Eingangsanschluss einer D-Kippschaltung 34 verbunden, und der QCLK-Eingangsan schluss 32 ist mit dem D-Eingangsanschluss einer weiteren D-Kippschaltung 35 verbunden. Der Dateneingangsanschluss 33 ist mit den CLK-Anschlüssen der D-Kippschaltungen 34 und 35 verbunden. Die D-Kippschaltungen 34 und 35 entsprechen den D-Kippschaltungen 124 bzw. 125 von 1.
  • Jede der D-Kippschaltungen 34 und 35 ist so konfiguriert bzw. aufgebaut, dass sie D-Eingangsdaten mit einer Anstiegsflanke eines ihr zugeführten Taktes CLK abholt. Die D-Kippschaltung 34 weist insbesondere eine Funktion zur Abtastung des Taktsignals ICLK mit einer Anstiegsflanke des Eingangssignals DATEN auf, und die D-Kippschaltung 35 weist eine Funktion zur Abtastung des Taktsignals QCLK mit einer Anstiegsflanke des Eingangssignals DATEN auf.
  • Der Q-Ausgangsanschluss der D-Kippschaltung 34 ist mit einem Eingangsanschluss A eines zwei Eingänge aufweisenden ODER-Gliedes 36 und außerdem mit einem negierten Eingangsanschluss A eines drei Eingänge aufweisenden ODER-Gliedes 38 sowie ferner mit einem Eingangsanschluss B eines drei Eingänge aufweisenden ODER-Gliedes 39 verbunden. Der Q-Ausgangsanschluss der D-Kippschaltung 35 ist mit einem negierten Eingangsanschluss B des ODER-Gliedes 36, mit einem negierten Eingangsanschluss B des ODER-Gliedes 38 und mit einem Eingangsanschluss C des ODER-Gliedes 39 verbunden.
  • Der Ausgangsanschluss des ODER-Gliedes 36 ist mit dem D-Eingangsanschluss einer D-Kippschaltung 37 verbunden. Der CLK-Eingangsanschluss der D-Kippschaltung 37 ist mit dem ICLK-Eingangsanschluss 31 verbunden. Der Q-Ausgangsanschluss der D-Kippschaltung 37 ist mit einem Eingangsanschluss C des ODER-Gliedes 38 und außerdem mit einem Eingangsanschluss A des ODER-Gliedes 39 verbunden.
  • Die Ausgangsanschlüsse der ODER-Glieder 38 und 39 sind mit den D-Eingangsanschlüssen von D-Kippschaltungen 40 bzw. 41 verbunden. Die CLK-Eingangsanschlüsse der D-Kippschaltungen 40 und 41 sind mit dem ICLK-Eingangsanschluss 31 verbunden. Die Q-Ausgangsanschlüsse der D-Kippschaltungen 40 und 41 sind mit Schaltungsausgangsanschlüssen 42 bzw. 43 verbunden. Es sei darauf hingewiesen, dass die Q-Ausgangsanschlüsse der D-Kippschaltungen 40 und 41 als negierte Ausgangsanschlüsse ausgebildet sind.
  • Das ODER-Glied 36, die D-Kippschaltung 37, die ODER-Glieder 38 und 39 sowie die D-Kippschaltungen 40 und 41, das sind die oben beschriebenen Elemente, bilden im Zusammenwirken die Steuerverknüpfungsschaltung 126 von 1. Es sei darauf hingewiesen, dass der Schaltungsaufbau gemäß 4 lediglich ein Beispiel darstellt und dass die Steuerverknüpfungsschaltung 126 irgendeinen anderen Schaltungsaufbau aufweisen kann.
  • Nunmehr wird der Schaltungsbetrieb der den oben beschriebenen Aufbau aufweisenden Frequenzdetektierschaltung unter Bezugnahme auf Zeitdiagramme von 5 und 6 beschrieben. 5 veranschaulicht ein Zeitdiagramm für den Fall, dass das Aufwärts-Impulssignal abgegeben wird, und 6 veranschaulicht ein Zeitdiagramm für den Fall, dass das Abwärts-Impulssignal abgegeben wird. In 5 und 6 geben die Wellenformen bzw. Impulsverläufe (a) bis (k) Wellenformen bzw. Impulsverläufe an Knoten (a) bis (k) von 4 an.
  • Zunächst wird unter Bezugnahme auf das Zeitdiagramm gemäß 5 der Schaltungsbetrieb für den Fall beschrieben, dass das Aufwärts-Impulssignal abgegeben wird. Nunmehr wird angenommen, dass der Impulsverlauf des Eingangssignals DATEN (c) eine Änderung vom "L"-Pegel zum "H"-Pegel innerhalb der Zeitspanne zwischen den Zeitpunkten t2 und t3, eine weitere Änderung vom "H"-Pegel zum "L"-Pegel in der Nähe des Zeitpunkts t6 und eine weitere Änderung vom "L"-Pegel zum "H"-Pegel innerhalb der Zeitspanne zwischen den Zeitpunkten t9 und t10 erfährt und nach dem Zeitpunkt t10 auf dem "H"-Pegel verbleibt.
  • Die D-Kippschaltungen 34 und 35 holen die Taktsignale ICLK (a) und QLCK (b) an bzw. mit einer Anstiegsflanke des Impuls- bzw. Signalverlaufs des Eingangssignals DATEN (c) ab. Innerhalb der Zeitspanne vom Zeitpunkt t2 bis zum Zeitpunkt t3 weist das Taktsignal ICLK (a) den "L"-Pegel auf, und das Taktsignal QCLK (b) weist den "H"-Pegel auf; die D-Kippschaltungen 34 und 35 holen den "L"-Pegel bzw. den "H"-Pegel ab. Folglich ändert sich der Pegel des Q-Ausgangssignals (d) der D-Kippschaltung 34 in den "L"-Pegel, und der Pegel des Q-Ausgangssignals (e) der D-Kippschaltung 35 ändert sich in den "H"-Pegel.
  • Die nächste Anstiegsflanke des Impuls- bzw. Signalverlaufs des Eingangssignals DATEN (c), die den CLK-Anschlüssen der D-Kippschaltungen 34 und 35 zugeführt werden, ist innerhalb der Zeitspanne zwischen den Zeitpunkten t9 und t10 enthalten, und die Pegel des Taktsignals ICLK (a) und des Taktsignals QCLK (b) zu dem Zeitpunkt sind durch den "H"-Pegel gegeben. Demgemäß ändert sich der Pegel des Q-Ausgangssignals (d) der D-Kippschaltung 34 vom "L"-Pegel zum "H"-Pegel innerhalb der Zeitspanne zwischen den Zeitpunkten t9 und t10.
  • In diesem Fall ändert sich mit Rücksicht darauf, dass der Pegel des Taktsignals QCLK (b) der "H"-Pegel ist, das Q-Ausgangssignal (e) der D-Kippschaltung 35 nicht, sondern es verbleibt beim "H"-Pegel. Danach zeigt der Signalverlauf des Eingangssignals DATEN (c) bis zum Zeitpunkt t16 keine Änderung, und der Signalverlauf enthält keine Anstiegsflanke. Daher ändern sich die Q-Ausgangssignale (d) und (e) der D-Kippschaltungen 34 und 35 nicht, sondern deren Pegel bleiben so, wie sie sind.
  • Zu dem Zeitpunkt, zu dem sich das Eingangssignal DATEN (c) innerhalb der Zeitspanne zwischen den Zeitpunkten t2 und t3 ändert, wird der "L"-Pegel des Q-Ausgangssignals (d) der D-Kippschaltung 34 dem Eingangsanschluss A des ODER-Gliedes 36 zugeführt, während der "H"-Pegel des Q-Ausgangssignals (e) der D-Kippschaltung 35 dem negierten Eingangsanschluss B des ODER- Gliedes 36 zugeführt wird; daher ändert sich der Pegel des Ausgangssignals (f) des ODER-Gliedes 36 in den "L"-Pegel. Die nächste Änderung vom "L"-Pegel in den "H"-Pegel des Eingangssignals DATEN (c) tritt im übrigen innerhalb der Zeitspanne zwischen den Zeitpunkten t9 und t10 auf.
  • Zu dem Änderungszeitpunkt vom "L"-Pegel in den "H"-Pegel ändert sich das Ausgangssignal (d) der D-Kippschaltung 34 vom "L"-Pegel in den "H"-Pegel, während der Pegel des Q-Ausgangssignals (e) der D-Kippschaltung 35 auf dem "H"-Pegel verbleibt. Daher ändert sich der Pegel des Ausgangssignals (f) des ODER-Gliedes 36 vom "L"-Pegel in den "H"-Pegel. Da danach der Signalverlauf des Eingangssignals DATEN (c) bis zum Zeitpunkt t16 keine Änderung erfährt, verbleibt das Ausgangssignal (f) des ODER-Gliedes an dem "H"-Pegel.
  • Das Ausgangssignal (f) des ODER-Gliedes 36 wird dem D-Eingangsanschluss der D-Kippschaltung 37 zugeführt. Das Taktsignal ICLK (a), welches von dem Taktsignal verschieden ist, das den D-Kippschaltungen 34 und 35 zugeführt wird, wird als CLK-Eingangssignal der D-Kippschaltung 37 zugeführt. Infolgedessen holt die D-Kippschaltung 37 das Ausgangssignal (f) des ODER-Gliedes 36 ab, welches dessen D-Eingangssignal ist, und zwar bei bzw. mit einer Anstiegsflanke des Taktsignals ICLK (a).
  • Die D-Kippschaltung 37 holt insbesondere das Ausgangssignal (f) des ODER-Gliedes 36 zum Anstiegszeitpunkt t4 des Taktsignals ICLK (a) ab, woraufhin der Pegel des Ausgangssignals (g) dieser Kippschaltung sich zum "L"-Pegel ändert. Sodann wird sich beim nächsten Anstiegszeitpunkt t8 des Taktsignals ICLK (a) mit Rücksicht darauf, dass das Ausgangssignal (f) des ODER-Gliedes 36 den "L"-Pegel führt, das Ausgangssignal (g) der D-Kippschaltung 37 nicht ändern, sondern beim "L"-Pegel verbleiben.
  • Ferner wird bei der Anstiegsflanke des Taktsignals ICLK (a) zum Zeitpunkt t12 mit Rücksicht darauf, dass das Ausgangssig nal (f) des ODER-Gliedes 36 den "H"-Pegel führt, der Pegel des Q-Ausgangssignals (g) der D-Kippschaltung 37 sich vom "L"-Pegel zum "H"-Pegel ändern. Außerdem wird zum Zeitpunkt t16 mit Rücksicht darauf, dass das Ausgangssignal (f) des ODER-Gliedes 36 in entsprechender Weise den "H"-Pegel führt, das Q-Ausgangssignal (g) der D-Kippschaltung 37 den "H"-Pegel aufweisen, und infolgedessen wird auch nach dem Zeitpunkt t16 das Q-Ausgangssignal (g) den Zustand des "H"-Pegels beibehalten.
  • Das drei Eingänge aufweisende ODER-Glied 38 erhält an seinem negierten Eingangsanschluss A das Q-Ausgangssignal (d) der D-Kippschaltung 34; an seinem negierten Eingangsanschluss B erhält das betreffende ODER-Glied das Q-Ausgangssignal (e) der D-Kippschaltung 35, und an seinem Eingangsanschluss C erhält das betreffende ODER-Glied das Q-Ausgangssignal (g) der D-Kippschaltung 37.
  • Das invertierte Signal des Q-Ausgangssignals (d) der D-Kippschaltung 34 weist den "H"-Pegel nach einer DATEN-Anstiegsflanke zwischen den Zeitpunkten t2 und t3 bis zu einer weiteren DATEN-Anstiegsflanke zwischen den Zeitpunkten t9 und t10 auf und es weist den "L"-Pegel nach der Zeitspanne der DATEN-Anstiegsflanke auf; das invertierte Signal des Q-Ausgangssignals (e) der D-Kippschaltung 35 weist den "L"-Pegel nach dem Zeitpunkt t4 bis zum Zeitpunkt t12 auf, und es weist den "H"-Pegel nach dem Zeitpunkt t12 auf. Demgemäß weist das Ausgangssignal (h) des ODER-Gliedes 38 den "H"-Pegel nach dem Zeitpunkt t4 bis zur DATEN-Anstiegsflanke zwischen den Zeitpunkten t9 und t10 auf, und es weist den "L"-Pegel nach dem Zeitpunkt der DATEN-Anstiegsflanke bis zum Zeitpunkt t12 auf und es weist sodann nach dem Zeitpunkt t12 den "H"-Pegel auf.
  • Andererseits erhält das drei Eingänge aufweisende ODER-Glied 39 an seinem Eingangsanschluss A das Q-Ausgangssignal (g) der D-Kippschaltung 37; an seinem Eingangsanschluss B erhält das betreffende ODER-Glied das Q-Ausgangssignal (d) der D-Kippschaltung 34, und an seinem Eingangsanschluss C erhält das betreffende ODER-Glied das Q-Ausgangssignal (e) der D-Kippschaltung 35.
  • Das Q-Ausgangssignal (d) der D-Kippschaltung 34 weist den "L"-Pegel nach der DATEN-Anstiegsflanke zwischen den Zeitpunkten t2 und t3 bis zur DATEN-Anstiegsflanke zwischen den Zeitpunkten t9 und t10 auf, und das betreffende Ausgangssignal weist den "H"-Pegel nach dem Zeitpunkt der DATEN-Anstiegsflanke auf. Das Q-Ausgangssignal (e) der D-Kippschaltung 35 weist den "H"-Pegel nach der DATEN-Anstiegsflanke zwischen den Zeitpunkten t2 und t3 auf. Ferner weist das Q-Ausgangssignal (g) der D-Kippschaltung 37 den "L"-Pegel nach dem Zeitpunkt t4 bis zum Zeitpunkt t12 auf, und es weist nach dem Zeitpunkt t12 den "H"-Pegel auf. Demgemäß behält das Ausgangssignal (i) des ODER-Gliedes 39 nach dem Zeitpunkt t4 den "H"-Pegel bei.
  • Das Ausgangssignal (h) des ODER-Gliedes 38 wird dem D-Eingangsanschluss der D-Kippschaltung 40 zugeführt. Die D-Kippschaltung 40 holt das Ausgangssignal (h) des ODER-Gliedes 38 ab, welches die D-Eingangsdaten der betreffenden Kippschaltung sind, und zwar in Synchronismus mit dem Taktsignal ICLK (a). Die D-Kippschaltung 40 holt insbesondere zur Anstiegsflanke des Taktsignals ICLK (a) zum Zeitpunkt t8 den "H"-Pegel des Ausgangssignals (h) ab.
  • Infolgedessen ändert sich der Pegel des invertierten Q-Ausgangssignals (j) der D-Kippschaltung 40 zum "L"-Pegel. Die nächste Anstiegsflanke des Taktsignals ICLK (a) tritt zum Zeitpunkt t12 auf. Da das Ausgangssignal (h) des ODER-Gliedes 38 zum Zeitpunkt t12 den "L"-Pegel führt, ändert sich der Pegel des invertierten Q-Ausgangssignals (j) der D-Kippschaltung 40 in den "H"-Pegel. Da die nächste Anstiegsflanke des Taktsignals ICLK (a) zum Zeitpunkt t16 auftritt und da das Ausgangssignal (h) des ODER-Gliedes 38 dann den "H"-Pegel aufweist, ändert sich ferner der Pegel des invertierten Q-Ausgangssignals (j) der D-Kippschaltung 40 vom "H"-Pegel in den "L"-Pegel. Das invertierte Q-Ausgangssignal (j) der D-Kipp schaltung 40 wird als Aufwärts-Impulssignal herangezogen und von dem Schaltungsausgangsanschluss 42 an die Ladungspumpenschaltung (Ladungspumpenschaltung 14 in 1) der nächsten Stufe abgegeben.
  • Unterdessen wird das Ausgangssignal (i) des ODER-Gliedes 39 an den D-Eingangsanschluss der D-Kippschaltung 41 abgegeben. Da das Taktsignal ICLK (a) außerdem als D-Eingangssignal der D-Kippschaltung 41 zugeführt wird, holt die D-Kippschaltung 41 die D-Eingangsdaten zum selben Abholzeitpunkt ab, wie jenem der D-Kippschaltung 40. Insbesondere mit Rücksicht darauf, dass das Ausgangssignal (i) des ODER-Gliedes 39 zum Zeitpunkt t8 den "H"-Pegel aufweist, weist das invertierte Q-Ausgangssignal (k) der D-Kippschaltung 41 den "L"-Pegel auf.
  • Außerdem fährt zu den nächsten Anstiegszeitpunkten t12 und t16 des Taktsignals ICLK (a) mit Rücksicht darauf, dass das Ausgangssignal (i) des ODER-Gliedes 39 den "H"-Pegel aufweist, das invertierte Q-Ausgangssignal (k) der D-Kippschaltung 41 in entsprechender Weise fort, um den "L"-Pegel abzugeben. Das invertierte Q-Ausgangssignal (k) der D-Kippschaltung 41 wird als Abwärts-Impulssignal herangezogen und von dem Schaltungsausgangsanschluss 43 an die Ladungspumpenschaltung (Ladungspumpenschaltung 14 gemäß 1) der nächsten Stufe abgegeben.
  • Nunmehr wird unter Bezugnahme auf das Zeitdiagramm gemäß 6 der Schaltungsbetrieb beschrieben, wenn das Abwärts-Impulssignal abgegeben wird. Es wird nun angenommen, dass die Wellenform bzw. der Signalverlauf des Eingangssignals DATEN eine Änderung vom "L"-Pegel in den "H"-Pegel innerhalb der Zeitspanne zwischen den Zeitpunkten t2 und t3, eine weitere Änderung vom "H"-Pegel in den "L"-Pegel in der Nähe des Zeitpunkts t6 und eine weitere Änderung vom "L"-Pegel in den "H"-Pegel innerhalb der Zeitspanne zwischen den Zeitpunkten t11 und t12 zeigt und nach dem Zeitpunkt t12 den "H"-Pegel aufrecht erhält.
  • Die D-Kippschaltungen 34 und 35 holen D-Eingangsdaten, das sind die Taktsignale ICLK (a) und QCLK (b) zu einer Anstiegsflanke des Signalverlaufs des Eingangssignals DATEN (c) ab. Innerhalb der Zeitspanne vom Zeitpunkt t2 bis zum Zeitpunkt t3 weist das Taktsignal ICLK (a) den "L"-Pegel auf, und das Taktsignal QCLK (b) weist den "H"-Pegel auf; die D-Kippschaltungen 34 und 35 holen den "L"-Pegel bzw. den "H"-Pegel ab. Infolgedessen ändert sich der Pegel des Q-Ausgangssignals (d) der D-Kippschaltung 34 in den "L"-Pegel, und der Pegel des Q-Ausgangssignals (e) der D-Kippschaltung 35 ändert sich in den "H"-Pegel.
  • Die nächste Anstiegsflanke des Signalverlaufs des Eingangssignals DATEN (c), welches den CLK-Anschlüssen der D-Kippschaltungen 34 und 35 zugeführt wird, ist in der Zeitspanne zwischen den Zeitpunkten t11 und t12 enthalten, und die Pegel des Taktsignals ICLK (a) und des Taktsignal QCLK (b) zu dem Zeitpunkt sind gegeben durch den "L"-Pegel. Demgemäß behält der Pegel des Q-Ausgangssignals (d) der D-Kippschaltung 34 den "L"-Pegel bei.
  • Unterdessen ändert sich mit Rücksicht darauf, dass auch der Pegel des Taktsignals QCLK (b) der "L"-Pegel ist, der Pegel des Q-Ausgangssignals (e) der D-Kippschaltung 35 vom "H"-Pegel in den "L"-Pegel. Danach zeigt der Signalverlauf des Eingangssignals DATEN (c) keine Änderung, und sein Signalverlauf enthält keine Anstiegsflanke. Daher ändern sich die Q-Ausgangssignale (d) und (e) der D-Kippschaltungen 34 und 35 nicht, sondern behalten ihre Pegel bei.
  • Zu dem Zeitpunkt, zu dem sich das Eingangssignal DATEN (c) innerhalb der Zeitspanne zwischen den Zeitpunkten t2 und t3 ändert, wird der "L"-Pegel des Q-Ausgangssignals (d) der D-Kippschaltung 34 dem Eingangsanschluss A des ODER-Gliedes 36 zugeführt, während der "L"-Pegel des Q-Ausgangssignals (e) der D-Kippschaltung 35 dem negierten Eingangsanschluss B des ODER-Gliedes 36 zugeführt wird; daher ändert sich der Pegel des Ausgangssignals (f) des ODER-Gliedes 36 in den "L"-Pegel. Ferner tritt die nächste Änderung vom "L"-Pegel in den "H"-Pegel des Eingangssignals DATEN (c) am nächsten Änderungspunkt innerhalb der Zeitspanne zwischen den Zeitpunkten t11 und t12 auf.
  • Am Änderungszeitpunkt vom "L"-Pegel in den "H"-Pegel verbleibt das Q-Ausgangssignal (d) der D-Kippschaltung 34 beim "L"-Pegel, während sich der Pegel des Q-Ausgangssignals (e) der D-Kippschaltung 35 vom "H"-Pegel in den "L"-Pegel ändert. Daher ändert sich der Pegel des Ausgangssignals (f) des ODER-Gliedes 36 vom "L"-Pegel in den "H"-Pegel. Danach behält das Ausgangssignal (f) des ODER-Gliedes 36 den "H"-Pegel bei, da der Signalverlauf des Eingangssignals DATEN (c) keine Änderung aufweist.
  • Das Ausgangssignal (f) des ODER-Gliedes 36 wird dem D-Eingangsanschluss der D-Kippschaltung 37 zugeführt. Das Taktsignal ICLK (a), welches von dem Eingangssignal DATEN verschieden ist, das den CLK-Eingangsanschlüssen der D-Kippschaltungen 34 und 35 zugeführt wird, wird als CLK-Eingangssignal der D-Kippschaltung 37 zugeführt. Infolgedessen holt die D-Kippschaltung 37 das Ausgangssignal (f) des ODER-Gliedes 36, welches dessen D-Eingangssignal ist, bei bzw. mit einer Anstiegsflanke des Taktsignals ICLK (a) ab.
  • Die D-Kippschaltung 37 holt insbesondere das Ausgangssignal (f) des ODER-Gliedes 36 zum Anstiegszeitpunkt t4 des Taktsignals ICLK (a) ab, woraufhin sich der Pegel des Ausgangssignals (g) der betreffenden Kippschaltung zum "L"-Pegel ändert. Sodann nimmt zum nächsten Anstiegszeitpunkt t8 das Taktsignal ICLK (a) mit Rücksicht darauf, dass das Ausgangssignal (f) des ODER-Gliedes 36 den "L"-Pegel aufweist, das Q-Ausgangssignal (g) der D-Kippschaltung 37 keine Änderung vor, sondern es behält den "L"-Pegel bei.
  • Ferner ändert sich an bzw. mit der Anstiegsflanke des Taktsignals ICLK (a) zum Zeitpunkt t12 mit Rücksicht darauf, dass das Ausgangssignal (f) des ODER-Gliedes 36 den "H"-Pegel aufweist, der Pegel des Q-Ausgangssignals (g) der D-Kippschaltung 37 vom "L"-Pegel in den "H"-Pegel. Außerdem weist zum Zeitpunkt t16 mit Rücksicht darauf, dass das Ausgangssignal (f) des ODER-Gliedes 36 in entsprechender Weise den "H"-Pegel aufweist, auch das Q-Ausgangssignal (g) der D-Kippschaltung 37 den "H"-Pegel auf. Infolgedessen behält auch nach dem Zeitpunkt t16 das Q-Ausgangssignal (g) den Zustand des "H"-Pegels bei.
  • Das drei Eingänge aufweisende ODER-Glied 38 erhält an seinem negierten Eingangsanschluss A das Q-Ausgangssignal (d) der D-Kippschaltung 34, an seinem negierten Eingangsanschluss B erhält das betreffende ODER-Glied das Q-Ausgangssignal (e) der D-Kippschaltung 35, und an seinem Eingangsanschluss C erhält das betreffende ODER-Glied das Ausgangssignal (g) der D-Kippschaltung 37.
  • Das invertierte Signal des Q-Ausgangssignals (d) der D-Kippschaltung 34 weist nach der DATEN-Anstiegsflanke zwischen den Zeitpunkten t2 und t3 bis zum Zeitpunkt t18 den "H"-Pegel auf, und das invertierte Signal des Q-Ausgangssignals (e) der D-Kippschaltung 35 weist nach der DATEN-Anstiegsflanke zwischen den Zeitpunkten t2 und t3 bis zu einem Zeitpunkt zwischen den Zeitpunkten t11 und t12 den "L"-Pegel und nach dem Zeitpunkt zwischen den Zeitpunkten t11 und t12 den "H"-Pegel auf. Ferner weist das Q-Ausgangssignal (g) der D-Kippschaltung 37 vom Zeitpunkt t4 bis zum Zeitpunkt t12 den "L"-Pegel und nach dem Zeitpunkt t12 den "H"-Pegel auf. Demgemäß weist das Ausgangssignal (h) des ODER-Gliedes 38 nach dem Zeitpunkt t4 den "H"-Pegel auf.
  • Andererseits erhält das drei Eingänge aufweisende ODER-Glied 39 an seinem Eingangsanschluss A das Q-Ausgangssignal (g) der D-Kippschaltung 37; an seinem Eingangsanschluss B erhält das betreffende ODER-Glied das Q-Ausgangssignal (d) der D-Kipp schaltung 34, und an seinem Eingangsanschluss C erhält das betreffende ODER-Glied das Q-Ausgangssignal (e) der D-Kippschaltung 35.
  • Das Q-Ausgangssignal (d) der D-Kippschaltung 34 weist den "L"-Pegel nach der DATEN-Anstiegsflanke zwischen den Zeitpunkten t2 und t3 auf. Das Q-Ausgangssignal (e) der D-Kippschaltung 35 weist nach der DATEN-Anstiegsflanke zwischen den Zeitpunkten t2 und t3 bis zur DATEN-Anstiegsflanke des Signalverlaufs des Eingangssignals DATEN zwischen den Zeitpunkten t11 und t12 den "H"-Pegel und nach dem Zeitpunkt der Anstiegsflanke in "L"-Pegel auf. Ferner weist das Q-Ausgangssignal (g) der D-Kippschaltung 37 nach dem Zeitpunkt t4 bis zum Zeitpunkt t12 den "L"-Pegel und nach dem Zeitpunkt t12 den "H"-Pegel auf. Demgemäß weist das Ausgangssignal (i) des ODER-Gliedes 39 nach dem Zeitpunkt t4 bis zur Anstiegsflanke des Eingangssignals DATEN zwischen den Zeitpunkten t11 und t12 den "H"-Pegel und nach der DATEN-Anstiegsflanke bis zum Zeitpunkt t12 den "L"-Pegel auf. Ferner behält das Ausgangssignal (i) des ODER-Gliedes 39 innerhalb der Zeitspanne nach dem Zeitpunkt t12 den "H"-Pegel bei.
  • Das Ausgangssignal (h) des ODER-Gliedes 38 wird dem D-Eingangsanschluss der D-Kippschaltung 40 zugeführt. Die D-Kippschaltung 40 holt das Ausgangssignal (h) des ODER-Gliedes 38 ab, bei dem es sich um deren D-Eingangsdatensignal handelt, und zwar in Synchronismus mit dem Taktsignal ICLK (a). Die D-Kippschaltung 40 holt insbesondere den "H"-Pegel des Ausgangssignals (h) des ODER-Gliedes 38 mit der Anstiegsflanke des Taktsignals ICLK (a) zum Zeitpunkt t8 ab.
  • Infolgedessen ändert sich der Pegel des invertierten Q-Ausgangssignals (j) der D-Kippschaltung 40 in den "L"-Pegel. Die nächste Anstiegsflanke des Taktsignals ICLK (a) tritt zum Zeitpunkt t12 und zum Zeitpunkt t16 auf. Da das Ausgangssignal (h) des ODER-Gliedes 38 zum Zeitpunkt t12 und zum Zeitpunkt t16 den "H"-Pegel aufweist, setzt sich das invertierte Q-Ausgangssignal (j) der D-Kippschaltung 40 mit dem "L"-Pegel fort.
  • Unterdessen wird das Ausgangssignal (i) des ODER-Gliedes 39 dem D-Eingangsanschluss der D-Kippschaltung 41 zugeführt. Da das Taktsignal ILCK (a) auch als D-Eingangssignal der D-Kippschaltung 41 zugeführt wird, holt die D-Kippschaltung 41 das D-Eingangsdatensignal zum selben Abholzeitpunkt ab wie die D-Kippschaltung 40. Da insbesondere das Ausgangssignal (i) des ODER-Gliedes 39 zum Zeitpunkt t8 den "H"-Pegel aufweist, weist das invertierte Q-Ausgangssignal (k) der D-Kippschaltung 41 den "L"-Pegel auf.
  • Ferner ändert sich zum Zeitpunkt t12 der nächsten Anstiegsflanke des Taktsignals ICLK (a) mit Rücksicht darauf, dass das Ausgangssignal (i) des ODER-Gliedes 39 den "L"-Pegel aufweist, der Pegel des invertierten Q-Ausgangssignals (k) der D-Kippschaltung 41 in den "H"-Pegel. Da das Ausgangssignal (i) des ODER-Gliedes 39 zum Zeitpunkt 16 den "H"-Pegel aufweist, ändert sich ferner der Pegel des invertierten Q-Ausgangssignals (k) der D-Kippschaltung 41 vom "H"-Pegel in den "L"-Pegel. Das invertierte Q-Ausgangssignal (k) der D-Kippschaltung 41 wird als Abwärts-Impulssignal herangezogen und von dem Schaltungsausgangsanschluss 43 an die Ladungspumpenschaltung (Ladungspumpenschaltung 14 gemäß 1) der nächsten Stufe abgegeben.
  • Während das Aufwärts-Impulssignal (j), bei dem es sich um das invertierte Q-Ausgangssignal der D-Kippschaltung 40 handelt, fortfährt, den "L"-Pegel innerhalb der Zeitspanne vom Zeitpunkt t8 bis zum Zeitpunkt t18 beizubehalten, behält auf diese Weise das Abwärts-Impulssignal (k), bei dem es sich um das invertierte Q-Ausgangssignal der D-Kippschaltung 41 handelt, den "H"-Pegel innerhalb der Zeitspanne vom Zeitpunkt t12 bis zum Zeitpunkt t16 bei, um den elektrischen Strom für die Ladungspumpenschaltung 14 der nächsten Stufe zu steuern, damit die Steuerspannung für den VCO-Oszillator 16 erzeugt wird.
  • Zusammenfassend arbeitet die Frequenzdetektierschaltung gemäß 4 in folgender Weise. Falls (ICLK, QCLK) = (1, 1) zum Zeitpunkt einer DATEN-Anstiegsflanke nach dem Zeitpunkt einer bestimmten DATEN-Anstiegsflanke abgetastet werden, bei der (0, 1) abgetastet sind, wird sodann ein Aufwärts-Impulssignal mit einer Dauer abgegeben, die gleich einer Periode des Taktsignals ICLK ist. Falls Daten von m Bits (m ist eine beliebige ganze Zahl) zwischen den Zeitpunkten der beiden DATEN-Anstiegsflanken vorhanden sind, dann wird somit mit Rücksicht darauf, dass dies bedeutet, dass das Taktsignal ICLK kleiner ist als m Perioden innerhalb der Zeitspanne, ein Impuls des Aufwärts-Impulssignals erzeugt, um die Frequenz des Taktsignals ICLK zu erhöhen.
  • Wenn andererseits (ICLK, QCLK) = (0, 0) zum Zeitpunkt einer DATEN-Anstiegsflanke abgetastet werden, die auf den Zeitpunkt einer bestimmten DATEN-Anstiegsflanke folgt, bei der (0, 1) abgetastet sind, dann wird ein Abwärts-Impulssignal mit einer Dauer, die gleich einer Periode des Taktsignals ICLK ist, abgegeben. Wenn Daten von m' Bits (m' ist eine beliebige ganze Zahl) zwischen den Zeitpunkten der beiden DATEN-Anstiegsflanken vorhanden sind, dann wird somit mit Rücksicht darauf, dass dies bedeutet, dass das Taktsignal ICLK mehr als m' Perioden innerhalb der Zeitspanne aufweist, ein Impuls des Abwärts-Impulssignals erzeugt, um die Frequenz des Taktsignals ICLK abzusenken.
  • Wenn das Eingangssignal DATEN keine Tastverhältnis-Verzerrung aufweist, falls die Frequenzen des Taktsignals ICLK und des Eingangssignals DATEN vollständig miteinander koinzidieren, dann erfolgt zum Zeitpunkt der jeweiligen Anstiegsflanke des Eingangssignals DATEN aufeinanderfolgend eine Abtastung von (0, 0), (0, 1), (1, 0) oder (1, 1), und es wird weder das Aufwärts-Impulssignal noch das Abwärts-Impulssignal erzeugt.
  • Sogar dann, wenn das Eingangssignal DATEN eine gewisse Tastverhältnis-Verzerrung aufweist, liegt in dem Fall, dass die Frequenzen des Taktsignals ICLK und der Eingangssignal DATEN vollständig miteinander koinzidieren, mit Rücksicht darauf, dass die Taktsignale ICLK und QCLK lediglich an der jeweiligen Anstiegsflanke des Eingangssignals DATEN abgetastet werden, wie dies aus dem Zeitdiagramm gemäß 7 zu ersehen ist, die Kombination der Abtastwerte davon fest.
  • Dort, wo die Frequenzdetektierschaltung bei der vorliegenden Ausführungsform als Frequenzdetektierschaltung 14 (14') der PLL-Schaltung 10 (10') verwendet wird, wie oben beschrieben, sind in dem Fall, dass das Taktsignal ICLK und das Taktsignal QCLK lediglich zu bzw. mit einer Anstiegsflanke (Zeitpunkt) des seriellen NRZ-Eingangssignals DATEN abgetastet werden, sogar dann, wenn das Tastverhältnis des Eingangssignals DATEN variiert, wenn die Frequenzen der Daten und der Takte miteinander koinzidieren, die Abtastwerte stets einander gleich. Infolgedessen ist die Erzeugung eines falschen Aufwärts-Impulssignals oder Abwärts-Impulssignals eliminiert, und ein stabilisierter PLL-Betrieb kann erwartet werden.
  • Obwohl erläutert worden ist, dass die oben beschriebene Frequenzdetektierschaltung 12 den "L"-Pegel (Verknüpfungswert "0") des Taktsignals ICLK und den "H"-Pegel (Verknüpfungswert "1") des Taktsignals QCLK zu bzw. mit einer Anstiegsflanke des seriellen Eingangssignals DATEN abtastet, sei darauf hingewiesen, dass jegliche Kombination von Verknüpfungswerten stattdessen herangezogen werden kann. In dem Fall, dass die Kombination der oben in Verbindung mit der Frequenzdetektierschaltung 12 beschriebenen Verknüpfungswerte angewandt wird, wie dies aus dem Zeitdiagramm gemäß 7 offensichtlich ist, ist die Kombination der Verknüpfungswerte indessen im Wesentlichen in der Mitte einer Periode bzw. Zeitspanne des Eingangssignals DATEN positioniert. Da die Steuerung auf eine Phaseneinstellung nach der Frequenzeinstellung in der Nähe der Mitte einer Periode des Eingangssignals DATEN vorgenommen werden kann, ist folglich ein Vorteil dahingehend vorhanden, dass ein weiter Steuerungsbereich für die Phasensteuerung bzw. -regelung genutzt werden kann.
  • Während oben beschrieben worden ist, dass die erläuterte Frequenzdetektierschaltung 12 das Taktsignal ICLK und das Taktsignal QCLK lediglich zu bzw. mit einer Anstiegsflanke des Eingangssignals DATEN abtastet, ist es ferner im übrigen möglich, das Taktsignal ICLK und das Taktsignal QCLK lediglich zu bzw. mit einer Abfallflanke des Eingangssignals DATEN abzutasten. Auch in diesem Fall werden ein falsches Aufwärts-Impulssignal oder Abwärts-Impulssignal in entsprechender Weise nicht erzeugt, und ein stabilisierter PLL-Betrieb kann erwartet werden.
  • Nunmehr wird die in der PLL-Schaltung 10 (10') angewandte Phasendetektierschaltung 11 beschrieben. Ein Beispiel eines Schaltungsaufbaus der Phasendetektierschaltung 11 ist in 8 veranschaulicht. Zunächst wird der Schaltungsaufbau der Phasendetektierschaltung 11 beschrieben.
  • Gemäß 8 ist ein Dateneingangsanschluss 51, dem das Eingangssignal DATEN zugeführt wird, mit dem D-Eingangsanschluss einer D-Kippschaltung 53 und außerdem mit einem Eingangsanschluss A eines zwei Eingänge aufweisenden Exklusiv-ODER-Gliedes (EX-ODER) 55 verbunden. Im übrigen ist ein CLK-Eingangsanschluss 52, dem der Schwingungsfrequenztakt des VCO-Oszillators 16 zugeführt wird, mit dem CLK-Anschluss der D-Kippschaltung 53 und außerdem mit dem negierten CLK-Anschluss einer D-Kippschaltung 54 verbunden.
  • Der Q-Ausgangsanschluss der D-Kippschaltung 53 ist mit dem anderen Eingangsanschluss B des Exklusiv-ODER-Gliedes 55, einem Eingangsanschluss A eines zwei Eingänge aufweisenden Exklusiv-ODER-Gliedes 56 und dem D-Eingangsanschluss der D-Kippschaltung 54 verbunden. Der Q-Ausgangsanschluss der D-Kippschaltung 54 ist mit dem anderen Eingangsanschluss B des Exklusiv-ODER-Gliedes 56 verbunden. Der Ausgangsanschluss des Exklusiv-ODER- Gliedes 55 ist mit einem Aufwärts-Ausgangsanschluss 57 verbunden, während der Ausgangsanschluss des Exklusiv-ODER-Gliedes 56 mit einem Abwärts-Ausgangsanschluss 58 verbunden ist.
  • Nunmehr wird unter Bezugnahme auf das Zeitdiagramm gemäß 9 ein Schaltungsbetrieb der Phasendetektierschaltung 11 beschrieben, welche den oben erläuterten Aufbau aufweist. In dem Zeitdiagramm gemäß 9 geben die Signal- bzw. Impulsverläufe (a) bis (f) Signal- bzw. Impulsverläufe an den Knoten (a) bis (f) gemäß 8 an.
  • Es sei angenommen, dass der dem CLK-Eingangsanschluss 52 eingangsseitig zugeführte Schwingungsfrequenztakt VCOCLK (a) des VCO-Oszillators 16 zu den Zeitpunkten t0, t2, t4, t6, t8, t10, t12, t14 ansteigt und zu den Zeitpunkten t1, t3, t5, t7, t9, t11, t13 und t15 abfällt.
  • Außerdem wird angenommen, dass der Signalverlauf des Eingangssignals DATEN (b) in die Zeitspanne zwischen den Zeitpunkten t1 und t2 fällt und danach den "L"-Pegel solange beibehält, bis das betreffende Signal innerhalb der Zeitspanne zwischen den Zeitpunkten t5 und t6 ansteigt; das betreffende Signal behält den "L"-Pegel solange bei, bis es innerhalb der Zeitspanne zwischen den Zeitpunkten t8 und t9 abfällt; das betreffende Signal behält den "L"-Pegel solange bei, bis es innerhalb der Zeitspanne zwischen den Zeitpunkten t10 und t11 ansteigt; das betreffende Signal behält den "H"-Pegel solange bei, bis es innerhalb der Zeitspanne zwischen den Zeitpunkten t12 und t13 abfällt, und danach behält das Signal den "L"-Pegel bis zum Zeitpunkt t15 bei.
  • Die D-Kippschaltung 53 holt den "L"-Pegel des Eingangssignals DATEN (b) zum Anstiegszeitpunkt t2 des Taktsignal VCOCLK (a) ab. Folglich ändert sich der Pegel des Q-Ausgangssignals (c) der D-Kippschaltung 53 in den "L"-Pegel. Zum nächsten Anstiegszeitpunkt t4 des Taktsignals VCOCLK (a) ändert sich mit Rücksicht darauf, dass sich das Eingangssignal DATEN nicht än dert, sondern den "L"-Pegel beibehält, auch das Q-Ausgangssignal (c) der D-Kippschaltung 53 nicht, sondern hält den "L"-Pegel aufrecht.
  • Beim nächsten Anstiegszeitpunkt t6 des Taktsignals VCOCLK (a) ändert sich mit Rücksicht darauf, dass das Eingangssignal DATEN den "H"-Pegel aufweist, der Pegel des Q-Ausgangssignals (c) der D-Kippschaltung 53 in den "H"-Pegel. Ferner ändert sich beim Anstiegszeitpunkt des Taktsignals VCLCLK (a) zum Zeitpunkt t8 mit Rücksicht darauf, dass das Eingangssignal DATEN den "H"-Pegel aufweist und die D-Kippschaltung 53 den "H"-Pegel abholt, der Pegel des Q-Ausgangssignals (c) der D-Kippschaltung 53 nicht, sondern er verbleibt beim "H"-Pegel.
  • Sodann ändert sich zum Zeitpunkt t10 mit Rücksicht darauf, dass sich der Pegel des Eingangssignals DATEN in den "L"-Pegel geändert hat, auch das Q-Ausgangssignal (c) der D-Kippschaltung 53 vom "H"-Pegel in den "L"-Pegel. Zum Zeitpunkt t12 ändert sich mit Rücksicht darauf, dass das Eingangssignal DATEN den "H"-Pegel aufweist, der Pegel des Q-Ausgangssignals (c) der D-Kippschaltung 53 in den "H"-Pegel, und sodann weist das Eingangssignal DATEN beim bzw. zum nächsten Anstiegszeitpunkt t14 des Taktsignals VCOCLK (a) den "L"-Pegel auf. Folglich holt die D-Kippschaltung 53 den "L"-Pegel des Eingangssignals DATEN ab, und das Q-Ausgangssignal (c) der betreffenden Kippschaltung ändert sich in den "L"-Pegel.
  • Im übrigen wird ein invertiertes Taktsignal des Taktsignals VCOCLK (a) als CLK-Eingangssignal der D-Kippschaltung 54 zugeführt. Demgemäß holt die D-Kippschaltung 54 das Eingangssignal DATEN zu den Zeitpunkten t1, t3, t5, t7, t9, t11, t13 und t15 ab, zu denen das Taktsignal VCOCLK (a) abfällt.
  • Zum Zeitpunkt t1 führt das Q-Ausgangssignal (c) der D-Kippschaltung 53 den "H"-Pegel, und daher ändert sich der Pegel des Q-Ausgangssignals (d) der D-Kippschaltung 54 zum "H"-Pegel, und er verbleibt beim "H"-Pegel bis zum nächsten Ab fallzeitpunkt t3 des Taktsignals VCOCLK (a). Zum Zeitpunkt t3 holt die D-Kippschaltung 54 den "L"-Pegel ab, da das Q-Ausgangssignal (c) der D-Kippschaltung 53 den "L"-Pegel führt, und infolgedessen ändert sich der Pegel des Q-Ausgangssignals (d) der betreffenden Kippschaltung vom "H"-Pegel in den "L"-Pegel. Sodann verbleibt das Q-Ausgangssignal (d) auf dem "L"-Pegel bis unmittelbar vor dem Zeitpunkt t7 nach dem Zeitpunkt t5.
  • Zur Abfallzeit des Taktsignals VCOCLK (a) zum Zeitpunkt t7 ändert sich mit Rücksicht darauf, dass das Q-Ausgangssignal (c) der D-Kippschaltung 53 den "H"-Pegel aufweist, der Pegel des Q-Ausgangssignals (d) der D-Kippschaltung 54 in den "H"-Pegel, da die D-Kippschaltung 54 den "H"-Pegel des Q-Ausgangssignals (c) abholt. Zum Zeitpunkt t9 ändert sich das Q-Ausgangssignal (c) der D-Kippschaltung 53 nicht, sondern zum Zeitpunkt t10 ändert sich der Pegel des Q-Ausgangssignals (c) in den "L"-Pegel und verbleibt danach beim "L"-Pegel bis zum Zeitpunkt t12. Zum Zeitpunkt t11 weist das Q-Ausgangssignal (c) der D-Kippschaltung 53 den "L"-Pegel auf, und da die D-Kippschaltung 54 den "L"-Pegel abruft, ändert sich der Pegel des Q-Ausgangssignals (d) der betreffenden Kippschaltung vom "H"-Pegel in den "L"-Pegel.
  • Zum Zeitpunkt t13 holt die D-Kippschaltung 54 mit Rücksicht darauf, dass das Q-Ausgangssignal (c) der D-Kippschaltung 53 den "H"-Pegel aufweist, den "H"-Pegel ab, und der Pegel des Q-Ausgangssignals (d) der betreffenden Kippschaltung ändert sich vom "L"-Pegel in den "H"-Pegel. Der "H"-Pegel wird bis zum nächsten Abfallzeitpunkt t15 des Taktsignals VCOCLK (a) beibehalten, und zum Zeitpunkt t15 wird der "L"-Pegel des Q-Ausgangssignals (c) der D-Kippschaltung 53 in die D-Kippschaltung 54 abgeholt. Infolgedessen ändert sich der Pegel des Q-Ausgangssignals (d) der D-Kippschaltung 54 vom "H"-Pegel in den "L"-Pegel.
  • Anschließend wird unter Bezugnahme auf das Zeitdiagramm gemäß 9 die Arbeitsweise des Exklusiv-ODER-Gliedes 55 beschrieben, welches das Aufwärts-Impulssignal (e) erzeugt. Es sei darauf hingewiesen, dass das Eingangssignal DATEN (b) und das Q-Ausgangssignal (c) der D-Kippschaltung 53 den Eingangsanschlüssen A bzw. B des Exklusiv-ODER-Gliedes 55 zugeführt werden.
  • Die Verknüpfungswerte des Eingangssignals DATEN (b) und des Q-Ausgangssignals (c) der D-Kippschaltung 53 sind voneinander verschieden innerhalb der Zeitspanne nach einem Zeitpunkt, zu dem der Pegel des Eingangssignals DATEN (b) sich vom "H"-Pegel in den "L"-Pegel zwischen den Zeitpunkten t1 und t2 ändert, und zwar bis zum Zeitpunkt t2, zu dem das Q-Ausgangssignal (c) der D-Kippschaltung 53 den "H"-Pegel aufweist, innerhalb der Zeitspanne nach einem Zeitpunkt, zu dem der Pegel des Eingangssignals DATEN (b) sich vom "L"-Pegel in den "H"-Pegel zwischen den Zeitpunkten t5 und t6 ändert, und zwar bis zum Zeitpunkt t6, zu dem sich der Pegel des Q-Ausgangssignals (c) der D-Kippschaltung 53 vom "L"-Pegel in den "H"-Pegel ändert, innerhalb der Zeitspanne nach einem Zeitpunkt, zu dem sich der Pegel des Eingangssignals DATEN (b) vom "H"-Pegel in den "L"-Pegel zwischen den Zeitpunkten t8 und t9 bis zum Zeitpunkt t10 ändert, innerhalb der Zeitspanne nach dem Zeitpunkt, zu dem sich der Pegel des Eingangssignals DATEN (b) vom "L"-Pegel in den "H"-Pegel zwischen den Zeitpunkten t10 und t11 bis zum Zeitpunkt t12 ändert, und innerhalb der Zeitspanne nach einem Zeitpunkt, zu dem sich der Pegel des Eingangssignals DATEN (b) vom "H"-Pegel in den "L"-Pegel zwischen den Zeitpunkt t12 und t13 bis zum Zeitpunkt t14 ändert.
  • Innerhalb der oben spezifizierten Zeitspannen weist das Ausgangssignals (e) des Exklusiv-ODER-Gliedes 55 den "H"-Pegel auf. Innerhalb anderer Zeitspannen weist das Ausgangssignal (e) des Exklusiv-ODER-Gliedes 55 den "L"-Pegel auf, da die beiden Signalpegel des Eingangssignals DATEN (b) und des Q-Ausgangssignals (c) der D-Kippschaltung 53 entweder den "H"- Pegel oder den "L"-Pegel führen. Das Ausgangssignal (e) des Exklusiv-ODER-Gliedes 55 wird als Aufwärts-Impulssignal herangezogen.
  • Nunmehr wird unter Bezugnahme auf das Zeitdiagramm gemäß 9 die Arbeitsweise des Exklusiv-ODER-Gliedes 56 beschrieben, welches das Abwärts-Impulssignal (f) erzeugt. Es sei darauf hingewiesen, dass das Q-Ausgangssignal (c) der D-Kippschaltung 53 und das Q-Ausgangssignal (d) der D-Kippschaltung 54 den Eingangsanschlüssen A bzw. B des Exklusiv-ODER-Gliedes 56 zugeführt werden.
  • Die Verknüpfungswerte des Q-Ausgangssignals (c) der D-Kippschaltung 53 und des Q-Ausgangssignals (d) der D-Kippschaltung 54 sind innerhalb der Zeitspanne vom Zeitpunkt t2 bis zum Zeitpunkt t3, innerhalb der Zeitspanne vom Zeitpunkt t6 bis zum Zeitpunkt t7, innerhalb der Zeitspanne vom Zeitpunkt t10 bis zum Zeitpunkt t11, innerhalb der Zeitspanne vom Zeitpunkt t12 bis zum Zeitpunkt t13 und innerhalb der Zeitspanne vom Zeitpunkt t14 bis zum Zeitpunkt t15 verschieden voneinander.
  • Innerhalb der oben spezifizierten Zeitspannen weist das Ausgangssignal (f) des Exklusiv-ODER-Gliedes 56 den "H"-Pegel auf. Innerhalb anderer Zeitspannen weist das Ausgangssignal (f) des Exklusiv-ODER-Gliedes 56 den "L"-Pegel auf, da die beiden Signalpegel des Q-Ausgangssignals (c) der D-Kippschaltung 53 und des Q-Ausgangssignals (d) der D-Kippschaltung 54 entweder den "H"-Pegel oder den "L"-Pegel aufweisen. Das Ausgangssignal (f) des Exklusiv-ODER-Gliedes 56 wird als Abwärts-Impulssignal herangezogen.
  • Auf diese Weise wird jedesmal dann, wenn sich das Eingangssignal DATEN ändert, jede der Impulswellenformen bzw. jeder der Signalverläufe des Aufwärts-Impulssignals (e) und des Abwärts-Impulssignals (f) einmal erzeugt. Bei dem beschriebenen Schaltungsbeispiel liegt die Impulsbreite des Abwärts-Impulssignals (f) stets fest, und es wird eine Phasensteuerung durch Ein stellen der Impulsbreite des Aufwärts-Impulssignals (e) ausgeführt.
  • 10 veranschaulicht in einem Blockdiagramm ein Beispiel eines Aufbaus einer optischen Kommunikationsempfangsvorrichtung, bei der die vorliegende Erfindung angewandt wird bzw. ist. Gemäß 10 wird ein optisches Signal mittels eines Fotodetektors (PD) 61 empfangen, in ein elektrisches Signal umgesetzt und als Signalstrom von dem Fotodetektor 61 gewonnen. Der Signalstrom wird mittels einer I-(Strom)-V-(Spannung)-Umsetzungsschaltung 62 in eine Signalspannung umgesetzt, mittels eines Verstärkers 63 verstärkt und an eine Neusynchronisierschaltung 64 sowie eine PLL-Schaltung 65 abgegeben.
  • Die PLL-Schaltung 65 extrahiert aus den ihr von dem Verstärker 63 zugeführten empfangenen Daten eine in den empfangenen Daten enthaltene Taktkomponente und erzeugt ein neues Taktsignal mit einer Phase, die mit der Taktkomponente synchronisiert ist; sie gibt dieses neue Taktsignal an die Neusynchronisierschaltung 64 ab. Die PLL-Schaltung 10 (10'), die oben beschrieben worden ist, kann als PLL-Schaltung 65 verwendet werden. Die Neusynchronisierschaltung 64 nimmt eine Neusynchronisierung (eine Art einer Wellenformung bzw. Signalverlaufsformung) der ihr von dem Verstärker 63 zugeführten empfangenen Daten auf der Grundlage des Taktsignals vor, welches ihr von der PLL-Schaltung 65 zugeführt ist, und sie gibt die neu synchronisierten bzw. getakteten empfangenen Daten (RDATA) ab.
  • In dem Fall, dass die PLL-Schaltung, bei der die vorliegende Erfindung angewandt ist, als PLL-Schaltung 65 der Empfangsvorrichtung für die Anwendung bei der optischen Kommunikation verwendet wird, bei der beispielsweise digitale NRZ-Daten auf diese Art und Weise verwendet werden, kann sogar dann, wenn das Tastverhältnis des Eingangssignals der PLL-Schaltung variiert, ein stabilisiertes PLL-Betrieb erreicht werden. Infolgedessen arbeitet die PLL-Schaltung 65 nicht fehlerhaft mit Daten eines Übertragungssignals, welches anfällig ist für eine Tastverhältnis-Verzerrung, und demgemäß kann die Neusynchronisierverarbeitung mittels der Neusynchronisierschaltung 64 mit einem höheren Grad an Sicherheit ausgeführt werden.
  • Obwohl die vorliegende Erfindung bei einer Empfangsvorrichtung für eine optische Kommunikation angewandt wird, sei darauf hingewiesen, dass die Anwendung der vorliegenden Erfindung darauf nicht beschränkt ist, sondern dass die vorliegende Erfindung insbesondere bei Verarbeitungssystemen angewandt werden kann, die Daten verarbeiten, welche einer Tastverhältnis-Verzerrung unterliegen.
  • Während eine bevorzugte Ausführungsform der vorliegenden Erfindung unter Heranziehung von spezifischen Begriffen beschrieben worden ist, dient eine derartige Beschreibung lediglich veranschaulichenden Zwecken, und es ist klar, dass Änderungen und Abwandlungen ohne Abweichung vom Schutzumfang der vorliegenden Patentansprüche vorgenommen werden können.

Claims (18)

  1. PLL-Schaltung (10) mit einem Oszillator (16) zur Erzeugung eines Schwingungsfrequenzsignals, welches eine veränderbare Schwingungsfrequenz aufweist, mit einer Phasendetektierschaltung (11) zum Vergleichen der Phasen des Schwingungsfrequenzsignals des genannten Oszillators und eines Eingangssignals miteinander und zur Abgabe eines ersten Phasensteuersignals zur Vorverschiebung der Phase des Schwingungsfrequenzsignals des genannten Oszillators oder eines zweiten Phasensteuersignals zur Verzögerung der Phase des Schwingungsfrequenzsignals des betreffenden Oszillators auf der Grundlage eines Ergebnisses des Vergleichs, mit einer Signalerzeugungsschaltung (17) zur Erzeugung von ersten und zweiten Signalen (ICLK, QCLK), die voneinander verschiedene Phasen aufweisen, auf der Grundlage des Schwingungsfrequenzsignals des genannten Oszillators und mit einer Frequenzdetektierschaltung (12) zur Abtastung der durch die genannte Signalerzeugungsschaltung (17) erzeugten ersten und zweiten Signale in Synchronismus mit Übergängen im Eingangssignal für die Ausführung einer Verknüpfungsoperation auf die abgetasteten Signale hin und zur Abgabe eines ersten Frequenzsteuersignals zur Erhöhung der Frequenz des Schwingungsfrequenzsignals des genannten Oszillators oder eines zweiten Frequenzsteuersignals zur Absenkung der Frequenz des Schwingungsfrequenzsignals des betreffenden Oszillators auf der Grundlage eines Ergebnisses der Verknüpfungsoperation, dadurch gekennzeichnet, dass die Verknüpfungsoperation auf erste und zweite Signalwerte hin ausgeführt wird, die in Synchronismus mit Eingangssignalübergängen in lediglich einer Richtung, entweder von einem hohen Pegel zu einem niedrigen Pegel oder von einem niedrigen Pegel zu einem hohen Pegel abgetastet sind, und dass die Verknüpfungsoperation auf aktuell abgetastete Werte und auf werte hin ausgeführt wird, die in der unmittelbar vorangehenden Periode abgetastet sind.
  2. PLL-Schaltung nach Anspruch 1, wobei die ersten und zweiten Signale (ICLK, QCLK) Taktsignale sind.
  3. PLL-Schaltung nach Anspruch 2, wobei die Phasen der ersten und zweiten Signale (ICLK, QCLK) um 90° voneinander verschieden sind.
  4. PLL-Schaltung nach Anspruch 1, wobei die genannte Frequenzdetektierschaltung (12) eine erste Abtastschaltung (124), die das erste Signal in Synchronismus mit dem Eingangssignal bezüglich jeder Periode des Eingangssignals abtastet, eine zweite Abtastschaltung (125), die das zweite Signal in Synchronismus mit dem Eingangssignal bezüglich jeder Periode des Eingangssignals abtastet, und eine Steuerverknüpfungsschaltung (126) aufweist, welche die Signale speichert, die durch die ersten und zweiten Abtastschaltungen abgetastet sind, verknüpfungsmäßig auf die gespeicherten Signale und auf Signale hin arbeitet, die anschließend durch die ersten und zweiten Abtastschaltungen abgetastet werden, und auf der Grundlage eines Ergebnisses der Verknüpfungsoperation das erste Frequenzsteuersignal oder das zweite Frequenzsteuersignal erzeugt.
  5. PLL-Schaltung nach Anspruch 4, wobei die genannte Steuerverknüpfungsschaltung (126) eine erste Verknüpfungsoperationsschaltung (36) zum verknüpfungsmäßigen Arbeiten auf Ausgangssignale der genannten ersten und zweiten Abtastschaltung hin, eine erste Speicherschaltung (37) zur Speicherung eines Ausgangssignals der genannten ersten Verknüpfungsoperationsschaltung, eine zweite Verknüpfungsoperationsschaltung (38) zum verknüpfungsmäßigen Arbeiten auf die Ausgangssignale der genannten ersten und zweiten Abtastschaltungen (124, 125) und auf das gespeicherte Signal der genannten ersten Speicherschaltung hin, eine dritte Verknüpfungsoperationsschaltung (39) zum verknüpfungsmäßigen Arbeiten auf ein Signal hin, welches durch verknüpfungsmäßige Verarbeitung der Ausgangssignale der genannten ersten und zweiten Abtastschaltungen erhalten wird, und auf das gespeicherte Signal der genannten ersten Speicherschaltung hin, eine zweite Speichereinrichtung (40) zur Speicherung eines Ausgangssignals der genannten zweiten Verknüpfungsoperationsschaltung und eine dritte Speichereinrichtung (41) zur Speicherung eines Ausgangssignals der genannten dritten Verknüpfungsoperationsschaltung enthält.
  6. PLL-Schaltung nach Anspruch 4, wobei die genannten ersten und zweiten Abtastschaltungen (124, 125) die ersten bzw. zweiten Signale zu einem Zeitpunkt einer Anstiegsflanke oder einer Abfallflanke des Eingangssignals abtasten.
  7. PLL-Schaltung nach Anspruch 4, wobei die ersten und zweiten Abtastschaltungen (124, 125) jeweils eine Flipflop- bzw. Kippschaltung enthalten.
  8. PLL-Schaltung nach Anspruch 7, wobei die genannte Kippschaltung eine Kippschaltung vom D-Typ ist.
  9. PLL-Schaltung nach Anspruch 8, wobei die Kippschaltungen vom D-Typ die ersten und zweiten Signale zu einem Zeitpunkt einer Anstiegsflanke eines ihnen zugeführten Takteingangssignals abtasten.
  10. PLL-Schaltung nach Anspruch 5, wobei die genannten ersten, zweiten und dritten Verknüpfungsoperationsschaltungen (36, 38, 39) jeweils eine ODER-Schaltung enthalten.
  11. PLL-Schaltung nach Anspruch 5, wobei die ersten, zweiten und dritten Speicherschaltungen (37, 40, 41) jeweils eine Flipflop- bzw. Kippschaltung enthalten.
  12. PLL-Schaltung nach Anspruch 11, wobei die genannte Kippschaltung eine Kippschaltung vom D-Typ ist.
  13. Optische Kommunikationsempfangsvorrichtung mit einer Lichtempfangseinrichtung (61, 62) zum Empfangen eines optischen Signals, zum Umsetzen des optischen Signals in ein elektrisches Signal und zur Abgabe des elektrischen Signals, mit einer PLL-Schaltung (65) zur Erzeugung eines mit dem Ausgangssignal der genannten Lichtempfangseinrichtung synchronisierten Taktsignals und mit einer Neu-Synchronisierschaltung (64) zur Neu-Synchronisierung des Ausgangssignals der genannten Lichtempfangseinrichtung auf der Grundlage des durch die PLL-Schaltung erzeugten Taktsignals, die einen Oszillator (16) zur Erzeugung eines Schwingungsfrequenzsignals mit einer veränderbaren Schwingungsfrequenz, eine Phasendetektierschaltung (11) zum Vergleichen der Phasen des Schwingungsfrequenzsignals des genannten Oszillators und eines Eingangssignals miteinander und zur Abgabe eines ersten Phasensteuersignals für eine Vorverschiebung der Phase des Schwingungsfrequenzsignals des genannten Oszillators oder eines zweiten Phasensteuersignals für eine Verzögerung der Phase des Schwingungsfrequenzsignals des genannten Oszillators auf der Grundlage eines Ergebnisses des Vergleichs, eine Signalerzeugungsschaltung (17) zur Erzeugung von ersten und zweiten Signalen (ICLK, QCLK) mit voneinander verschiedenen Phasen auf der Grundlage des Schwingungsfrequenzsignals des genannten Oszillators und eine Frequenzdetektierschaltung (12) aufweist, die in Synchronismus mit Übergängen in dem Eingangssignal die durch die genannte Signalerzeugungsschaltung (17) erzeugten ersten und zweiten Signale abtastet, eine Verknüpfungsoperation auf die abgetasteten Signale hin vornimmt und auf der Grundlage eines Ergebnisses der Verknüpfungsoperation ein erstes Frequenzsteuersignal zur Anhebung der Frequenz des Schwingungsfrequenzsignals des genannten Oszillators oder ein zweites Frequenzsteuersignal zur Absenkung der Frequenz des Schwingungsfrequenzsignals des betreffenden Oszillators abgibt, dadurch gekennzeichnet, dass die Verknüpfungsoperation auf erste und zweite Signalwerte hin ausgeführt wird, die in Synchronismus mit Eingangssignalübergängen in lediglich einer Richtung, entweder von einem hohen Pegel zu einem niedrigen Pegel oder von einem niedrigen Pegel zu einem hohen Pegel abgetastet sind, und dass die Verknüpfungsoperation auf aktuell abgetastete Werte und auf Werte hin ausgeführt wird, die in der unmittelbar vorangehenden Periode abgetastet sind.
  14. Optische Kommunikationsempfangsvorrichtung nach Anspruch 13, wobei die ersten und zweiten Signale (ICLK, QCLK) Taktsignale sind.
  15. Optische Kommunikationsempfangsvorrichtung nach Anspruch 14, wobei die Phasen der ersten und zweiten Signale (ICLK, QCLK) um 90° voneinander verschieden sind.
  16. Optische Kommunikationsempfangsvorrichtung nach Anspruch 13, wobei die genannte Frequenzdetektierschaltung (12) eine erste Abtastschaltung (124), die das erste Signal in Synchronismus mit dem Eingangssignal bezüglich jeder Periode des Eingangssignals abtastet, eine zweite Abtastschaltung (125), die das zweite Signal in Synchronismus mit dem Eingangssignal bezüglich jeder Periode des Eingangssignals abtastet, und eine Steuerverknüpfungsschaltung (126) aufweist, welche die Signale, die durch die ersten und zweiten Abtastschaltungen abgetastet sind, speichert, verknüpfungsmäßig auf die ge speicherten Signale und auf Signale hin arbeitet, die anschließend durch die ersten und zweiten Abtastschaltungen abgetastet werden, und auf der Grundlage eines Ergebnisses der Verknüpfungsoperation das erste Frequenzsteuersignal oder das zweite Frequenzsteuersignal erzeugt.
  17. Optische Kommunikationsempfangsvorrichtung nach Anspruch 16, wobei die genannte Steuerverknüpfungsschaltung (126) eine erste Verknüpfungsoperationsschaltung (36) zum verknüpfungsmäßigen Arbeiten auf Ausgangssignale der genannten ersten und zweiten Abtastschaltungen hin, eine erste Speicherschaltung (37) zur Speicherung eines Ausgangssignals der genannten ersten Verknüpfungsoperationsschaltung, eine zweite Verknüpfungsoperationsschaltung (38) zum verknüpfungsmäßigen Arbeiten auf die Ausgangssignale der genannten ersten und zweiten Abtastschaltungen (124, 125) und auf das gespeicherte Signal der genannten ersten Speicherschaltung hin, eine dritte Verknüpfungsoperationsschaltung (39) zum verknüpfungsmäßigen Arbeiten auf ein Signal, welches durch verknüpfungsmäßige Verarbeitung der Ausgangssignale der genannten ersten und zweiten Abtastschaltungen erhalten wird, und auf das gespeicherte Signal der genannten ersten Speicherschaltung hin, eine zweite Speichereinrichtung (40) zur Speicherung eines Ausgangssignals der genannten zweiten Verknüpfungsoperationsschaltung und eine dritte Speichereinrichtung (41) zur Speicherung eines Ausgangssignals der genannten dritten Verknüpfungsoperationsschaltung enthält.
  18. Optische Kommunikationsempfangsvorrichtung nach Anspruch 16, wobei die genannten ersten und zweiten Abtastschaltungen (124, 125) die ersten bzw. zweiten Signale zu einem Zeitpunkt einer Anstiegsflanke oder einer Abfallflanke des Eingangssignals abtasten.
DE60112528T 2000-10-19 2001-10-19 PLL Schaltkreis und optischer Empfänger in einem optischen Kommunikationssystem Expired - Lifetime DE60112528T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000318903 2000-10-19
JP2000318903 2000-10-19
JP2001004617 2001-01-12
JP2001004617A JP2002198808A (ja) 2000-10-19 2001-01-12 Ｐｌｌ回路および光通信受信装置

Publications (2)

Publication Number Publication Date
DE60112528D1 DE60112528D1 (de) 2005-09-15
DE60112528T2 true DE60112528T2 (de) 2006-03-30

Family

ID=26602375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60112528T Expired - Lifetime DE60112528T2 (de) 2000-10-19 2001-10-19 PLL Schaltkreis und optischer Empfänger in einem optischen Kommunikationssystem

Country Status (4)

Country Link
US (1) US6915081B2 (de)
EP (1) EP1199805B1 (de)
JP (1) JP2002198808A (de)
DE (1) DE60112528T2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3649194B2 (ja) * 2002-01-31 2005-05-18 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
US6738582B1 (en) * 2002-03-26 2004-05-18 Martisse Networks Synchronization system for all optical slotted ring dynamic networks
US20050147411A1 (en) * 2002-03-28 2005-07-07 Matisse Networks Optical reservation-based network switch fabrics
US7421053B1 (en) * 2002-04-26 2008-09-02 Yt Networks Capital, Llc Fast clock acquisition enable method using phase stir injection to PLL for burst mode optical receivers
JP2005537740A (ja) * 2002-08-30 2005-12-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 位相ロックループ
JP4162648B2 (ja) * 2004-10-12 2008-10-08 独立行政法人科学技術振興機構 ロック検出装置及び光フェーズロックループシステム
DE102006052867A1 (de) * 2006-11-09 2008-05-15 Rohde & Schwarz Gmbh & Co. Kg Phasendetektoranordnung
US8055137B2 (en) * 2007-03-27 2011-11-08 Tongqing Wang Phase coded non-return-to-zero optical transmitter
CN101803194B (zh) * 2007-09-21 2013-03-27 高通股份有限公司 具有信号跟踪的信号发生器
JP2010035098A (ja) 2008-07-31 2010-02-12 Sony Corp 位相同期回路並びに記録再生装置および電子機器
EP2192689B1 (de) * 2008-12-01 2012-01-18 Samsung Electronics Co., Ltd. Zeit-Digital-Wandler und vollständig digitaler Phasenregelkreis
US8138841B2 (en) * 2009-08-19 2012-03-20 City University Of Hong Kong Apparatus and method for controlling the output phase of a VCO
US8502609B2 (en) * 2011-06-10 2013-08-06 Broadcom Corporation Reference-less frequency detector
US8457269B2 (en) * 2011-10-27 2013-06-04 Ncku Research And Development Foundation Clock and data recovery (CDR) architecture and phase detector thereof
JP6772477B2 (ja) 2016-02-18 2020-10-21 富士通株式会社 信号再生回路、電子装置および信号再生方法
JP6724619B2 (ja) 2016-07-15 2020-07-15 富士通株式会社 信号再生回路、電子装置及び信号再生方法
GB2580631B (en) * 2019-01-17 2022-04-27 Cml Microcircuits Uk Ltd Phase-locked loop circuitry
US10536153B1 (en) * 2019-06-28 2020-01-14 Dialog Semiconductor B.V. Signal generator
CN116798362B (zh) * 2023-06-30 2024-01-16 北京显芯科技有限公司 一种显示信号的采样方法、设备、装置及显示设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69535087T2 (de) * 1994-03-11 2006-12-21 Fujitsu Ltd., Kawasaki Schaltungsanordnung zur Taktrückgewinnung
JP3070442B2 (ja) * 1995-05-24 2000-07-31 日本電気株式会社 ディジタル変復調回路
US6081572A (en) 1998-08-27 2000-06-27 Maxim Integrated Products Lock-in aid frequency detector
JP2000278344A (ja) * 1999-03-25 2000-10-06 Sanyo Electric Co Ltd 疑似ロック検出システム
CA2293173A1 (en) * 1999-12-29 2001-06-29 Nortel Networks Corporation Agile phase noise filter using vcxo and frequency synthesis
US6556086B2 (en) * 2001-05-31 2003-04-29 Analog Devices, Inc. Fractional-N synthesizer and method of synchronization of the output phase

Also Published As

Publication number Publication date
US20020057479A1 (en) 2002-05-16
EP1199805A1 (de) 2002-04-24
EP1199805B1 (de) 2005-08-10
DE60112528D1 (de) 2005-09-15
US6915081B2 (en) 2005-07-05
JP2002198808A (ja) 2002-07-12

Similar Documents

Publication Publication Date Title
DE60112528T2 (de) PLL Schaltkreis und optischer Empfänger in einem optischen Kommunikationssystem
DE69535087T2 (de) Schaltungsanordnung zur Taktrückgewinnung
DE3728022C2 (de)
DE19922807C2 (de) Mehrkanal-Taktwiedergewinnungs-Schaltungsanordnung
DE60120426T2 (de) Datenrückgewinnung mit nachführung des datenaugenmusters
DE60036426T2 (de) Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht
DE602004005218T2 (de) Phasendetektor
DE60031737T2 (de) Frequenzregelkreis
DE10157786A1 (de) Verarbeitung von digitalen Hochgeschwindigkeitssignalen
DE10203596C1 (de) Verfahren zur Abtastphasenregelung
DE112008002478T5 (de) Eine Phasen/Frequenz-Detektor und eine Ladungspumpenarchitektur für referenzlose Takt- und Datenwiederherstellungs(CDR)-Anwendungen
DE19842711C2 (de) Schaltung zur Datensignalrückgewinnung und Taktsignalregenerierung
DE19818976C2 (de) Phasenerfassungsvorrichtung und Phasenerfassungsverfahren
DE60302440T2 (de) Schwingungsarme phasenregelschleife
DE2355470B2 (de) Taktgeber
DE2121405A1 (de) Synchronisationseinrichtung für digitale Datensignale
DE69928050T2 (de) Taktregenerator
DE60115805T2 (de) PLL-Schaltung und Empfangsmodul für optische Signalübertragung
DE19844126C1 (de) Frequenzdetektionsverfahren zur Taktsignalfrequenz-Nachstellung und Frequenzdetektorschaltung zur Durchführung des Verfahrens
DE10134016B4 (de) Phasenregelkreisschaltung zur Ausgabe eines Taktsignals mit einer festen Phasendifferenz bezüglich eines eingegebenen Taktsignals
DE102013005054A1 (de) Phasenregelkreis
DE2521403C3 (de) Schaltungsanordnung zum Synchronisieren eines Ausgangssignals im Takte eines periodischen impulsförmigen Eingangssignals
DE102005018950B4 (de) Vorrichtung und Verfahren zur Phasensynchronisation mit Hilfe eines Mikrocontrollers
DE19918047A1 (de) Frequenzkomparator und mit einem solchen Frequenzkomparator ausgestattete PLL-Schaltung
DE10207315B4 (de) Vorrichtung zur Datenrückgewinnung aus einem empfangenen Datensignal

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)