CN116798362B - 一种显示信号的采样方法、设备、装置及显示设备 - Google Patents

Abstract

本发明公开的一种显示信号的采样方法、设备、装置及显示设备，该方法包括：IC芯片在接收到待采样显示信号之前，先基于接收到的校验信号，生成采样信号，校验信号是由首个IC芯片接收到初始校验信号后，传输到该IC芯片的，初始校验信号由预设数量的目标逻辑信号组成，其周期与待采样显示信号的周期相同，IC芯片在接收到待采样显示信号后，在待采样显示信号的上升沿到达时，使能采样信号，并基于采样信号对待采样显示信号进行采样。由于IC芯片在对待采用显示信号进行采样时，是基于IC芯片的采样信号进行采样的，采样信号由IC芯片接收到的校验信号生成，因此，每个IC芯片的采样点不同，相比于采用固定采样点进行采样，可以提高采样的准确率。

Description

一种显示信号的采样方法、设备、装置及显示设备

技术领域

本发明涉及通信技术领域，特别涉及一种显示信号的采样方法、设备、装置及显示设备。

背景技术

Mini LED背光通常采用多个IC芯片控制背光亮度，多个IC芯片分为多组，每组IC芯片间使用单线串联连接，IC芯片与IC芯片间采用单线归零码进行信号传递。

相关技术中，IC芯片在接收到显示信号的上升沿后，经过一个固定的时间开始采样，然而，在实际的测试中，由于IC芯片自身的特性，比如，IC芯片自身的阻抗，IC芯片自身的晶振，会使输入至IC芯片的信号的高电平信号的占空比和由该IC芯片输出的信号的高电平信号的占空比不同，因此多个IC芯片串联后，信号的高电平信号的占空比会朝着变大或变小的方向变化，这样，针对每组IC芯片，每个IC芯片都在接收到显示信号的上升沿后，经过一个固定的时间进行采样，可能会存在采样出错的问题。

发明内容

本发明提供一种显示信号的采样方法、设备、装置及显示设备，用以解决现有技术中存在的对单线归零码格式的显示信号进行采样时，采样准确率低的问题。

第一方面，本申请提供一种显示信号采样方法，该方法包括：针对串联连接的IC芯片中的每个IC芯片执行以下步骤：

所述IC芯片接收到待采样显示信号后，在所述待采样显示信号的上升沿的到达时刻，使能所述IC芯片的采样信号；

所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，其中，所述采样信号是在接收待采样显示信号之前，所述IC芯片基于接收到的校验信号生成的，所述校验信号为由首个IC芯片接收到初始校验信号后，传输至所述IC芯片的，且所述初始校验信号是由预设数量的目标逻辑信号组成的，所述初始校验信号的周期与所述待采样显示信号的周期相同。

在一种可能的实现方式中，若所述采样信号为采样时钟信号，则所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，包括：

所述IC芯片在所述采样时钟信号的下降沿，对所述待采样显示信号进行采样；或

所述IC芯片在所述采样时钟信号的下降沿后的第一预设时长内，对所述待采样显示信号进行采样。

在一种可能的实现方式中，通过下列方式确定所述采样时钟信号：

所述IC芯片根据所述校验信号的周期，对所述IC芯片的自身时钟信号进行处理，得到所述采样时钟信号。

在一种可能的实现方式中，若所述采样信号为采样计数信号，则所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，包括：

所述IC芯片在所述采样计数信号对应的计数值到达时，对所述待采样显示信号进行采样；或

所述IC芯片在所述采样计数信号对应的计数值到达后的第二预设时长内，对所述待采样显示信号进行采样。

在一种可能的实现方式中，通过下列方式确定所述采样计数信号对应的计数值：

所述IC芯片在确定接收到所述校验信号的上升沿时，通过内部计数器开始计数；

所述IC芯片在确定接收到所述校验信号的下降沿时，确定所述内部计数器的计数值；

所述IC将所述计数值作为与所述采样计数信号对应的计数值。

在一种可能的实现方式中，所述目标逻辑信号的高电平的占空比大于第一占空比，小于第二占空比，其中，所述第一占空比为所述待采样显示信号的逻辑“0”信号的高电平信号的占空比，所述第二占空比为所述待采样显示信号的逻辑“1”信号的高电平信号的占空比。

在一种可能的实现方式中，所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样后，还包括：

所述IC芯片确定本次采样结束后，关闭所述采样信号。

第二方面，本申请提供一种显示信号的采样设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现如第一方面任一项所述的显示信号的采样方法的步骤。

第三方面，本申请提供一种显示信号的采样装置，包括：

使能模块，用于接收到待采样显示信号后，在所述待采样显示信号的上升沿的到达时刻，使能所述IC芯片的采样信号；

采样模块，用于基于所述采样信号，对所述待采样显示信号进行采样，其中，所述采样信号是在接收待采样显示信号之前，所述IC芯片基于接收到的校验信号生成的，所述校验信号为由首个IC芯片接收到初始校验信号后，传输至所述IC芯片的，且所述初始校验信号是由预设数量的目标逻辑信号组成的，所述初始校验信号的周期与所述待采样显示信号的周期相同。

在一种可能的实现方式中，若所述采样信号为采样时钟信号，则采样模块具体用于：

在所述采样时钟信号的下降沿，对所述待采样显示信号进行采样；或

在所述采样时钟信号的下降沿后的第一预设时长内，对所述待采样显示信号进行采样。

在一种可能的实现方式中，通过下列方式确定所述采样时钟信号：

根据所述校验信号的周期，对所述IC芯片的自身时钟信号进行处理，得到所述采样时钟信号。

在一种可能的实现方式中，若所述采样信号为采样计数信号，则所述采样模块具体用于：

在所述采样计数信号对应的计数值到达时，对所述待采样显示信号进行采样；或

在所述采样计数信号对应的计数值到达后的第二预设时长内，对所述待采样显示信号进行采样。

在一种可能的实现方式中，通过下列方式确定所述采样计数信号对应的计数值：

在确定接收到所述校验信号的上升沿时，通过内部计数器开始计数；

在确定接收到所述校验信号的下降沿时，确定所述内部计数器的计数值；

将所述计数值作为与所述采样计数信号对应的计数值。

在一种可能的实现方式中，所述目标逻辑信号的高电平的占空比大于第一占空比，小于第二占空比，其中，所述第一占空比为所述待采样显示信号的逻辑“0”信号的高电平信号的占空比，所述第二占空比为所述待采样显示信号的逻辑“1”信号的高电平信号的占空比。

在一种可能的实现方式中，该采样装置还包括关闭模块；

所述基于所述采样信号，对所述待采样显示信号进行采样后，关闭模块用于：

确定本次采样结束后，关闭所述采样信号。

第四方面，本申请实施例还提供一种显示设备，该显示设备包括第二方面任一所述的显示信号的采样设备。

第五方面，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，当所述计算机指令在计算机上运行时，使得计算机执行如第一方面中任一项所述的显示信号的采样方法的步骤。

本发明有益效果如下：

本申请提供的一种显示信号的采样方法、设备、装置及显示设备，该方法包括：IC芯片在接收到待采样显示信号之前，先基于接收到的校验信号，生成采样信号，该校验信号是由首个IC芯片接收到初始校验信号后，传输到该IC芯片的，且，该初始校验信号是由预设数量的目标逻辑信号组成的，初始校验信号的周期与待采样显示信号的周期相同，IC芯片在接收到待采样显示信号后，在待采样显示信号的上升沿到达时，使能IC芯片的采样信号，并基于该采样信号对待采样显示信号进行采样。由于IC芯片在对待采用显示信号进行采样时，是基于IC芯片的采样信号进行采样的，采样信号由IC芯片接收到的校验信号生成，因此，每个IC芯片的采样点不同，相比于现有技术中使用固定采样点进行采样，可以提高采样的准确率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中提供的一种Mini LED背光板的结构示意图；

图2为相关技术提供的一种单线归零码的逻辑信号的示意图；

图3为相关技术提供的一种采样时序图；

图4为相关技术提供的另一种采样时序图；

图5为本申请实施例提供的一种显示信号的采样方法的流程示意图；

图6为本申请实施例提供的一种初始校验信号的时序图；

图7为本申请实施例提供的一种采样时序图；

图8为本申请实施例提供的另一种采样时序图；

图9为本申请实施例提供的另一种采样时序图；

图10a为本申请实施例提供的另一种采样时序图；

图10b为本申请实施例提供的另一种采样时序图；

图11a为本申请实施例提供的另一种采样时序图；

图11b为本申请实施例提供的另一种采样时序图；

图12为本申请实施例提供的一种显示信号的采样设备的结构示意图；

图13为本申请实施例提供的一种显示信号的采样装置的结构示意图；

图14为本申请实施例提供的一种显示信号的采样方法的程序产品的示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

如图1所示，为相关技术中提供的一种Mini LED背光板的结构示意图，该Mini LED背光板中包括M组IC芯片，每组IC芯片包括N个串联连接的IC芯片，IC芯片与IC芯片间采用单线归零码进行信号传递，M和N均为大于等于2的正整数。

单线归零码包括逻辑“0”信号和逻辑“1”信号，如图2所示，逻辑“1”信号为高电平信号的占空比大于低电平信号的占空比，逻辑“0”信号为低电平信号的占空比大于高电平信号的占空比。

相关技术中提供的对显示信号进行采样时，针对每组IC芯片，每个IC芯片都会在接收到显示信号的上升沿后，经过固定的时间进行采样，比如，在接收到显示信号的上升沿后，经过0.5μs进行采样，也就是说，每个IC芯片的采样点是固定的。如果输入至每个IC芯片显示信号的高电平信号的占空比与该IC芯片输出的显示信号的高电平信号的占空比相同，则采用固定的采样点对显示信号进行采样，不会影响采样的准确率，但是在实际测试中，由于每个IC芯片自身的特征，会使输入至该IC芯片的显示信号的高电平信号的占空比大于或小于该IC芯片输出的显示信号的高电平信号的占空比，从而导致每组IC芯片中传输的显示信号的高电平信号的占空比会逐渐变大或逐渐变小，比如，如图3所示，为相关技术提供的一种显示信号的高电平信号的占空比变小的示意图，其中，IC1芯片是一组IC芯片中的首个IC芯片，ICN芯片为一组IC芯片中的最后一个IC芯片，当显示信号的高电平信号的占空比逐渐变小时，ICN芯片在对逻辑“1”信号进行采样时，采集的是低电平信号，采样错误。

如图4所示，为相关技术提供的一种显示信号的高电平信号的占空比变大的示意图，从图4中可以看出，ICN芯片在对逻辑“0”信号进行采样时，采集的是高电平信号，采样错误。

综上所述，采用固定采样点对显示信号进行采样时，可能会采样错误。

基于此，本发明实施例提供一种显示信号采样方法、设备、装置及显示设备，用以提高显示信号的采样准确率。

如图5所示，为本申请实施例提供的一种显示信号的采样方法的流程示意图，具体包括如下步骤：

针对串联连接的IC芯片中的每个IC芯片，执行以下步骤：

S501、所述IC芯片接收到待采样显示信号后，在所述待采样显示信号的上升沿的到达时刻，使能所述IC芯片的采样信号；

S502、所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，其中，所述采样信号是在接收待采样显示信号之前，所述IC芯片基于接收到的校验信号生成的，所述校验信号为由首个IC芯片接收到初始校验信号后，传输至所述IC芯片的，且所述初始校验信号是由预设数量的目标逻辑信号组成的，所述初始校验信号的周期与所述待采样显示信号的周期相同。

本申请实施例中，IC芯片在接收到待采样显示信号之前，先基于接收到的校验信号，生成采样信号，该校验信号是由首个IC芯片接收到初始校验信号后，传输到该IC芯片的，且，该初始校验信号是由预设数量的目标逻辑信号组成的，初始校验信号的周期与待采样显示信号的周期相同，IC芯片在接收到待采样显示信号后，在待采样显示信号的上升沿到达时，使能IC芯片的采样信号，并基于该采样信号对待采样显示信号进行采样。由于IC芯片在对待采用显示信号进行采样时，是基于IC芯片的采样信号进行采样的，采样信号由IC芯片接收到的校验信号生成，因此，每个IC芯片的采样点不同，相比于现有技术中使用固定采样点进行采样，可以提高采样的准确率。

本申请实施例可以应用与如图1所示的Mini LED背光板，还可以用于其他具有串联连接的IC芯片的结构，对此，本申请不做限定。

本申请实施例中，待采样显示信号为单线归零码中的逻辑信号，比如，图2中的逻辑“0”信号和逻辑“1”信号。

在具体实施中，组成初始校验信号的目标逻辑信号的数量可以为16个；组成初始校验信号的目标逻辑信号的占空比，大于第一占空比，小于第二占空比，其中，第一占空比为待采样显示信号的逻辑“0”信号的高电平信号的占空比，第二占空比为待采样显示信号的逻辑“1”信号的高电平信号的占空比。初始校验信号可以由图1中的控制芯片发送。

比如，如图6所示，为本申请实施例提供的一种初始校验信号的时序图，从图6中可以看出，待采样显示信号中逻辑“0”信号的高电平信号的占空比为25％，待采样显示信号中逻辑“1”信号的高电平信号的占空比为75％，目标逻辑信号的高电平信号的占空比大于25％，小于75％，图6中的目标逻辑信号的高电平信号的占空比为45％。

在一种实施例中，在IC芯片初始化前，将由预设数量的目标逻辑信号组成的初始校验信号输入至IC组中的首个IC芯片，首个IC芯片接收到初始校验信号后，基于初始校验信号，生成采样信号，同时，基于首个IC芯片的自身特性，首个IC芯片输出的校验信号的高电平信号的占空比变大或变小，首个IC芯片将占空比变大或变小后的校验信号发送至下一个IC芯片，下一个IC芯片接收到占空比变大或变小后的校验信号后，基于接收到的校验信号，生成下一个IC芯片的采样信号，同时，基于下一个IC芯片的自身特性，下一个IC芯片输出的校验信号与输入至下一个IC芯片的校验信号的高电平信号的占空比变大或变小，并将输出的校验信号发送至与下一个IC芯片连接的下一个IC芯片，以此类推，直到最后一个IC芯片生成最后一个IC芯片的采样信号为止。

IC芯片生成了采样信号后，如果接收到待采样显示信号，则在待采样显示信号的上升沿，开启采样信号，基于采样信号对待采样显示信号进行采样。

在一种实施例中，为了防止时钟错位，在本次采样结束后，IC芯片控制采样信号关闭，等待下一次的待采样显示信号的上升沿的到来，具体的，关闭时长通常小于一个时钟周期。

在具体实施中，采样信号可以为采样时钟信号，也可以为采样计数信号，下面分别对该两种采样信号进行详细说明。

1、采样信号为采样时钟信号：

IC芯片接收到校验信号后，根据校验信号的周期，对IC芯片的自身时钟信号进行处理，得到采样时钟信号。

根据校验信号的周期，可以确定校验信号的频率，IC芯片的自身时钟信号是基于IC芯片的晶振产生的，对IC芯片的自身时钟信号进行处理，可以对IC芯片的自身时钟信号进行分频处理，或者倍频处理，得到采样时钟信号。

如图7所示，为本申请实施例提供的一种采样时钟信号的示意图，从图7中可以看出，一组IC芯片包括N个串联连接的IC芯片，由于硬件原因，IC芯片接收到的校验信号的高电平的占空比不同，以校验信号的高电平的占空比变小为例，IC1芯片接收到的校验信号的高电平信号的占空比为PWM1，IC2芯片接收到的校验信号的高电平信号的占空比为PWM2，……ICN芯片接收到的校验信号的高电平信号的占空比为PWMN，其中，PWM1＞PWM2＞……＞PWMN，也就是说，校验信号在经过N个IC芯片后，校验信号的高电平信号的占空比逐渐变小，校验信号的低电平信号的占空比逐渐变大。

从图7中可以看出，IC芯片生成的采样时钟信号的高电平信号也逐渐变小，也就是每个IC芯片产生的采样时钟信号的高电平信号的占空比不同，即IC1芯片的采样时钟信号clk1的高电平信号的占空比＞IC2芯片的采样时钟信号clk2的高电平信号的占空比＞……＞ICN芯片的采样时钟信号clkN的高电平信号的占空比。

本申请实施例，IC芯片在接收到校验信号后，根据接收到的检验信号和IC芯片自身内部的晶振产生的时钟信号，得到采样时钟信号，采样时钟信号的周期和接收到的校验信号的周期相同，采样时钟信号的高电平信号的占空比大于待采样显示信号的逻辑“0”信号的高电平信号的占空比，小于待采样显示信号的逻辑“1”信号的高电平信号的占空比。

需要说明的是，本申请实施例中校验信号经过的IC芯片路径与待采样显示信号经过的IC芯片的路径相同。

在具体实施中，IC芯片可以在采样时钟信号的下降沿，对待采样显示信号进行采样，也可以在采样时钟信号的下降沿后的第一预设时长内，对待采样显示信号进行采样。

如图8所示，为本申请实施例提供的一种IC芯片在采样时钟信号的下降沿对待采样显示信号进行采样的示意图。

如图9所示，为本申请实施例提供的一种IC芯片在采样时钟信号的下降沿后的第一预设时长内对待采样显示信号进行采样的示意图。

为了防止时钟错位，在本次采样结束后，IC芯片控制采样时钟信号关闭，当下一次待采样显示信号的上升沿到来时，重新使能采样时钟信号。

本申请实施例中，虽然Mini-LED背光板上一组IC芯片接收到的待采样显示信号的波形存在变形，但是通过每个IC芯片的采样时钟信号进行采样，不同IC芯片的采样点不同，相比于使用固定的采样点，可以提高采样的准确率。

如图10a和图10b所示，为本申请实施例提供的两种采样时序图，从图10a和图10b中可以看出，IC芯片的采样时钟信号clk1～clkN的高电平信号的占空比逐渐变小，IC芯片接收到的待采样显示信号的高电平信号的占空比也逐渐变小，因此，IC芯片基于采样时钟信号，可以保证每次都能正确采样。

如图11a和图11b所示，为本申请实施例提供的另外两种采样时序图，从图11a和图11b中可以看出，IC芯片的采样时钟信号clk1～clkN的高电平信号的占空比逐渐变大，IC芯片接收到的待采样显示信号的高电平信号的占空比也逐渐变大，因此，IC芯片基于采样时钟信号，可以保证每次都能正确采样。

本申请实施例中，无论IC芯片间传输的波形如何变形，只要符合单线归零码规则，都可以正确采样，不用单独设定每个IC芯片的采样点。即使在传输速率高的情况下，波形严重变形的情况，IC芯片还是能够通过采样时钟信号clk1～clkN对显示信号正确采样。

2、采样信号为采样计数信号：

IC芯片在确定接收到校验信号的上升沿时，通过内部计数器开始计数，在确定接收到校验信号的下降沿时，确定内部计数器的计数值，关闭该内部计数器，以及将该计数值作为与采样计数信号对应的计数值。

比如，在校验信号的上升沿和下降沿期间，内部计数器的计数值为3，IC芯片存储该计数值。

IC芯片存储了该计数值后，在接收到待采样显示信号时，在待采样显示信号的上升沿开启内部计数器，在内部计数器计数到IC芯片存储的计数值的时刻，对待采样显示信号进行采样，或在内部计数器计数到IC芯片存储的计数值到达后的第二预设时长内，对待采样显示信号进行采样。

为了防止错位，本次采样结束后，IC芯片可以关闭内部计数器。

本申请实施例，由于计数值是IC芯片根据接收到的校验信号的上升沿和下降沿得到的，每个IC芯片接收到的校验信号的上升沿和下降沿不同，因此，得到的每个IC芯片对应的计数值也不同，从而使每个IC芯片的采样点不同。

基于相同的构思，本发明实施例提供一种显示信号的采样设备，由于该设备即是本发明实施例中的方法中的设备，并且该设备解决问题的原理与该方法相似，因此该设备的实施可以参见方法的实施，重复之处不再赘述。

如图12所示，该显示信号的采样设备可以应用于Mini LED背光板，Mini LED背光板包括多组串联连接的IC芯片，该采样设备包括存储器121和处理器122，存储器121存储有计算机程序，处理器122执行计算机程序时实现如下步骤：

针对每组IC芯片中的每个IC芯片，所述IC芯片接收到待采样显示信号后，在所述待采样显示信号的上升沿的到达时刻，使能所述IC芯片的采样信号；

所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，其中，所述采样信号是在接收待采样显示信号之前，所述IC芯片基于接收到的校验信号生成的，所述校验信号为由首个IC芯片接收到初始校验信号后，传输至所述IC芯片的，且所述初始校验信号是由预设数量的目标逻辑信号组成的，所述初始校验信号的周期与所述待采样显示信号的周期相同。

在一种可能的实现方式中，若所述采样信号为采样时钟信号，则处理器122具体用于：

在所述采样时钟信号的下降沿，对所述待采样显示信号进行采样；或

在所述采样时钟信号的下降沿后的第一预设时长内，对所述待采样显示信号进行采样。

在一种可能的实现方式中，处理器122通过下列方式确定所述采样时钟信号：

根据所述校验信号的周期，对所述IC芯片的自身时钟信号进行处理，得到所述采样时钟信号。

在一种可能的实现方式中，若所述采样信号为采样计数信号，则处理器122具体用于：

在所述采样计数信号对应的计数值到达时，对所述待采样显示信号进行采样；或

在所述采样计数信号对应的计数值到达后的第二预设时长内，对所述待采样显示信号进行采样。

在一种可能的实现方式中，处理器122通过下列方式确定所述采样计数信号对应的计数值：

在确定接收到所述校验信号的上升沿时，通过内部计数器开始计数；

在确定接收到所述校验信号的下降沿时，确定所述内部计数器的计数值；

将所述计数值作为与所述采样计数信号对应的计数值。

在一种可能的实现方式中，所述目标逻辑信号的高电平的占空比大于第一占空比，小于第二占空比，其中，所述第一占空比为所述待采样显示信号的逻辑“0”信号的高电平信号的占空比，所述第二占空比为所述待采样显示信号的逻辑“1”信号的高电平信号的占空比。

在一种可能的实现方式中，基于所述采样信号，对所述待采样显示信号进行采样后，处理器122还用于：

确定本次采样结束后，关闭所述采样信号。

基于相同的构思，本发明实施例提供一种显示信号的采样装置，由于该装置即是本发明实施例中的方法中的装置，并且该装置解决问题的原理与该方法相似，因此该装置的实施可以参见方法的实施，重复之处不再赘述。

如图13所示，显示信号的采样装置包括：使能模块131和采样模块132，其中，

针对串联连接的IC芯片中的每个IC芯片：

使能模块131，用于接收到待采样显示信号后，在所述待采样显示信号的上升沿的到达时刻，使能所述IC芯片的采样信号；

采样模块132，用于基于所述采样信号，对所述待采样显示信号进行采样，其中，所述采样信号是在接收待采样显示信号之前，所述IC芯片基于接收到的校验信号生成的，所述校验信号为由首个IC芯片接收到初始校验信号后，传输至所述IC芯片的，且所述初始校验信号是由预设数量的目标逻辑信号组成的，所述初始校验信号的周期与所述待采样显示信号的周期相同。

在一种可能的实现方式中，若所述采样信号为采样时钟信号，则采样模块132具体用于：

在所述采样时钟信号的下降沿，对所述待采样显示信号进行采样；或

在所述采样时钟信号的下降沿后的第一预设时长内，对所述待采样显示信号进行采样。

在一种可能的实现方式中，通过下列方式确定所述采样时钟信号：

根据所述校验信号的周期，对所述IC芯片的自身时钟信号进行处理，得到所述采样时钟信号。

在一种可能的实现方式中，若所述采样信号为采样计数信号，则所述采样模块132具体用于：

在所述采样计数信号对应的计数值到达时，对所述待采样显示信号进行采样；或

在所述采样计数信号对应的计数值到达后的第二预设时长内，对所述待采样显示信号进行采样。

在一种可能的实现方式中，通过下列方式确定所述采样计数信号对应的计数值：

所述IC芯片在确定接收到所述校验信号的上升沿时，通过内部计数器开始计数；

所述IC芯片在确定接收到所述校验信号的下降沿时，确定所述内部计数器的计数值；

所述IC将所述计数值作为与所述采样计数信号对应的计数值。

在一种可能的实现方式中，所述目标逻辑信号的高电平的占空比大于第一占空比，小于第二占空比，其中，所述第一占空比为所述待采样显示信号的逻辑“0”信号的高电平信号的占空比，所述第二占空比为所述待采样显示信号的逻辑“1”信号的高电平信号的占空比。

在一种可能的实现方式中，该装置还包括关闭模块133；

基于所述采样信号，对所述待采样显示信号进行采样后，关闭模块133用于：

确定本次采样结束后，关闭所述采样信号。

基于相同的发明构思，在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当程序产品在终端设备上运行时，程序代码用于使终端设备执行本说明书上述“示例性方法”部分中描述的根据本公开各种示例性实施方式的显示信号的采样装置中各模块的步骤，例如，针对每组IC芯片中的每个IC芯片，接收到待采样显示信号后，在所述待采样显示信号的上升沿的到达时刻，使能所述IC芯片的采样信号；基于所述采样信号，对所述待采样显示信号进行采样，其中，所述采样信号是在接收待采样显示信号之前，所述IC芯片基于接收到的校验信号生成的，所述校验信号为由首个IC芯片接收到初始校验信号后，传输至所述IC芯片的，且所述初始校验信号是由预设数量的目标逻辑信号组成的，所述初始校验信号的周期与所述待采样显示信号的周期相同。

程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。

如图14所示，描述了根据本发明的实施方式的用于显示信号采样的程序产品150，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括——但不限于——电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

可读介质上包含的程序代码可以用任何适当的介质传输，包括——但不限于——无线、有线、光缆、RF等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。

应当注意，尽管在上文详细描述中提及了系统的若干模块或子模块，但是这种划分仅仅是示例性的并非强制性的。实际上，根据本发明的实施方式，上文描述的两个或更多模块的特征和功能可以在一个模块中具体化。反之，上文描述的一个模块的特征和功能可以进一步划分为由多个模块来具体化。

此外，尽管在附图中以特定顺序描述了本发明系统各模块的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。附加地或备选地，可以省略某些操作，将多个操作合并为一个操作执行，和/或将一个操作分解为多个操作执行。

以上参照示出根据本申请实施例的方法、装置(系统)和/或计算机程序产品的框图和/或流程图描述本申请。应理解，可以通过计算机程序指令来实现框图和/或流程图示图的一个块以及框图和/或流程图示图的块的组合。可以将这些计算机程序指令提供给通用计算机、专用计算机的处理器和/或其它可编程数据处理装置，以产生机器，使得经由计算机处理器和/或其它可编程数据处理装置执行的指令创建用于实现框图和/或流程图块中所指定的功能/动作的方法。

相应地，还可以用硬件和/或软件(包括固件、驻留软件、微码等)来实施本申请。更进一步地，本申请可以采取计算机可使用或计算机可读存储介质上的计算机程序产品的形式，其具有在介质中实现的计算机可使用或计算机可读程序代码，以由指令执行系统来使用或结合指令执行系统而使用。在本申请上下文中，计算机可使用或计算机可读介质可以是任意介质，其可以包含、存储、通信、传输、或传送程序，以由指令执行系统、装置或设备使用，或结合指令执行系统、装置或设备使用。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种显示信号的采样方法，其特征在于，该方法包括：针对串联连接的IC芯片中的每个IC芯片执行以下步骤：

所述IC芯片接收到待采样显示信号后，在所述待采样显示信号的上升沿的到达时刻，使能所述IC芯片的采样信号；

所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，其中，所述采样信号是在接收待采样显示信号之前，所述IC芯片基于接收到的校验信号生成的，所述校验信号为由首个IC芯片接收到初始校验信号后，传输至所述IC芯片的，且所述初始校验信号是由预设数量的目标逻辑信号组成的，所述初始校验信号的周期与所述待采样显示信号的周期相同；

其中，所述采样信号包括采样时钟信号或采样计数信号；

若所述采样信号为采样时钟信号，则通过下列方式确定所述采样时钟信号：

所述IC芯片根据接收到的所述校验信号和所述IC芯片自身内部的晶振产生的时钟信号，得到所述采样时钟信号，所述采样时钟信号的周期和所述校验信号的周期相同，所述采样时钟信号的高电平信号的占空比大于所述待采样显示信号的逻辑“0”信号的高电平信号的占空比，小于所述待采样显示信号的逻辑“1”信号的高电平信号的占空比；

若所述采样信号为采样计数信号，则通过下列方式确定所述采样计数信号对应的计数值：

所述IC芯片在确定接收到所述校验信号的上升沿时，通过内部计数器开始计数；

所述IC芯片在确定接收到所述校验信号的下降沿时，确定所述内部计数器的计数值；

所述IC芯片将所述计数值作为与所述采样计数信号对应的计数值。

2.如权利要求1所述的方法，其特征在于，若所述采样信号为采样时钟信号，则所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，包括：

所述IC芯片在所述采样时钟信号的下降沿，对所述待采样显示信号进行采样；或

所述IC芯片在所述采样时钟信号的下降沿后的第一预设时长内，对所述待采样显示信号进行采样。

3.如权利要求1所述的方法，其特征在于，若所述采样信号为采样计数信号，则所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，包括：

所述IC芯片在所述采样计数信号对应的计数值到达时，对所述待采样显示信号进行采样；或

所述IC芯片在所述采样计数信号对应的计数值到达后的第二预设时长内，对所述待采样显示信号进行采样。

4.如权利要求1～3任一所述的方法，其特征在于，所述目标逻辑信号的高电平的占空比大于第一占空比，小于第二占空比，其中，所述第一占空比为所述待采样显示信号的逻辑“0”信号的高电平信号的占空比，所述第二占空比为所述待采样显示信号的逻辑“1”信号的高电平信号的占空比。

5.如权利要求1～3任一所述的方法，其特征在于，所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样后，还包括：

所述IC芯片确定本次采样结束后，关闭所述采样信号。

6.一种显示信号的采样设备，其特征在于，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1～5任一项所述的显示信号的采样方法的步骤。

7.一种显示信号的采样装置，其特征在于，所述采样装置包括：

使能模块，用于接收到待采样显示信号后，在所述待采样显示信号的上升沿的到达时刻，使能IC芯片的采样信号；

采样模块，用于基于所述采样信号，对所述待采样显示信号进行采样，其中，所述采样信号是在接收待采样显示信号之前，所述IC芯片基于接收到的校验信号生成的，所述校验信号为由首个IC芯片接收到初始校验信号后，传输至所述IC芯片的，且所述初始校验信号是由预设数量的目标逻辑信号组成的，所述初始校验信号的周期与所述待采样显示信号的周期相同；

其中，所述采样信号包括采样时钟信号或采样计数信号；

若所述采样信号为采样时钟信号，则通过下列方式确定所述采样时钟信号：

所述IC芯片根据接收到的所述校验信号和所述IC芯片自身内部的晶振产生的时钟信号，得到所述采样时钟信号，所述采样时钟信号的周期和所述校验信号的周期相同，所述采样时钟信号的高电平信号的占空比大于所述待采样显示信号的逻辑“0”信号的高电平信号的占空比，小于所述待采样显示信号的逻辑“1”信号的高电平信号的占空比；

若所述采样信号为采样计数信号，则通过下列方式确定所述采样计数信号对应的计数值：

所述IC芯片在确定接收到所述校验信号的上升沿时，通过内部计数器开始计数；

所述IC芯片在确定接收到所述校验信号的下降沿时，确定所述内部计数器的计数值；

所述IC芯片将所述计数值作为与所述采样计数信号对应的计数值。

8.一种显示设备，其特征在于，包括如权利要求6所述的显示信号的采样设备。