CN109085492B - 集成电路信号相位差确定方法及装置、介质和电子设备 - Google Patents

Abstract

本发明公开了一种集成电路信号相位差确定方法及装置、介质和电子设备，涉及集成电路技术领域。该集成电路信号相位差确定方法包括：获取集成电路输出的第一信号和第二信号，分别对第一信号和第二信号进行欠采样，以得到第一采样信号和第二采样信号；基于预设门限电平分别对第一采样信号和第二采样信号进行数字转换，以得到第一数字信号和第二数字信号；利用一预设脉冲信号分别对第一数字信号和第二数字信号进行卷积处理，以得到第一比较信号和第二比较信号；计算第一比较信号与第二比较信号的相位差作为基准相位差，并根据基准相位差确定第一信号与第二信号的相位差。本公开可以准确确定集成电路输出信号的相位差。

Description

集成电路信号相位差确定方法及装置、介质和电子设备

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种集成电路输出信号相位差确定方法、集成电路输出信号相位差确定装置、存储介质和电子设备。

背景技术

集成电路(Integrated Circuit，IC)是一种微型电子器件或部件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件。

随着IC技术的发展，集成电路已经应用到各种类型的电子设备中。针对一些电子设备，系统的时钟频率已超过百兆赫兹，这就使得人们对信号传输的速度要求越来越高，需要集成电路输出高速信号。由于测试硬件电路走线长度、输出信号抖动等原因，对测量集成电路输出信号的相位差造成了障碍。另外，高速信号难以进行采样也是造成相位差难以确定的一个主要原因。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种集成电路输出信号相位差确定方法、集成电路输出信号相位差确定装置、存储介质和电子设备，进而至少在一定程度上解决集成电路输出信号的相位差难以确定的问题。

根据本公开的一个方面，提供一种集成电路输出信号相位差确定方法，包括：获取集成电路输出的第一信号和第二信号，分别对第一信号和第二信号进行欠采样，以得到第一采样信号和第二采样信号；基于预设门限电平分别对第一采样信号和第二采样信号进行数字转换，以得到第一数字信号和第二数字信号；利用一预设脉冲信号分别对第一数字信号和第二数字信号进行卷积处理，以得到第一比较信号和第二比较信号；计算第一比较信号与第二比较信号的相位差作为基准相位差，并根据基准相位差确定第一信号与第二信号的相位差。

可选地，在进行欠采样之前，集成电路输出信号相位差确定方法还包括：分别对第一信号和第二信号进行延迟校准。

可选地，分别对第一信号和第二信号进行延迟校准包括：采用时域反射方式分别对第一信号和第二信号进行延迟校准。

可选地，分别对第一信号和第二信号进行欠采样包括：根据第一信号和第二信号的周期以及一等效采样周期确定欠采样周期；基于欠采样周期分别对第一信号和第二信号进行欠采样。

可选地，基于预设门限电平分别对第一采样信号和第二采样信号进行数字转换包括：分别将第一采样信号和第二采样信号的高于预设门限电平的部分设置为1，并分别将第一采样信号和第二采样信号的低于预设门限电平的部分设置为0；或者分别将第一采样信号和第二采样信号的高于预设门限电平的部分设置为0，并分别将第一采样信号和第二采样信号的低于预设门限电平的部分设置为1。

可选地，计算第一比较信号与第二比较信号的相位差作为基准相位差包括：确定第一比较信号和第二比较信号的多个跳变沿中心点；计算第一比较信号的跳变沿中心点与第二比较信号的跳变沿中心点的时间间隔的平均值，将平均值作为基准相位差。

可选地，根据基准相位差确定第一信号与第二信号的相位差包括：计算基准相位差与等效采样周期的乘积；将基准相位差与等效采样周期的乘积确定为第一信号与第二信号的相位差。

可选地，预设门限电平为第一采样信号和第二采样信号的幅值的一半。

可选地，预设脉冲信号为1/2比特理论时间宽度对应的脉冲信号。

根据本公开的一个方面，提供一种集成电路输出信号相位差确定装置，包括欠采样模块、数字转换模块、卷积处理模块和相位差确定模块。

具体的，欠采样模块可以用于获取集成电路输出的第一信号和第二信号，分别对第一信号和第二信号进行欠采样，以得到第一采样信号和第二采样信号；数字转换模块可以用于基于预设门限电平分别对第一采样信号和第二采样信号进行数字转换，以得到第一数字信号和第二数字信号；卷积处理模块可以用于利用一预设脉冲信号分别对第一数字信号和第二数字信号进行卷积处理，以得到第一比较信号和第二比较信号；相位差确定模块可以用于计算第一比较信号与第二比较信号的相位差作为基准相位差，并根据基准相位差确定第一信号与第二信号的相位差。

可选地，集成电路输出信号相位差确定装置还可以包括延迟校准模块。

具体的，延迟校准模块可以用于分别对第一信号和第二信号进行延迟校准。

可选地，延迟校准模块可以包括延迟校准单元。

具体的，延迟校准单元可以用于采用时域反射方式分别对第一信号和第二信号进行延迟校准。

可选地，欠采样模块可以包括周期确定单元和欠采样单元。

具体的，周期确定单元可以用于根据第一信号和第二信号的周期以及一等效采样周期确定欠采样周期；欠采样单元可以用于基于欠采样周期分别对第一信号和所述第二信号进行欠采样。

可选地，数字转换模块可以包括数字转换单元。

具体的，数字转换单元可以用于分别将第一采样信号和第二采样信号的高于预设门限电平的部分设置为1，并分别将第一采样信号和第二采样信号的低于预设门限电平的部分设置为0；或者数字转换单元可以分别将第一采样信号和第二采样信号的高于预设门限电平的部分设置为0，并分别将第一采样信号和第二采样信号的低于预设门限电平的部分设置为1。

可选地，相位差确定模块可以包括跳变中心确定单元和基准相位差确定单元。

具体的，跳变中心确定单元可以用于确定第一比较信号和第二比较信号的多个跳变沿中心点；基准相位差确定单元可以用于计算第一比较信号的跳变沿中心点与第二比较信号的跳变沿中心点的时间间隔的平均值，将平均值作为基准相位差。

可选地，相位差确定模块可以包括乘积计算单元和相位差确定单元。

具体的，乘积计算单元可以用于计算基准相位差与等效采样周期的乘积；相位差确定单元可以将基准相位差与等效采样周期的乘积确定为第一信号与第二信号的相位差。

可选地，预设门限电平为第一采样信号和第二采样信号的幅值的一半。

可选地，预设脉冲信号为1/2比特理论时间宽度对应的脉冲信号。

根据本公开的一个方面，提供一种存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述任意一项的集成电路输出信号相位差确定方法。

根据本公开的一个方面，提供一种电子设备，包括：处理器；以及存储器，用于存储处理器的可执行指令；其中，处理器配置为经由执行可执行指令来执行上述任意一项的集成电路输出信号相位差确定方法。

在本公开的一些实施例所提供的技术方案中，通过对集成电路输出的第一信号和第二信号分别进行欠采样、数字转换、卷积处理，最后通过计算卷积后两个信号的相位差，进而确定出第一信号与第二信号之间的相位差，一方面，采用本公开的方法可以准确地确定出集成电路输出信号的相位差；另一方面，通过欠采样，可以解决高速信号难以采样的问题；再一方面，通过进行卷积处理，可以避免信号抖动对相位差测量造成的影响。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示出了集成电路输出的信号出现抖动的情况的示意图；

图2示出了根据本公开的示例性实施方式的确定相位差的应用场景的示意图；

图3示意性示出了根据本公开的示例性实施方式的集成电路输出信号相位差确定方法的流程图；

图4示出了根据本公开的示例性实施方式的欠采样过程的示意图；

图5示出了根据本公开的示例性实施方式的通过数字转换后的信号的示意图；

图6示出了根据本公开的示例性实施方式的进行卷积处理后的信号的示意图；

图7示意性示出了根据本公开的示例性实施方式的第一比较信号和第二比较信号的对比图；

图8示意性示出了根据本公开的示例性实施方式的集成电路输出信号相位差确定装置的方框图；

图9示意性示出了根据本公开的另一示例性实施方式的集成电路输出信号相位差确定装置的方框图；

图10示意性示出了根据本公开的示例性实施方式的延迟校准模块的方框图；

图11示意性示出了根据本公开的示例性实施方式的欠采样模块的方框图；

图12示意性示出了根据本公开的示例性实施方式的数字转换模块的方框图；

图13示意性示出了根据本公开的示例性实施方式的相位差确定模块的方框图；

图14示意性示出了根据本公开的另一示例性实施方式的相位差确定模块的方框图；

图15示出了根据本公开的示例性实施方式的存储介质的示意图；以及

图16示意性示出了根据本公开的示例性实施方式的电子设备的方框图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

附图中所示的流程图仅是示例性说明，不是必须包括所有的步骤。例如，有的步骤还可以分解，而有的步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

目前，一方面，一些技术采用专用测量设备对高速信号进行测量，这种专用的测量设备不适宜量产测试；另一方面，一些技术采用量产测试设备来对高速信号进行测量，然而，这种设备通常针对的是SoC(System on Chip，片上系统)及射频类测试机台，这种设备往往成本较高且具有局限性。

集成电路输出的高速信号由于测试硬件电路走线的影响、信号抖动(jitter)等原因，无法较好地确定出信号的相位差。其中，集成电路输出的高速信号由于存在抖动，会导致无法确定出信号的上升/下降沿。

图1示出了信号出现抖动情况的示意图。参考图1，正常信号如信号10所示。然而，由于芯片中噪声(例如，热噪声、散粒噪声、闪烁噪声、爆裂噪声等)的影响，信号会产生抖动，可能例如变为图中所示的信号11或信号12，这将不利于后续处理单元对该信号进行处理。

本公开所述的集成电路输出信号可以是集成电路输出的时钟信号(clock)，然而，应当理解的是，本公开的信号相位差确定方法还可以应用到除时钟信号之外的其他信号的场景中。

本公开的示例性实施方式的应用场景可以入图2所示。集成电路芯片产生的两个信号可以通过传输介质传输至测试机台，测试机台可以具有处理单元和存储单元，可以由测试机台对所述两个信号之间的相位差进行计算。也就是说，本公开所述的集成电路输出信号相位差确定方法可以由测试机台来实现。

图3示意性示出了根据本公开的示例性实施方式的集成电路输出信号相位差确定方法的流程图。参考图3，本公开的示例性实施方式的集成电路输出信号相位差确定方法可以包括以下步骤：

S32.获取集成电路输出的第一信号和第二信号，分别对第一信号和第二信号进行欠采样，以得到第一采样信号和第二采样信号。

首先，测试机台可以获取集成电路输出的第一信号和第二信号。此处术语“第一”和“第二”仅是为了对信号进行区分，不应作为本公开的限制。另外，本公开不对第一信号和第二信号的产生过程以及信号的波形、周期、幅值进行限制。

接下来，可以分别对第一信号和第二信号进行欠采样。具体的，可以根据第一信号和第二信号的周期以及一等效采样周期确定欠采样的周期。例如，可以采用下述公式1确定出欠采样周期Ts：

Ts＝kTi+Δt (公式1)

其中，Ti为原始信号(第一信号或第二信号)的周期，Δt为等效采样周期，k为采样参数且是正整数。另外，确定出的欠采样周期Ts应当大于测试机台的最小采样周期。

例如，原始信号的周期Ti为100ps，如果测试机台的最大采样频率为100MHz(即，最小采样周期为10000ps)，则可以将k设定为200，将等效采样周期Δt设定为1ps。

在确定出欠采样周期后，可以分别对第一信号和第二信号进行欠采样。图4示意性示出了欠采样的采样过程。参考图4，在原始信号上，每隔Ts进行采样，将采样得到的相位点进行连接，即生成欠采样后的信号。对第一信号进行欠采样后得到第一采样信号，对第二信号进行欠采样后得到第二采样信号。

采用欠采样的方式有效解决了集成电路输出的高速信号频率较高，不便于采样的问题。

S34.基于预设门限电平分别对第一采样信号和第二采样信号进行数字转换，以得到第一数字信号和第二数字信号。

在确定出第一采样信号和第二采样信号后，可以基于预设门限电平分别对第一采样信号和第二采样信号进行数字转换，以得到第一数字信号和第二数字信号。第一采样信号和第二采样信号可以例如图5所示。

具体的，在一些实施例中，可以分别将第一采样信号和第二采样信号的高于预设门限电平的部分设置为1，并分别将第一采样信号和第二采样信号的低于预设门限电平的部分设置为0；在另一些实施例中，可以分别将第一采样信号和第二采样信号的高于预设门限电平的部分设置为0，并分别将第一采样信号和第二采样信号的低于预设门限电平的部分设置为1。

另外，可以基于步骤S32中确定出的采样信号来确定预设门限电平。例如，可以将采样信号幅值的1/2作为预设门限电平。也就是说，如果第一采样信号和第二采样信号的幅值为1.2V，则可以将预设门限电平设定为0.6V。在这种情况下，采样信号大于0.6V的部分被转换成1，小于0.6V的部分被转换为0。

S36.利用一预设脉冲信号分别对第一数字信号和第二数字信号进行卷积处理，以得到第一比较信号和第二比较信号。

在本公开的示例性实施方式中，预设脉冲信号可以为1/2比特理论时间宽度对应的脉冲信号。然而，采用其他脉冲信号以确定比较信号的方案均属于本发明的构思。

如果将步骤S34确定出的数字信号记为f₁(t)，将预设脉冲信号记为f₂(t)，则可以利用公式2进行卷积：

参考图6，示例性示出了卷积后的信号波形图。

通过步骤S34和步骤S36的过程，可以消除抖动对信号的影响。

S38.计算第一比较信号与第二比较信号的相位差作为基准相位差，并根据基准相位差确定第一信号与第二信号的相位差。

首先，可以确定第一比较信号和第二比较信号的多个跳变沿中心点；接下来，可以计算第一比较信号的跳变沿中心点与第二比较信号的跳变沿中心点的时间间隔的平均值，并将该平均值作为基准相位差。

图7示意性示出了根据本公开的示例性实施方式的第一比较信号和第二比较信号的对比图。首先，可以确定第一比较信号的跳变沿中心点，例如图中点A，可以确定出第二比较信号的跳变沿中心点，例如图中点B，可以计算点A与点B之间的时间间隔。可以将此处的点A和点B理解为计算所需的样本，可以分别从第一比较信号和第二比较信号中选取预定数量个样本，例如，可以将预定数量确定为250个。计算各样本对应的时间间隔，随后，将计算出的时间间隔的平均值确定为基准相位差。

在确定出基准相位差之后，可以根据该基准相位差确定出上述第一信号与第二信号之间的相位差。具体的，可以计算基准相位差与上述等效采样周期Δt的乘积，并将该乘积确定为第一信号与第二信号之间的相位差。

根据本公开的一些实施例，鉴于测试硬件电路走线会造成测试误差，例如，每6英寸会造成1ns的时间差，因此，本公开还提供了一种延迟校准的方案。

在对第一信号和第二信号进行欠采样之前，本公开所述的方法还可以包括分别对第一信号和第二信号进行延迟校准。例如，可以采用时域反射方式(Time DomainReflectometry，TDR)分别对第一信号和第二信号进行延迟校准。

具体的，首先，测试机台可以向用于获取第一信号或第二信号的传输路径发送脉冲信号或阶跃信号，由于在TDR时，测试机台不连接集成电路芯片，也就是说，芯片连接处于开路状态，发送的信号发生全反射；接下来，测试机台可以测量由发射波到反射波再到达发射点的时间差，即可确定第一信号或第二信号因测量硬件造成的延迟；随后，测试机台可以根据确定出的延迟调整比较沿的时间点，进而实现延迟补偿。

综上所述，根据本公开的示例性实施方式的集成电路输出信号相位差确定方法，一方面，采用本公开的方法可以准确地确定出集成电路输出信号的相位差；另一方面，通过欠采样，可以解决高速信号难以采样的问题；再一方面，通过进行卷积处理，可以避免信号抖动对相位差测量造成的影响。

应当注意，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

进一步的，本示例实施方式中还提供了一种集成电路输出信号相位差确定装置。

图8示意性示出了本公开的示例性实施方式的集成电路输出信号相位差确定装置8的方框图。参考图8，根据本公开的示例性实施方式的集成电路输出信号相位差确定装置可以包括欠采样模块81、数字转换模块83、卷积处理模块85和相位差确定模块87。

具体的，欠采样模块81可以用于获取集成电路输出的第一信号和第二信号，分别对第一信号和第二信号进行欠采样，以得到第一采样信号和第二采样信号；数字转换模块83可以用于基于预设门限电平分别对第一采样信号和第二采样信号进行数字转换，以得到第一数字信号和第二数字信号；卷积处理模块85可以用于利用一预设脉冲信号分别对第一数字信号和第二数字信号进行卷积处理，以得到第一比较信号和第二比较信号；相位差确定模块87可以用于计算第一比较信号与第二比较信号的相位差作为基准相位差，并根据基准相位差确定第一信号与第二信号的相位差。

根据本公开的示例性实施方式的集成电路输出信号相位差确定装置，一方面，可以准确地确定出集成电路输出信号的相位差；另一方面，通过欠采样，可以解决高速信号难以采样的问题；再一方面，通过进行卷积处理，可以避免信号抖动对相位差测量造成的影响。

根据本公开的示例性实施例，参考图9，集成电路输出信号相位差确定装置9相比于集成电路输出信号相位差确定装置8，除包括欠采样模块81、数字转换模块83、卷积处理模块85和相位差确定模块87外，还可以包括延迟校准模块91。

具体的，延迟校准模块91可以用于分别对第一信号和第二信号进行延迟校准。

根据本公开的示例性实施例，参考图10，延迟校准模块91可以包括延迟校准单元101。

具体的，延迟校准单元101可以用于采用时域反射方式分别对第一信号和第二信号进行延迟校准。

在对信号进行延迟校准的实施例中，通过进行延迟校准，可以避免测试硬件电路走线造成的测试误差。

根据本公开的示例性实施例，参考图11，欠采样模块81可以包括周期确定单元111和欠采样单元113。

具体的，周期确定单元111可以用于根据第一信号和第二信号的周期以及一等效采样周期确定欠采样周期；欠采样单元113可以用于基于欠采样周期分别对第一信号和所述第二信号进行欠采样。

根据本公开的示例性实施例，参考图12，数字转换模块83可以包括数字转换单元121。

具体的，数字转换单元121可以用于分别将第一采样信号和第二采样信号的高于预设门限电平的部分设置为1，并分别将第一采样信号和第二采样信号的低于预设门限电平的部分设置为0；或者数字转换单元可以分别将第一采样信号和第二采样信号的高于预设门限电平的部分设置为0，并分别将第一采样信号和第二采样信号的低于预设门限电平的部分设置为1。

根据本公开的示例性实施例，参考图13，相位差确定模块13可以包括跳变中心确定单元131和基准相位差确定单元133。

具体的，跳变中心确定单元131可以用于确定第一比较信号和第二比较信号的多个跳变沿中心点；基准相位差确定单元133可以用于计算第一比较信号的跳变沿中心点与第二比较信号的跳变沿中心点的时间间隔的平均值，将平均值作为基准相位差。

根据本公开的示例性实施例，参考图14，相位差确定模块87可以包括乘积计算单元141和相位差确定单元143。

具体的，乘积计算单元141可以用于计算基准相位差与等效采样周期的乘积；相位差确定单元143可以将基准相位差与等效采样周期的乘积确定为第一信号与第二信号的相位差。

应当理解的是，在一些实施例中，上述跳变中心确定单元131、基准相位差确定单元133、乘积计算单元141和相位差确定单元143可以均包括于相位差确定模块87中

根据本公开的示例性实施例，预设门限电平为第一采样信号和第二采样信号的幅值的一半。

根据本公开的示例性实施例，预设脉冲信号为1/2比特理论时间宽度对应的脉冲信号。

由于本发明实施方式的程序运行性能分析装置的各个功能模块与上述方法发明实施方式中相同，因此在此不再赘述。

在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。

参考图15所示，描述了根据本发明的实施方式的用于实现上述方法的程序产品1500，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。

计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。

在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。

所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。

下面参照图16来描述根据本发明的这种实施方式的电子设备1600。图16显示的电子设备1600仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图16所示，电子设备1600以通用计算设备的形式表现。电子设备1600的组件可以包括但不限于：上述至少一个处理单元1610、上述至少一个存储单元1620、连接不同系统组件(包括存储单元1620和处理单元1610)的总线1630、显示单元1640。

其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元1610执行，使得所述处理单元1610执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元1610可以执行如图3中所示的步骤S32至步骤S38。

存储单元1620可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)16201和/或高速缓存存储单元16202，还可以进一步包括只读存储单元(ROM)16203。

存储单元1620还可以包括具有一组(至少一个)程序模块16205的程序/实用工具16204，这样的程序模块16205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。

总线1630可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。

电子设备1600也可以与一个或多个外部设备1700(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备1600交互的设备通信，和/或与使得该电子设备1600能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口1650进行。并且，电子设备1600还可以通过网络适配器1660与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器1660通过总线1630与电子设备1600的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备1600使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。

此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (12)

1.一种集成电路输出信号相位差确定方法，其特征在于，包括：

获取集成电路输出的第一信号和第二信号，分别对所述第一信号和所述第二信号进行欠采样，以得到第一采样信号和第二采样信号；

基于预设门限电平分别对所述第一采样信号和所述第二采样信号进行数字转换，以得到第一数字信号和第二数字信号；

利用一预设脉冲信号分别对所述第一数字信号和所述第二数字信号进行卷积处理，以得到第一比较信号和第二比较信号；

计算所述第一比较信号与所述第二比较信号的相位差作为基准相位差，并计算所述基准相位差与等效采样周期的乘积，将所述基准相位差与等效采样周期的乘积确定为所述第一信号与所述第二信号之间的相位差。

2.根据权利要求1所述的集成电路输出信号相位差确定方法，其特征在于，在进行欠采样之前，所述集成电路输出信号相位差确定方法还包括：

分别对所述第一信号和所述第二信号进行延迟校准。

3.根据权利要求2所述的集成电路输出信号相位差确定方法，其特征在于，分别对所述第一信号和所述第二信号进行延迟校准包括：

采用时域反射方式分别对所述第一信号和所述第二信号进行延迟校准。

4.根据权利要求1所述的集成电路输出信号相位差确定方法，其特征在于，分别对所述第一信号和所述第二信号进行欠采样包括：

根据所述第一信号和所述第二信号的周期以及所述等效采样周期确定欠采样周期；

基于所述欠采样周期分别对所述第一信号和所述第二信号进行欠采样。

5.根据权利要求1所述的集成电路输出信号相位差确定方法，其特征在于，基于预设门限电平分别对所述第一采样信号和所述第二采样信号进行数字转换包括：

分别将所述第一采样信号和所述第二采样信号的高于所述预设门限电平的部分设置为1，并分别将所述第一采样信号和所述第二采样信号的低于所述预设门限电平的部分设置为0；或者

分别将所述第一采样信号和所述第二采样信号的高于所述预设门限电平的部分设置为0，并分别将所述第一采样信号和所述第二采样信号的低于所述预设门限电平的部分设置为1。

6.根据权利要求1所述的集成电路输出信号相位差确定方法，其特征在于，计算所述第一比较信号与所述第二比较信号的相位差作为基准相位差包括：

确定所述第一比较信号和所述第二比较信号的多个跳变沿中心点；

计算所述第一比较信号的跳变沿中心点与所述第二比较信号的跳变沿中心点的时间间隔的平均值，将所述平均值作为基准相位差。

7.根据权利要求5所述的集成电路输出信号相位差确定方法，其特征在于，所述预设门限电平为所述第一采样信号和所述第二采样信号的幅值的一半。

8.根据权利要求1所述的集成电路输出信号相位差确定方法，其特征在于，所述预设脉冲信号为1/2比特理论时间宽度对应的脉冲信号。

9.一种集成电路输出信号相位差确定装置，其特征在于，包括：

欠采样模块，用于获取集成电路输出的第一信号和第二信号，分别对所述第一信号和所述第二信号进行欠采样，以得到第一采样信号和第二采样信号；

数字转换模块，用于基于预设门限电平分别对所述第一采样信号和所述第二采样信号进行数字转换，以得到第一数字信号和第二数字信号；

卷积处理模块，用于利用一预设脉冲信号分别对所述第一数字信号和所述第二数字信号进行卷积处理，以得到第一比较信号和第二比较信号；

相位差确定模块，用于计算所述第一比较信号与所述第二比较信号的相位差作为基准相位差，并计算所述基准相位差与等效采样周期的乘积，将所述基准相位差与等效采样周期的乘积确定为所述第一信号与所述第二信号之间的相位差。

10.根据权利要求9所述的集成电路输出信号相位差确定装置，其特征在于，所述集成电路输出信号相位差确定装置还包括：

延迟校准模块，用于分别对所述第一信号和所述第二信号进行延迟校准。

11.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至8中任一项所述的集成电路输出信号相位差确定方法。

12.一种电子设备，其特征在于，包括：

处理器；以及

存储器，用于存储所述处理器的可执行指令；

其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1至8中任一项所述的集成电路输出信号相位差确定方法。

Images