CN114094996A - 一种校准电路、校准方法、接口和相关设备 - Google Patents

一种校准电路、校准方法、接口和相关设备 Download PDF

Info

Publication number
CN114094996A
CN114094996A CN202111319415.1A CN202111319415A CN114094996A CN 114094996 A CN114094996 A CN 114094996A CN 202111319415 A CN202111319415 A CN 202111319415A CN 114094996 A CN114094996 A CN 114094996A
Authority
CN
China
Prior art keywords
sampling
nth
signal
clock signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111319415.1A
Other languages
English (en)
Inventor
梁岩
王文根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Microelectronics Technology Co Ltd
Original Assignee
Chengdu Haiguang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Microelectronics Technology Co Ltd filed Critical Chengdu Haiguang Microelectronics Technology Co Ltd
Priority to CN202111319415.1A priority Critical patent/CN114094996A/zh
Publication of CN114094996A publication Critical patent/CN114094996A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供了一种校准电路、校准方法、接口和相关设备，校准电路包括时钟生成模块、数据采样模块和校准模块；时钟生成模块用于根据第一时钟信号，获得第一采样时钟信号至第N采样时钟信号；数据采样模块用于根据第一采样时钟信号至第N采样时钟信号，对第一数据信号进行采样，获得第一采样数据信号至第N采样数据信号；其中，任一采样时钟信号用于生成第二时钟信号，对应的采样数据信号用于生成第二数据信号；校准模块用于获得第一采样数据信号至第N采样数据信号的比较结果，并判断比较结果与初始比较结果是否相同，若不同，根据比较结果输出相应的控制信号至时钟生成模块或数据采样模块，以校准第二时钟信号和第二数据信号的相位关系。

Description

一种校准电路、校准方法、接口和相关设备
技术领域
本发明实施例涉及集成电路技术领域，具体涉及一种校准电路、校准方法、接口和相关设备。
背景技术
在芯片的互连接口中，一般采用对接口进行训练的方式，来校准接口的数据信号和时钟信号的相位关系，进而优化接口的时序。但是，训练是在接口初始化阶段完成的，在接口传输阶段，电压和温度等参数的变化，会导致数据信号和时钟信号的相位关系偏离最优值。尤其在传输速度比较高的接口中，这种偏离会导致接口时序出错，限制接口的传输速度。基于此，如何校准数据信号和时钟信号的相位关系偏离，是本领域技术人员亟待解决的问题之一。
发明内容
有鉴于此，本发明实施例提供了一种校准电路、校准方法、接口和相关设备，以校准数据信号和时钟信号的相位关系的偏离。
为解决上述问题，本发明实施例提供如下技术方案：
本发明第一方面提供了一种校准电路，包括时钟生成模块、数据采样模块和校准模块；
所述时钟生成模块用于接收第一时钟信号，并根据所述第一时钟信号，获得依次延时的第一采样时钟信号至第N采样时钟信号，N为大于或等于3的自然数；
所述数据采样模块用于接收第一数据信号，并根据所述第一采样时钟信号至所述第N采样时钟信号，对所述第一数据信号进行采样，获得第一采样数据信号至第N采样数据信号；其中，任一采样时钟信号用于生成第二时钟信号，与所述采样时钟信号对应的采样数据信号用于生成第二数据信号；
所述校准模块用于获得所述第一采样数据信号至所述第N采样数据信号的比较结果，并判断所述比较结果与初始比较结果是否相同，若不同，根据比较结果输出相应的控制信号至所述时钟生成模块或所述数据采样模块，以通过调节采样时钟信号或采样数据信号的时序，校准所述第二时钟信号和所述第二数据信号的相位关系。
本发明第二方面提供了一种校准方法，包括：
接收第一时钟信号和第一数据信号；
根据所述第一时钟信号，获得依次延时的第一采样时钟信号至第N采样时钟信号，N为大于或等于3的自然数；
根据所述第一采样时钟信号至所述第N采样时钟信号，对所述第一数据信号进行采样，获得第一采样数据信号至第N采样数据信号；其中，任一采样时钟信号用于生成第二时钟信号，与所述采样时钟信号对应的采样数据信号用于生成第二数据信号；
获得所述第一采样数据信号至所述第N采样数据信号的比较结果，并判断所述比较结果与初始比较结果是否相同，若不同，根据比较结果调节采样时钟信号或采样数据信号的时序，以校准所述第二时钟信号和所述第二数据信号的相位关系。
本发明第三方面提供了一种接口，包括如上所述的校准电路。
本发明第四方面提供了一种芯片，包括如上所述的接口。
本发明第五方面提供了一种电子设备，包括如上所述的芯片。
本发明实施例提供的校准电路、校准方法、接口和相关设备，根据接收的第一时钟信号，获得第一采样时钟信号至第N采样时钟信号，根据第一采样时钟信号至第N采样时钟信号，对接收的第一数据信号进行采样，获得第一采样数据信号至第N采样数据信号，获得第一采样数据信号至第N采样数据信号的比较结果之后，判断比较结果与初始比较结果是否相同，若相同，说明第一数据信号与第一时钟信号的相位关系未发生偏离，若不同，说明第一数据信号与第一时钟信号的相位关系发生了偏离。
由于任一采样时钟信号用于生成第二时钟信号，对应的采样数据信号用于生成第二数据信号，因此，可以通过调节采样时钟信号或采样数据信号的时序，校准第二时钟信号和第二数据信号的相位关系，进而可以使得具有校准电路的接口输出的第二时钟信号和第二数据信号的相位关系始终保持在最优值，进而可以保证接口的时序和传输速度始终保持在最优值。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明一个实施例提供的校准电路的结构示意图；
图2为本发明另一个实施例提供的校准电路的结构示意图；
图3为本发明一个实施例提供的第一时钟信号和采样时钟信号的时序图；
图4为本发明一个实施例提供的第一数据信号、采样时钟信号和采样数据信号的时序图；
图5为本发明另一个实施例提供的第一数据信号、采样时钟信号和采样数据信号的时序图；
图6为本发明另一个实施例提供的第一数据信号、采样时钟信号和采样数据信号的时序图；
图7为本发明一个实施例提供的校准电路的结构示意图；
图8为本发明一个实施例提供的控制方法的流程图；
图9为本发明一个实施例提供的接口的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
芯片的互连接口，尤其是小芯片(Chiplet)或者裸片到裸片(Die-to-Die)的互连接口，一般用于实现芯片之间信号的传输，该信号一般包括时钟信号和数据信号。由于数据信号和时钟信号的相位关系会影响接口的时序和传输速度，因此，在接口初始化阶段，会对接口进行训练，以校准接口的数据信号和时钟信号的相位关系。
但是，随着信号传输工作的持续进行，芯片的电压和温度等参数会发生偏离，而电压和温度等参数的变化，又会导致接口传输的数据信号和时钟信号的相位关系发生偏离，因此，为了保证数据信号和时钟信号的相位关系始终保持不变，就需要在接口的数据传输阶段，也对数据信号和时钟信号的相位关系进行动态校准。
虽然可以在初始化阶段训练完成之后，一直重复训练，并将训练结果与初始化训练结果进行比较，来判断数据传输阶段数据信号和时钟信号的相位关系是否发生了变化，但是，该方法需要额外的数据通道监控训练结果，校准成本较高。
基于此，本发明实施例提供了一种校准电路、校准方法、接口和相关设备，以解决上述问题，所述校准电路包括时钟生成模块、数据采样模块和校准模块；
所述时钟生成模块用于接收第一时钟信号，并根据所述第一时钟信号，获得依次延时的第一采样时钟信号至第N采样时钟信号，N为大于或等于3的自然数；
所述数据采样模块用于接收第一数据信号，并根据所述第一采样时钟信号至所述第N采样时钟信号，对所述第一数据信号进行采样，获得第一采样数据信号至第N采样数据信号；其中，任一采样时钟信号用于生成第二时钟信号，与所述采样时钟信号对应的采样数据信号用于生成第二数据信号；
所述校准模块用于获得所述第一采样数据信号至所述第N采样数据信号的比较结果，并判断所述比较结果与初始比较结果是否相同，若不同，根据比较结果输出相应的控制信号至所述时钟生成模块或所述数据采样模块，以通过调节采样时钟信号或采样数据信号的时序，校准所述第二时钟信号和所述第二数据信号的相位关系。
若比较结果与初始比较结果相同，说明第一数据信号与第一时钟信号的相位关系未发生偏离，若比较结果与初始比较结果不同，说明第一数据信号与第一时钟信号的相位关系发生了偏离，从而可以通过调节采样时钟信号或采样数据信号的时序，校准第二时钟信号和第二数据信号的相位关系。
基于上述发明构思，作为本发明实施例公开内容的一种可选实现，本发明实施例提供了一种校准电路，该校准电路主要应用于接口，该接口可以为互连接口，如小芯片或者裸片到裸片的互连接口，当然，本发明并不仅限于此，该校准电路还可以应用于其他需要校准时钟信号和数据信号相位关系的器件，在此不再赘述。
如图1所示，图1为本发明一个实施例提供的校准电路的结构示意图，该校准电路用于接收第一时钟信号CLK1和第一数据信号DATA1，输出第二时钟信号CLK2和第二数据信号DATA2。并且，该校准电路包括时钟生成模块20、数据采样模块21和校准模块22。
其中，时钟生成模块20用于接收第一时钟信号CLK1，并根据第一时钟信号CLK1，获得依次延时的第一采样时钟信号C11至第N采样时钟信号C1N，N为大于或等于3的自然数。
数据采样模块21用于接收第一数据信号DATA1，并根据第一采样时钟信号C11至第N采样时钟信号C1N，对第一数据信号DATA1进行采样，获得第一采样数据信号D11至第N采样数据信号D1N。即，数据采样模块21根据第一采样时钟信号C11对第一数据信号DATA1进行采样，获得第一采样数据信号D11；诸如此类，数据采样模块21根据第N采样时钟信号C1N对第一数据信号DATA1进行采样，获得第N采样数据信号D1N。
其中，任一采样时钟信号用于生成第二时钟信号CLK2，与该采样时钟信号对应的采样数据信号用于生成第二数据信号DATA2。如，第一采样时钟信号C11用于生成第二时钟信号CLK2，第一采样数据信号D11用于生成第二数据信号DATA2。其中，第一采样时钟信号C11至第N采样时钟信号C1N与第一采样数据信号D11至第N采样数据信号D1N分别对应。
校准模块22用于获得第一采样数据信号D11至第N采样数据信号D1N的比较结果，并判断比较结果与初始比较结果是否相同，若不同，根据比较结果输出相应的控制信号至时钟生成模块20或数据采样模块21，以通过调节采样时钟信号或采样数据信号的时序，校准第二时钟信号CLK2和第二数据信号DATA2的相位关系。
本发明实施例中，可以通过校准电路实时动态地监控第一时钟信号CLK1和第一数据信号DATA1的相位关系，并在第一时钟信号CLK1和第一数据信号DATA1的相位关系发生变化时，校准第二时钟信号CLK2与第二数据信号DATA2的相位关系，以使具有该校准电路的接口输出的第二时钟信号CLK2和第二数据信号DATA2的相位关系始终保持在最优值，进而可以保证接口的时序和传输速度始终保持在最优值。此外，本发明实施例中，既不需要对接口进行训练，也不需要额外的数据通道监控训练结果，因此，校准成本较低。
本发明一些实施例中，如图2所示，图2为本发明另一实施例提供的校准电路的结构示意图，该校准电路还包括串并转换模块23，该串并转换模块23与时钟生成模块20、数据采样模块21和校准模块22相连。
串并转换模块23用于对第一采样数据信号D11至第N采样数据信号D1N进行串并转换，获得第一输出数据信号D21至第N输出数据信号D2N，对第一采样时钟信号C11至第N采样时钟信号C1N进行分频，获得第一输出时钟信号C21至第N输出时钟信号C2N。
即，串并转换模块23对第一采样数据信号D11进行串并转换，获得第一输出数据信号D21；诸如此类，串并转换模块23对第N采样数据信号D1N进行串并转换，获得第N输出数据信号D2N。串并转换模块23对第一采样时钟信号C11进行分频，获得第一输出时钟信号C21；诸如此类，串并转换模块23对第N采样时钟信号C1N进行分频，获得第N输出时钟信号C2N。
其中，任一输出时钟信号为第二时钟信号CLK2，与该输出时钟信号对应的输出数据信号为第二数据信号DATA2。如，第一输出时钟信号为第二时钟信号CLK2，第一输出数据信号为第二数据信号DATA2。
基于此，校准模块22还用于对第一输出数据信号D21至第N输出数据信号D2N进行相互比较，来获得第一采样数据信号D11至第N采样数据信号D1N的比较结果。
如，若第一输出数据信号D21至第N输出数据信号D2N均相同，则第一采样数据信号D11至第N采样数据信号D1N的比较结果为：第一采样数据信号D11至第N采样数据信号D1N均相同。若第一输出数据信号D21与第二输出数据信号D22至第N输出数据信号D2N不相同，则第一采样数据信号D11至第N采样数据信号D1N的比较结果为：第一采样数据信号D11与第二采样数据信号D12至第N采样数据信号D1N不相同。
如图3所示，图3为本发明一个实施例提供的第一时钟信号CLK1和采样时钟信号的时序图，其中，可以通过对第一时钟信号CLK1进行延时，来获得依次延时的第一采样时钟信号C11至第N采样时钟信号C1N。也就是说，第一采样时钟信号C11至第N采样时钟信号C1N与第一时钟信号CLK1的周期和频率是相同的，只是跳变沿的到来时间依次延迟。
如图4所示，图4为本发明一个实施例提供的第一数据信号DATA1、采样时钟信号和采样数据信号的时序图，图4中仅以上升沿触发采样为例进行说明，如，第一采样时钟信号C11的第一个上升沿到来之后，第一采样时钟信号C11对第一数据信号DATA1进行第一次采样，使得第一采样数据信号D11的数据与第一数据信号DATA1第一个数据周期T1内的数据相同；第二采样时钟信号C12的第一个上升沿到来之后，第二采样时钟信号C12对第一数据信号DATA1进行第一次采样，使得第二采样数据信号D12的数据与第一数据信号DATA1第一个数据周期T1内的数据相同；以此类推。当然，本发明并不仅限于此，在另一些实施例中，也可以通过下降沿触发来采样数据，在此不再赘述。
需要说明的是，校准模块22还用于根据第一采样时钟信号C11至第N采样时钟信号C1N获得比较时段，并对同一比较时段内的第一采样数据信号D11至第N采样数据信号D1N进行相互比较，来获得第一采样数据信号D11至第N采样数据信号D1N的比较结果。
如图4所示，第一个比较时段可以为第N采样时钟信号C1N第一个上升沿与第一采样时钟信号C11第二个上升沿之间的时段；第二个比较时段可以为第N采样时钟信号C1N第二个上升沿与第一采样时钟信号C11第三个上升沿之间的时段；以此类推。
当然，本发明另一些实施例中，校准模块22还用于根据第一输出时钟信号C21至第N输出时钟信号C2N获得比较时段，并对同一比较时段内的第一输出数据信号D21至第N输出数据信号D2N进行相互比较，在此不再赘述。
本发明一些实施例中，可以令初始比较结果为：第一采样数据信号D11至第N采样数据信号D1N完全相同。
基于此，时钟生成模块20还用于对第一时钟信号CLK1进行延时，以获得依次延时第一预设时间t1的第一采样时钟信号C11至第N采样时钟信号C1N。第一预设时间t1用于使第一采样时钟信号C11至第N采样时钟信号C1N，对第一数据信号DATA1同一数据周期T内的相同数据进行采样，以使初始比较结果为第一采样数据信号D11至第N采样数据信号D1N完全相同。
需要说明的是，可以先设置一个较小的延时时间，如设置延时间隔为一个延时单元，使得第一采样时钟信号C11至第N采样时钟信号C1N的延时间隔较小，保证采样得到的第一采样数据信号D11至第N采样数据信号D1N是同一数据周期内的数据。然后逐步增加延时间隔，若第一采样数据信号D11与第二采样数据信号D12不同，或，第N-1采样数据信号D1N-1与第N采样数据信号D1N不同，则减小延时间隔，以在保证采样得到的第一采样数据信号D11至第N采样数据信号D1N相同的情况下，使得采样间隔尽可能的大，以提高校准精度。其中，最终确定的延时间隔即第一预设时间t1。
若初始比较结果为第一采样数据信号D11至第N采样数据信号D1N完全相同，则比较结果与初始比较结果不同为：第一采样数据信号D11至第N采样数据信号D1N中至少一个采样数据信号与其他采样数据信号不同。也就是说，若第一采样数据信号D11至第N采样数据信号D1N中至少一个采样数据信号与其他采样数据信号不同，则校准模块22根据比较结果输出相应的控制信号至时钟生成模块20或数据采样模块21，以使时钟生成模块20基于控制信号，调节第一采样时钟信号C11至第N采样时钟信号C1N的时序，或使数据采样模块21基于控制信号，调节第一采样数据信号D11至第N采样数据信号D1N的时序，以校准第二时钟信号CLK2与第二数据信号DATA2的相位关系。
当然，本发明并不仅限于此，在另一些实施例中，初始比较结果还可以为第一采样数据信号D11至第N-1采样数据信号D1N-1完全相同，但与第N采样数据信号D1N不同，在此不再赘述。
需要说明的是，本发明实施例中的时钟信号和数据信号的相位关系是指时钟信号的跳变沿和数据信号的跳变沿的位置关系。若第一时钟信号CLK1和第一数据信号DATA1的相位关系未发生偏离，则第一时钟信号CLK1的跳变沿和第一数据信号DATA1的跳变沿的位置关系是图4所示的固定的间隔L；若第一时钟信号CLK1和第一数据信号DATA1的相位关系发生了偏离，则第一时钟信号CLK1的跳变沿和第一数据信号DATA1的跳变沿的位置关系发生了变化，如第一时钟信号CLK1的跳变沿和第一数据信号DATA1的跳变沿的间隔L变大或缩小了。
若初始比较结果为第一采样数据信号D11至第N采样数据信号D1N完全相同，如图4所示，第一采样数据信号D11至第N采样数据信号D1N都为高电平，说明实际得到的比较结果为第一采样数据信号D11至第N采样数据信号D1N完全相同，说明实际得到的比较结果与初始比较结果相同，第一时钟信号CLK1和第一数据信号DATA1的相位关系未发生变化或偏离。
如图5所示，图5为本发明另一个实施例提供的第一数据信号DATA1和第一采样时钟信号C11至第N采样时钟信号C1N的时序图，第一采样数据信号D11为低电平，第二采样数据信号D12至第N采样数据信号D1N都为高电平，则说明实际得到的比较结果为第一采样数据信号D11至第N采样数据信号D1N中至少一个采样数据信号与其他采样数据信号不同，说明实际得到的比较结果与初始比较结果不同，第一时钟信号CLK1和第一数据信号DATA1的相位关系发生了变化或偏离。
由于串并转换只是将串行信号转换为了并行信号，时钟信号和数据信号的相位关系并未发生变化，因此，第二时钟信号CLK2与第二数据信号DATA2的相位关系，与第一时钟信号CLK1和第一数据信号DATA1的相位关系相同，也发生了变化。为了校准第二时钟信号CLK2与第二数据信号DATA2的相位关系，可以将第一采样时钟信号C11至第N采样时钟信号C1N共同延时，使第一采样时钟信号C11至第N采样时钟信号C1N的跳变沿都向右移动，或者，将第一采样数据信号D11至第N采样数据信号D1N共同提前，使第一采样数据信号D11至第N采样数据信号D1N的跳变沿都向左移动。
如图6所示，图6为本发明另一个实施例提供的第一数据信号DATA1和第一采样时钟信号C11至第N采样时钟信号C1N的时序图，第N采样数据信号D1N为低电平，第一采样数据信号D11至第N-1采样数据信号D1N-1都为高电平，则说明实际得到的比较结果为第一采样数据信号D11至第N采样数据信号D1N中至少一个采样数据信号与其他采样数据信号不同，说明实际得到的比较结果与初始比较结果不同，第一时钟信号CLK1和第一数据信号DATA1的相位关系发生了变化。
此时，为了校准第二时钟信号CLK2与第二数据信号DATA2的相位关系，可以将第一采样时钟信号C11至第N采样时钟信号C1N共同提前，使第一采样时钟信号C11至第N采样时钟信号C1N的跳变沿都向左移动，或者，将第一采样数据信号D11至第N采样数据信号D1N共同延时，使第一采样数据信号D11至第N采样数据信号D1N的跳变沿都向右移动。
也就是说，本发明一些实施例中，若第一采样数据信号D11至第i采样数据信号D1i与第i+1采样数据信号D1i+1至第N采样数据信号D1N不同，i为小于N/2的自然数，输出第一控制信号至时钟生成模块20，以使时钟生成模块20基于第一控制信号，将第一采样时钟信号C11至第N采样时钟信号C1N共同提前，或者，输出第二控制信号至所述数据采样模块21，以使所述数据采样模块21基于所述第二控制信号，将所述第一采样数据信号D11至所述第N采样数据信号D1N共同延时；
若第一采样数据信号D11至第i采样数据信号D1i与第i+1采样数据信号D1i+1至第N采样数据信号D1N不同，i为大于N/2、小于N的自然数，输出第三控制信号至时钟生成模块20，以使时钟生成模块20基于第三控制信号，将第一采样时钟信号C11至第N采样时钟信号C1N共同延时，或者，输出第四控制信号至所述数据采样模块21，以使所述数据采样模块21基于所述第四控制信号，将所述第一采样数据信号D11至所述第N采样数据信号D1N共同提前。
本发明一些实施例中，N为奇数，如N等于3，当然，本发明并不仅限于此，在另一些实施例中，N还可以为偶数。当N为奇数时，N/2并非自然数，因此，不会出现i等于N/2的情况。当N为偶数时，N/2为自然数，因此，i可以等于N/2，即当N为偶数时，i为大于或等于N/2、小于N的自然数。
可选地，当N为奇数时，第(N+1)/2采样时钟信号用于生成第二时钟信号，第(N+1)/2采样数据信号用于生成第二数据信号；当N为偶数时，第N/2采样时钟信号用于生成第二时钟信号，第N/2采样数据信号用于生成第二数据信号。
基于此，本发明一些实施例中，如表1所示，若第一采样数据信号、第二采样数据信号和第三采样数据信号都为低电平，如为000，则比较结果与初始比较结果相同，说明当前相位关系正确，不需要校准，保持当前状态即可。若第一采样数据信号、第二采样数据信号和第三采样数据信号都为高电平，如为111，则比较结果与初始比较结果相同，说明当前相位关系正确，不需要校准，保持当前状态即可。若第一采样数据信号和第二采样数据信号为低电平、第三采样数据信号为高电平，如为001，则比较结果与初始比较结果不同，说明时钟信号延迟了，需要将时钟信号提前。若第一采样数据信号为高电平，第二采样数据信号和第三采样数据信号为低电平，如为100，则比较结果与初始比较结果不同，说明时钟信号提前了，需要将时钟信号延迟。若为101或010，说明数据出现了错误，不需要对相位关系进行调整，保持当前状态即可。
表1
采样数据信号 状态 校准
000 正确 保持
001 时钟信号延迟了 提前时钟信号
010 错误 保持
011 时钟信号提前了 延迟时钟信号
100 时钟信号提前了 延迟时钟信号
101 错误 保持
110 时钟信号延迟了 提前时钟信号
111 正确 保持
由于第二时钟信号CLK2是由第一采样时钟信号C11至第N采样时钟信号C1N中的至少一个采样时钟信号获得的，因此，可以通过调节第一采样时钟信号C11至第N采样时钟信号C1N的时序，来调节第二时钟信号CLK2的时序，进而可以调节第二时钟信号CLK2与第二数据信号DATA2的相位关系。
由于第二数据信号DATA2是由第一采样数据信号D11至所述第N采样数据信号D1N中的至少一个采样数据信号获得的，因此，可以通过调节第一采样数据信号D11至所述第N采样数据信号D1N的时序，来调节第二数据信号DATA2的时序，进而可以调节第二时钟信号CLK2与第二数据信号DATA2的相位关系。
基于此，本发明实施例中，可以通过将第一采样时钟信号C11至第N采样时钟信号C1N延时或提前，来调节第二时钟信号CLK2的跳变沿的位置，通过将第一采样数据信号D11至所述第N采样数据信号D1N延时或提前，来调节第二数据信号DATA2的跳变沿的位置，进而调节第二时钟信号CLK2与第二数据信号DATA2的跳变沿的位置关系，进而调节第二时钟信号CLK2与第二数据信号DATA2的相位关系。
本发明一些实施例中，如图7所示，图7为本发明一个实施例提供的校准电路的结构示意图，该时钟生成模块20包括差分放大器200和延时电路201。其中，差分放大器200的输入端接收第一时钟信号CLK1，其中，第一时钟信号CLK1为差分时钟信号，差分放大器200输出放大后的第一时钟信号CLK1至延时电路201。延时电路201用于对放大后的第一时钟信号CLK1进行延时，以获得第一采样时钟信号C11至第N采样时钟信号C1N。
在上述任一实施例的基础上，本发明一些实施例中，如图7所示，数据采样模块21包括M个运算放大器210和M个采样单元211。采样单元211包括第一采样器至第N采样器。M为大于或等于1的自然数。
每个运算放大器210的一个输入端均接收第一数据信号DATA1，每个运算放大器210的另一个输入端均接收参考信号VREF，每个运算放大器210均输出放大后的第一数据信号DATA1给一个采样单元211的第一采样器至第N采样器，以使采样单元211的第一采样器至第N采样器分别对第一数据信号DATA1进行采样，获得第一采样数据信号D11至第N采样数据信号D1N。
其中，参考信号VREF可以由参考电压产生电路生成，也就是说，本发明一些实施例中，校准电路还包括参考电压产生电路。当然，本发明并不仅限于此，在另一些实施例中，参考信号VREF也可以由接口所在的芯片提供，在此不再赘述。
在上述任一实施例的基础上，本发明一些实施例中，如图7所示，串并转换模块23包括第一解串器至第N解串器。
第一解串器至第N解串器分别接收M个第一采样数据信号D11至M个第N采样数据信号D1N，分别对M个第一采样数据信号D11至M个第N采样数据信号D1N进行串并转换，获得第一输出数据信号D21至第N输出数据信号D2N。第一解串器至第N解串器分别对第一采样时钟信号C11至第N采样时钟信号C1N进行分频，获得第一输出时钟信号C21至第N输出时钟信号C2N。
如，第一解串器对M个第一采样数据信号D11进行串并转换，获得第一输出数据信号D21，第一解串器对第一采样时钟信号C11进行分频，获得第一输出时钟信号C21；第二解串器对M个第二采样数据信号D12进行串并转换，获得第二输出数据信号D22，第二解串器对第二采样时钟信号C12进行分频，获得第二输出时钟信号C22；以此类推，第N解串器对M个第N采样数据信号D1N进行串并转换，获得第N输出数据信号D2N，第N解串器对第N采样时钟信号C1N进行分频，获得第N输出时钟信号C2N。
本发明一些实施例中，采样器均为边沿触发器，如上升沿触发器或下降沿触发器。当然，本发明并不仅限于此，在另一些实施例中，M等于2，并且，一个采样单元内的第一采样器至第N采样器为上升沿触发器，另一个采样单元内的第一采样器至第N采样器为下降沿触发器。第一解串器至第N解串器为2:8的解串器，从而可以将上升沿触发器采样到的一个采样数据信号以及下降沿触发器采样到的另一个采样数据信号，输入到同一个2:8的解串器中，获得输出数据信号。
作为本发明实施例公开内容的另一种可选实现，本发明实施例提供了一种校准方法，应用于校准电路，该校准电路为如上任一实施例提供的校准电路。如图8所示，图8为本发明一个实施例提供的校准方法的流程图，该校准方法包括：
S801：接收第一时钟信号和第一数据信号；
S802：根据第一时钟信号，获得依次延时的第一采样时钟信号至第N采样时钟信号，N为大于或等于3的自然数；
S803：根据第一采样时钟信号至第N采样时钟信号，对第一数据信号进行采样，获得第一采样数据信号至第N采样数据信号；其中，任一采样时钟信号用于生成第二时钟信号，与采样时钟信号对应的采样数据信号用于生成第二数据信号；
S804：获得第一采样数据信号至第N采样数据信号的比较结果，并判断比较结果与初始比较结果是否相同；若不同，进入S805；
S805：根据比较结果调节采样时钟信号或采样数据信号的时序，校准第二时钟信号和第二数据信号的相位关系。
其中，若比较结果与初始比较结果相同，说明第一数据信号与第一时钟信号的相位关系未发生偏离，若比较结果与初始比较结果不同，说明第一数据信号与第一时钟信号的相位关系发生了偏离，从而可以校准第二时钟信号与第二数据信号的相位关系，以使接口的第二时钟信号和第二数据信号的相位关系始终保持在最优值，进而可以保证接口的时序和传输速度始终保持在最优值。
本发明一些实施例中，校准方法还包括：
对第一采样数据信号至第N采样数据信号进行串并转换，获得第一输出数据信号至第N输出数据信号，对第一采样时钟信号至第N采样时钟信号进行分频，获得第一输出时钟信号至第N输出时钟信号；其中，任一输出时钟信号为第二时钟信号，与输出时钟信号对应的输出数据信号为第二数据信号；
获得第一采样数据信号至第N采样数据信号的比较结果包括：对第一输出数据信号至第N输出数据信号进行相互比较，来获得第一采样数据信号至第N采样数据信号的比较结果。
本发明一些实施例中，根据第一时钟信号，获得第一采样时钟信号至第N采样时钟信号，包括：
对第一时钟信号进行延时，以获得依次延时第一预设时间的第一采样时钟信号至第N采样时钟信号；第一预设时间用于使第一采样时钟信号至第N采样时钟信号，对第一数据信号同一数据周期内的数据进行采样，以使初始比较结果为第一采样数据信号至第N采样数据信号完全相同。
本发明一些实施例中，比较结果与初始比较结果不同为：第一采样数据信号至第N采样数据信号中至少一个采样数据信号与其他采样数据信号不同；
若比较结果与初始比较结果不同，根据比较结果调节采样时钟信号或采样数据信号的时序包括：
若第一采样数据信号至第i采样数据信号与第i+1采样数据信号至第N采样数据信号不同，i为小于N/2的自然数，N为奇数，将第一采样时钟信号至第N采样时钟信号共同提前，或者，将第一采样数据信号至第N采样数据信号共同延时；
若第一采样数据信号至第i采样数据信号与第i+1采样数据信号至第N采样数据信号不同，i为大于N/2、小于N的自然数，将第一采样时钟信号至第N采样时钟信号共同延时，或者，将第一采样数据信号至第N采样数据信号共同提前。
作为本发明实施例公开内容的另一种可选实现，本发明实施例还提供了一种接口，如图9所示，图9为本发明一个实施例提供的接口的结构示意图，该接口包括如上任一实施例提供的校准电路。当然，本发明一些实施例中，如图9所示，接口包括串并转换模块。
作为本发明实施例公开内容的另一种可选实现，本发明实施例提供了一种芯片，该芯片包括如上任一实施例提供的接口。
作为本发明实施例公开内容的另一种可选实现，本发明实施例提供了一种电子设备，该电子设备包括如上任一实施例提供的芯片。
本发明实施例的电子设备包括但不仅限于移动通信设备、超移动个人计算机设备、便携式娱乐设备、服务器和其他具有数据交互功能的电子设备，其中，移动通信设备包括但不仅限于智能手机和多媒体手机，超移动个人计算机设备包括不仅限于平板电脑，便携式娱乐设备包括但不仅限于电子书和掌上游戏机，服务器包括但不仅限于计算机设备。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (15)

1.一种校准电路，其特征在于，包括时钟生成模块、数据采样模块和校准模块；
所述时钟生成模块用于接收第一时钟信号，并根据所述第一时钟信号，获得依次延时的第一采样时钟信号至第N采样时钟信号，N为大于或等于3的自然数；
所述数据采样模块用于接收第一数据信号，根据所述第一采样时钟信号至所述第N采样时钟信号，对所述第一数据信号进行采样，获得第一采样数据信号至第N采样数据信号；其中，任一采样时钟信号用于生成第二时钟信号，与所述采样时钟信号对应的采样数据信号用于生成第二数据信号；
所述校准模块用于获得所述第一采样数据信号至所述第N采样数据信号的比较结果，并判断所述比较结果与初始比较结果是否相同，若不同，根据比较结果输出相应的控制信号至所述时钟生成模块或所述数据采样模块，以通过调节采样时钟信号或采样数据信号的时序，校准所述第二时钟信号和所述第二数据信号的相位关系。
2.根据权利要求1所述的校准电路，其特征在于，还包括串并转换模块；所述串并转换模块与所述时钟生成模块、数据采样模块和校准模块相连；
所述串并转换模块用于对所述第一采样数据信号至所述第N采样数据信号进行串并转换，获得第一输出数据信号至第N输出数据信号，对所述第一采样时钟信号至所述第N采样时钟信号进行分频，获得第一输出时钟信号至第N输出时钟信号；其中，任一输出时钟信号为所述第二时钟信号，与所述输出时钟信号对应的输出数据信号为所述第二数据信号；
所述校准模块还用于对所述第一输出数据信号至第N输出数据信号进行相互比较，来获得所述第一采样数据信号至所述第N采样数据信号的比较结果。
3.根据权利要求1或2所述的校准电路，其特征在于，所述时钟生成模块包括差分放大器和延时电路；
所述差分放大器的输入端接收所述第一时钟信号，所述差分放大器输出放大后的第一时钟信号至所述延时电路；
所述延时电路用于对放大后的第一时钟信号进行延时，以获得所述第一采样时钟信号至所述第N采样时钟信号。
4.根据权利要求1或2所述的校准电路，其特征在于，所述数据采样模块包括M个运算放大器和M个采样单元；所述采样单元包括第一采样器至第N采样器；M为大于或等于1的自然数；
每个所述运算放大器的一个输入端均接收所述第一数据信号，每个所述运算放大器的另一个输入端均接收参考信号，每个所述运算放大器均输出放大后的第一数据信号给一个所述采样单元的第一采样器至第N采样器，以使所述采样单元的第一采样器至第N采样器分别对所述第一数据信号进行采样，获得所述第一采样数据信号至所述第N采样数据信号。
5.根据权利要求4所述的校准电路，其特征在于，M等于2；并且，一个采样单元内的第一采样器至第N采样器为上升沿触发器，另一个采样单元内的第一采样器至第N采样器为下降沿触发器。
6.根据权利要求2所述的校准电路，其特征在于，所述串并转换模块包括第一解串器至第N解串器；
所述第一解串器至所述第N解串器分别对M个所述第一采样数据信号至M个所述第N采样数据信号进行串并转换，获得所述第一输出数据信号至所述第N输出数据信号；M为大于或等于1的自然数；
所述第一解串器至所述第N解串器分别对所述第一采样时钟信号至所述第N采样时钟信号进行分频，获得所述第一输出时钟信号至所述第N输出时钟信号。
7.根据权利要求1所述的校准电路，其特征在于，所述时钟生成模块还用于对所述第一时钟信号进行延时，以获得依次延时第一预设时间的第一采样时钟信号至第N采样时钟信号；
所述第一预设时间用于使所述第一采样时钟信号至所述第N采样时钟信号，对所述第一数据信号同一数据周期内的相同数据进行采样，以使所述初始比较结果为所述第一采样数据信号至所述第N采样数据信号完全相同。
8.根据权利要求7所述的校准电路，其特征在于，所述比较结果与所述初始比较结果不同为：所述第一采样数据信号至所述第N采样数据信号中至少一个采样数据信号与其他采样数据信号不同；
若第一采样数据信号至第i采样数据信号与第i+1采样数据信号至第N采样数据信号不同，i为小于N/2的自然数，N为奇数，输出第一控制信号至所述时钟生成模块，以使所述时钟生成模块基于所述第一控制信号，将所述第一采样时钟信号至所述第N采样时钟信号共同提前，或者，输出第二控制信号至所述数据采样模块，以使所述数据采样模块基于所述第二控制信号，将所述第一采样数据信号至所述第N采样数据信号共同延时；
若第一采样数据信号至第i采样数据信号与第i+1采样数据信号至第N采样数据信号不同，i为大于N/2、小于N的自然数，输出第三控制信号至所述时钟生成模块，以使所述时钟生成模块基于所述第三控制信号，将所述第一采样时钟信号至所述第N采样时钟信号共同延时，或者，输出第四控制信号至所述数据采样模块，以使所述数据采样模块基于所述第四控制信号，将所述第一采样数据信号至所述第N采样数据信号共同提前。
9.一种校准方法，其特征在于，包括：
接收第一时钟信号和第一数据信号；
根据所述第一时钟信号，获得依次延时的第一采样时钟信号至第N采样时钟信号，N为大于或等于3的自然数；
根据所述第一采样时钟信号至所述第N采样时钟信号，对所述第一数据信号进行采样，获得第一采样数据信号至第N采样数据信号；其中，任一采样时钟信号用于生成第二时钟信号，与所述采样时钟信号对应的采样数据信号用于生成第二数据信号；
获得所述第一采样数据信号至所述第N采样数据信号的比较结果，并判断所述比较结果与初始比较结果是否相同，若不同，根据比较结果调节采样时钟信号或采样数据信号的时序，以校准所述第二时钟信号和所述第二数据信号的相位关系。
10.根据权利要求9所述的校准方法，其特征在于，还包括：
对所述第一采样数据信号至所述第N采样数据信号进行串并转换，获得第一输出数据信号至第N输出数据信号，对所述第一采样时钟信号至所述第N采样时钟信号进行分频，获得第一输出时钟信号至第N输出时钟信号；其中，任一输出时钟信号为所述第二时钟信号，与所述输出时钟信号对应的输出数据信号为所述第二数据信号；
所述获得所述第一采样数据信号至所述第N采样数据信号的比较结果包括：对所述第一输出数据信号至第N输出数据信号进行相互比较，来获得所述第一采样数据信号至所述第N采样数据信号的比较结果。
11.根据权利要求9所述的校准方法，其特征在于，所述根据所述第一时钟信号，获得依次延时的第一采样时钟信号至第N采样时钟信号，包括：
对所述第一时钟信号进行延时，以获得依次延时第一预设时间的第一采样时钟信号至第N采样时钟信号；所述第一预设时间用于使所述第一采样时钟信号至所述第N采样时钟信号，对所述第一数据信号同一数据周期内的数据进行采样，以使所述初始比较结果为所述第一采样数据信号至所述第N采样数据信号完全相同。
12.根据权利要求11所述的校准方法，其特征在于，所述比较结果与所述初始比较结果不同为：所述第一采样数据信号至所述第N采样数据信号中至少一个采样数据信号与其他采样数据信号不同；
若所述比较结果与所述初始比较结果不同，根据比较结果调节采样时钟信号或采样数据信号的时序包括：
若第一采样数据信号至第i采样数据信号与第i+1采样数据信号至第N采样数据信号不同，i为小于N/2的自然数，N为奇数，将所述第一采样时钟信号至所述第N采样时钟信号共同提前，或者，将所述第一采样数据信号至所述第N采样数据信号共同延时；
若第一采样数据信号至第i采样数据信号与第i+1采样数据信号至第N采样数据信号不同，i为大于N/2、小于N的自然数，将所述第一采样时钟信号至所述第N采样时钟信号共同延时，或者，将所述第一采样数据信号至所述第N采样数据信号共同提前。
13.一种接口，其特征在于，包括权利要求1～8任一项所述的校准电路。
14.一种芯片，其特征在于，包括权利要求13所述的接口。
15.一种电子设备，其特征在于，包括权利要求14所述的芯片。
CN202111319415.1A 2021-11-09 2021-11-09 一种校准电路、校准方法、接口和相关设备 Pending CN114094996A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111319415.1A CN114094996A (zh) 2021-11-09 2021-11-09 一种校准电路、校准方法、接口和相关设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111319415.1A CN114094996A (zh) 2021-11-09 2021-11-09 一种校准电路、校准方法、接口和相关设备

Publications (1)

Publication Number Publication Date
CN114094996A true CN114094996A (zh) 2022-02-25

Family

ID=80299628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111319415.1A Pending CN114094996A (zh) 2021-11-09 2021-11-09 一种校准电路、校准方法、接口和相关设备

Country Status (1)

Country Link
CN (1) CN114094996A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114826503A (zh) * 2022-06-27 2022-07-29 杭州加速科技有限公司 Fpga内并行总线数据采样窗口的校准方法、装置
CN115374045A (zh) * 2022-10-25 2022-11-22 北京超摩科技有限公司 基于芯粒架构的信号传输方法、芯片、介质及设备
CN116192355A (zh) * 2022-09-06 2023-05-30 联芸科技(杭州)股份有限公司 Mipi发送器及其时钟校准方法
CN116318076A (zh) * 2023-03-28 2023-06-23 上海韬润半导体有限公司 一种基于高速电路的时钟校准电路及方法
CN117075684A (zh) * 2023-10-16 2023-11-17 中诚华隆计算机技术有限公司 一种Chiplet芯片的自适应时钟网格化校准方法
WO2024098852A1 (zh) * 2022-11-07 2024-05-16 长鑫存储技术有限公司 校准电路

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060034405A1 (en) * 2004-08-12 2006-02-16 Seonghoon Lee Method and apparatus for high-speed input sampling
US20090184743A1 (en) * 2007-12-28 2009-07-23 Tae-Jin Kim Deskew system for eliminating skew between data signals and clock and circuits for the deskew system
CN102769468A (zh) * 2012-08-13 2012-11-07 复旦大学 一种时间交织流水线型模数转换器结构
CN104283560A (zh) * 2014-10-15 2015-01-14 朱从益 一种无采保流水线adc时钟偏移校准电路及其控制方法
CN104407998A (zh) * 2014-11-04 2015-03-11 西北核技术研究所 基于fpga的高速adc采样数据接收缓存方法和系统
US20160036420A1 (en) * 2014-08-01 2016-02-04 Samsung Electronics Co., Ltd. Skew calibration circuit and operation method of the skew calibration circuit
US20170097655A1 (en) * 2015-10-05 2017-04-06 Samsung Electronics Co., Ltd. System on chip and integrated circuit for performing skew calibration using dual edge and mobile device including the same
KR20170040732A (ko) * 2015-10-05 2017-04-13 삼성전자주식회사 듀얼 에지를 이용하여 스큐 캘리브레이션을 수행하는 시스템 온 칩과 집적 회로 및 이들을 포함하는 모바일 장치
CN107077449A (zh) * 2014-11-06 2017-08-18 赛灵思公司 从源同步接口接收的控制设备中的校准
CN107168220A (zh) * 2017-04-05 2017-09-15 深圳市恒扬数据股份有限公司 一种可编程逻辑控制器件及其高速信号接收方法
CN107431614A (zh) * 2015-04-22 2017-12-01 韩国以事美德有限公司 用于自动偏移补偿的方法和装置
CN110021310A (zh) * 2018-01-10 2019-07-16 三星电子株式会社 读取余量控制电路、包括其的存储器控制器和电子设备
CN112260689A (zh) * 2020-09-28 2021-01-22 西南电子技术研究所（中国电子科技集团公司第十研究所） 自适应延时补偿串行adc采样系统采样校准方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060034405A1 (en) * 2004-08-12 2006-02-16 Seonghoon Lee Method and apparatus for high-speed input sampling
US20090184743A1 (en) * 2007-12-28 2009-07-23 Tae-Jin Kim Deskew system for eliminating skew between data signals and clock and circuits for the deskew system
CN102769468A (zh) * 2012-08-13 2012-11-07 复旦大学 一种时间交织流水线型模数转换器结构
US20160036420A1 (en) * 2014-08-01 2016-02-04 Samsung Electronics Co., Ltd. Skew calibration circuit and operation method of the skew calibration circuit
CN104283560A (zh) * 2014-10-15 2015-01-14 朱从益 一种无采保流水线adc时钟偏移校准电路及其控制方法
CN104407998A (zh) * 2014-11-04 2015-03-11 西北核技术研究所 基于fpga的高速adc采样数据接收缓存方法和系统
CN107077449A (zh) * 2014-11-06 2017-08-18 赛灵思公司 从源同步接口接收的控制设备中的校准
CN107431614A (zh) * 2015-04-22 2017-12-01 韩国以事美德有限公司 用于自动偏移补偿的方法和装置
US20170097655A1 (en) * 2015-10-05 2017-04-06 Samsung Electronics Co., Ltd. System on chip and integrated circuit for performing skew calibration using dual edge and mobile device including the same
KR20170040732A (ko) * 2015-10-05 2017-04-13 삼성전자주식회사 듀얼 에지를 이용하여 스큐 캘리브레이션을 수행하는 시스템 온 칩과 집적 회로 및 이들을 포함하는 모바일 장치
CN107168220A (zh) * 2017-04-05 2017-09-15 深圳市恒扬数据股份有限公司 一种可编程逻辑控制器件及其高速信号接收方法
CN110021310A (zh) * 2018-01-10 2019-07-16 三星电子株式会社 读取余量控制电路、包括其的存储器控制器和电子设备
CN112260689A (zh) * 2020-09-28 2021-01-22 西南电子技术研究所（中国电子科技集团公司第十研究所） 自适应延时补偿串行adc采样系统采样校准方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114826503A (zh) * 2022-06-27 2022-07-29 杭州加速科技有限公司 Fpga内并行总线数据采样窗口的校准方法、装置
CN114826503B (zh) * 2022-06-27 2022-09-27 杭州加速科技有限公司 Fpga内并行总线数据采样窗口的校准方法、装置
CN116192355A (zh) * 2022-09-06 2023-05-30 联芸科技(杭州)股份有限公司 Mipi发送器及其时钟校准方法
CN116192355B (zh) * 2022-09-06 2024-02-06 联芸科技(杭州)股份有限公司 Mipi发送器及其时钟校准方法
CN115374045A (zh) * 2022-10-25 2022-11-22 北京超摩科技有限公司 基于芯粒架构的信号传输方法、芯片、介质及设备
WO2024098852A1 (zh) * 2022-11-07 2024-05-16 长鑫存储技术有限公司 校准电路
CN116318076A (zh) * 2023-03-28 2023-06-23 上海韬润半导体有限公司 一种基于高速电路的时钟校准电路及方法
CN116318076B (zh) * 2023-03-28 2024-02-09 上海韬润半导体有限公司 一种基于高速电路的时钟校准电路及方法
CN117075684A (zh) * 2023-10-16 2023-11-17 中诚华隆计算机技术有限公司 一种Chiplet芯片的自适应时钟网格化校准方法
CN117075684B (zh) * 2023-10-16 2023-12-19 中诚华隆计算机技术有限公司 一种Chiplet芯片的自适应时钟网格化校准方法

Similar Documents

Publication Publication Date Title
CN114094996A (zh) 一种校准电路、校准方法、接口和相关设备
US8886988B2 (en) Method of calibrating signal skews in MIPI and related transmission system
US10025345B2 (en) System on chip and integrated circuit for performing skew calibration using dual edge and mobile device including the same
CN106575964B (zh) 用于适应性共模噪声分解和调谐的装置以及方法
CN112242169B (zh) 一种调整采样相位的方法及串行闪存控制器
CN108255231B (zh) 一种数据采样方法和芯片
JP2018046489A (ja) 半導体装置
TWI460574B (zh) 校正行動產業處理器介面中訊號偏移的方法及相關傳輸系統
US9722590B1 (en) Skew adjustment circuit, semiconductor device, and skew calibration method
US9313016B2 (en) Receiver circuit, communication system, electronic device, and method for controlling receiver circuit
CN115542131A (zh) 一种芯片测试方法及电路
JPWO2007072738A1 (ja) 試験装置、調整装置、調整方法、および、調整プログラム
KR100737042B1 (ko) 수신기, 방법 및 통신 시스템
CN116072165B (zh) 一种信号采样电路和存储器
US10523216B2 (en) Receiving circuit, semiconductor apparatus including the receiving circuit and semiconductor system using the receiving circuit
CN112017702B (zh) 内存接口电路、phy芯片及处理器
CN116032252A (zh) 一种数模接口时序控制电路
JP4481326B2 (ja) 信号伝送システム
KR20190132055A (ko) 반도체 시스템
CN112162126B (zh) 多路脉冲发生器、信号生成方法、多通道同步系统与方法
JP6043129B2 (ja) シリアルデータの受信回路および受信方法、オーディオ信号処理回路、電子機器、オーディオシステム
JP2003140769A (ja) クロック発生回路及びその内部クロック発生方法
US9537618B2 (en) Systems and methods for differential pair in-pair skew determination and compensation
CN111817706A (zh) 信号处理电路
US7280419B1 (en) Latency counter having frequency detector and latency counting method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination