CN115374045A - 基于芯粒架构的信号传输方法、芯片、介质及设备 - Google Patents

Abstract

本公开提供一种基于芯粒Chiplet架构的信号传输方法、基于芯粒Chiplet架构的芯片、计算机可读存储介质及电子设备，涉及集成电路技术领域。该方法应用于芯片，上述芯片包括一组或多组物理接口，该方法包括：在存在非业务数据传输任务的情况下，确定是否存在业务数据的传输任务；在存在业务数据的传输任务的情况，通过上述物理接口传输业务数据和非业务数据；在不存在业务数据的传输任务的情况，通过上述物理接口传输非业务数据。本技术方案有利于缩小芯粒面积，且易于实现边带信令的封包和解包，节省设计成本。

Description

基于芯粒架构的信号传输方法、芯片、介质及设备

技术领域

本公开涉及集成电路技术领域，尤其涉及一种基于芯粒Chiplet架构的信号传输方法、基于芯粒Chiplet架构的芯片、计算机可读存储介质及电子设备。

背景技术

芯粒Chiplet构架中采用新型封装技术将不同功能不同工艺制造的小芯片封装在一起，通过D2D(Die To Die，裸片到裸片)高速串行接口连接，成为一个异构集成芯片。将系统级芯片按功能需要划分成小芯片，不仅可以降低成本，提升良率，让多核复杂大芯片设计成为可能，同时，模块化设计思路也可以提高芯片研发速度，降低研发成本。

D2D的高速数据传输，是Chiplet技术落地的关键。2022年3月，台积电、英特尔、微软等10家芯片厂商成立了UCIe(Universal Chiplet Interconnect Express，通用芯粒互连)技术联盟，旨在制定一个芯粒互通互联标准，并于2022年3月2日发布了UCIe规范标准1.0版本。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种基于芯粒Chiplet架构的信号传输方法、基于芯粒Chiplet架构的芯片、计算机可读存储介质及电子设备，能够在一定程度上缩小芯粒面积。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种基于芯粒Chiplet架构的信号传输方法，应用于芯片，上述芯片包括一组或多组物理接口，该方法包括：在存在非业务数据传输任务的情况下，确定是否存在业务数据的传输任务；在存在业务数据的传输任务的情况，通过上述物理接口传输业务数据和非业务数据；在不存在业务数据的传输任务的情况，通过上述物理接口传输非业务数据。

在示例性的实施例中，基于前述方案，上述通过上述物理接口传输业务数据和非业务数据，包括：将业务数据和非业务数据转化为目标数据包，其中，每个上述目标数据包中包含M个数据位，上述目标数据包中的非业务数据占用L个数据位，L取值大于1的整数，M取值大于L的整数；通过上述物理接口传输上述目标数据包。

在示例性的实施例中，基于前述方案，上述通过上述物理接口传输非业务数据，包括：将非业务数据转化为目标数据包，其中，每个上述目标数据包中包含S个数据位，上述目标数据包中的非业务数据占用S个数据位，S取值大于1的整数。

在示例性的实施例中，基于前述方案，上述通过上述物理接口传输业务数据和非业务数据，包括：采用循环冗余校验CRC方式对非业务数据进行数据完整性校验，并将校验和添加到上述非业务数据后进行封包处理；将业务数据和上述封包处理后的非业务数据转化为目标数据包，其中，每个上述目标数据包中包含M个数据位，上述目标数据包中上述封包处理后的非业务数据占用L个数据位，L取值大于1的整数，M取值大于L的整数；通过上述物理接口传输上述目标数据包。

在示例性的实施例中，基于前述方案，上述通过上述物理接口传输非业务数据，包括：采用循环冗余校验CRC方式对非业务数据进行数据完整性校验，并将校验和添加到上述非业务数据后进行封包处理；将上述封包处理后的非业务数据转化为目标数据包，每个上述目标数据包中包含S个数据位，上述目标数据包中上述封包处理后的非业务数据占用S个数据位，S取值大于1的整数；通过上述物理接口传输上述目标数据包。

在示例性的实施例中，基于前述方案，上述非业务数据包括：芯片中寄存器设置数据、芯片间的参数交换数据以及链路管理数据中的一种或多种。

根据本公开的另一个方面，提供一种基于芯粒Chiplet架构的芯片，该芯片包括：一组或多组物理接口；

其中，在同时存在非业务数据传输任务和业务数据的传输任务的情况下，通过上述物理接口传输业务数据和非业务数据；在存在非业务数据传输任务且不存在业务数据的传输任务的情况，通过上述物理接口传输非业务数据。

在示例性的实施例中，基于前述方案，每组上述物理接口包括：时钟类型接口和数据类型接口。

在示例性的实施例中，基于前述方案，上述芯片还包括：格式转换模块；上述格式转换模块用于：在通过上述物理接口传输业务数据和非业务数据的情况下，将上述业务数据和上述非业务数据转化为目标数据包，其中，每个上述目标数据包中包含M个数据位，上述目标数据包中的非业务数据占用L个数据位，L取值大于1的整数，M取值大于L的整数；上述格式转换模块用于：在通过上述物理接口传输非业务数据的情况下，将上述非业务数据转化为目标数据包，其中，每个上述目标数据包中包含S个数据位，上述目标数据包中的非业务数据占用S个数据位，S取值大于1的整数。

在示例性的实施例中，基于前述方案，上述芯片还包括：封包模块；上述封包模块用于：采用循环冗余校验CRC方式对非业务数据进行数据完整性校验，并将校验和添加到所述非业务数据后进行封包处理。

根据本公开的再一个方面，提供一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述实施例中的基于芯粒Chiplet架构的信号传输方法。

根据本公开的又一个方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述实施例中的基于芯粒Chiplet架构的信号传输方法。

本公开的实施例所提供的基于芯粒Chiplet架构的信号传输方法、基于芯粒Chiplet架构的芯片、计算机可读存储介质及电子设备，具备以下技术效果：

在同时存在非业务数据传输任务和业务数据的传输任务的情况下，业务数据和非业务数据通过芯片中相同的物理接口进行传输；在存在非业务数据传输任务且不存在业务数据的传输任务的情况，通过芯片的该物理接口传输非业务数据。可见，采用本申请提供的技术方案进行D2D数据传输的过程中，业务数据和非业务数据能够采用相同接口实现传输，相较于相关技术中分别为业务数据和非业务数据设置数据传输接口，本申请所提供的方案有利于减少面积开销也有利于减少封装成本。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出相关技术中基于芯粒Chiplet架构的芯片中物理接口的结构示意图。

图2示出本公开一示例性实施例中基于芯粒Chiplet架构的芯片中物理接口的结构示意图。

图3示出本公开一示例性实施例中基于芯粒Chiplet架构的数据传输方法的流程示意图。

图4示出本公开一示例性实施例中基于芯粒Chiplet架构的芯片的结构示意图。

图5a-图5c示出本公开一示例性实施例中基于时钟信号进行D2D数据传输过程中的Flit数据包的传输格式示意图。

图6示出本公开另一示例性实施例中基于时钟信号进行D2D数据传输过程中的Flit数据包的传输格式示意图。

图7示出本公开再一示例性实施例中基于时钟信号进行D2D数据传输过程中的Flit数据包的传输格式示意图。

图8示出本公开另一示例性实施例中基于芯粒Chiplet架构的数据传输方法的流程示意图。

图9示出本公开示例性实施例中基于时钟信号进行D2D数据传输过程中的边带信令的编码格式示意图。

图10示出本公开再一示例性实施例中基于芯粒Chiplet架构的数据传输方法的流程示意图。

图11示出本公开一实施例中电子设备的结构示意图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施例方式作进一步地详细描述。

下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

相关技术中，UCle1.0版本定义了一组Die-to-Die之间的物理接口（称为Module）。示例性的，图1示出相关技术中基于芯粒Chiplet架构的芯片中物理接口的结构示意图，参考图1，每个Module包含主带（Main Band）用于业务数据传输；边带（Side Band）用于寄存器配置、初始化和Link Training，其频率固定跑在800MHz，Side Band相关逻辑电路需要处于“always on”电压域。示例性的，一个Standard Package Module包含的信号线为：16个单端TX（Transport，发送）数据线(16 TX Lane)和16个单端RX（Receive，接收）数据线(16 RXLane)。Side Band由两组不同方向的单端数据线和时钟线组成。可见，相关技术分别为业务数据和非业务数据设置数据传输接口，即，业务数据与非业务数据分别通过不同的端口进行数据传输。

本说明书所提供的实施例中，边带信令对应于非业务数据，其中非业务数据可以包括芯片中寄存器设置数据、芯片间的参数交换数据以及链路管理数据等。

以下结合图2至图10对本公开提供的基于芯粒Chiplet架构的信号传输方法实施例以及基于芯粒Chiplet架构的芯片实施例的进行详细阐述：

在示例性的实施例中，图2示出本公开一示例性实施例中基于芯粒Chiplet架构的芯片中物理接口的结构示意图。参考图2，本说明书实施例中将Side Band嵌入到Main Band逻辑层数据流中，Side Band和Main Band共用相同的数据传输接口。可以理解的是，本说明书实施例所提供的芯片接口，是在如图1所示的现有技术提供的芯片物理层接口的基础上，将用于非业务数据传输的接口去除，通过原有的Main Band传输业务数据和非业务数据。从而，本说明书实施例提供的芯片有利于缩小芯粒面积，能够解决相关技术中业务数据与非业务数据通过不同端口进行传输所带来的额外面积开销问题和封装成本问题。

在示例性的实施例中，图3示出本公开一示例性实施例中基于芯粒Chiplet架构的数据传输方法的流程示意图，应用于如图2所示的芯片，即该芯片中包含一组或多组物理接口，逻辑层设置并没有将业务数据与非业务数据通过不同端口进行传输。参考图3，在S310中，在存在非业务数据传输任务的情况下，确定是否存在业务数据的传输任务；在存在业务数据的传输任务的情况，执行S320：业务数据和非业务数据通过芯片中相同的物理接口进行传输；在不存在业务数据的传输任务的情况，执行S330：通过芯片的物理接口传输非业务数据。

通过图3所示实施例可见，在同时存在非业务数据传输任务和业务数据的传输任务的情况下，业务数据和非业务数据通过芯片中相同的数据传输接口进行传输；在存在非业务数据传输任务且不存在业务数据的传输任务的情况，该芯片的数据传输接口仅传输非业务数据。当然可以理解的是，在存在业务数据传输任务且不存在非业务数据的传输任务的情况，该芯片的数据传输接口仅传输业务数据。可见，本申请提供的技术方案中，采用本申请提供的技术方案进行D2D数据传输的过程中，业务数据和非业务数据能够采用相同接口实现传输，相较于相关技术中分别为业务数据和非业务数据设置数据传输接口，本申请所提供的方案有利于减少面积开销也有利于减少封装成本。

在示例性的实施例中，图4示出本公开一示例性实施例中基于芯粒Chiplet架构的芯片的结构示意图。参考图4，本说明书实施例提供的芯片400包括：一组或多组的物理芯片410，其中，每组物理芯片410包括：时钟类型接口210和数据类型接口220（可参考图2），其中，通过数据类型接口220完成业务数据传输任务以及非业务数据传输任务，而数据传输任务是基于时钟类型接口210的时钟实现的，示例性的，每个时钟信号传输一个Flit数据包。参考图4，本说明书实施例提供的芯片400还包括：格式转换模块420。其中，格式转换模块420用于将待传输的数据转换为数据包。

示例性的，基于时钟信号进行D2D数据传输过程中关于Flit数据包传输格式的实施例如下：

情况一、在同时存在非业务数据传输任务和业务数据的传输任务的情况下，业务数据传输任务与非业务数据传输任务同时由相同数据型接口执行。

在一种示例性的实施例中，参考图5a，其中示出了N+1（N取值为正整数）个时钟信号所对应的N+1个Flit数据包。其中每个Flit数据包既包含业务数据也包含非业务数据。以其中的Flit0数据包为例，“Payload”部分中包含了帧头信息以及业务数据，而“Sideband”部分则包含了非业务数据。示例性的本说明书实施例提供的数据传输方案中，在同一个Flit数据包中既包含业务数据又包含非业务数据的情况下，非业务数据在该Flit数据包中占用至少两个数据位。相较于相关技术中每个时钟信号非业务数据只能传递一个数据位相比，边带信令在串并和并串转换电路的基础上，易于实现更简单的封包协议和解包协议。示例性的，假如一个Flit数据包的数据位为320bit，其中“Payload”部分占用316bit，“Sideband”部分占用4 bit。

在另一种示例性的实施例中，参考图5b，其中示出了对于上述N+1个时钟，按照每个数据包中业务数据与非业务数据的预设占比（如，同一数据包中业务数据量与非业务数据量之比为100:1），业务数据所对应数据包数量大于非业务数据量所对应数据包数量的情况，则N+1个Flit数据包的靠前的多个数据包用于同时传输业务数据与非业务数据，而靠后的多个数据包仅用于传输业务数据（如，FlitN-1、FlitN）。在再一种示例性的实施例中，参考图5c，其中示出了对于上述N+1个时钟，按照每个数据包中业务数据与非业务数据的预设占比（如，同一数据包中业务数据量与非业务数据量之比为100:1），非业务数据所对应数据包数量大于业务数据量所对应数据包数量的情况，则N+1个Flit数据包的靠前的多个数据包用于同时传输业务数据与非业务数据，而靠后的多个数据包仅用于传输非业务数据（如，FlitN-1、FlitN）。可见，在同时存在非业务数据传输任务和业务数据的传输任务的情况下，可以根据灵活设置的业务数据与非业务数据的预设占比（100:1左右），生成如图5a-图5c所示的不同样式的数据包。

情况二、在存在非业务数据传输任务且不存在业务数据的传输任务的情况下，芯片数据型接口仅需执行非业务数据传输任务。示例性的，参考图6，其中示出了N+1个时钟信号所对应的N+1个Flit数据包。其中每个Flit数据包中只包含非业务数据，则该实施例中不涉及业务数据与非业务数据的预设占比的设置。

通过图5a-图5c以及图6所示实施例可以发现，本公开所提供技术方案中将SideBand嵌入到Main Band逻辑层数据流中，由于非业务数据与业务数据的预设占比较小（如，非业务数据占业务数据的1%左右），所以对业务数据的传输速率的影响可以忽略不计，但是相较于相关技术中每个时钟信号只传输一个数据位的非业务数据，本技术方案能够大大提升非业务数据的传输效率，更能够满足Chiplet技术落地所需条件。

在示例性的实施例中，图5a-图5c以及图6所示的Flit数据包包含“Payload”部分和“Sideband”部分。参考图7示出的Flit数据包传输格式，Flit数据包除了包含“Payload”部分和“Sideband”部分之外，还可以包含“Header”部分和“Digest”部分。其中，接收端接收到数据之后，解析“Header”部分可以确定该Flit数据包所传输数据的类型等信息。而“Digest”部分则用于作为该Flit数据包的数据完整性保护，用于完成校验的一些数据，例如，接收端接收到数据之后，解析“Digest”部分可以确定该数据包是否传输有误、有漏等。

继续参考图4，本说明书实施例提供的芯片400还包括：封装模块430。本说明书实施例中，上述封包模块430用于：采用CRC（Cyclic Redundancy Check，循环冗余校验）方式对非业务数据进行数据完整性校验，并将校验和添加到所述非业务数据后进行封包处理，从而监测非业务数据的完整性。

示例性的，图8示出本公开另一示例性实施例中基于芯粒Chiplet架构的数据传输方法的流程示意图。图8所示实施例可以作为图3中S320的一种具体实施方式，即在同时存在非业务数据传输任务和业务数据的传输任务的情况下的D2D实施例。参考图8：

在S3202中，采用CRC方式对非业务数据进行数据完整性校验，并将校验和添加到非业务数据后进行封包处理。

同上所述，采用CRC方式对非业务数据进行数据完整性校验，并将校验和添加到非业务数据后进行封包处理，能够监测非业务数据的完整性。同时，相较于相关技术提供的对非业务数据的完整性校验方式，本公开提供的CRC方式更简便以及易于执行。

示例性的，图9示出本公开示例性实施例中基于时钟信号进行D2D数据传输过程中的边带信令的编码格式示意图。参考图9，封包处理后的非业务数据可以被转换为目标数据包（多个Flit数据包），如图9中示出的N+1个Flit数据包，其中N+1个Flit数据包对应的封包处理后的非业务数据为：SB_DAT0、SB_DAT1、…、SB_CRC0、SB_CRC1、SB_CRC0、SB_CRC1、SB_DAT0。可以理解的是，其中，“SB_CRC0、SB_CRC1、SB_CRC0、SB_CRC1”为对非业务数据进行完整性校验后得到的校验和。

在S3204中，将业务数据和封包处理后的非业务数据转化为目标数据包，其中，每个目标数据包中包含M个数据位，目标数据包中封包处理后的非业务数据占用L个数据位，L取值大于1的整数，M取值大于L的整数。

其中，L取值大于1的整数说明每个Flit数据包中，非业务数据的所占数据位不止一个（相关技术中每个时钟信息所传输的非业务数据占一个数据位），则有利于实现更简单的封包和解包协议，同时还有利于提升数据传输效率。

在S3206中，通过芯片的物理接口传输目标数据包。从而将数据由发送端传输至接收端。

示例性的，图10示出本公开再一示例性实施例中基于芯粒Chiplet架构的数据传输方法的流程示意图。图10所示实施例可以作为图3中S330的一种具体实施方式，即在存在非业务数据传输任务且不存在业务数据的传输任务的情况下的D2D实施例。参考图10：

在S3302中，采用CRC方式对非业务数据进行数据完整性校验，并将校验和添加到非业务数据后进行封包处理。

其中，S3302的具体实施方式与S3202的具体实施方式相同，在此不再赘述。

在S3304中，将封包处理后的非业务数据转化为目标数据包，每个目标数据包中包含S个数据位，目标数据包中封包处理后的非业务数据占用S个数据位，S取值大于1的整数。

示例性的，参考图6，该情况下每个Flit数据包中只包含非业务数据（即目标数据包所包含的S个数据位均为非业务数据），则该实施例中不涉及业务数据与非业务数据的预设占比的设置，且有利于快速传输相关数据。

在S3206中，通过芯片的物理接口传输目标数据包。从而将数据由发送端传输至接收端。

可见，本说明书实施例提供的技术方案中，芯片物理层不增加额外的端口来传输边带信令，有利于节省芯粒面积以及封装成本。同时，本技术方案提供的Flit数据包传输格式，易于实现边带信令的封包和解包，节省设计成本。

需要注意的是，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

需要说明的是，上述实施例提供的基于芯粒Chiplet架构的芯片400在执行基于芯粒Chiplet架构的信号传输方法时，仅以上述各功能模块（如，格式转换模块420、封包模块430）的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的基于芯粒Chiplet架构的芯片与基于芯粒Chiplet架构的信号传输方法实施例属于同一构思。

上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。

本公开实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现前述任一实施例方法的步骤。其中，计算机可读存储介质可以包括但不限于任何类型的盘，包括软盘、光盘、DVD、CD-ROM、微型驱动器以及磁光盘、ROM、RAM、EPROM、EEPROM、DRAM、VRAM、闪速存储器设备、磁卡或光卡、纳米系统（包括分子存储器IC），或适合于存储指令和/或数据的任何类型的媒介或设备。

本公开实施例还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时实现上述任一实施例方法的步骤。

图11示出本公开一实施例中电子设备的结构示意图。请参见图11所示，电子设备1100包括有：处理器1101和存储器1102。

本公开实施例中，处理器1101为计算机系统的控制中心，可以是实体机的处理器，也可以是虚拟机的处理器。处理器1101可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器1101可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable LogicArray，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器1101也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(CentralProcessing Unit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。

在本公开实施例中，上述处理器1101具体用于：

在存在非业务数据传输任务的情况下，确定是否存在业务数据的传输任务；在存在业务数据的传输任务的情况，业务数据和非业务数据通过芯片中相同的物理接口进行传输；在不存在业务数据的传输任务的情况，通过上述芯片的物理接口传输非业务数据。

进一步地，上述通过上述物理接口传输业务数据和非业务数据，包括：将业务数据和非业务数据转化为目标数据包，其中，每个上述目标数据包中包含M个数据位，上述目标数据包中的非业务数据占用L个数据位，L取值大于1的整数，M取值大于L的整数；通过上述物理接口传输上述目标数据包。

进一步地，上述通过上述物理接口传输非业务数据，包括：将非业务数据转化为目标数据包，其中，每个上述目标数据包中包含S个数据位，上述目标数据包中的非业务数据占用S个数据位，S取值大于1的整数；通过上述物理接口传输上述目标数据包。

进一步地，上述通过上述物理接口传输业务数据和非业务数据，包括：采用循环冗余校验CRC方式对非业务数据进行数据完整性校验，并将校验和添加到所述非业务数据后进行封包处理；将业务数据和上述封包处理后的非业务数据转化为目标数据包，其中，每个上述目标数据包中包含M个数据位，上述目标数据包中上述封包处理后的非业务数据占用L个数据位，L取值大于1的整数，M取值大于L的整数；通过上述物理接口传输上述目标数据包。

进一步地，上述通过上述物理接口传输非业务数据，包括：采用循环冗余校验CRC方式对非业务数据进行数据完整性校验，并将校验和添加到所述非业务数据后进行封包处理；将上述封包处理后的非业务数据转化为目标数据包，每个上述目标数据包中包含S个数据位，上述目标数据包中上述封包处理后的非业务数据占用S个数据位，S取值大于1的整数；通过上述物理接口传输上述目标数据包。

存储器1102可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器1102还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。在本公开的一些实施例中，存储器1102中的非暂态的计算机可读存储介质用于存储至少一个指令，该至少一个指令用于被处理器1101所执行以实现本公开实施例中的方法。

一些实施例中，电子设备1100还包括有：外围设备接口1103和至少一个外围设备。处理器1101、存储器1102和外围设备接口1103之间可以通过总线或信号线相连。各个外围设备可以通过总线、信号线或电路板与外围设备接口1103相连。具体地，外围设备包括：显示屏1104、摄像头1105和音频电路1106中的至少一种。

外围设备接口1103可被用于将I/O(Input/Output，输入/输出)相关的至少一个外围设备连接到处理器1101和存储器1102。在本公开的一些实施例中，处理器1101、存储器1102和外围设备接口1103被集成在同一芯片或电路板上；在本公开的一些其他实施例中，处理器1101、存储器1102和外围设备接口1103中的任意一个或两个可以在单独的芯片或电路板上实现。本公开实施例对此不作具体限定。

显示屏1104用于显示UI(User Interface，用户界面)。该UI可以包括图形、文本、图标、视频及其它们的任意组合。当显示屏1104是触摸显示屏时，显示屏1104还具有采集在显示屏1104的表面或表面上方的触摸信号的能力。该触摸信号可以作为控制信号输入至处理器1101进行处理。此时，显示屏1104还可以用于提供虚拟按钮和/或虚拟键盘，也称软按钮和/或软键盘。在本公开的一些实施例中，显示屏1104可以为一个，设置电子设备1100的前面板；在本公开的另一些实施例中，显示屏1104可以为至少两个，分别设置在电子设备1100的不同表面或呈折叠设计；在本公开的一些实施例中，显示屏1104可以是柔性显示屏，设置在电子设备1100的弯曲表面上或折叠面上。甚至，显示屏1104还可以设置成非矩形的不规则图形，也即异形屏。显示屏1104可以采用LCD(Liquid Crystal Display，液晶显示屏)、OLED(Organic Light-Emitting Diode，有机发光二极管)等材质制备。

摄像头1105用于采集图像或视频。可选地，摄像头1105包括前置摄像头和后置摄像头。通常，前置摄像头设置在电子设备的前面板，后置摄像头设置在电子设备的背面。在一些实施例中，后置摄像头为至少两个，分别为主摄像头、景深摄像头、广角摄像头、长焦摄像头中的任意一种，以实现主摄像头和景深摄像头融合实现背景虚化功能、主摄像头和广角摄像头融合实现全景拍摄以及VR(Virtual Reality，虚拟现实)拍摄功能或者其它融合拍摄功能。在本公开的一些实施例中，摄像头1105还可以包括闪光灯。闪光灯可以是单色温闪光灯，也可以是双色温闪光灯。双色温闪光灯是指暖光闪光灯和冷光闪光灯的组合，可以用于不同色温下的光线补偿。

音频电路1106可以包括麦克风和扬声器。麦克风用于采集用户及环境的声波，并将声波转换为电信号输入至处理器1101进行处理。出于立体声采集或降噪的目的，麦克风可以为多个，分别设置在电子设备1100的不同部位。麦克风还可以是阵列麦克风或全向采集型麦克风。

电源1107用于为电子设备1100中的各个组件进行供电。电源1107可以是交流电、直流电、一次性电池或可充电电池。当电源1107包括可充电电池时，该可充电电池可以是有线充电电池或无线充电电池。有线充电电池是通过有线线路充电的电池，无线充电电池是通过无线线圈充电的电池。该可充电电池还可以用于支持快充技术。

本公开实施例中示出的电子设备结构框图并不构成对电子设备1100的限定，电子设备1100可以包括比图示更多或更少的组件，或者组合某些组件，或者采用不同的组件布置。

在本公开的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。此外，在本公开的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，依本公开权利要求所作的等同变化，仍属本公开所涵盖的范围。

Claims (11)

1.一种基于芯粒Chiplet架构的信号传输方法，其特征在于，应用于芯片，所述芯片包括一组或多组物理接口，所述方法包括：

在存在非业务数据传输任务的情况下，确定是否存在业务数据的传输任务；

在存在业务数据的传输任务的情况，通过所述物理接口传输业务数据和非业务数据；

在不存在业务数据的传输任务的情况，通过所述物理接口传输非业务数据。

2.根据权利要求1所述的方法，其特征在于，所述通过所述物理接口传输业务数据和非业务数据，包括：

将业务数据和非业务数据转化为目标数据包，其中，每个所述目标数据包中包含M个数据位，所述目标数据包中的非业务数据占用L个数据位，L取值大于1的整数，M取值大于L的整数；

通过所述物理接口传输所述目标数据包。

3.根据权利要求1所述的方法，其特征在于，所述通过所述物理接口传输非业务数据，包括：

将非业务数据转化为目标数据包，其中，每个所述目标数据包中包含S个数据位，所述目标数据包中的非业务数据占用S个数据位，S取值大于1的整数；

通过所述物理接口传输所述目标数据包。

4.根据权利要求1或2所述的方法，其特征在于，所述通过所述物理接口传输业务数据和非业务数据，包括：

采用循环冗余校验CRC方式对非业务数据进行数据完整性校验，并将校验和添加到所述非业务数据后进行封包处理；

将业务数据和所述封包处理后的非业务数据转化为目标数据包，其中，每个所述目标数据包中包含M个数据位，所述目标数据包中所述封包处理后的非业务数据占用L个数据位，L取值大于1的整数，M取值大于L的整数；

通过所述物理接口传输所述目标数据包。

5.根据权利要求1或3所述的方法，其特征在于，所述通过所述物理接口传输非业务数据，包括：

采用循环冗余校验CRC方式对非业务数据进数据完整性校验，并将校验和添加到所述非业务数据后进行封包处理；

将所述封包处理后的非业务数据转化为目标数据包，每个所述目标数据包中包含S个数据位，所述目标数据包中所述封包处理后的非业务数据占用S个数据位，S取值大于1的整数；

通过所述物理接口传输所述目标数据包。

6.一种基于芯粒Chiplet架构的芯片，其特征在于，所述芯片包括：一组或多组物理接口；

其中，在同时存在非业务数据传输任务和业务数据的传输任务的情况下，通过所述物理接口传输业务数据和非业务数据；在存在非业务数据传输任务且不存在业务数据的传输任务的情况，通过所述物理接口传输非业务数据。

7.根据权利要求6所述的芯片，其特征在于，每组所述物理接口包括：时钟类型接口和数据类型接口。

8.根据权利要求6所述的芯片，其特征在于，所述芯片还包括：格式转换模块；

所述格式转换模块用于：在通过所述物理接口传输业务数据和非业务数据的情况下，将所述业务数据和所述非业务数据转化为目标数据包，其中，每个所述目标数据包中包含M个数据位，所述目标数据包中的非业务数据占用L个数据位，L取值大于1的整数，M取值大于L的整数；

所述格式转换模块用于：在通过所述物理接口传输非业务数据的情况下，将所述非业务数据转化为目标数据包，其中，每个所述目标数据包中包含S个数据位，所述目标数据包中的非业务数据占用S个数据位，S取值大于1的整数。

9.根据权利要求6所述的芯片，其特征在于，所述芯片还包括：封包模块；

所述封包模块用于：采用循环冗余校验CRC方式对非业务数据进行数据完整性校验，并将校验和添加到所述非业务数据后进行封包处理。

10.一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至5中任意一项所述的基于芯粒Chiplet架构的信号传输方法。

11.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至5中任意一项所述的基于芯粒Chiplet架构的信号传输方法。

Images