TW201841530A - 經由匯流排上的額外副資料線來發送資料的系統和方法 - Google Patents

經由匯流排上的額外副資料線來發送資料的系統和方法 Download PDF

Info

Publication number
TW201841530A
TW201841530A TW107108394A TW107108394A TW201841530A TW 201841530 A TW201841530 A TW 201841530A TW 107108394 A TW107108394 A TW 107108394A TW 107108394 A TW107108394 A TW 107108394A TW 201841530 A TW201841530 A TW 201841530A
Authority
TW
Taiwan
Prior art keywords
interrupt
slimbus
ibi
message
bus
Prior art date
Application number
TW107108394A
Other languages
English (en)
Inventor
利奧爾 阿瑪里利奧
拉姆齊 艾爾克哈特
雪倫 葛瑞夫
馬吉許 哈瑞哈倫
甘納希亞姆 普拉布
麥克 希提爾
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201841530A publication Critical patent/TW201841530A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

串列低功率晶片間媒體匯流排（SLIMbus）通訊鏈路被部署在具有多個積體電路（IC）設備的裝置中。描述了能改進SLIMbus通訊鏈路的操作的系統、方法和裝置。一種方法包括：決定在耦合至SLIMbus的第一設備內斷言的中斷被定向至耦合至該SLIMbus的第二設備；及產生帶內中斷（IBI）訊息，該IBI訊息將第一設備標識為中斷源，將第二設備標識為中斷目標，並且包括標識與該中斷相關聯的類型和狀態的資訊；及在該SLIMbus上將該IBI訊息傳遞至第二設備。

Description

經由匯流排上的額外副資料線來發送資料的系統和方法
本專利申請案主張於2017年3月28日提出申請且題為「SYSTEM AND METHOD OF SENDING DATA VIA ADDITIONAL SECONDARY DATA LINES ON A BUS（經由匯流排上的額外副資料線來發送資料的系統和方法）」的印度臨時專利申請S/N. 201741010931的優先權，其經由援引整體納入於此。
本案一般係關於資料通訊介面，尤其係關於在多個設備之間提供的資料通訊鏈路。
行動設備（諸如蜂巢式電話）的製造商可從各種來源（包括不同製造商）獲得行動設備的各組件。例如，蜂巢式電話中的應用處理器（AP）可從第一製造商獲得，而蜂巢式電話的顯示器可從第二製造商獲得。可使用基於標準的或專有的實體介面來互連AP和顯示器或其他設備。
在一個實例中，串列低功率晶片間媒體匯流排（SLIMbus）標準是一種非常適合用在可攜式計算設備（諸如行動電話）中的通訊匯流排標準。根據SLIMbus標準，各組件可由單個SLIMbus資料線和單個時鐘線來連接。然而，針對處理和傳達音訊和視訊資料的應用，附連至SLIMbus的新世代設備要求日益增長的頻寬和輸送量，同時還要減少引腳計數。
相應地，存在對高效地增大行動設備和其他裝置的各組件之間可用的通訊頻寬的需要。
本文所揭示的實施例提供能改進串列低功率晶片間媒體匯流排（SLIMbus）通訊鏈路的操作的系統、方法和裝置。通訊鏈路可被部署在諸如具有多個積體電路（IC）設備的行動終端之類的裝置中。
本案的某些態樣定義了包括防競態中斷清除序列的帶內中斷（IBI）訊號傳遞程序以避免這些危害。IBI信號可包括標識與啟始中斷狀況相關聯的類型和狀態的資訊。IBI實現可以簡化軟體操作和責任，並且在使得能夠與其他使用情形完全共存的同時提供較高匯流排利用率，同時亦提供引腳縮減。
在本案的各個態樣，一種資料通訊方法包括：決定在耦合至SLIMbus的第一設備內斷言的中斷被定向至耦合至該SLIMbus的第二設備；產生IBI訊息，該IBI訊息將第一設備標識為中斷源，將第二設備標識為中斷目標，並且包括標識與該中斷相關聯的類型和狀態的資訊；及在該SLIMbus上將該IBI訊息傳遞至第二設備。
在某些態樣，該方法包括決定該SLIMbus在該中斷被決定為被斷言時處於時鐘停止或下電操作模式中，以及在向第二設備傳送該IBI訊息之前翻轉該SLIMbus的資料線。該方法可包括決定該SLIMbus的時鐘信號在翻轉該SLIMbus的該資料線之後並在向第二設備傳送該IBI訊息之前是活躍的。該方法可包括將與該中斷相關聯的該狀態儲存在暫存器中，從第二設備接收中斷確收，以及回應於接收自第二設備的該中斷確收來清除該暫存器中與該中斷相關聯的該狀態。
在一些態樣，第一設備是編碼器/解碼器電路。第二設備可包括數位訊號處理器（DSP）或應用處理器（AP）。
在本案的各個態樣，一種資料通訊方法包括：在耦合至SLIMbus的主控設備處接收標識作為中斷目標的第一設備和作為中斷源的第二設備的IBI訊息，該IBI訊息包括標識與中斷相關聯的類型和狀態的資訊；及在第一設備處斷言中斷信號。第一設備可以是在各IBI訊息中接收的中斷的複數個目的地中的一個目的地。
在某些態樣，SLIMbus在接收到該IBI訊息之前處於時鐘停止或下電操作模式，並且該方法可包括偵測到該SLIMbus的資料線在接收到該IBI訊息之前已被翻轉，以及在偵測到該SLIMbus的該資料線已被翻轉之後喚醒該主控設備的組訊框器。該方法可包括在偵測到該SLIMbus的該資料線已被翻轉之後喚醒該主控設備的SLIMbus介面電路。該方法可包括在偵測到該SLIMbus的該資料線已被翻轉之後主動地驅動該SLIMbus的時鐘線。
在一些態樣，該方法包括將與該中斷相關聯的該狀態儲存在暫存器中，從第二設備接收中斷確收，以及回應於接收自第二設備的該中斷確收來清除該暫存器中與該中斷相關聯的該狀態。
在一些態樣，第一設備可包括DSP或AP。第二設備可包括編碼器/解碼器電路。
在本案的各個態樣，一種系統包括：串列匯流排，其具有時鐘線和至少一條資料線；經由匯流排主控介面耦合至該串列匯流排的第一設備；及經由匯流排從動介面耦合至該串列匯流排的第二設備。第一設備可包括複數個處理器以及訊息解析器。第二設備可包括中斷源和訊息產生器。該訊息產生器可被配置成決定由第一中斷源斷言的中斷被定向至第一設備上的第一處理器以及產生標識該中斷源和作為中斷目標的該第一處理器的IBI訊息。該IBI訊息可包括標識該中斷的類型和與該中斷相關聯的狀態的資訊。該匯流排從動介面可被配置成在該串列匯流排上將該IBI訊息傳遞至第二設備。該訊息解析器可被配置成從該匯流排主控介面接收該IBI訊息，以及基於該IBI訊息的內容來在第一設備處斷言該中斷。
在一個態樣，該串列匯流排根據時分傳輸協定來被操作。
在一些態樣，第二設備包括被配置成執行以下操作的電路：決定該串列匯流排是否正在低功率模式中操作；及當該串列匯流排正在該低功率模式中操作時在經由該串列匯流排向第二設備傳送該IBI訊息之前使該串列匯流排的訊號傳遞狀態改變，該改變可操作用於喚醒該串列匯流排。該時鐘線可在該低功率模式期間處於靜默。該串列匯流排的訊號傳遞狀態的該改變可包括該至少一條資料線的翻轉。第一設備可包括功率管理電路，其被配置成偵測該串列匯流排的訊號傳遞狀態的該改變以及使該匯流排主控介面主動地驅動至少該時鐘線。
在一個態樣，該串列匯流排包括SLIMbus。
在某些態樣，第一設備和第二設備各自包括中斷狀態暫存器，其被配置成基於由該訊息產生器產生的一系列IBI訊息來維持本端中斷狀態。第一設備和第二設備的中斷狀態暫存器回應於這一系列IBI訊息的傳送和接收而被清除。
現在參照附圖描述各個態樣。在以下描述中，出於解釋目的闡述了眾多具體細節以提供對一或多個態樣的透徹理解。但是顯然的是，沒有這些具體細節也可實踐此（諸）態樣。
如本案中所使用的，術語「組件」、「模組」、「系統」及類似術語意欲包括電腦相關實體，諸如但並不限於硬體、韌體、硬體與軟體的組合、軟體、或執行中的軟體。例如，組件可以是但不限於在處理器上執行的程序、處理器、物件、可執行件、執行的執行緒、程式、及/或電腦。作為圖示，在計算設備上執行的應用和該計算設備兩者都可以是組件。一或多個組件可常駐在程序及/或執行的執行緒內，且組件可以定位在一台電腦上及/或分佈在兩台或更多台電腦之間。另外，這些組件能從其上儲存有各種資料結構的各種電腦可讀取媒體來執行。這些組件可借助於本端及/或遠端程序來通訊，諸如根據具有一或多個資料封包的信號來通訊，此類資料封包諸如是來自藉由該信號與本端系統、分散式系統中另一組件互動的、及/或跨諸如網際網路之類的網路與其他系統互動的一個組件的資料。
此外，術語「或」意欲表示包含性「或」而非排他性「或」。亦即，除非另外指明或從上下文能清楚地看出，否則短語「X採用A或B」意欲表示任何自然的可兼排列。亦即，短語「X採用A或B」得到以下任何實例的滿足：X採用A；X採用B；或X採用A和B兩者。另外，本案和所附申請專利範圍中所使用的冠詞「一」和「某」一般應當被解釋成表示「一或多個」，除非另外聲明或者可從上下文中清楚看出是指單數形式。
本發明的某些態樣可適用於被部署在電子設備之間的通訊鏈路，這些電子設備可包括裝置（諸如電話、行動計算裝置、可穿戴計算設備、媒體播放機、遊戲裝置、電器、汽車電子設備、航空電子系統等）的子組件。 概覽
音訊周邊介面（諸如串列低功率晶片間媒體匯流排（SLIMbus））上的帶內中斷（IBI）訊號傳遞可經由在SLIMbus控制空間頻寬上傳輸中斷狀態資訊來替代實體中斷。此類IBI設計可能容易受到諸如可導致重複的中斷或錯過的中斷等的競態狀況的危害。本案的某些態樣定義了包括防競態中斷清除序列的IBI訊號傳遞程序以避免這些危害。IBI信號可包括標識與啟始中斷狀況相關聯的類型和狀態的資訊。IBI實現可以簡化軟體操作和責任，並且在使得能夠與其他使用情形完全共存的同時提供較高匯流排利用率，同時亦提供引腳縮減。如本文所使用的，狀態資訊可涉及事件的類型，諸如過熱、欠位、溢出、按鈕按壓、音量增大/減小、靜音、暫停、播放、（例如，耳機的）插入或拔出、或者諸如此類。
在一示例性態樣，從動設備中的IBI邏輯監視轉碼器的中斷狀態資訊，並且可在SLIMbus控制空間頻寬上產生並發起報告資訊（RPT資訊）訊息的傳輸。RPT資訊可封裝中斷狀態資訊、從動設備位址、以及主機設備位址。RPT資訊可以使用者資訊元素的一部分為目標，其中每個中斷對應於16位元組位址空間。IBI訊息可以完全替代硬體中斷引腳，並且可以提供對於在處於低功率狀態時喚醒處理器（諸如數位訊號處理器（DSP））的支援。IBI訊息可與完全中斷狀態資訊一起傳送。
數據機中提供的SLIMbus主控方可被適配成包括軟體可配置訊息解析器，其可被適配成監視中斷以及提供用於將所接收的中斷映射或定向至一或多個處理器或其他執行環境的中斷引導。經適配SLIMbus主控方內可支援對本端中斷狀態位元的軟體遮罩和清除。
轉碼器中的SLIMbus從動方可被適配成支援可配置數目的中斷、中斷狀態寬度（1-16位元組）、對每個中斷信號進行遮罩、以及每個中斷的可配置目的地。
當SLIMbus介面處於時鐘暫停模式（低功率工作狀態）時，該從動設備可經由在資料線上斷言「匯流排翻轉」來喚醒組訊框器以重啟時鐘信號。活躍組訊框器偵測到該翻轉並恢復時鐘，從而該從動設備可以傳送IBI。
與專用中斷線相比，根據本文所揭示的某些態樣配置的IBI訊息可在中斷狀態資訊在主機中本端可用時將中斷狀態資訊存取時間減少約一毫秒（1 ms）。根據本文所揭示的某些態樣，這些設備中的中斷狀態資訊的清除本機複本序列確保消除包括競態狀況在內的危害。根據本文所揭示的某些態樣配置的IBI訊息可消除對專用中斷線節省通用輸入輸出（GPIO）引腳的需要，藉此改善了每單位晶粒面積的產品價值/成本。
在敘述本案的示例性態樣之前，可利用本案的計算設備以及使用SLIMbus通訊匯流排的計算設備和使用用於中斷訊號傳遞的專用線的計算設備的概覽參照圖1-5來提供。本案的諸示例性態樣的論述在以下參照圖6開始。 包括串列匯流排的裝置的實例
圖1圖示了可採用資料通訊匯流排的裝置100的實例。裝置100可包括處理電路102，其可以是具有可在一或多個特殊應用積體電路（ASIC）中或在片上系統（SoC）中實現的多個電路或設備104、106及/或108的SoC。在一個實例中，裝置100可以是通訊設備，並且處理電路102可包括在ASIC 104中提供的處理設備，一或多個周邊設備106，以及使得裝置100能夠經由天線110與無線電存取網路、核心存取網路、網際網路及/或另一網路進行通訊的收發機108。
ASIC 104可具有一或多個處理器112、一或多個數據機114、板載記憶體116、匯流排介面電路118及/或其他邏輯電路或功能。在一示例性態樣，ASIC 104是多核處理器。處理電路102可以由可提供應用程式設計介面（API）層的作業系統來控制，該API層使得該一或多個處理器112能夠執行常駐在板載記憶體116或在處理電路102上提供的其他處理器可讀儲存120中的軟體模組。軟體模組可包括儲存在板載記憶體116或處理器可讀儲存120中的指令和資料。ASIC 104可以存取其板載記憶體116、處理器可讀儲存120、及/或在處理電路102外部的儲存。板載記憶體116和處理器可讀儲存120可包括唯讀記憶體（ROM）或隨機存取記憶體（RAM）、電子可抹除可程式設計ROM（EEPROM）、快閃記憶卡、或可以在處理系統和計算平臺中使用的任何記憶體設備。處理電路102可包括、實現或能夠存取本端資料庫或其他參數儲存，該本端資料庫或其他參數儲存可維護用於配置和操作裝置100及/或處理電路102的工作參數和其他資訊。本端資料庫可使用暫存器、資料庫模組、快閃記憶體、磁性媒體、EEPROM、軟碟或硬碟等來實現。處理電路102亦可以可操作地耦合至外部設備，諸如天線110、顯示器122、操作者控制項（諸如開關或按鈕124和126、及/或整合或外部按鍵板128）、以及其他組件。使用者介面模組可被配置成經由專用通訊鏈路或經由一或多個串列資料互連與顯示器122、按鍵板128等一起操作。
處理電路102可以提供使得設備104、106及/或108中的某些設備能夠進行通訊的一或多條匯流排130a、130b和132。在一個實例中，ASIC 104可包括匯流排介面電路118，其包括電路、計數器、計時器、控制邏輯、和其他可配置電路或模組的組合。在一個實例中，匯流排介面電路118可被配置成根據通訊規範或協定來操作。處理電路102可包括或控制配置並管理裝置100的操作的功率管理功能。
圖2是圖示裝置200（諸如圖1的裝置100）的某些態樣的示意性方塊圖，其可以是行動計算裝置、行動電話、無線電話、筆記型電腦、平板計算設備、媒體播放機、遊戲裝置、可穿戴計算設備、電器等等。裝置200可包括經由通訊鏈路206交換資料和控制資訊的複數個IC設備202和204。通訊鏈路206可被用於連接彼此位置緊鄰或者實體上位於裝置200的不同部分中的兩個或更多個IC設備202和204。在一個實例中，通訊鏈路206可設在承載IC設備202和204的晶片載體、基板或電路板上。在另一實例中，第一IC設備202可位於智慧型電話或翻蓋式電話的按鍵板區段中，而第二IC設備204可位於該翻蓋式電話的顯示器區段中、觸控式螢幕顯示面板上、等等。在另一實例中，通訊鏈路206的一部分可包括電纜或光學連接。
通訊鏈路206可具有多個個體的通訊鏈路208、210和212。通訊鏈路212可包括雙向連接器，並且可以在時分、半雙工、全雙工、或其他模式中操作。通訊鏈路208和210中的一者或多者可包括單向連接器。通訊鏈路206可以是非對稱配置的，從而在一個方向上及/或在IC設備202和204中的不同IC設備之間提供較高頻寬。在一個實例中，這兩個IC設備202和204之間的第一通訊鏈路208可被稱為前向鏈路208，而這兩個IC設備202和204之間的第二通訊鏈路210可被稱為反向鏈路210。在另一實例中，第一IC設備202可用作或被指定為主機、管理器、主控方及/或發射器，而一或多個其他IC設備204可被指定為客戶端、從動設備及/或接收器，即使IC設備202和204兩者均被配置成在通訊鏈路208上進行傳送和接收。在一個實例中，當從第一IC設備202向第二IC設備204傳達資料時，通訊鏈路208可以比在第一IC設備202和第三IC設備（未圖示）之間提供的資料連結的資料率更高的資料率操作。
IC設備202和204可各自包括通用處理器、多節點處理器、或其他處理及/或計算電路或設備214和216，其被適配成與各種電路和模組協調以執行本文所揭示的某些功能。IC設備202和204可執行不同功能及/或支援裝置200的不同操作態樣。複數個IC設備（包括IC設備202和204）可包括數據機、收發機、顯示器控制器、使用者介面設備、藍芽介面設備、音訊/視覺系統、數位類比轉換器、類比數位轉換器、記憶體設備、處理設備等等。在一個實例中，第一IC設備202可執行裝置200的核心功能，包括維護經由射頻（RF）收發機218和天線220的通訊，而第二IC設備204可支援管理或操作顯示器控制器222的使用者介面，及/或可使用相機控制器224來控制相機或視訊輸入裝置的操作。IC設備202和204中的一者或多者所支援的其他特徵可包括鍵盤、語音辨識組件、應用處理器（AP）、以及各種輸入或輸出設備。顯示器控制器222可具有支援顯示器（諸如液晶顯示器（LCD）面板、觸控式螢幕顯示器、指示器等）的電路和軟體驅動器。儲存媒體226和228可包括瞬態及/或非瞬態存放裝置，其被適配成維持由相應處理器214和216、及/或IC設備202和204的其他組件所使用的指令和資料。每個處理器214和216與其相應的儲存媒體226和228以及其他模組和電路之間的通訊可分別由一或多條匯流排230和232來促成。
通訊鏈路208、210及/或212中的不同通訊鏈路可以能夠以相當的速度或以不同的速度進行傳送，其中速度可被表達為資料傳輸速率及/或時脈速率。取決於應用，資料率可以基本上相同或相差幾個數量級。在一些應用中，單個雙向通訊鏈路212可支援第一IC設備202與第二IC設備204之間的通訊。前向鏈路208及/或反向鏈路210可以是可配置成以雙向模式操作的，並且前向和反向鏈路208和210可以共享相同的實體連接、連接器及/或導線。在一個實例中，通訊鏈路206可被操作以根據行業或其他標準來在第一IC設備202與第二IC設備204之間傳達控制、命令以及其他資訊。
行業標準可以是因應用而異的。在一個實例中，行動行業處理器介面（MIPI）標準定義實體層介面，包括可被用於提供AP IC設備202與支援行動設備的功能組件和模組（包括相機、顯示器、媒體播放機等）的IC設備204之間的介面的SLIMbus介面。
圖3是系統300的簡化方塊圖，其圖示了在SLIMbus組件304和306之間提供的SLIMbus通訊鏈路302。SLIMbus通訊鏈路302可包括部署在SLIMbus組件304和306之間的複數條SLIMbus資料線308和310。如本文所進一步描述的，SLIMbus通訊鏈路302可被適配成或配置成按期望或依須求提供兩條以上資料線以在SLIMbus通訊鏈路302上獲得期望頻寬和輸送量。
SLIMbus通訊鏈路302可包括SLIMbus時鐘線312，其具有經由對「根時鐘」頻率進行分頻來選擇的頻率。在一些實例中，根時鐘可具有例如24.576兆赫茲（MHz）或更大的頻率。在一些實例中，SLIMbus時鐘線312的頻率可經由使用十（10）個可用時鐘齒輪中的一個時鐘齒輪來選擇。時鐘齒輪可將時鐘頻率除以2的冪。在一個實例中，SLIMbus時鐘線312可具有使用下式計算的頻率（fCLK ）：其中f 根 是根時鐘的頻率並且G 是所選擇的齒輪。齒輪值的範圍可從1到10，其中值1是與最小頻率相關聯的模式並且值10是與最大頻率相關聯的模式。在此配置中，當G = 10且最大時鐘頻率等於根時鐘的頻率時，選擇了最大時鐘頻率。
系統300可包括耦合至第一SLIMbus組件304的主機314。第一SLIMbus組件304可使用SLIMbus通訊鏈路302來耦合至第二SLIMbus組件306，SLIMbus通訊鏈路302可包括第一SLIMbus資料線308和第二SLIMbus資料線310中的一者或多者。第二SLIMbus組件306可耦合至第三組件316，第三組件316可包括SLIMbus組件或非SLIMbus設備。
主機314可包括具有以下一者或多者的處理電路：DSP、中央處理單元（CPU）、圖形處理單元（GPU）、微處理器、或其任何組合。主機314可包括行動站數據機（MSM）、行動資料數據機（MDM）、射頻收發機（RTR）、AP、或其任何組合。第一SLIMbus資料線308可支援第一頻寬，並且第二SLIMbus資料線310可支援第二頻寬。在一個實例中，第一SLIMbus資料線308和第二SLIMbus資料線310可以相同頻率來時鐘控制，並且第一SLIMbus資料線308和第二SLIMbus資料線310可以相同資料率攜帶資料。在另一實例中，第一SLIMbus資料線308可具有比第二SLIMbus資料線310的頻寬更大的頻寬。在另一實例中，當第二SLIMbus資料線310和第一SLIMbus資料線308以不同速率來被時鐘控制時，第二SLIMbus資料線310可具有比第一SLIMbus資料線308的頻寬更大的頻寬。在後一實例中，第一頻寬可以是每秒28兆位元（Mbps），並且第二頻寬可大於28 Mbps。當第一SLIMbus資料線308及/或第二SLIMbus資料線310攜帶控制資訊時，第一SLIMbus資料線308和第二SLIMbus資料線310中的一者或多者上的輸送量可被減少。
該複數條SLIMbus資料線308和310中的每一者可以是雙向資料線。在一些實例中，SLIMbus資料線308或310之一可以是雙向資料線，而第二SLIMbus資料線310或308可以是單向資料線。如本文所使用的，雙向資料線可以是能夠在兩個或更多個設備之間的不同方向上發送資料的資料線。此外，該複數條SLIMbus資料線308和310中的每一者可被用來傳送與不同功率位準相關聯的資料。例如，第一SLIMbus資料線308可被用於低功率話務，而第二SLIMbus資料線310可被用於高功率話務。功率預算可對某些類型的話務生效。可經由配置發射時鐘頻率、用於編碼供在SLIMbus資料線308或310上傳送的資料的編碼程序、資料壓縮率、所編碼資料類型等中的一者或多者來在某些應用中管理或控制功耗。
在操作期間，資料可從第一SLIMbus組件304發送至第二SLIMbus組件306。如本文所使用的，資料可包括音訊資料、非音訊資料、脈衝碼調制（PCM）音訊資料、索尼飛利浦數位介面（SPDIF）資料、高清音訊（HAD）資料、專業音訊資料（亦即，192千赫（kHz）、24位（如杜比環繞聲（Dolby Surround）5.1/7.1、以及某些羅蘭（Roland）音樂系統中所使用的）），或其任何組合。第一SLIMbus組件304可在從該複數條SLIMbus資料線308和310中選擇的一或多條SLIMbus資料線上發送資料。例如，資料可經由第一SLIMbus資料線308、第二SLIMbus資料線310、或其任何組合來發送。
根據本文所揭示的某些態樣，第一SLIMbus組件304可在多條SLIMbus資料線308和310上並行地發送資料，或者在單條SLIMbus資料線308或310上串列地發送資料。並行地還是串列地發送資料可取決於諸如資料大小、至少一條SLIMbus資料線的時鐘頻率、資料與SLIMbus資料傳輸協定的相容性、資料優先順序、服務品質要求之類的因素，或者基於這些及/或其他因素的任何組合。
第一SLIMbus組件304可使用第一SLIMbus資料線308和第二SLIMbus資料線310來並行地發送資料。在一個實例中，資料可被分成兩個部分，並且這些部分可在SLIMbus資料線308和310上併發地或基本上併發地傳送。一旦收到，該資料就可被交錯及/或級聯。在另一實例中，資料可被分成兩個部分，並且第一SLIMbus組件304可在第一SLIMbus資料線308和第二SLIMbus資料線310中的一者上串列地發送資料。在一些實例中，資料的這兩個部分可在第一SLIMbus資料線308或第二SLIMbus資料線310上順序地傳送。資料可根據SLIMbus資料傳輸協定、時分傳輸協定、或非時分傳輸協定來發送。
根據本文所揭示的某些態樣，第三組件316可被配置成與支援該複數條SLIMbus資料線310和310的配置相容，如本文所描述的。例如，第三組件316可被配置成在該複數條SLIMbus資料線308和310上接收來自第一SLIMbus組件304的資料。發送至第三組件316的某些資料可根據非SLIMbus協定來傳送，非SLIMbus協定可以是除SLIMbus資料傳輸協定之外的非時分協定或時分協定。
根據本文所揭示的某些態樣，經由每條SLIMbus資料線308和310傳送的資料可對應於不同SLIMbus組件。例如，第一和第二SLIMbus組件304和306可被配置成使用第一SLIMbus資料線308和SLIMbus時鐘線312來接收和傳送資料，而第三和第四SLIMbus組件可被配置成使用第二SLIMbus資料線310和SLIMbus時鐘線312來接收和傳送資料。同一SLIMbus時鐘線312可以控制各自使用SLIMbus資料線308和310中的不同SLIMbus資料線的不同組件或組件集之間的定時和資料傳遞速率。
SLIMbus設備可限於或被配置成用於連接至單條SLIMbus資料線308或310。在一些實例中，一或多個SLIMbus組件304和306可連接至複數條可用SLIMbus資料線308和310，並且可連接至單條SLIMbus時鐘線312。另外，配置成與複數條SLIMbus資料線相容的設備可與只支援一條SLIMbus資料線的舊式設備在系統300中共存。
圖4圖示了被適配成在圖3的SLIMbus通訊鏈路302上通訊的裝置400。在該實例中，裝置400包括IC設備402，其可被適配成使用該複數條SLIMbus資料線308和310以及SLIMbus時鐘線312來與一或多個其他IC設備（未圖示）通訊。
IC設備402可對應於使用一或多個模組或電路實現的功能組件，諸如處理電路或設備、編碼器/解碼器（轉碼器）、輸入裝置、輸出設備等。除了系統級設備邏輯404之外，IC設備402亦可包括圖3中所圖示的SLIMbus組件304或306。在一個實例中，IC設備402可作為SLIMbus組件304操作，並且主機314包括系統級設備邏輯404。
在一個實例中，IC設備402可包括直接記憶體存取（DMA）層408、SLIMbus設備層410、傳輸協定層412、訊框層414和實體層416。DMA層408可包括處理電路（諸如第一有限狀態機（FSM）418、定序器、或者其他處理電路或設備）或由其實現。DMA層408可包括複數個管道，包括第一管道420a和第二管道420b。該複數個管道可包括直到第n 管道420n的額外管道。該複數個管道可被配置為傳送訊息（諸如資料訊息及/或使用者定義的配置訊息）的一或多個訊息通道。
SLIMbus設備層410可以是通用設備層、介面設備層、組訊框器設備層、管理器設備層、或其任何組合。SLIMbus設備層410可包括處理電路（諸如第二FSM 422）、一或多個先進先出（FIFO）緩衝器以及一或多個埠（其亦可被稱為訊息埠）。在一個實例中，SLIMbus設備層410可包括第一FIFO緩衝器424a，第二FIFO緩衝器424b，以及直到第n FIFO緩衝器424n的其他FIFO緩衝器，第一埠（埠0）426a，第二埠（埠1）426b，以及直到第n 埠（埠n ）426n的其他埠。每個埠426a-426n可連接至對應的FIFO緩衝器424a-424n。例如，第一埠426a可連接至第一FIFO緩衝器424a，第二埠426b可連接至第二FIFO緩衝器424b，依此類推，直到第n 埠426n ，其可連接至第n FIFO緩衝器424n。
在一些實例中，每個埠426a-426n可耦合至兩個FIFO緩衝器424a-424n，這可實現及/或支援每個個體埠426a-426n的雙向資料傳遞能力。例如，第一埠426a可連接至第一FIFO緩衝器424a和第二FIFO緩衝器424b。另外，這些埠可支援非同步連接，藉此使得更多埠對於裝置400可用。將領會，使用雙FIFO埠可以有效地加倍系統中可用埠的總數，這是因為單個埠對可被用於兩個設備之間的雙向通訊（而不是使用專用上行鏈路埠對和專用下行鏈路埠對）。
訊框層414可產生開關選擇信號428，並且可包括第一多工器430和第二多工器432。第一多工器430可與資料傳輸434相關聯，並且第二多工器432可與資料接收436相關聯。開關選擇信號428可使第一多工器430經由第一SLIMbus資料線308、第二SLIMbus資料線310、或其任何組合來傳送資料。替換地或補充地，開關選擇信號428可使第二多工器432經由第一SLIMbus資料線308、第二SLIMbus資料線310、或其任何組合來接收資料。
在一些配置中，訊框層414可包括單個多工器430或432。例如，IC設備402可包括兩個訊框層414，每個訊框層包括單個多工器430或432。在另一實例中，傳輸協定層412可包括第一多工器430和第二多工器432，並且可使用額外SLIMbus時鐘線。然而，因為該額外SLIMbus時鐘線可以比SLIMbus資料線消耗更多的功率，所以可避免涉及多條SLIMbus時鐘線的實現以減少功耗。在一個實例中，SLIMbus時鐘線312可計及可歸因於SLIMbus通訊鏈路302的總功耗的60-70%。 SLIMbus中斷
某些SLIMbus介面經由分配一或多個GPIO電路以攜帶中斷信號來提供中斷能力。圖5圖示了系統500，其包括經由在音訊資料路徑中包括中斷線508和510的SLIMbus通訊鏈路506來通訊的數據機502和轉碼器504。數據機502可被稱為行動站數據機（MSM）並且可在SoC或其他ASIC上實現。數據機502包括兩個處理器512和514。注意，處理器512和514中的一者或兩者可以是多核處理器。每個處理器512和514可經由專用中斷線508或510來中斷。第一處理器512可以是與第一中斷線508相關聯的AP，並且第二處理器514可以是與第二中斷線510相關聯的DSP。如圖5中所圖示的，處理器512和514兩者可監視中斷訊號傳遞，或者能夠被中斷線508和510兩者上的訊號傳遞中斷。
處理器512和514所執行或支援的應用可經由SLIMbus通訊鏈路506通訊。數據機502可包括在處理器512和514兩者與轉碼器504之間傳達訊息和其他資料有效載荷的SLIMbus主控功能或電路。轉碼器504可包括作為SLIMbus從動設備516操作並且接收和回應從數據機502中的處理器512和514兩者接收的訊息和其他資料有效載荷並且可將訊息和其他資料有效載荷傳送至數據機502的功能或電路。轉碼器504可基於中斷狀態暫存器518和520所維持的中斷狀態來在對應中斷線508和510上斷言中斷。
實體中斷線508和510針對每個中斷消耗數據機502和轉碼器504兩者上的GPIO。通常情況下，每個處理器512和514由至少一條中斷線508或510支援。在包括兩個以上處理器的系統中，GPIO消耗會增加成本、引腳計數、以及警告數據機502中或另一主機設備之每一者處理器的路由難度。中斷信號指示警告的發生並且不攜帶關於中斷源及/或中斷原因的具體資訊。亦即，不在中斷線508和510上線內或帶內攜帶中斷資訊。回應於對中斷的斷言，相應處理器512或514使用商定的通訊協定來查詢轉碼器504以查明中斷類型以及任何具體中斷相關參數。查明中斷源的程序會延長中斷處置程序並且導致功耗增加。系統效率會受到延長的中斷處置程序的負面影響。
當低功率模式在耦合至SLIMbus的設備上生效或被發起時，中斷處理可能會被進一步複雜化。若需要警告的事件發生在下電模式及/或SLIMbus關閉期間，則特定設備、電路和功能被喚醒以對中斷斷言作出回應。在一個實例中，與中斷處置協定無關的一或多個協定在中斷斷言之後被喚醒。在各種實例中，與中斷處置協定無關的通訊協定以及相關聯電路被喚醒以質詢從動設備及/或接收用於決定對中斷的回應的中斷資訊。該喚醒程序會進一步延長中斷處置程序並且增加功耗。 SLIMbus帶內中斷
根據本文所揭示的某些態樣，IBI可以替代實體中斷線上斷言的中斷。圖6圖示了系統600，其包括經由其中實體中斷線508和510可被消除的SLIMbus通訊鏈路606來通訊的數據機602和轉碼器604。IBI可使用SLIMbus訊息來傳達。可在轉碼器604的已根據本文所揭示的某些態樣適配的SLIMbus從動設備610中提供硬體訊息產生器608。訊息產生器608產生基於已偵測到的中斷類型的IBI訊息，如在本端黏性暫存器612和614中記錄的。黏性暫存器可以捕捉並保持本質上可以是瞬態的中斷事件（例如，時鐘邊沿）。每個IBI訊息可作為帶內RPT資訊訊息來被傳送，並且可包括標識作為該IBI的源和目的地的設備的資訊、中斷類型、以及完整的中斷狀態暫存器資訊（其可包括1-16位元組）。IBI訊息攜帶足以使得能夠在不重新讀取從動狀態的情況下選擇合適中斷處置器的資訊。可在數據機602中的主控設備616確認收到對應於儲存在本端黏性暫存器612和614中的中斷狀態位元的IBI訊息之際及/或在啟動數據機602中的中斷處置器之際清除這些中斷狀態位元。應領會，合適中斷處置器可以是主控設備616中的多核處理器中的諸核之一。
主控方616可包括可配置硬體訊息解析器618，其可在軟體控制下被管理及/或配置。訊息解析器618可被配置成從IBI訊息中提取資訊，包括中斷源。訊息解析器618可被配置成將中斷映射至相關聯處理器620和622、及/或相關聯執行環境。訊息解析器618可被配置成使用黏性位元暫存器624來儲存本端中斷狀態。主控設備616可施加對每個中斷位元的本端控制，其可被讀清除和遮罩。主控方616可基於所接收的中斷來喚醒相關處理器620或622（或多核處理器的相關核）。
IBI訊息的使用可以節省系統600的設備602和604上的引腳。IBI訊息使得能夠在系統600中提供的SLIMbus通訊鏈路606上攜帶中斷。由於帶內訊息可以攜帶更完整的中斷資訊，因此IBI訊息的使用可以減少等待時間並且節省中斷處理時間。
IBI訊息可根據用於在SLIMbus訊息通道中傳送訊息的SLIMbus規範來格式化。遞送IBI的IBI訊息可遵循RPT資訊訊息，其包括： •SRC（源位址）– [設備類型：轉碼器] •DST（目的地位址）– [預設：數據機管理器] •EC（元素碼）– [標識資訊元素] •IS（資訊片）– [1-16位元組：資訊元素內容]
SLIMbus訊息可基於其在SLIMbus資訊映射圖700中的位置來被標識，如在圖7中圖示的。SLIMbus資訊映射圖700包括保留位元702、使用者資訊元素位元704、因設備類而異的資訊元素706、以及核心資訊元素位元708。在一個實現中，使用者資訊元素位元704的低位址可專用於不同中斷狀態值。例如，每個中斷可對應於16位元組位址空間： •0x800-0x80F – INT0中斷狀態，使用至多達16位元組 •0x810-0x81F – INT1中斷狀態，使用至多達16位元組
當偵測到內部中斷事件時，（經由例如內部IntN信號的斷言），圖6的轉碼器604中的SLIMbus從動方610可以用相應EC和相關中斷狀態來產生以活躍管理器為目標的RPT資訊訊息。
根據某些態樣，當喚醒和中斷訊息被組合時，IBI訊息的使用可以節省系統功率並且減少回應等待時間。圖8圖示了系統800，其中轉碼器802被配置成組合喚醒和中斷。外部INT0、INT1輸出804可被消除。如在圖10的時序圖1000中圖示和稍後論述的，SLIMbus標準提供了用於在設備翻轉SLIMbus資料線806時喚醒介面的機制。轉碼器802中的SLIMbus從動方808可包括喚醒電路810，其在SLIMbus鏈路812處於下電模式時翻轉SLIMbus資料線806。SLIMbus從動方808可提供指示何時已暫停從SLIMbus時鐘線816接收的時鐘信號的信號814，從而指示例如下電操作模式。IBI訊息產生器818隨後可建立並傳送對於轉碼器802的中斷狀態820而言合適的IBI訊息。IBI訊息可包括攜帶關於與中斷相關聯的源設備和目的地設備的資訊、中斷的類型、以及完整的中斷狀態暫存器資訊的帶內RPT資訊訊息。SLIMbus從動方808可支援可配置數目的中斷（N個中斷）、可配置的中斷狀態寬度（例如，1-16位元組）、對每個IntN信號進行遮罩、及/或每個IntN的可配置目的地。
圖9圖示了系統900，其中數據機902被配置成支援SLIMbus主控方904中的IBI訊息。可配置訊息解析器906可監視每個中斷的源，將中斷映射至一或多個合適處理器908（或多核處理器內的核），並且使用黏性中斷位元暫存器來維持本端中斷狀態。中斷狀態可在本端控制下，藉此中斷位元可被讀清除和遮罩。
關於圖10的時序圖1000，當SLIMbus鏈路812處於時鐘暫停模式時（一般在1002處），轉碼器802可經由在SLIMbus資料線806上斷言‘匯流排翻轉’1004來喚醒組訊框器電路以重啟在SLIMbus時鐘線816上傳送的時鐘信號。該設備可繼續驅動SLIMbus資料線806，直至在SLIMbus時鐘線816上觀察到該時鐘信號中的負邊沿。活躍組訊框器隨後可恢復時鐘信號1006。
圖11是圖示根據本文所揭示的某些態樣的採用IBI訊息的系統的操作的流程圖1100。最初，該系統可處於下電模式。中斷源1102可斷言中斷1104，藉此產生初始事件。中斷源1102可包括轉碼器中斷處置器。當SLIMbus不活躍且處於時鐘暫停模式時，產生喚醒請求。該喚醒請求可採取SLIMbus資料線翻轉1106的形式，其導致功率管理電路（諸如資源功率管理器（RPM 1108）產生使一或多個處理器1112甦醒的信號或訊息1110。該一或多個處理器1112可包括DSP，其被適配成喚醒和配置1114組訊框器及/或SLIMbus主控方，並藉此重啟時鐘信號。已偵測到這些中斷信號中的一個中斷信號中的邊沿的IBI產生器1116可以用對應於被斷言的中斷信號的內容來產生IBI訊息118並在SLIMbus上將其發送。資訊可包括設備源（其可以是轉碼器或轉碼器的組件）、目的地（管理器）、中斷身份（例如，針對INT0是0x800並且針對INT1是0x810）以及對應於被斷言的中斷的中斷狀態。主控方中的訊息解析器1120可被配置成決定1122該訊息是否是經配置IBI的一部分（例如EC=0x800, 0x810），並且可在IBI解碼器1124電路或功能中從IBI訊息中提取中斷狀態值。IBI解碼器1124可將中斷狀態值儲存在本端暫存器中，並且在未被遮罩的情況下斷言1126本端INTn信號。
當DSP或AP接收到中斷信號時，則其從本端暫存器中讀取中斷狀態並將該中斷狀態添加至中斷控制器佇列。在一些實現中，可在中斷狀態已被添加至佇列之後立即清除1128儲存在本端暫存器中的該中斷狀態的本機複本。在軟體已處置特定中斷位元（其是指示一或多個源中的事件的級中斷）之後，相關源（或原因）位可被清除1130。在已完成軟體處置之後，只清除那些處於遠端中斷狀態的位元。當軟體已完成處置前一IBI訊息中發送的所有待決中斷位元時，可經由寫入中斷處置器的清除暫存器（這會產生清除脈衝或直接清除SLIMbus暫存器內的位）來清除暫存器中的相關邊沿偵測位。
圖12是圖示採用可根據本文所揭示的某些態樣配置或適配的處理電路1202的裝置的硬體實現的簡化實例的概念圖1200。根據本案的各種態樣，本文所揭示的元素、或元素的任何部分、或者元素的任何組合可使用處理電路1202來實現。處理電路1202可包括由硬體和軟體模組的某種組合來控制的一或多個處理器1204。該一或多個處理器1204的實例包括微處理器、微控制器、DSP、現場可程式設計閘陣列（FPGA）、可程式設計邏輯裝置（PLD）、狀態機、定序器、選通邏輯、個別硬體電路、以及被配置成執行貫穿本案描述的各種功能性的其他合適硬體。該一或多個處理器1204可包括執行特定功能並且可由軟體模組1206之一來配置、擴增或控制的專用處理器。該一或多個處理器1204可經由在初始化期間載入的軟體模組1206的組合來配置，並且經由在操作期間載入或卸載軟體模組1206中的一者或多者來進一步配置。
在所圖示的實例中，處理電路1202可以用由匯流排1208一般化地表示的匯流排架構來實現。取決於處理電路1202的具體應用和整體設計約束，匯流排1208可包括任何數目的互連匯流排和橋接器。匯流排1208將各種電路連結在一起，包括該一或多個處理器1204以及儲存1210。儲存1210可包括記憶體設備和大型存放區設備，並且在本文中可被稱為電腦可讀取媒體及/或處理器可讀取媒體。匯流排1208亦可連結各種其他電路，諸如定時源、計時器、周邊設備、穩壓器、和功率管理電路。匯流排介面1212可提供匯流排1208與一或多個收發機1214之間的介面。可針對處理電路所支援的每種聯網技術來提供收發機1214。在一些實例中，多種聯網技術可共享 收發機1214中出現的電路系統或處理模組中的一些或全部。每個收發機1214提供用於經由傳輸媒體與各種其他裝備通訊的手段。取決於該裝備的本質，亦可提供使用者介面1216（例如，按鍵板、顯示器、揚聲器、話筒、操縱桿），並且該使用者介面1216可直接或經由匯流排介面1212通訊地耦合到匯流排1208。
處理器1204可負責管理匯流排1208和一般處理，包括執行儲存在電腦可讀取媒體（其可包括儲存1210）中的軟體。在這一態樣，處理電路1202（包括處理器1204）可被用於實現本文所揭示的方法、功能和技術中的任何一種。儲存1210可被用於儲存由處理器1204在執行軟體時操縱的資料，並且該軟體可被配置成實現本文所揭示的方法中的任何一種。
處理電路1202中的一或多個處理器1204可執行軟體。軟體應當被寬泛地解釋成意為指令、指令集、代碼、程式碼片段、程式碼、程式、副程式、軟體模組、應用、軟體應用、套裝軟體、常式、子常式、物件、可執行件、執行的執行緒、規程、函數、演算法等，無論其是用軟體、韌體、中介軟體、微代碼、硬體描述語言、還是其他術語來述及皆是如此。軟體可按電腦可讀形式常駐在儲存1210中或常駐在外部電腦可讀取媒體中。外部電腦可讀取媒體及/或儲存1210可包括非瞬態電腦可讀取媒體。作為實例，非瞬態電腦可讀取媒體包括：磁存放裝置（例如，硬碟、軟碟、磁條）、光碟（例如，壓縮光碟（CD）或數位視訊碟（DVD））、智慧卡、快閃記憶體設備（例如，「快閃記憶體驅動器」、卡、棒、或鍵式磁碟）、RAM、ROM、可程式設計ROM（PROM）、可抹除PROM（EPROM）、電可抹除PROM（EEPROM）、暫存器、可移除磁碟、以及任何其他用於儲存可由電腦存取和讀取的軟體及/或指令的合適媒體。作為實例，電腦可讀取媒體及/或儲存1210亦可包括載波、傳輸線、以及用於傳送可由電腦存取和讀取的軟體及/或指令的任何其他合適媒體。電腦可讀取媒體及/或儲存1210可常駐在處理電路1202中、處理器1204中、在處理電路1202外部、或跨包括該處理電路1202在內的多個實體分佈。電腦可讀取媒體及/或儲存1210可實施在電腦程式產品中。作為實例，電腦程式產品可包括封裝材料中的電腦可讀取媒體。本發明所屬領域中具有通常知識者將認識到如何取決於具體應用和加諸於整體系統上的整體設計約束來最佳地實現本案中通篇提供的所描述的功能性。
儲存1210可維持以可載入程式碼片段、模組、應用、程式等來維持及/或組織的軟體，其在本文中可被稱為軟體模組1206。軟體模組1206中的每一者可包括在安裝或載入到處理電路1202上並由一或多個處理器1204執行時有助於執行時映射1218的指令和資料，該執行時映射1218控制一或多個處理器1204的操作。在被執行時，某些指令可使處理電路1202執行根據本文所描述的某些方法、演算法和程序的功能。
軟體模組1206中的一些可在處理電路1202初始化期間被載入，並且這些軟體模組1206可配置處理電路1202以實現本文所揭示的各種功能的執行。例如，軟體模組1206中的一些可配置處理器1204的內部設備及/或邏輯電路1220，並且可管理對外部設備（諸如，收發機1214、匯流排介面1212、使用者介面1216、計時器、數學輔助處理器等）的存取。軟體模組1206可包括控製程式及/或作業系統，其與中斷處理常式和裝置驅動程式互動並且控制對由處理電路1202提供的各種資源的存取。這些資源可包括記憶體、處理時間、對收發機1214的存取、使用者介面1216等。
處理電路1202的一或多個處理器1204可以是多功能的，由此軟體模組1206中的一些被載入和配置成執行不同功能或相同功能的不同實例。該一或多個處理器1204可額外地被適配成管理回應於來自例如使用者介面1216、收發機1214和裝置驅動程式的輸入而發起的幕後工作。為了支援多個功能的執行，該一或多個處理器1204可被配置成提供多工環境，藉此複數個功能之每一者功能依須求或按期望實現為由該一或多個處理器1204服務的任務集。在一個實例中，多工環境可使用分時程式1222來實現，該分時程式1222在不同任務之間傳遞對處理器1204的控制，藉此每個任務在完成任何未結操作之際及/或回應於輸入（諸如中斷）而將對該一或多個處理器1204的控制返回給分時程式1222。當任務具有對該一或多個處理器1204的控制時，處理電路1202有效地專用於由與控制方任務相關聯的功能所針對的目的。分時程式1222可包括作業系統、在循環基礎上轉移控制的主循環、根據各功能的優先順序化來分配對該一或多個處理器1204的控制的功能、及/或經由將對該一或多個處理器1204的控制提供給處置功能來對外部事件作出回應的中斷驅動式主循環。
圖13是圖示從動設備處的IBI處置的示例的程序1300的流程圖。程序1300始於偵測中斷邊沿（方塊1302）。在變數（諸如INTn）從被斷言改變成被解除斷言或當INTn為被斷言之時存在對INTn邊沿偵測的清除時，偵測到邊沿。只要未偵測到邊沿，程序1300就重複尋找中斷邊沿。一旦偵測到邊沿，程序1300就決定匯流排（SB）是否處於時鐘暫停（方塊1304）。若方塊1304處的回答為是，則程序1300發起喚醒管理器（方塊1306）。否則，或者在喚醒之後，根據是什麼源報告了該中斷（如由INTn定義的），程序1300從相關中斷狀態n暫存器獲得資訊片（方塊1308）。注意，中斷狀態n暫存器包括中斷狀態資訊。程序1300繼續發送包括EC和IS的RPT資訊（方塊1310）。注意，元素碼（EC）包括與被斷言的中斷（INTn）中的那些特定中斷有關的相關值指示（例如，中斷身份：針對INT0是0x800並且針對INT1是0x810）。換言之，EC指示哪個中斷信號（INTn）被斷言了，並且IS指示使此信號進行了警告的中斷是什麼類型。例如，熱中斷和音量增大按鈕按壓可產生相同的INT1信號（使得例如EC=0x800），並且中斷狀態值將包括這兩個事件作為對軟體的指示。如在EC值中反映的INTn類型將使中斷狀態值定向至相關軟體管理器。程序1300經由檢查以查看是否接收到回應確收（PACK）來繼續（方塊1312）。若回答為否，則將該RPT資訊與錯誤報告一起重新發送（方塊1314）並且程序1300返回到框1302。
圖14是圖示主控設備處的IBI處置的示例的程序1400的流程圖。程序1400始於接收傳入訊息，該主控方對此決定該傳入訊息是否為RPT資訊（方塊1402）。若回答為是，則程序1400決定源（SRC）是否等於有線轉碼器數位設備（WCD）（方塊1404）。亦即，源資訊將指示什麼設備產生了該中斷訊息。框1404之前的虛線表示關於該源是什麼的決定（亦即，源=設備n？）。若對方塊1404的回答為是，則程序1400決定該EC是否在特定範圍（例如，0x800-0x80F）內（方塊1406）。如所實現的，此範圍指示原始信號為INT0。應領會，可以其他方式定義該範圍以達成相同的結果。若對方塊1406回答為是，則程序1400斷言第一中斷（INT0）並且儲存該EC和IS（方塊1408）。若對方塊1406的回答為否，則程序1400決定該EC是否在第二範圍（例如，0x810-0x81F）之間（方塊1410）。如所實現的，此範圍指示原始信號為INT1。應領會，可以其他方式定義該範圍以達成相同的結果（例如，這些範圍可被顛倒或者具有不同的值）。若對方塊1410回答為是，則程序1400斷言第二中斷（INT1）並且儲存該EC和IS（方塊1412）。若對方塊1404或1410的回答為否，則程序1400返回到舊式RPT資訊解析器（方塊1414）。若對方塊1402的回答為否，則使用用於其他訊息的解析器（方塊1416）。
圖15是圖示根據本發明的某些態樣的通訊方法的流程圖1500。該方法可在耦合至SLIMbus的從動設備處執行。
在步驟1502，從動設備可決定在耦合至SLIMbus的第一設備內斷言的中斷被定向至耦合至該SLIMbus的第二設備。應領會，從動設備可以是IC或IC內的特定處理器、或多核處理器內的特定核。
在步驟1504，該從動設備可產生IBI訊息，其將第一設備標識為中斷源，將第二設備標識為中斷目標，並且包括標識與該中斷相關聯的類型和狀態的資訊。
在步驟1506，該從動設備可在該SLIMbus上將該IBI訊息傳遞至第二設備。如前述，該IBI訊息可包括標識與該中斷相關聯的類型和狀態的資訊。
該從動設備可決定該SLIMbus在該中斷被決定為被斷言時處於時鐘停止或下電操作模式。該從動設備可在向第二設備傳送該IBI訊息之前翻轉該SLIMbus的資料線。
該從動設備可決定在翻轉該SLIMbus的該資料線之後並在向第二設備傳送該IBI訊息之前該SLIMbus的時鐘信號是活躍的。
該從動設備可將與該中斷相關聯的狀態儲存在暫存器中，從第二設備接收中斷確收，並且回應於接收自第二設備的該中斷確收來清除該暫存器中與該中斷相關聯的該狀態。
第一設備可以是編碼器/解碼器電路。第二設備可以是DSP。第二設備可以是AP。
在各種實例中，中斷可由第一設備中的複數個中斷源中的一個中斷源提供。IBI訊息可包括在中斷的潛在源之間進行區分的資訊。亦即，IBI訊息可指定中斷源。中斷可作為插斷要求線上的信號來提供，這些信號由相應中斷源驅動或從相應中斷源匯出。第二設備可包括複數個處理器，並且IBI訊息可包括標識該複數個處理器之一作為中斷目標的資訊。亦即，IBI訊息可指定哪個處理器應當接收中斷。第二設備可包括基於IBI訊息中所包括的資訊來驅動第二設備中的一或多條插斷要求線的電路。
圖16是圖示採用處理電路1602的裝置1600的硬體實現的實例的概念圖。裝置1600可作為從動設備對接在串列匯流排（諸如SLIMbus）上。裝置1600可包括轉碼器功能。在此實例中，處理電路1602可以用由匯流排1604一般化地表示的匯流排架構來實現。取決於處理電路1602的具體應用和整體設計約束，匯流排1604可包括任何數目的互連匯流排和橋接器。匯流排1604將包括一或多個處理器（由處理器1606一般化地表示）和電腦可讀取媒體（由處理器可讀儲存媒體1608一般化地表示）的各種電路連結在一起。匯流排1604亦可連結各種其他電路，諸如定時源、計時器、周邊設備、穩壓器、和功率管理電路。匯流排介面1610提供匯流排1604與收發機1612之間的介面。收發機1612可包括提供用於經由傳輸媒體與各種其他裝置通訊的手段的匯流排介面。取決於該裝置的本質，亦可提供使用者介面1614（例如，按鍵板、顯示器、揚聲器、話筒、操縱桿）。一或多個時鐘電路或模組1616可以設在處理電路1602內或者由處理電路1602及/或一或多個處理器1606控制。在一個實例中，時鐘電路或模組1616可包括一或多個晶體振盪器、一或多個鎖相迴路設備、及/或一或多個可配置的時鐘樹。
處理器1606負責管理匯流排1604和一般處理，包括對儲存在處理器可讀儲存媒體1608上的軟體的執行。該軟體在由處理器1606執行時使處理電路1602執行上文針對任何特定裝置描述的各種功能。處理器可讀儲存媒體1608可被用於儲存由處理器1606在執行軟體時操縱的資料。
在一個配置中，裝置1600包括線介面模組及/或電路1618，其被配置成將裝置1600耦合至串列匯流排1620。在所圖示的實例中，串列匯流排1620可遵循或相容SLIMbus協定，並且線介面模組及/或電路1618可包括SLIMbus組訊框器。裝置1600可包括一或多個中斷源、中斷處置模組及/或電路1622、訊息產生器模組及/或電路1624、以及SLIMbus喚醒模組及/或電路1626。
在一個實例中，訊息產生器模組及/或電路1624被配置成決定由第一中斷源斷言的中斷被定向至不同設備上的第一處理器以及產生標識該中斷源和作為中斷目標的該第一處理器的IBI訊息。該IBI訊息可包括標識該中斷的類型和與該中斷相關聯的狀態的資訊。線介面模組及/或電路1618可被配置成在該串列匯流排上將該IBI訊息傳遞至第二設備。
SLIMbus喚醒模組及/或電路1626可被配置成：決定該串列匯流排是否正在低功率模式中操作；及當該串列匯流排正在低功率模式中操作時在經由該串列匯流排向第二設備傳送該IBI訊息之前引起該串列匯流排的訊號傳遞狀態的改變，該改變可操作用於喚醒該串列匯流排。時鐘線可在該低功率模式期間處於靜默。當時鐘線被驅動至並保持在兩個可用訊號傳遞狀態之一時，該時鐘線可處於靜默。串列匯流排的訊號傳遞狀態的改變可包括資料線的翻轉。
裝置1600可包括中斷狀態暫存器，其被配置成基於由訊息產生器產生的一系列IBI訊息來維持本端中斷狀態。中斷狀態暫存器可回應於這一系列IBI訊息的傳送和接收而被清除。
圖17是圖示根據本發明的某些態樣的通訊方法的流程圖1700。
在步驟1702，耦合至SLIMbus的主控設備可接收標識作為中斷目標的第一設備和作為中斷源的第二設備的IBI訊息，該IBI訊息包括標識與中斷相關聯的類型和狀態的資訊。
在步驟1704，從動設備可在第一設備處斷言中斷信號。第一設備是在各IBI訊息中接收的中斷的複數個目的地中的一個目的地。
SLIMbus在接收到IBI訊息之前可處於時鐘停止或下電操作模式。從動設備可偵測到SLIMbus的資料線在接收到IBI訊息之前已被翻轉，並且可在偵測到SLIMbus的資料線已被翻轉之後喚醒主控設備的組訊框器。
從動設備可在偵測到SLIMbus的資料線已被翻轉之後喚醒主控設備的SLIMbus介面電路。
從動設備可在偵測到SLIMbus的資料線已被翻轉之後主動地驅動SLIMbus的時鐘線。
從動設備可將與中斷相關聯的狀態儲存在暫存器中，從第二設備接收中斷確收，並且回應於接收自第二設備的該中斷確收來清除該暫存器中與該中斷相關聯的該狀態。
第二設備可以是AP。第一設備可以是DSP。第二設備可以是轉碼器。
圖18是圖示採用處理電路1802的裝置1800的硬體實現的實例的概念圖。在此實例中，處理電路1802可以用由匯流排1804一般化地表示的匯流排架構來實現。取決於處理電路1802的具體應用和整體設計約束，匯流排1804可包括任何數目的互連匯流排和橋接器。匯流排1804將包括一或多個處理器（由處理器1806一般化地表示）和電腦可讀取媒體（由處理器可讀儲存媒體1808一般化地表示）的各種電路連結在一起。匯流排1804亦可連結各種其他電路，諸如定時源、計時器、周邊設備、穩壓器、和功率管理電路。匯流排介面1810提供匯流排1804與收發機1812之間的介面。收發機1812可包括提供用於經由傳輸媒體與各種其他裝置通訊的手段的匯流排介面。取決於該裝置的本質，亦可提供使用者介面1814（例如，按鍵板、顯示器、揚聲器、話筒、操縱桿）。一或多個時鐘電路或模組1816可以設在處理電路1802內或者由處理電路1802及/或一或多個處理器1806控制。在一個實例中，時鐘電路或模組1816可包括一或多個晶體振盪器、一或多個鎖相迴路設備、及/或一或多個可配置的時鐘樹。
處理器1806負責管理匯流排1804和一般處理，包括對儲存在處理器可讀儲存媒體1808上的軟體的執行。該軟體在由處理器1806執行時使處理電路1802執行上文針對任何特定裝置描述的各種功能。處理器可讀儲存媒體1808可被用於儲存由處理器1806在執行軟體時操縱的資料。
在一個配置中，裝置1800包括線介面模組及/或電路1818，其被配置成將裝置1800耦合至串列匯流排1820。在所圖示的實例中，串列匯流排1820可遵循或相容SLIMbus協定，並且線介面模組及/或電路1818可包括SLIMbus組訊框器。裝置1800可包括一或多個中斷源、中斷處置模組及/或電路1822、訊息解析模組及/或電路1824、以及SLIMbus功率管理模組及/或電路1826。
在一個配置中，裝置1800包括線介面模組及/或電路1818，其被配置成將裝置1800耦合至串列匯流排1820。在所圖示的實例中，串列匯流排1820可遵循或相容SLIMbus協定，並且線介面模組及/或電路1818可包括SLIMbus組訊框器。裝置1800可包括多個處理器1806。裝置1800可包括訊息解析模組及/或電路1824和中斷處置模組及/或電路1822，該中斷處置模組及/或電路1822回應於訊息解析模組及/或電路1824並且被配置成中斷處理器1806中的一者或多者。訊息解析模組及/或電路1824可被配置成從匯流排主控介面接收IBI訊息，以及基於該IBI訊息的內容來在第一設備處斷言中斷。裝置1800可包括功率管理電路，其被配置成偵測該串列匯流排的訊號傳遞狀態的該改變，以及使匯流排主控介面主動地驅動至少該時鐘線。裝置1800可包括中斷狀態暫存器，其被配置成基於由訊息產生器產生的一系列IBI訊息來維持本端中斷狀態。中斷狀態暫存器可回應於這一系列IBI訊息的傳送和接收而被清除。
應理解，所揭示的程序中各步驟的具體次序或層次是示例性辦法的圖示。應理解，基於設計偏好，可以重新編排這些程序中各步驟的具體次序或層次。所附方法請求項以示例次序呈現各種步驟的要素，且並不意味著被限定於所提供的具體次序或層次。
提供之前的描述是為了使本發明所屬領域中任何具有通常知識者均能夠實踐本文中所描述的各種態樣。對這些態樣的各種修改將容易為本發明所屬領域中具有通常知識者所明白，並且在本文中所定義的普適原理可被應用於其他態樣。因此，請求項並非意欲被限定於本文中所示的態樣，而是應被授予與語言上的請求項相一致的全部範疇，其中對要素的單數形式的引述除非特別聲明，否則並非意欲表示「有且僅有一個」，而是「一或多個」。除非特別另外聲明，否則術語「一些/某個」指的是一或多個。貫穿本案所描述的各種態樣的要素為本發明所屬領域中具有通常知識者當前或今後所知的所有結構上和功能上的等效方案經由引述被明確納入於此，且意欲被請求項所涵蓋。此外，本文中所揭示的任何內容皆並非意欲貢獻給公眾，無論此類揭示是否在申請專利範圍中被顯式地敘述。沒有任何請求項元素應被解釋為手段功能，除非該元素是使用短語「用於……的裝置」來明確敘述的。
100‧‧‧裝置
102‧‧‧處理電路
104‧‧‧電路或設備
106‧‧‧周邊設備
108‧‧‧收發機
110‧‧‧天線
112‧‧‧顯示器
114‧‧‧數據機
116‧‧‧板載記憶體
118‧‧‧匯流排介面電路
120‧‧‧處理器可讀儲存
122‧‧‧顯示器
124‧‧‧開關或按鈕
126‧‧‧開關或按鈕
128‧‧‧整合或外部按鍵板
130a‧‧‧匯流排
130b‧‧‧匯流排
132‧‧‧匯流排
200‧‧‧裝置
202‧‧‧IC設備
204‧‧‧IC設備
206‧‧‧通訊鏈路
208‧‧‧通訊鏈路
210‧‧‧通訊鏈路
212‧‧‧通訊鏈路
214‧‧‧處理器
218‧‧‧射頻（RF）收發機
220‧‧‧天線
222‧‧‧顯示器控制器
224‧‧‧相機控制器
226‧‧‧儲存媒體
228‧‧‧儲存媒體
230‧‧‧匯流排
232‧‧‧匯流排
300‧‧‧系統
302‧‧‧SLIMbus通訊鏈路
304‧‧‧SLIMbus組件
306‧‧‧SLIMbus組件
308‧‧‧SLIMbus資料線
310‧‧‧SLIMbus資料線
312‧‧‧SLIMbus時鐘線
314‧‧‧主機
316‧‧‧第三組件
400‧‧‧裝置
402‧‧‧IC設備
404‧‧‧系統級設備邏輯
408‧‧‧直接記憶體存取（DMA）層
410‧‧‧SLIMbus設備層
412‧‧‧傳輸協定層
414‧‧‧訊框層
416‧‧‧實體層
418‧‧‧第一有限狀態機（FSM）
420a‧‧‧第一管道
420b‧‧‧第二管道
420n‧‧‧第n管道
422‧‧‧第二FSM
424a‧‧‧第一FIFO緩衝器
424b‧‧‧第二FIFO緩衝器
424n‧‧‧第nFIFO緩衝器
426a‧‧‧第一埠（埠0）
426b‧‧‧第二埠（埠1）
426n‧‧‧第n埠（埠n）
428‧‧‧開關選擇信號
430‧‧‧第一多工器
432‧‧‧第二多工器
434‧‧‧資料傳輸
436‧‧‧資料接收
500‧‧‧系統
502‧‧‧數據機
504‧‧‧轉碼器
506‧‧‧SLIMbus通訊鏈路
508‧‧‧專用中斷線
510‧‧‧專用中斷線
512‧‧‧第一處理器
514‧‧‧第二處理器
516‧‧‧SLIMbus從動設備
518‧‧‧中斷狀態暫存器
520‧‧‧中斷狀態暫存器
600‧‧‧系統
602‧‧‧數據機
604‧‧‧轉碼器
606‧‧‧SLIMbus通訊鏈路
608‧‧‧訊息產生器
610‧‧‧SLIMbus從動方
612‧‧‧本端黏性暫存器
614‧‧‧本端黏性暫存器
616‧‧‧主控設備
618‧‧‧硬體訊息解析器
620‧‧‧處理器
622‧‧‧處理器
624‧‧‧黏性位元暫存器
700‧‧‧SLIMbus資訊映射圖
702‧‧‧保留位元
704‧‧‧使用者資訊元素位元
706‧‧‧因設備類而異的資訊元素
708‧‧‧核心資訊元素位元
800‧‧‧系統
802‧‧‧轉碼器
806‧‧‧輸出
808‧‧‧SLIMbus從動方
810‧‧‧喚醒電路
814‧‧‧時鐘信號的信號
816‧‧‧SLIMbus時鐘線
818‧‧‧IBI訊息產生器
820‧‧‧中斷狀態
900‧‧‧系統
902‧‧‧數據機
904‧‧‧SLIMbus主控方
906‧‧‧可配置訊息解析器
908‧‧‧處理器
1000‧‧‧時序圖
1002‧‧‧流程
1004‧‧‧流程
1006‧‧‧流程
1100‧‧‧流程圖
1102‧‧‧中斷源
1104‧‧‧流程
1106‧‧‧流程
1108‧‧‧RPM
1110‧‧‧流程
1112‧‧‧流程
1114‧‧‧流程
1116‧‧‧IBI產生器
1118‧‧‧流程
1120‧‧‧訊息解析器
1122‧‧‧流程
1124‧‧‧IBI解碼器
1126‧‧‧流程
1128‧‧‧流程
1130‧‧‧流程
1200‧‧‧概念圖
1202‧‧‧處理電路
1204‧‧‧處理器
1206‧‧‧軟體模組
1208‧‧‧匯流排
1210‧‧‧儲存
1212‧‧‧匯流排介面
1214‧‧‧收發機
1216‧‧‧使用者介面
1218‧‧‧執行時映射
1220‧‧‧內部設備及/或邏輯電路
1222‧‧‧分時程式
1300‧‧‧程序
1302‧‧‧方塊
1304‧‧‧方塊
1306‧‧‧方塊
1308‧‧‧方塊
1310‧‧‧方塊
1312‧‧‧方塊
1314‧‧‧方塊
1400‧‧‧程序
1402‧‧‧方塊
1404‧‧‧方塊
1406‧‧‧方塊
1408‧‧‧方塊
1410‧‧‧方塊
1412‧‧‧方塊
1414‧‧‧方塊
1416‧‧‧方塊
1500‧‧‧流程圖
1502‧‧‧步驟
1504‧‧‧步驟
1506‧‧‧步驟
1600‧‧‧裝置
1602‧‧‧處理電路
1604‧‧‧匯流排
1606‧‧‧處理器
1608‧‧‧處理器可讀儲存媒體
1610‧‧‧匯流排介面
1612‧‧‧收發機
1614‧‧‧使用者介面
1616‧‧‧時鐘電路或模組
1618‧‧‧線介面模組及/或電路
1620‧‧‧串列匯流排
1622‧‧‧中斷處置模組及/或電路
1624‧‧‧訊息產生器模組及/或電路
1626‧‧‧SLIMbus喚醒模組及/或電路
1700‧‧‧流程圖
1702‧‧‧步驟
1704‧‧‧步驟
1800‧‧‧裝置
1802‧‧‧處理電路
1804‧‧‧匯流排
1806‧‧‧處理器
1808‧‧‧處理器可讀儲存媒體
1810‧‧‧匯流排介面
1812‧‧‧收發機
1814‧‧‧使用者介面
1816‧‧‧時鐘電路或模組
1818‧‧‧線介面模組及/或電路
1820‧‧‧串列匯流排
1822‧‧‧中斷處置模組及/或電路
1824‧‧‧訊息解析模組及/或電路
1826‧‧‧SLIMbus功率管理模組及/或電路
圖1圖示了在各積體電路（IC）設備之間採用資料連結的裝置，該資料連結選擇性地根據複數個可用標準之一來操作。
圖2圖示了在IC設備之間採用資料連結的裝置的簡化系統架構。
圖3圖示了在SLIMbus組件之間提供的串列低功率晶片間媒體匯流排（SLIMbus）通訊鏈路。
圖4圖示了被適配成在SLIMbus通訊鏈路上通訊的設備。
圖5圖示了包括經由包括中斷線的SLIMbus介面來通訊的數據機和轉碼器的系統。
圖6圖示了根據本文所揭示的某些態樣的包括經由其中實體中斷線可被消除的SLIMbus介面來通訊的數據機和轉碼器的系統。
圖7圖示了SLIMbus資訊映射圖。
圖8圖示了根據本文所揭示的某些態樣的其中轉碼器被配置成組合喚醒訊號傳遞和中斷的系統。
圖9圖示了根據本文所揭示的某些態樣的其中數據機被配置成支援帶內中斷（IBI）訊息的系統。
圖10是圖示根據本文所揭示的某些態樣採用的喚醒序列的時序圖。
圖11是圖示根據本文所揭示的某些態樣的採用IBI訊息的系統的操作的流程圖。
圖12是圖示採用可根據本文所揭示的某些態樣來適配的處理系統的裝置的實例的方塊圖。
圖13是圖示根據本文所揭示的某些態樣的從動設備處的IBI處置的實例的流程圖。
圖14是圖示根據本文所揭示的某些態樣的主控設備處的IBI處置的實例的流程圖。
圖15是圖示根據本文所揭示的某些態樣的用於在SLIMbus從動設備上進行資料通訊的方法的流程圖。
圖16圖示了根據本文所揭示的某些態樣的作為SLIMbus從動設備來操作的裝置的實例。
圖17是圖示根據本文所揭示的某些態樣的用於在SLIMbus主控設備上進行資料通訊的方法的流程圖。
圖18圖示了根據本文所揭示的某些態樣的作為SLIMbus主控設備來操作的裝置的實例。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (30)

  1. 一種通訊方法，包括以下步驟： 決定在耦合至一串列低功率晶片間媒體匯流排（SLIMbus）的一第一設備內斷言的一中斷被定向至耦合至該SLIMbus的一第二設備； 產生將該第一設備標識為一中斷源並將該第二設備標識為一中斷目標的一帶內中斷（IBI）訊息，其中該IBI訊息包括標識與該中斷相關聯的一類型和一狀態的資訊；及 在該SLIMbus上將該IBI訊息傳遞至該第二設備。
  2. 如請求項1之方法，進一步包括以下步驟： 決定該SLIMbus在該中斷被決定為被斷言時處於一時鐘停止或一下電操作模式；及 在向該第二設備傳送該IBI訊息之前翻轉該SLIMbus的一資料線。
  3. 如請求項2之方法，進一步包括以下步驟： 決定在翻轉該SLIMbus的該資料線之後並在向該第二設備傳送該IBI訊息之前述SLIMbus的一時鐘信號是活躍的。
  4. 如請求項2之方法，進一步包括以下步驟： 將與該中斷相關聯的該狀態儲存在一暫存器中； 從該第二設備接收一中斷確收；及 回應於接收自該第二設備的該中斷確收來清除該暫存器中與該中斷相關聯的該狀態。
  5. 如請求項1之方法，其中該第一設備包括一編碼器/解碼器電路。
  6. 如請求項1之方法，其中該中斷是由該第一設備中的複數個中斷源中的一者提供的，並且其中該IBI訊息包括在該中斷的潛在源之間進行區分的資訊。
  7. 如請求項6之方法，其中該第二設備包括複數個處理器，並且其中該IBI訊息包括標識該複數個處理器中的一者作為該中斷目標的資訊。
  8. 如請求項1之方法，其中該第二設備包括兩個或更多個處理器，其中該中斷是在該第一設備內的複數條插斷要求線中的一條插斷要求線上提供的，並且其中該IBI訊息包括標識該一條插斷要求線的資訊。
  9. 如請求項1之方法，其中該第二設備包括一應用處理器（AP）。
  10. 如請求項1之方法，其中該第二設備包括一數位訊號處理器（DSP）。
  11. 一種通訊方法，包括以下步驟： 在耦合至一串列低功率晶片間媒體匯流排（SLIMbus）的一主控設備處接收標識作為一中斷目標的一第一設備和作為一中斷源的一第二設備的一帶內中斷（IBI）訊息，該IBI訊息包括標識與一中斷相關聯的一類型和一狀態的資訊；及 在該第一設備處斷言一中斷信號； 其中該第一設備是在各IBI訊息中接收的中斷的複數個目的地中的一個目的地。
  12. 如請求項11之方法，其中在接收到該IBI訊息之前述SLIMbus處於一時鐘停止或一下電操作模式，並且該方法進一步包括以下步驟： 偵測到在接收到該IBI訊息之前述SLIMbus的一資料線已被翻轉；及 在偵測到該SLIMbus的該資料線已被翻轉之後喚醒該主控設備的一組訊框器。
  13. 如請求項12之方法，進一步包括以下步驟： 在偵測到該SLIMbus的該資料線已被翻轉之後喚醒該主控設備的一SLIMbus介面電路。
  14. 如請求項12之方法，進一步包括以下步驟： 在偵測到該SLIMbus的該資料線已被翻轉之後主動地驅動該SLIMbus的一時鐘線。
  15. 如請求項11之方法，進一步包括以下步驟： 將與該中斷相關聯的該狀態儲存在一暫存器中； 從該第二設備接收一中斷確收；及 回應於接收自該第二設備的該中斷確收來清除該暫存器中與該中斷相關聯的該狀態。
  16. 如請求項11之方法，其中該第一設備包括一應用處理器（AP）。
  17. 如請求項11之方法，其中該第一設備包括一數位訊號處理器（DSP）。
  18. 如請求項11之方法，其中該第二設備包括一編碼器/解碼器電路。
  19. 一種系統，包括： 一串列匯流排，其具有一時鐘線和至少一條資料線； 經由一匯流排主控介面耦合至該串列匯流排的一第一設備，其中該第一設備包括複數個處理器以及一訊息解析器；及 經由一匯流排從動介面耦合至該串列匯流排的一第二設備，其中該第二設備包括一中斷源和一訊息產生器； 其中該訊息產生器被配置成： 決定由一第一中斷源斷言的中斷被定向至該第一設備上的一第一處理器； 產生標識該中斷源和作為一中斷目標的該第一處理器的一帶內中斷（IBI）訊息，其中該IBI訊息包括標識該中斷的類型和與該中斷相關聯的一狀態的資訊； 其中該匯流排從動介面被配置成： 在該串列匯流排上將該IBI訊息傳遞至該第二設備；並且 其中該訊息解析器被配置成： 從該匯流排主控介面接收該IBI訊息；及 基於該IBI訊息的內容來在該第一設備處斷言該中斷。
  20. 如請求項19之系統，其中該串列匯流排根據一時分傳輸協定來被操作。
  21. 如請求項19之系統，其中該第二設備包括被配置成執行以下操作的電路： 決定該串列匯流排是否在一低功率模式中操作；及 當該串列匯流排正在該低功率模式中操作時在經由該串列匯流排向該第二設備傳送該IBI訊息之前引起該串列匯流排的一訊號傳遞狀態的一改變，該改變能操作用於喚醒該串列匯流排。
  22. 如請求項21之系統，其中該時鐘線在該低功率模式期間處於靜默。
  23. 如請求項21之系統，其中該串列匯流排的該訊號傳遞狀態的該改變包括該至少一條資料線的一翻轉。
  24. 如請求項21之系統，其中該第一設備包括功率管理電路，其被配置成： 偵測該串列匯流排的該訊號傳遞狀態的該改變；及 使該匯流排主控介面主動地驅動至少該時鐘線。
  25. 如請求項19之系統，其中該串列匯流排包括一串列低功率晶片間媒體匯流排（SLIMbus）。
  26. 如請求項19之系統，其中該第一設備和該第二設備各自包括中斷狀態暫存器，其被配置成基於由該訊息產生器產生的一系列IBI訊息來維持本端中斷狀態。
  27. 如請求項26之系統，其中該第一設備和該第二設備的該中斷狀態暫存器回應於該一系列IBI訊息的傳送和接收而被清除。
  28. 如請求項19之系統，其中該中斷是由該第二設備內的複數個中斷源中的一者提供的，並且其中該IBI訊息包括在該中斷的潛在源之間進行區分的資訊。
  29. 如請求項28之系統，其中該IBI訊息包括標識該複數個處理器中的一者作為該中斷目標的資訊。
  30. 如請求項19之系統，其中該中斷是在該第二設備內的複數條插斷要求線中的一條插斷要求線上提供的，並且其中該IBI訊息包括標識該一條插斷要求線的資訊。
TW107108394A 2017-03-28 2018-03-13 經由匯流排上的額外副資料線來發送資料的系統和方法 TW201841530A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IN201741010931 2017-03-28
IN201741010931 2017-03-28
US15/870,436 US20180285292A1 (en) 2017-03-28 2018-01-12 System and method of sending data via additional secondary data lines on a bus
US15/870,436 2018-01-12

Publications (1)

Publication Number Publication Date
TW201841530A true TW201841530A (zh) 2018-11-16

Family

ID=63670721

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108394A TW201841530A (zh) 2017-03-28 2018-03-13 經由匯流排上的額外副資料線來發送資料的系統和方法

Country Status (4)

Country Link
US (1) US20180285292A1 (zh)
CN (1) CN110312998A (zh)
TW (1) TW201841530A (zh)
WO (1) WO2018182949A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733614B (zh) * 2020-10-28 2021-07-11 英業達股份有限公司 通信介面控制系統及其方法
US11461255B2 (en) 2019-10-21 2022-10-04 Realtek Semiconductor Corporation Electronic device, network switch, and interrupt transmitting and receiving method
TWI810430B (zh) * 2019-02-07 2023-08-01 德商羅伯特 博世有限公司 具有可組態通訊行為的系統元件以及用於操作此類型系統元件的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10678297B2 (en) * 2018-05-10 2020-06-09 Ciena Corporation Circuit communication systems with digital state devices
US10725945B1 (en) * 2019-03-01 2020-07-28 Texas Instruments Incorporated Integrated circuit with combined interrupt and serial data output
EP3706006A1 (de) * 2019-03-07 2020-09-09 Vorwerk & Co. Interholding GmbH Überwachungssystem
FR3100628B1 (fr) * 2019-09-10 2023-04-14 St Microelectronics Grenoble 2 Communication par bus CAN
CN112732602A (zh) * 2019-10-28 2021-04-30 瑞昱半导体股份有限公司 电子装置、网络交换器以及中断传输与接收方法
KR20230025902A (ko) * 2020-07-09 2023-02-23 마이크로칩 테크놀로지 인코포레이티드 시간-동기화된 하드웨어 컨트롤러들 및 관련 오디오 시스템들 및 회로부

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050283555A1 (en) * 2004-06-22 2005-12-22 General Electric Company Computer system and method for transmitting interrupt messages through a parallel communication bus
US7917784B2 (en) * 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
CN101127976B (zh) * 2007-09-30 2011-06-15 山东康威通信技术股份有限公司 双网移动通信模式的多终端公用短信/电话收发装置
CN101514999B (zh) * 2008-12-15 2011-07-27 安徽鑫龙电器股份有限公司 一种电力测量多功能仪表系统及测量方法
US9929972B2 (en) * 2011-12-16 2018-03-27 Qualcomm Incorporated System and method of sending data via a plurality of data lines on a bus
US20140229644A1 (en) * 2013-02-12 2014-08-14 Haran Thanigasalam Method, apparatus, system for including interrupt functionality in sensor interconnects
US9690725B2 (en) * 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
US9904652B2 (en) * 2013-11-14 2018-02-27 Qualcomm Incorporated System and method of sending data via additional secondary data lines on a bus
US9904637B2 (en) * 2014-11-26 2018-02-27 Qualcomm Incorporated In-band interrupt time stamp
WO2017015222A1 (en) * 2015-07-20 2017-01-26 Lattice Semiconductor Corporation Low-speed bus time stamp methods and circuitry

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810430B (zh) * 2019-02-07 2023-08-01 德商羅伯特 博世有限公司 具有可組態通訊行為的系統元件以及用於操作此類型系統元件的方法
US11461255B2 (en) 2019-10-21 2022-10-04 Realtek Semiconductor Corporation Electronic device, network switch, and interrupt transmitting and receiving method
TWI800689B (zh) * 2019-10-21 2023-05-01 瑞昱半導體股份有限公司 電子裝置、網路交換器以及中斷傳輸與接收方法
TWI733614B (zh) * 2020-10-28 2021-07-11 英業達股份有限公司 通信介面控制系統及其方法

Also Published As

Publication number Publication date
US20180285292A1 (en) 2018-10-04
CN110312998A (zh) 2019-10-08
WO2018182949A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
TW201841530A (zh) 經由匯流排上的額外副資料線來發送資料的系統和方法
US10509761B2 (en) System and method of sending data via additional secondary data lines on a bus
US9929972B2 (en) System and method of sending data via a plurality of data lines on a bus
US10467154B2 (en) Multi-port multi-sideband-GPIO consolidation technique over a multi-drop serial bus
TWI590056B (zh) 用於將一互連協定之列舉及／或組態機制用於不同的互連協定之方法、裝置、設備及系統
US20170168966A1 (en) Optimal latency packetizer finite state machine for messaging and input/output transfer interfaces
TW201903620A (zh) 在改良式內部積體電路匯流排拓撲中從屬對從屬之通信
US10572410B2 (en) Function-specific communication on a multi-drop bus for coexistence management
US20190227971A1 (en) Architecture for consolidating multiple sources of low-bandwidth data over a serial bus
US20180329837A1 (en) Input/output direction decoding in mixed vgpio state exchange
US20180329856A1 (en) Slave master-write/read datagram payload extension
US9904652B2 (en) System and method of sending data via additional secondary data lines on a bus
WO2013176953A1 (en) Providing a consolidated sideband communication channel between devices
JP6092971B2 (ja) ダイ上インターコネクトのためのアーキテクチャ
KR20160048818A (ko) 구성가능 클록 트리
CN107534616B (zh) 通用串行总线的服务质量
CN107092335B (zh) 优化的链路训练及管理机制
WO2016049566A1 (en) Latency reduction
WO2022179427A1 (zh) 一种数据传输带宽的配置方法及相关设备
CN108462679B (zh) 数据传输方法及装置
US8661171B1 (en) Host-slave interface for wireless communication circuit
CN117222994A (zh) 使用共享时钟和专用数据线的i2c总线架构