CN115733549A - Pcie网卡及其接口模式的切换方法、电子设备及存储介质 - Google Patents
Pcie网卡及其接口模式的切换方法、电子设备及存储介质 Download PDFInfo
- Publication number
- CN115733549A CN115733549A CN202310034883.7A CN202310034883A CN115733549A CN 115733549 A CN115733549 A CN 115733549A CN 202310034883 A CN202310034883 A CN 202310034883A CN 115733549 A CN115733549 A CN 115733549A
- Authority
- CN
- China
- Prior art keywords
- signal
- pcie
- interface
- module
- optical port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000003287 optical effect Effects 0.000 claims abstract description 467
- 239000007787 solid Substances 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 13
- 230000003993 interaction Effects 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 description 21
- 230000008569 process Effects 0.000 description 15
- 238000013461 design Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 239000000306 component Substances 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000013307 optical fiber Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000002699 waste material Substances 0.000 description 5
- 238000013500 data storage Methods 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/27—Arrangements for networking
- H04B10/278—Bus-type networks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明实施例提供了一种PCIE网卡及其接口模式的切换方法、电子设备及存储介质，包括以太网光口和主处理器，所述以太网光口和所述主处理器连接，其中：所述以太网光口，用于支持多种接口模式；所述接口模式包括PCIE接口模式；所述主处理器，用于切换所述以太网光口的所述接口模式；其中，当所述以太网光口的所述接口模式切换为所述PCIE接口模式时，所述PCIE网卡作为存储扩展卡接入到主机的PCIE插槽。通过上述结构，使得PCIE网卡上的以太网光口可以作为存储接口扩展，利用主处理器能够实现不同接口模式的自由切换。
Description
技术领域
本发明实施例涉及互联网技术领域，特别是涉及一种PCIE网卡及其接口模式的切换方法、一种电子设备以及一种计算机可读存储介质。
背景技术
随着大数据、云计算的高速发展，对于图像处理、加速运算等技术需求越来越多，近年来PCIE（Peripheral Component Interconnect Express 高速串行计算机扩展总线标准）卡的运用越来越广。以PCIE接口的形式插入服务器主板，从而达到特定功能的应用成为了一种趋势，其优势在于可通过PCIE金手指，直接插入台式机或服务器的PCIE插槽中调试使用，简易灵活、开发成本低。而服务器的PCIE接口采用高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理、错误报告、端对端的可靠性传输、热插拔以及服务质量(Quality of Service 简称QOS)等功能。
在瞬息多变的大数据网络时代，有时候主机需要进行更多的网络交互，故需要增加PCIE网卡，增加网络带宽，网络带宽增加后同样会涉及到更多的数据存储空间，但是网络带宽和数据存储并非是相等的关系，可能某个阶段需要将网络数据存储，这就需要非常大的存储空间，从而需要增加PCIE存储扩展卡但是存储的数据有效期很短，一段时间后存储空间即可被释放，既不在需要大的存储空间，从而存在有时存储应用优先，有时网络带宽需求优先，PC(Personal Computer 个人计算机）主机的PCIE插槽数量是有限的，同时配备众多的多种PCIE扩展卡也会增加较多的成本，如果依然不能满足需求就需要增加主机数量，也会增加硬件成本。
发明内容
本发明实施例是提供一种PCIE网卡及其接口模式的切换方法、电子设备以及计算机可读存储介质，以解决或部分解决主机的PCIE插槽数量有限、配备多个存储扩展卡会加大硬件成本、PCIE网卡不能作为存储扩展卡的问题。
本发明实施例公开了一种PCIE网卡，其特征在于，包括以太网光口和主处理器，所述以太网光口和所述主处理器连接，其中：
所述以太网光口，用于支持多种接口模式；所述接口模式包括PCIE接口模式；
所述主处理器，用于切换所述以太网光口的所述接口模式；其中，当所述以太网光口的所述接口模式切换为所述PCIE接口模式时，所述PCIE网卡作为存储扩展卡接入到主机的PCIE插槽。
可选地，所述以太网光口和所述主处理器之间通过硬件链路连接。
可选地，所述硬件链路为所述以太网光口通过光口高速数据线和PCIE高速数据线与所述主处理器的引脚连接，所述以太网光口与光模块进行连接。
可选地，所述光模块通过所述以太网光口连接的所述光口高速数据线向所述主处理器传输第一差分信号，以实现所述主处理器与所述光模块的数据交互；
所述主处理器通过所述PCIE高速数据线向所述以太网光口传输第二差分信号，以实现所述主处理器与所述光模块的数据交互。
可选地，所述光模块内存设置有存储器，所述存储器用于存储针对所述光模块的模块类型；其中，所述PCIE网卡包含电平转换芯片，所述电平转换芯片用于将所述以太网光口中的高电平信号转换为所述主处理器兼容的低电平信号。
可选地，在所述电平转换芯片将所述以太网光口中的高电平信号转换为所述主处理器兼容的低电平信号之后，所述主处理器读取所述光模块中存储的模块类型，根据所述光模块的模块类型，选择所述以太网光口的接口模式。
可选地，所述光模块用于进行电信号和光信号之间的信号转化，所述以太网光口的接口模式还包括光口模式，所述模块类型包括光模块类型和非光模块类型；
当所述模块类型为所述光模块类型时，所述以太网光口的接口模式为所述光口模式；
当所述模块类型为所述非光模块类型时，所述主处理器将所述光口模式切换为所述PCIE接口模式。
可选地，所述PCIE网卡包含时钟模块，所述时钟模块用于输出参考时钟信号；
当所述以太网光口的接口模式为所述光口模式时，所述主处理器输出的电平控制信号为高电平信号，所述时钟模块禁止输出参考时钟信号；
当所述以太网光口的接口模式为所述PCIE接口模式时，所述主处理器输出的电平控制信号为低电平信号，其中，所述时钟模块输出参考时钟信号，根据所述低电平信号和所述参考时钟信号，将所述以太网光口作为PCIE外接接口，所述PCIE外接接口用于外接固态硬盘。
可选地，光模块由三路电源供电，当所述PCIE外接接口外接固态硬盘时，所述固态硬盘复用所述电源以用于为所述固态硬盘供电。
可选地，所述光模块与主机连接，所述主处理器中包含ModSeL信号，所述主处理器上对应所述ModSeL信号的输出引脚与所述以太网光口上对应所述ModSeL信号的输入引脚连接；其中，所述ModSeL信号为所述主机向所述光模块输出的控制信号。
可选地，所述光模块与主机连接，所述主处理器中包含Reset信号，所述主处理器上对应所述Reset信号的输出引脚与所述以太网光口上对应所述Reset信号的输入引脚连接；其中，所述Reset信号为所述主机发送给所述光模块的复位信号。
可选地，所述光模块与主机连接，所述主处理器中包含SCL信号，所述主处理器上对应所述SCL信号的输出引脚与所述以太网光口上对应所述SCL信号的输入引脚连接；其中，所述SCL信号用于读取所述光模块的光模块状态以确定所述光模块的模块类型。
可选地，所述光模块与主机连接，所述主处理器中包含SDA信号，所述主处理器上对应所述SDA信号的输出引脚与所述以太网光口上对应所述SDA信号的输入引脚连接；其中，所述SDA信号用于读取所述光模块的光模块状态以确定所述光模块的模块类型。
可选地，所述光模块与主机连接，所述主处理器中包含LPMode信号，所述主处理器上对应所述LPMode信号的输出引脚与所述以太网光口上对应所述LPMode信号的输入引脚连接；其中，所述LPMode信号用于控制所述光模块的工作模式是否进入低功耗模式。
可选地，所述光模块与主机连接，所述光模块与所述以太网光口连接，所述光模块向所述以太网光口发送ModPrs信号，所述主处理器上对应所述ModPrs信号的输入引脚与所述以太网光口上对应所述ModPrs信号的输出引脚连接；其中，所述ModPrs信号用于读取所述光模块是否在位。
可选地，所述光模块与主机连接，所述光模块与所述以太网光口连接，所述光模块向所述以太网光口发送INTC信号，所述主处理器上对应所述INTC信号的输入引脚与所述以太网光口上对应所述INTC信号的输出引脚连接；其中，所述INTC信号用于判断所述光模块输出给所述主机的信号是否中断，以及向所述主机发送中断信息。
本发明实施例公开了一种PCIE网卡的接口模式的切换方法，应用于PCIE网卡，所述PCIE网卡包括以太网光口和主处理器，所述以太网光口和所述主处理器连接，所述以太网光口用于支持多种接口模式，所述接口模式包括PCIE接口模式，所述方法包括：
通过所述主处理器切换所述以太网光口的所述接口模式；其中，当所述以太网光口的所述接口模式切换为所述PCIE接口模式时，所述PCIE网卡作为存储扩展卡接入到主机的PCIE插槽。
可选地，还包括：
当所述以太网光口的接口模式为光口模式时，所述主处理器输出的电平控制信号为高电平信号，所述时钟模块禁止输出时钟信号，其中，所述电平转换芯片将所述以太网光口中的高电平信号转换为所述主处理器兼容的低电平信号；
当所述主处理器读取到的所述光模块的模块类型为非光模块时，将所述光口模式切换为所述PCIE接口模式，其中，所述主处理器输出电平控制信号为低电平信号，所述时钟模块输出参考时钟信号，所述参考时钟信号用于将所述以太网光口作为PCIE外接接口，所述PCIE外接接口用于外接固态硬盘。
本发明实施例还公开了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，所述处理器、所述通信接口以及所述存储器通过所述通信总线完成相互间的通信；
所述存储器，用于存放计算机程序；
所述处理器，用于执行存储器上所存放的程序时，实现如本发明实施例所述的方法。
本发明实施例还公开了一种计算机可读存储介质，其上存储有指令，当由一个或多个处理器执行时，使得所述处理器执行如本发明实施例所述的方法。
本发明实施例包括以下优点：
在本发明实施例中，提供了一种PCIE网卡，其包括以太网光口和主处理器，以太网光口和主处理器之间进行连接，对于以太网光口，其可以用于支持多种接口模式，默认模式为光口模式，在本发明实施例中，可以使接口模式还支持PCIE接口模式，即以太网光口不仅可以兼容光口模式还可以兼容PCIE接口模式；另外，通过主处理器可以切换以太网光口的接口模式，其中，当以太网光口的接口模式切换为PCIE接口模式时，PCIE网卡可以作为存储扩展卡接入到主机的PCIE插槽，从而PCIE网卡上的以太网光口既可以作为网口扩展，也可以作为存储接口扩展，进而主处理器能够实现在不同应用场景下接口模式的自由切换，避免了PCIE网卡因频繁更换而造成的资源浪费和节省了硬件的成本。
附图说明
图1是本发明实施例中提供的一种PCIE网卡的结构示意图之一；
图2是本发明实施例中提供的一种PCIE网卡的结构示意图之二；
图3是本发明实施例中提供的一种PCIE网卡的硬件链路示意图；
图4是本发明实施例中提供的一种计算机可读存储介质的结构示意图；
图5是实现本发明各个实施例的一种电子设备的硬件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
为了使本领域技术人员更好地理解本发明实施例的技术方案，下面对本发明实施例中涉及的部分技术特征进行解释、说明：
PCIE，又名PCI-Express（peripheral component interconnect express 高速串行计算机扩展总线标准），其属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(Quality of Service 简称QOS)等功能。
FPGA（Field-Programmable Gate Array 现场可编程门阵列），其为在PAL（PhaseAlteration Line帕尔制）、GAL（generic array logic 通用阵列逻辑）、CPLD（ComplexProgrammable Logic Device 复杂可编程逻辑器件）等可编程器件的基础上进一步发展的产物，其可以作为专用集成电路(ASIC)领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
DDR（DDR SDRAM 双倍速率同步动态随机存储器），与传统的单数据速率相比，DDR技术实现了一个时钟周期内进行两次读/写操作，即在时钟的上升沿和下降沿分别执行一次读/写操作。
PC (Personal Computer 个人计算机），其可以由硬件系统和软件系统组成，是一种能独立运行，完成特定功能的设备。
SSD（Solid State Drives 固态硬盘），简称固盘，其为用固态电子存储芯片阵列而制成的硬盘，由控制单元和存储单元组成。固态硬盘在接口的规范和定义、功能及使用方法上与传统硬盘的完全相同，在产品外形和尺寸上也完全与传统硬盘一致，但I/O（输入/输出）性能相对于传统硬盘大大提升。被广泛应用于军事、车载、工控、视频监控、网络监控、网络终端、电力、医疗、航空、导航设备等领域。
CPU（Central Processing Unit / Processor 中央处理器），是电子计算机的主要设备之一，电脑中的核心配件。其功能主要是解释计算机指令以及处理计算机软件中的数据。电脑中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。
SATA(Serial ATA: Serial Advanced Technology Attachment 串行高级技术附件)，其为一种计算机总线，负责主板和大容量存储设备(如硬盘及光盘驱动器)之间的数据传输，主要用于个人计算机。
NVMe（Non-Volatile Memory express NVMe存储系统），其可以为标准和信息的开放收集，以充分展示非易失性存储器在从移动设备到数据中心的所有类型的计算环境中的优势。NVMe从头开始设计，可为当前和将来的NVMe技术提供高带宽和低延迟的存储访问。
作为一种示例，在瞬息多变的大数据网络时代，有时主机需要进行更多的网络交互，故需要增加PCIE网卡，增加网络带宽，网络带宽增加后同样会涉及到更多的数据存储空间，但是网络带宽和数据存储并非是相等的关系，可能某个阶段需要将网络数据存储，这就需要非常大的存储空间，从而需要增加PCIE存储扩展卡但是存储的数据有效期很短，一段时间后存储空间即可被释放，既不在需要大的存储空间，从而存在有时存储应用优先，有时网络带宽需求优先，PC主机的PCIE插槽数量是有限的，同时配备众多的多种PCIE扩展卡也会增加较多的成本，如果依然不能满足需求就需要增加主机数量，也会增加硬件成本。
对此，本发明的核心发明点之一在于提供了一种PCIE网卡，其包括以太网光口和主处理器，以太网光口和主处理器之间进行连接，对于以太网光口，其可以用于支持多种接口模式，默认模式为光口模式，在本发明实施例中，可以使接口模式还支持PCIE接口模式，即以太网光口不仅可以兼容光口模式还可以兼容PCIE接口模式；另外，通过主处理器可以切换以太网光口的接口模式，其中，当以太网光口的接口模式切换为PCIE接口模式时，PCIE网卡可以作为存储扩展卡接入到主机的PCIE插槽，从而PCIE网卡上的以太网光口既可以作为网口扩展，也可以作为存储接口扩展，进而主处理器能够实现在不同应用场景下接口模式的自由切换，避免了PCIE网卡因频繁更换而造成的资源浪费和节省了硬件的成本。
参照图1，示出了本发明实施例中提供的一种PCIE网卡的结构示意图之一，由图可知，PCIE网卡包括以太网光口和主处理器，所述以太网光口和所述主处理器连接，其中：
所述以太网光口，用于支持多种接口模式；所述接口模式包括PCIE接口模式；
所述主处理器，用于切换所述以太网光口的所述接口模式；其中，当所述以太网光口的所述接口模式切换为所述PCIE接口模式时，所述PCIE网卡作为存储扩展卡接入到主机的PCIE插槽。
对于PCIE网卡，其为一种具有PCIE接口的网络适配器，在主板级别的连接中用作扩展卡接口，具体而言，基于 PCIE 的扩展卡设计通常用于安装在主机、服务器和网络交换机等设备主板中基于 PCIE的插槽中，大多数主板都有PCIE插槽，通常仅用于将PCIE网卡安装在相应的PCIE插槽中；其中，在本发明实施例中，PCIE网卡上的基本模块可以包括主处理器，时钟模块（电路），电源电路，板载存储电路和接口电路，对于接口电路，其可以包括电源接口、内存接口、PCIE接口、以太网光口和USB调试接口。
需要说明的是，本发明实施例主要针对PCIE网卡上的以太网光口进行兼容设计，并且利用主处理器对PCIE网卡上的以太网光口的接口模式进行自由切换，因此，主要涉及到主处理器和以太网光口的说明，并不完全对PCIE网卡上存在的全部模块进行说明。
对于以太网光口，其通常表示为光纤接口，光纤接口为用来连接光纤线缆的物理接口，需要说明的是，通常的PCIE网卡仅可以支持光口协议，不能支持PCIE协议，而在本发明实施例中，以太网光口不仅可以支持光口协议还可以支持PCIE协议。
可选地，以太网光口和主处理器之间通过硬件链路连接，其中，对于硬件链路，其可以为以太网光口通过光口高速数据线和PCIE高速数据线与主处理器的引脚连接，其中，以太网光口与光模块进行连接，光口高速数据线中可以用于传输光模块通过以太网光口向主处理器传输差分信号，PCIE高速数据线中可以用于传输主处理器通过以太网光口向光模块传输的差分信号，通过该硬件链路的设计，可以实现主处理器和光模块之间的数据交互。
需要说明的是，对于硬件链路的设计，在实际的情况中，其可以存在多个或多种链路，本领域技术人员可以根据实际情况进行设计，本发明实施例对此不作限制。
对于主处理器，其可以为FPGA芯片, 在本发明实施例中，将FPGA芯片作为PCIE网卡的主处理器，FPGA芯片可以支持光口模式也可以支持PCIE接口模式，并且，FPGA芯片能够实现以太网光口中光口模式和PCIE接口模式的自由切换，其可以作为专用集成电路领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。需要说明的是，对于主处理器的选择，本领域技术人员可以根据实际情况进行选择，本发明实施例对此不作限制。
其中，对于接口模式，在通常的PCIE网卡中，其仅存在一种接口模式，即光口模式仅可以作为网络扩展，并不能作为存储接口扩展，在本发明实施例中，接口模式可以包括两种，分别为光口模式和PCIE接口模式，对于光口模式，一种为PCIE网卡中以太网光口中默认的光口模式，另一种为PCIE网卡中以太网光口中兼容的PCIE接口模式，即以太网光口可以兼容光口模式和PCIE接口模式，使得PCIE网卡既可以作为网络扩展又可以作为存储扩展，有效地解决了PC主机的PCIE插槽数量有限的问题，同时还节省了硬件的成本。
对于存储扩展卡，其可以指的是通过PCIE接口为PC主机扩展出更多的存储硬盘接口，如PCIE转M.2（硬盘接口规范）的SSD硬盘，PCIE转SATA等。PCIE存储扩展卡主要是为CPU提供更多的本地存储接口，然后连接更多的本地硬盘。
在具体实现中，PCIE网卡可以包括以太网光口和主处理器，即以太网光口和FPGA芯片，以太网光口和FPGA芯片之间通过硬件链路连接，对于以太网光口，用于支持多种接口模式，其中，接口模式可以包括光口模式和PCIE接口模式，将FPGA芯片作为PCIE网卡的主处理器，FPGA芯片（主处理器）可以通过硬件链路从而实现对以太网光口的接口模式进行自由切换，其中，当以太网光口的接口模式切换为PCIE接口模式时，PCIE网卡可以作为存储扩展卡接入到主机的PCIE插槽上，通过本发明实施例中提供的硬件链路，可以使接口模式支持PCIE接口模式，即以太网光口不仅可以兼容光口模式还可以兼容PCIE接口模式，另外，通过FPGA芯片（主处理器）可以切换以太网光口的接口模式，其中，当以太网光口的接口模式切换为PCIE接口模式时，PCIE网卡可以作为存储扩展卡接入到主机的PCIE插槽，从而PCIE网卡上的以太网光口既可以作为网口扩展，也可以作为存储接口扩展，在此基础上，FPGA芯片（主处理器）能够实现在不同应用场景下接口模式的自由切换，避免了PCIE网卡因频繁更换而造成的资源浪费和节省了硬件的成本。
参照图2，示出了本发明实施例中提供的一种PCIE网卡的结构示意图之二，在本发明实施例中，采用的是一个基于FPGA芯片的4x100G以太网光口的PCIE网卡，其中，4x100G为以太网光口的传输速率，其中采用的Intel（英特尔）的agilex-I（FPGA芯片的型号或系列）系列FPGA芯片作为主处理器，由图可知，FPGA芯片的外围配有数据暂存的DDR、4个100G的QSFP28以太网光口和一些基础器件，其中，对于QSFP28，其可以表示为100G传输数率的光模块，可以划分为4通道的25G传输速率的光模块，和通常的PCIE网卡不同的是，本发明实施例中所采用的 QSFP28以太网光口部分既可以支持以太网络协议又支持PCIE4.0x4的协议，为此，对实现以太网光口和PCIE接口的兼容性设计提供了物理基础。其中，FPGA芯片支持多个硬件接口，其中以太网光口采用Intel的F-tile（硬件接口的类型）硬件接口模块，该接口可以支持100G NRT光口模式同时也支持PCIE接口模式，同时通过运用FPGA芯片的可重构特性，更新FPGA应用软件，采用以太网光口兼容PCIE接口的设计，使以太网光口的位置上可以插入特质线缆或定制的mini（迷你）版本的SSD模块即可实现NVMe x4的硬盘扩展功能，该PCIE网卡可直接作为硬盘扩展卡为PC主机提供硬盘扩展功能，从而实现PCIE网卡和PCIE储存卡的转换。
其中，对于FPGA芯片的可重构特性，其可以为通过上位机控制FPGA芯片运行过程中加载不同的BITSREAM（数字比特流技术）文件，FPGA芯片根据文件内的不通逻辑将内部的资源全部或部分进行重新配置以达到多种功能任务动态切换的目标，从而提高了使用FPGA芯片进行开发的灵活度。
需要说明的是，由于FPGA芯片的可重构特性为现有的技术方案，本发明实施例仅利用该特性在实现以太网光口兼容网络扩展和存储扩展的基础上，对以太网光口的接口模式进行自由切换，可以理解为切换为网络扩展或存储扩展，因为，对于FPGA芯片的可重构特性如何对以太网光口上的接口模式进行切换，此为软件层面上的功能，本发明实施例在此不做赘述。
在本发明实施例中，提供了一种PCIE网卡，其包括以太网光口和主处理器，以太网光口和主处理器之间进行连接，对于以太网光口，其可以用于支持多种接口模式，默认模式为光口模式，通过本发明实施例中提供的硬件链路，可以使接口模式支持PCIE接口模式，即以太网光口不仅可以兼容光口模式还可以兼容PCIE接口模式；另外，通过主处理器可以切换以太网光口的接口模式，其中，当以太网光口的接口模式切换为PCIE接口模式时，PCIE网卡可以作为存储扩展卡接入到主机的PCIE插槽，从而PCIE网卡上的以太网光口既可以作为网口扩展，也可以作为存储接口扩展，主处理器能够实现在不同应用场景下接口模式的自由切换，避免了PCIE网卡因频繁更换而造成的资源浪费和节省了硬件的成本。
在一种可选实施例中，所述光模块与主机连接，所述主处理器中包含ModSeL信号，所述主处理器上对应所述ModSeL信号的输出引脚与所述以太网光口上对应所述ModSeL信号的输入引脚连接；其中，所述ModSeL信号为所述主机向所述光模块输出的控制信号。
参照图3，示出了本发明实施例中提供的一种PCIE网卡的硬件链路示意图，在具体实现中，光模块与主机连接，由图3可知，将FPGA芯片作为主处理器，FPGA芯片中包含ModSeL信号，FPGA芯片上对应ModSeL信号的输出引脚与以太网光口上对应ModSeL信号的输入引脚连接，由于光模块与主机连接，因此，FPGA芯片中包含ModSeL信号可以通过以太网光口为中间的媒介，将FPGA芯片中包含ModSeL信号传输给光模块。
其中，ModSeL信号为主机向光模块输出的控制信号，当主机的电平控制信号为低电平信号时，光模块可以响应于I2C（Inter-Integrated Circuit 两线式串行总线）命令，从而读取光模块中内部存储的光模块的状态信息；对于光模块的状态信息，其可以存在两种模块类型，一种为光模块类型，一种为非光模块类型，其中，光模块类型可以表示为以光模块形态存在并采用以太网协议（上述的光口协议）的模块，而非光模块类型可以表示以光模块形态存在并采用PCIE协议的模块。在具体实现中，在光模块响应于I2C命令读取光模块中内部存储的光模块的状态信息的过程中，当获取到的模块类型为光模块类型时，以太网光口的接口模式默认为光口模式，QSFP0_EN信号（以太网光口的电平信号）为高电平信号，时钟模块（Clock Generator的out1）的通道不输出时钟信号， 电平转换芯片为开启状态，所有低速信号将被定义为QSFP28接口模式，即光口模式；当模块类型为非光模块类型时，可以利用FPGA芯片的可重构特性将光口模式切换为PCIE接口模式，具体地，当FPGA芯片通过I2C读取到的光模块对端的模块类型为非光模块时，FPGA需要部分重新配置，将以太网光口采用Intel的F-tile的部分内核更改为PCIE接口模式，当切换为PCIE接口模式时，所有低速信号被定义为PCIE接口模式，同时 QSFP0_EN信号为低电平信号，电平转换芯片为关闭状态，其输出引脚为高阻状态，Clock Generator的out1通道输出100Mhz参考时钟，为外接PCIE接口提供同源参考时钟，从而QSFP28接口（以太网光口）变成了一个PCIE外接接口，只需要插入定制的接口线缆既可以完成外接PCIE接口的NVMe硬盘。
其中，对于低速信号，其可以包括ModSeL信号、Reset信号、SCL信号、SDA信号、LPMode信号、ModPrs信号和INTC信号。
可选地，所述光模块与主机连接，所述主处理器中包含Reset信号，所述主处理器上对应所述Reset信号的输出引脚与所述以太网光口上对应所述Reset信号的输入引脚连接；其中，所述Reset信号为所述主机发送给所述光模块的复位信号。
在具体实现中，光模块与主机连接，由图3可知，FPGA芯片中包含Reset信号，FPGA芯片上对应Reset信号的输出引脚与以太网光口上对应Reset信号的输入引脚连接，由于光模块与主机连接，因此，FPGA芯片中包含Reset信号可以通过以太网光口为中间的媒介，将FPGA芯片中包含Reset信号传输给光模块；其中，Reset信号为主机发送给光模块的复位信号。
可选地，所述光模块与主机连接，所述主处理器中包含SCL信号，所述主处理器上对应所述SCL信号的输出引脚与所述以太网光口上对应所述SCL信号的输入引脚连接；其中，所述SCL信号用于读取所述光模块的光模块状态以确定所述光模块的模块类型。
在具体实现中，光模块与主机连接，由图3可知，FPGA芯片中包含SCL信号，FPGA芯片上对应SCL信号的输出引脚与以太网光口上对应SCL信号的输入引脚连接，由于光模块与主机连接，因此，FPGA芯片中包含SCL信号可以通过以太网光口为中间的媒介，将FPGA芯片中包含SCL信号传输给光模块；其中，SCL信号用于读取光模块的光模块状态以确定光模块的模块类型。
可选地，所述光模块与主机连接，所述主处理器中包含SDA信号，所述主处理器上对应所述SDA信号的输出引脚与所述以太网光口上对应所述SDA信号的输入引脚连接；其中，所述SDA信号用于读取所述光模块的光模块状态以确定所述光模块的模块类型。
在具体实现中，光模块与主机连接，由图3可知，FPGA芯片中包含SDA信号，FPGA芯片上对应SDA信号的输出引脚与以太网光口上对应SDA信号的输入引脚连接，由于光模块与主机连接，因此，FPGA芯片中包含SDA信号可以通过以太网光口为中间的媒介，将FPGA芯片中包含SDA信号传输给光模块；其中，SDA信号用于读取光模块的光模块状态以确定光模块的模块类型。
可选地，所述光模块与主机连接，所述主处理器中包含LPMode信号，所述主处理器上对应所述LPMode信号的输出引脚与所述以太网光口上对应所述LPMode信号的输入引脚连接；其中，所述LPMode信号用于控制所述光模块的工作模式是否进入低功耗模式。
在具体实现中，光模块与主机连接，由图3可知，FPGA芯片中包含LPMode信号，FPGA芯片上对应LPMode信号的输出引脚与以太网光口上对应LPMode信号的输入引脚连接，由于光模块与主机连接，因此，FPGA芯片中包含LPMode信号可以通过以太网光口为中间的媒介，将FPGA芯片中包含LPMode信号传输给光模块；其中，LPMode信号用于控制光模块的工作模式是否进入低功耗模式。
可选地，所述光模块与主机连接，所述光模块与所述以太网光口连接，所述光模块向所述以太网光口发送ModPrs信号，所述主处理器上对应所述ModPrs信号的输入引脚与所述以太网光口上对应所述ModPrs信号的输出引脚连接；其中，所述ModPrs信号用于读取所述光模块是否在位。
在具体实现中，光模块与主机连接，光模块与以太网光口连接，由图3可知，光模块向以太网光口发送ModPrs信号，FPGA芯片上对应ModPrs信号的输入引脚与以太网光口上对应ModPrs信号的输出引脚连接；其中，ModPrs信号用于读取光模块是否在位，从而可以判断光模块的状态信息以确定光模块的模块类型。
可选地，所述光模块与主机连接，所述光模块与所述以太网光口连接，所述光模块向所述以太网光口发送INTC信号，所述主处理器上对应所述INTC信号的输入引脚与所述以太网光口上对应所述INTC信号的输出引脚连接；其中，所述INTC信号用于判断所述光模块输出给所述主机的信号是否中断，以及向所述主机发送中断信息。
在具体实现中，光模块与主机连接，光模块与以太网光口连接，由图3可知，光模块向以太网光口发送INTC信号，FPGA芯片上对应INTC信号的输入引脚与以太网光口上对应INTC信号的输出引脚连接；其中，INTC信号用于判断所述光模块输出给主机的信号是否中断，以及向主机发送中断信息，表示光模块有告警或故障灯。
在本发明实施例中，低速信号可以包含上述所说的ModSeL信号、Reset信号、SCL信号、SDA信号、LPMode信号、ModPrs信号和INTC信号，通过对以太网光口（QSFP28光口连接器接口）和PCIE接口（PCIE4.0 X4接口）的信号进行定义和功能实现，能够实现以太网光口既可以作为网络扩展又可以作为存储扩展的功能。
可选地，光模块内存设置有存储器，存储器用于存储针对光模块的模块类型；其中，PCIE网卡包含电平转换芯片，电平转换芯片用于将以太网光口中的高电平信号转换为主处理器兼容的低电平信号，具体地，在电平转换芯片将以太网光口中的高电平信号转换为主处理器兼容的低电平信号之后，主处理器读取光模块中存储的模块类型，根据光模块的模块类型，选择以太网光口的接口模式。
可选地，光模块用于进行电信号和光信号之间的信号转化，当模块类型为光模块类型时，以太网光口的接口模式为光口模式，当模块类型为非光模块类型时，主处理器将光口模式切换为PCIE接口模式。
在具体实现中，可以通过电平转换信芯片将以太网光口（光口连接器）上的3.3V信号转换为FPGA芯片兼容的电平后连接FPGA芯片的IO引脚，FPGA芯片可以通过I2C控制命令读取到光模块对端的模块类型，选择采用QSFP28网络接口模式（光口模式）还是PCIE接口模式，从而将低速信号定义为相应的接口模式。
在一种可选实施例中，所述光模块通过所述以太网光口连接的所述光口高速数据线向所述主处理器传输第一差分信号，以实现所述主处理器与所述光模块的数据交互；所述主处理器通过所述PCIE高速数据线向所述以太网光口传输第二差分信号，以实现所述主处理器与所述光模块的数据交互。
在具体实现中，光模块通过以太网光口连接的光口高速数据线向FPGA芯片传输第一差分信号，以实现FPGA芯片与光模块的数据交互；FPGA芯片通过PCIE高速数据线向以太网光口传输第二差分信号，以实现FPGA芯片与光模块的数据交互。
由图3可知，光口高速数据线对应的第一差分信号为FPGA_RXN/P[0:3]，PCIE高速数据线对应的第二差分信号为FPGA_TXN/P[0:3]，通过对FPGA_RXN/P[0:3]和FPGA_TXN/P[0:3]两种信号的收发，以及通过以太网光口通过光口高速数据线和PCIE高速数据线与FPGA芯片的引脚连接，以太网光口与光模块进行连接，能够实现硬件链路的兼容，从而可以由FPGA芯片对以太网光口的接口模式进行自由切换。
在一种可选实施例中，所述PCIE网卡包含时钟模块，所述时钟模块用于输出参考时钟信号；
当所述以太网光口的接口模式为所述光口模式时，所述主处理器输出的电平控制信号为高电平信号，所述时钟模块禁止输出参考时钟信号；
当所述以太网光口的接口模式为所述PCIE接口模式时，所述主处理器输出的电平控制信号为低电平信号，其中，所述时钟模块输出参考时钟信号，根据所述低电平信号和所述参考时钟信号，将所述以太网光口作为PCIE外接接口，所述PCIE外接接口用于外接固态硬盘。
在本发明实施例中，PCIE网卡包含时钟模块，时钟模块用于输出参考时钟信号，当以太网光口的接口模式为光口模式时，主处理器输出的电平控制信号为高电平信号，时钟模块禁止输出参考时钟信号；当以太网光口的接口模式为PCIE接口模式时，主处理器输出的电平控制信号为低电平信号，其中，时钟模块输出参考时钟信号，根据低电平信号和参考时钟信号，将以太网光口作为PCIE外接接口，PCIE外接接口用于外接固态硬盘。
在一种可选实施例中，光模块由三路电源供电，当所述PCIE外接接口外接固态硬盘时，所述固态硬盘复用所述电源以用于为所述固态硬盘供电。
对于电源的设计，PCIE网卡的电源通常采用金手指供电和外接12V供电模式，由于电源的设计为现有技术，本发明实施例对此不做赘述。
在具体实现中，主要设计了以太网光口的电源与外接NVMe硬盘的电源的说明，由图2可知，主机为光模块提供的电源分为VCCRX，VCCTX和VCC1三个3.3V电源，供电范围3.3V±5%，功率为1.5-10W，当PCIE外接接口外接固态硬盘时，SSD固态硬盘供电可复用此三路电源作为SSD硬盘的供电，SSD硬盘的电源需求也是3.3V±5%，根据不同容量和速率SSD硬盘的功耗一般是在2-10W左右，故电源接口可兼容，为以太网光口兼容多种接口模式提供了电源兼容的基础。
在本发明实施例中，提供了一种PCIE网卡，其包括以太网光口和主处理器，以太网光口和主处理器之间进行连接，对于以太网光口，其可以用于支持多种接口模式，默认模式为光口模式，通过硬件链路设计和低速信号的设计，可以使接口模式支持PCIE接口模式，即以太网光口不仅可以兼容光口模式还可以兼容PCIE接口模式；另外，通过主处理器可以切换以太网光口的接口模式，其中，当以太网光口的接口模式切换为PCIE接口模式时，PCIE网卡可以作为存储扩展卡接入到主机的PCIE插槽，从而PCIE网卡上的以太网光口既可以作为网口扩展，也可以作为存储接口扩展，进而主处理器能够实现在不同应用场景下接口模式的自由切换，避免了PCIE网卡因频繁更换而造成的资源浪费和节省了硬件的成本。
本发明实施例还公开了一种PCIE网卡的接口模式的切换方法，应用于PCIE网卡，所述PCIE网卡包括以太网光口和主处理器，所述以太网光口和所述主处理器连接，所述以太网光口用于支持多种接口模式，所述接口模式包括PCIE接口模式，具体步骤如下：
通过所述主处理器切换所述以太网光口的所述接口模式；其中，当所述以太网光口的所述接口模式切换为所述PCIE接口模式时，所述PCIE网卡作为存储扩展卡接入到主机的PCIE插槽。
对于PCIE网卡，其为一种具有PCIE接口的网络适配器，在主板级别的连接中用作扩展卡接口，具体而言，基于 PCIE 的扩展卡设计通常用于安装在主机、服务器和网络交换机等设备主板中基于 PCIE的插槽中，大多数主板都有PCIE插槽，通常仅用于将PCIE网卡安装在相应的PCIE插槽中；其中，在本发明实施例中，PCIE网卡上的基本模块可以包括主处理器，时钟模块（电路），电源电路，板载存储电路和接口电路，对于接口电路，其可以包括电源接口、内存接口、PCIE接口、以太网光口和USB调试接口。
需要说明的是，本发明实施例主要针对PCIE网卡上的以太网光口进行兼容设计，并且利用主处理器对PCIE网卡上的以太网光口的接口模式进行自由切换，因此，主要涉及到主处理器和以太网光口的说明，并不完全对PCIE网卡上存在的全部模块进行说明。
对于以太网光口，其通常表示为光纤接口，光纤接口为用来连接光纤线缆的物理接口，需要说明的是，通常的PCIE网卡仅可以支持光口协议，不能支持PCIE协议，而在本发明实施例中，以太网光口不仅可以支持光口协议还可以支持PCIE协议。
可选地，以太网光口和主处理器之间通过硬件链路连接，其中，对于硬件链路，其可以为以太网光口通过光口高速数据线和PCIE高速数据线与主处理器的引脚连接，其中，以太网光口与光模块进行连接，光口高速数据线中可以用于传输光模块通过以太网光口向主处理器传输差分信号，PCIE高速数据线中可以用于传输主处理器通过以太网光口向光模块传输的差分信号，通过该硬件链路的设计，可以实现主处理器和光模块之间的数据交互。
需要说明的是，对于硬件链路的设计，在实际的情况中，其可以存在多个或多种链路，本领域技术人员可以根据实际情况进行设计，本发明实施例对此不作限制。
对于主处理器，其可以为FPGA芯片, 在本发明实施例中，将FPGA芯片作为PCIE网卡的主处理器，FPGA芯片可以支持光口模式也可以支持PCIE接口模式，并且，FPGA芯片能够实现以太网光口中光口模式和PCIE接口模式的自由切换，其可以作为专用集成电路领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。需要说明的是，对于主处理器的选择，本领域技术人员可以根据实际情况进行选择，本发明实施例对此不作限制。
其中，对于接口模式，在通常的PCIE网卡中，其仅存在一种接口模式，即光口模式仅可以作为网络扩展，并不能作为存储接口扩展，在本发明实施例中，接口模式可以包括两种，分别为光口模式和PCIE接口模式，对于光口模式，一种为PCIE网卡中以太网光口中默认的光口模式，另一种为PCIE网卡中以太网光口中兼容的PCIE接口模式，即以太网光口可以兼容光口模式和PCIE接口模式，使得PCIE网卡既可以作为网络扩展又可以作为存储扩展，有效地解决了PC主机的PCIE插槽数量有限的问题，同时还节省了硬件的成本。
对于存储扩展卡，其可以指的是通过PCIE接口为PC主机扩展出更多的存储硬盘接口，如PCIE转M.2（硬盘接口规范）的SSD硬盘，PCIE转SATA等。PCIE存储扩展卡主要是为CPU提供更多的本地存储接口，然后连接更多的本地硬盘。
在具体实现中，PCIE网卡可以包括以太网光口和主处理器，即以太网光口和FPGA芯片，以太网光口和FPGA芯片之间通过硬件链路连接，对于以太网光口，用于支持多种接口模式，其中，接口模式可以包括光口模式和PCIE接口模式，将FPGA芯片作为PCIE网卡的主处理器，FPGA芯片可以通过硬件链路从而实现对以太网光口的接口模式进行自由切换，其中，当以太网光口的接口模式切换为PCIE接口模式时，PCIE网卡可以作为存储扩展卡接入到主机的PCIE插槽上，通过本发明实施例中提供的硬件链路，可以使接口模式支持PCIE接口模式，即以太网光口不仅可以兼容光口模式还可以兼容PCIE接口模式，另外，通过FPGA芯片可以切换以太网光口的接口模式，其中，当以太网光口的接口模式切换为PCIE接口模式时，PCIE网卡可以作为存储扩展卡接入到主机的PCIE插槽，从而PCIE网卡上的以太网光口既可以作为网口扩展，也可以作为存储接口扩展，在此技术上，进而FPGA芯片能够实现在不同应用场景下接口模式的自由切换，避免了PCIE网卡因频繁更换而造成的资源浪费和节省了硬件的成本。
在一种可选实施例中，还包括：
当所述以太网光口的接口模式为光口模式时，所述主处理器输出的电平控制信号为高电平信号，所述时钟模块禁止输出时钟信号，其中，所述电平转换芯片将所述以太网光口中的高电平信号转换为所述主处理器兼容的低电平信号；
当所述主处理器读取到的所述光模块的模块类型为非光模块时，将所述光口模式切换为所述PCIE接口模式，其中，所述主处理器输出电平控制信号为低电平信号，所述时钟模块输出参考时钟信号，所述参考时钟信号用于将所述以太网光口作为PCIE外接接口，所述PCIE外接接口用于外接固态硬盘。
在具体实现中，当以太网光口的接口模式为光口模式时，主处理器输出的电平控制信号为高电平信号，时钟模块禁止输出时钟信号，其中，电平转换芯片将以太网光口中的高电平信号转换为主处理器兼容的低电平信号；当主处理器读取到的光模块的模块类型为非光模块时，将光口模式切换为PCIE接口模式，其中，主处理器输出电平控制信号为低电平信号，时钟模块输出参考时钟信号，参考时钟信号用于将以太网光口作为PCIE外接接口，PCIE外接接口用于外接固态硬盘。
在本发明实施例中，提供了一种PCIE网卡，其包括以太网光口和主处理器，以太网光口和主处理器之间进行连接，对于以太网光口，其可以用于支持多种接口模式，默认模式为光口模式，通过本发明实施例中提供的硬件链路，可以使接口模式支持PCIE接口模式，即以太网光口不仅可以兼容光口模式还可以兼容PCIE接口模式；另外，通过主处理器可以切换以太网光口的接口模式，其中，当以太网光口的接口模式切换为PCIE接口模式时，PCIE网卡可以作为存储扩展卡接入到主机的PCIE插槽，从而PCIE网卡上的以太网光口既可以作为网口扩展，也可以作为存储接口扩展，进而主处理器能够实现在不同应用场景下接口模式的自由切换，避免了PCIE网卡因频繁更换而造成的资源浪费和节省了硬件的成本。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
另外，本发明实施例还提供了一种电子设备，包括：处理器，存储器，存储在存储器上并可在处理器上运行的计算机程序，该计算机程序被处理器执行时实现上述PCIE网卡的接口模式的切换方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
图4为本发明实施例中提供的一种计算机可读存储介质的结构示意图。
本发明实施例还提供了一种计算机可读存储介质401，计算机可读存储介质401上存储有计算机程序，计算机程序被处理器执行时实现上述PCIE网卡的接口模式的切换方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。其中，所述的计算机可读存储介质401，如只读存储器（Read-Only Memory，简称ROM）、随机存取存储器（Random Access Memory，简称RAM）、磁碟或者光盘等。
图5为实现本发明各个实施例的一种电子设备的硬件结构示意图。
该电子设备500包括但不限于：射频单元501、网络模块502、音频输出单元503、输入单元504、传感器505、显示单元506、用户输入单元507、接口单元508、存储器509、处理器510、以及电源511等部件。本领域技术人员可以理解，图5中示出的电子设备结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。在本发明实施例中，电子设备包括但不限于手机、平板电脑、笔记本电脑、掌上电脑、车载终端、可穿戴设备、以及计步器等。
应理解的是，本发明实施例中，射频单元501可用于收发信息或通话过程中，信号的接收和发送，具体的，将来自基站的下行数据接收后，给处理器510处理；另外，将上行的数据发送给基站。通常，射频单元501包括但不限于天线、至少一个放大器、收发信机、耦合器、低噪声放大器、双工器等。此外，射频单元501还可以通过无线通信系统与网络和其他设备通信。
电子设备通过网络模块502为用户提供了无线的宽带互联网访问，如帮助用户收发电子邮件、浏览网页和访问流式媒体等。
音频输出单元503可以将射频单元501或网络模块502接收的或者在存储器509中存储的音频数据转换成音频信号并且输出为声音。而且，音频输出单元503还可以提供与电子设备500执行的特定功能相关的音频输出(例如，呼叫信号接收声音、消息接收声音等等)。音频输出单元503包括扬声器、蜂鸣器以及受话器等。
输入单元504用于接收音频或视频信号。输入单元504可以包括图形处理器（Graphics Processing Unit，GPU）5041和麦克风5042，图形处理器5041对在视频捕获模式或图像捕获模式中由图像捕获装置（如摄像头）获得的静态图片或视频的图像数据进行处理。处理后的图像帧可以显示在显示单元506上。经图形处理器5041处理后的图像帧可以存储在存储器509（或其它存储介质）中或者经由射频单元501或网络模块502进行发送。麦克风5042可以接收声音，并且能够将这样的声音处理为音频数据。处理后的音频数据可以在电话通话模式的情况下转换为可经由射频单元501发送到移动通信基站的格式输出。
电子设备500还包括至少一种传感器505，比如光传感器、运动传感器以及其他传感器。具体地，光传感器包括环境光传感器及接近传感器，其中，环境光传感器可根据环境光线的明暗来调节显示面板5061的亮度，接近传感器可在电子设备500移动到耳边时，关闭显示面板5061和/或背光。作为运动传感器的一种，加速计传感器可检测各个方向上（一般为三轴）加速度的大小，静止时可检测出重力的大小及方向，可用于识别电子设备姿态（比如横竖屏切换、相关游戏、磁力计姿态校准）、振动识别相关功能（比如计步器、敲击）等；传感器505还可以包括指纹传感器、压力传感器、虹膜传感器、分子传感器、陀螺仪、气压计、湿度计、温度计、红外线传感器等，在此不再赘述。
显示单元506用于显示由用户输入的信息或提供给用户的信息。显示单元506可包括显示面板5061，可以采用液晶显示器（Liquid Crystal Display，LCD）、有机发光二极管（Organic Light-Emitting Diode, OLED）等形式来配置显示面板5061。
用户输入单元507可用于接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。具体地，用户输入单元507包括触控面板5071以及其他输入设备5072。触控面板5071，也称为触摸屏，可收集用户在其上或附近的触摸操作（比如用户使用手指、触笔等任何适合的物体或附件在触控面板5071上或在触控面板5071附近的操作）。触控面板5071可包括触摸检测装置和触摸控制器两个部分。其中，触摸检测装置检测用户的触摸方位，并检测触摸操作带来的信号，将信号传送给触摸控制器；触摸控制器从触摸检测装置上接收触摸信息，并将它转换成触点坐标，再送给处理器510，接收处理器510发来的命令并加以执行。此外，可以采用电阻式、电容式、红外线以及表面声波等多种类型实现触控面板5071。除了触控面板5071，用户输入单元507还可以包括其他输入设备5072。具体地，其他输入设备5072可以包括但不限于物理键盘、功能键（比如音量控制按键、开关按键等）、轨迹球、鼠标、操作杆，在此不再赘述。
进一步的，触控面板5071可覆盖在显示面板5061上，当触控面板5071检测到在其上或附近的触摸操作后，传送给处理器510以确定触摸事件的类型，随后处理器510根据触摸事件的类型在显示面板5061上提供相应的视觉输出。虽然在图5中，触控面板5071与显示面板5061是作为两个独立的部件来实现电子设备的输入和输出功能，但是在某些实施例中，可以将触控面板5071与显示面板5061集成而实现电子设备的输入和输出功能，具体此处不做限定。
接口单元508为外部装置与电子设备500连接的接口。例如，外部装置可以包括有线或无线头戴式耳机端口、外部电源(或电池充电器)端口、有线或无线数据端口、存储卡端口、用于连接具有识别模块的装置的端口、音频输入/输出(I/O)端口、视频I/O端口、耳机端口等等。接口单元508可以用于接收来自外部装置的输入(例如，数据信息、电力等等)并且将接收到的输入传输到电子设备500内的一个或多个元件或者可以用于在电子设备500和外部装置之间传输数据。
存储器509可用于存储软件程序以及各种数据。存储器509可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序（比如声音播放功能、图像播放功能等）等；存储数据区可存储根据手机的使用所创建的数据（比如音频数据、电话本等）等。此外，存储器509可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
处理器510是电子设备的控制中心，利用各种接口和线路连接整个电子设备的各个部分，通过运行或执行存储在存储器509内的软件程序和/或模块，以及调用存储在存储器509内的数据，执行电子设备的各种功能和处理数据，从而对电子设备进行整体监控。处理器510可包括一个或多个处理单元；优选的，处理器510可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器510中。
电子设备500还可以包括给各个部件供电的电源511（比如电池），优选的，电源511可以通过电源管理系统与处理器510逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。
另外，电子设备500包括一些未示出的功能模块，在此不再赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端（可以是手机，计算机，服务器，空调器，或者网络设备等）执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
本领域普通技术人员可以意识到，结合本发明实施例中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (20)
1.一种PCIE网卡，其特征在于，包括以太网光口和主处理器，所述以太网光口和所述主处理器连接，其中：
所述以太网光口，用于支持多种接口模式；所述接口模式包括PCIE接口模式；
所述主处理器，用于切换所述以太网光口的所述接口模式；其中，当所述以太网光口的所述接口模式切换为所述PCIE接口模式时，所述PCIE网卡作为存储扩展卡接入到主机的PCIE插槽。
2.根据权利要求1所述的PCIE网卡，其特征在于，所述以太网光口和所述主处理器之间通过硬件链路连接。
3.根据权利要求2所述的PCIE网卡，其特征在于，所述硬件链路为所述以太网光口通过光口高速数据线和PCIE高速数据线与所述主处理器的引脚连接，所述以太网光口与光模块进行连接。
4.根据权利要求3所述的PCIE网卡，其特征在于，
所述光模块通过所述以太网光口连接的所述光口高速数据线向所述主处理器传输第一差分信号，以实现所述主处理器与所述光模块的数据交互；
所述主处理器通过所述PCIE高速数据线向所述以太网光口传输第二差分信号，以实现所述主处理器与所述光模块的数据交互。
5.根据权利要求3所述的PCIE网卡，其特征在于，所述光模块内存设置有存储器，所述存储器用于存储针对所述光模块的模块类型；其中，所述PCIE网卡包含电平转换芯片，所述电平转换芯片用于将所述以太网光口中的高电平信号转换为所述主处理器兼容的低电平信号。
6.根据权利要求5所述的PCIE网卡，其特征在于，
在所述电平转换芯片将所述以太网光口中的高电平信号转换为所述主处理器兼容的低电平信号之后，所述主处理器读取所述光模块中存储的模块类型，根据所述光模块的模块类型，选择所述以太网光口的接口模式。
7.根据权利要求6所述的PCIE网卡，其特征在于，所述光模块用于进行电信号和光信号之间的信号转化，所述以太网光口的接口模式还包括光口模式，所述模块类型包括光模块类型和非光模块类型；
当所述模块类型为所述光模块类型时，所述以太网光口的接口模式为所述光口模式；
当所述模块类型为所述非光模块类型时，所述主处理器将所述光口模式切换为所述PCIE接口模式。
8.根据权利要求1所述的PCIE网卡，其特征在于，所述PCIE网卡包含时钟模块，所述时钟模块用于输出参考时钟信号；
当所述以太网光口的接口模式为所述光口模式时，所述主处理器输出的电平控制信号为高电平信号，所述时钟模块禁止输出参考时钟信号；
当所述以太网光口的接口模式为所述PCIE接口模式时，所述主处理器输出的电平控制信号为低电平信号，其中，所述时钟模块输出参考时钟信号，根据所述低电平信号和所述参考时钟信号，将所述以太网光口作为PCIE外接接口，所述PCIE外接接口用于外接固态硬盘。
9.根据权利要求8所述的PCIE网卡，其特征在于，光模块由三路电源供电，当所述PCIE外接接口外接固态硬盘时，所述固态硬盘复用所述电源以用于为所述固态硬盘供电。
10.根据权利要求1所述的PCIE网卡，其特征在于，所述光模块与主机连接，所述主处理器中包含ModSeL信号，所述主处理器上对应所述ModSeL信号的输出引脚与所述以太网光口上对应所述ModSeL信号的输入引脚连接；其中，所述ModSeL信号为所述主机向所述光模块输出的控制信号。
11.根据权利要求1所述的PCIE网卡，其特征在于，所述光模块与主机连接，所述主处理器中包含Reset信号，所述主处理器上对应所述Reset信号的输出引脚与所述以太网光口上对应所述Reset信号的输入引脚连接；其中，所述Reset信号为所述主机发送给所述光模块的复位信号。
12.根据权利要求1所述的PCIE网卡，其特征在于，所述光模块与主机连接，所述主处理器中包含SCL信号，所述主处理器上对应所述SCL信号的输出引脚与所述以太网光口上对应所述SCL信号的输入引脚连接；其中，所述SCL信号用于读取所述光模块的光模块状态以确定所述光模块的模块类型。
13.根据权利要求1所述的PCIE网卡，其特征在于，所述光模块与主机连接，所述主处理器中包含SDA信号，所述主处理器上对应所述SDA信号的输出引脚与所述以太网光口上对应所述SDA信号的输入引脚连接；其中，所述SDA信号用于读取所述光模块的光模块状态以确定所述光模块的模块类型。
14.根据权利要求1所述的PCIE网卡，其特征在于，所述光模块与主机连接，所述主处理器中包含LPMode信号，所述主处理器上对应所述LPMode信号的输出引脚与所述以太网光口上对应所述LPMode信号的输入引脚连接；其中，所述LPMode信号用于控制所述光模块的工作模式是否进入低功耗模式。
15.根据权利要求1所述的PCIE网卡，其特征在于，所述光模块与主机连接，所述光模块与所述以太网光口连接，所述光模块向所述以太网光口发送ModPrs信号，所述主处理器上对应所述ModPrs信号的输入引脚与所述以太网光口上对应所述ModPrs信号的输出引脚连接；其中，所述ModPrs信号用于读取所述光模块是否在位。
16.根据权利要求1所述的PCIE网卡，其特征在于，所述光模块与主机连接，所述光模块与所述以太网光口连接，所述光模块向所述以太网光口发送INTC信号，所述主处理器上对应所述INTC信号的输入引脚与所述以太网光口上对应所述INTC信号的输出引脚连接；其中，所述INTC信号用于判断所述光模块输出给所述主机的信号是否中断，以及向所述主机发送中断信息。
17.一种接口模式的切换方法，其特征在于，应用于PCIE网卡，所述PCIE网卡包括以太网光口和主处理器，所述以太网光口和所述主处理器连接，所述以太网光口用于支持多种接口模式，所述接口模式包括PCIE接口模式，所述方法包括：
通过所述主处理器切换所述以太网光口的所述接口模式；其中，当所述以太网光口的所述接口模式切换为所述PCIE接口模式时，所述PCIE网卡作为存储扩展卡接入到主机的PCIE插槽。
18.根据权利要求17所述的PCIE网卡，其特征在于，所述方法还包括：
当所述以太网光口的接口模式为光口模式时，所述主处理器输出的电平控制信号为高电平信号，所述时钟模块禁止输出时钟信号，其中，所述电平转换芯片将所述以太网光口中的高电平信号转换为所述主处理器兼容的低电平信号；
当所述主处理器读取到的所述光模块的模块类型为非光模块时，将所述光口模式切换为所述PCIE接口模式，其中，所述主处理器输出电平控制信号为低电平信号，所述时钟模块输出参考时钟信号，所述参考时钟信号用于将所述以太网光口作为PCIE外接接口，所述PCIE外接接口用于外接固态硬盘。
19.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，所述处理器、所述通信接口以及所述存储器通过所述通信总线完成相互间的通信；
所述存储器，用于存放计算机程序；
所述处理器，用于执行存储器上所存放的程序时，实现如权利要求17-18任一项所述的方法。
20.一种计算机可读存储介质，其上存储有指令，当由一个或多个处理器执行时，使得所述处理器执行如权利要求17-18任一项所述的方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310034883.7A CN115733549B (zh) | 2023-01-10 | 2023-01-10 | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 |
| PCT/CN2023/121768 WO2024148860A1 (zh) | 2023-01-10 | 2023-09-26 | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310034883.7A CN115733549B (zh) | 2023-01-10 | 2023-01-10 | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115733549A true CN115733549A (zh) | 2023-03-03 |
| CN115733549B CN115733549B (zh) | 2023-04-28 |
Family
ID=85302020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310034883.7A Active CN115733549B (zh) | 2023-01-10 | 2023-01-10 | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115733549B (zh) |
| WO (1) | WO2024148860A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117478227A (zh) * | 2023-12-20 | 2024-01-30 | 苏州元脑智能科技有限公司 | 一种高速光通信连接器和服务器 |
| WO2024148860A1 (zh) * | 2023-01-10 | 2024-07-18 | 苏州元脑智能科技有限公司 | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102694603A (zh) * | 2012-05-14 | 2012-09-26 | 中兴通讯股份有限公司 | 兼容不同速率光模块接口的方法和装置 |
| CN202798752U (zh) * | 2012-07-19 | 2013-03-13 | 曙光信息产业(北京)有限公司 | 一种千兆万兆以太复合网卡 |
| CN108880674A (zh) * | 2018-08-28 | 2018-11-23 | 成都新易盛通信技术股份有限公司 | 一种用于本地环回测试的光模块 |
| CN110808908A (zh) * | 2019-09-27 | 2020-02-18 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 跨平台实时切换冗余网络的系统和方法 |
| CN210776647U (zh) * | 2019-09-23 | 2020-06-16 | 北京小鸟科技股份有限公司 | 光口及网口双传输显卡、光口传输显卡、网口传输显卡 |
| US20200278733A1 (en) * | 2020-05-15 | 2020-09-03 | Intel Corporation | Sideband signaling over existing auxiliary pins of an interface |
| CN112436948A (zh) * | 2020-11-12 | 2021-03-02 | 中国铁道科学研究院集团有限公司 | 基于tsn的列车以太网卡及数据收发方法 |
| US20210334226A1 (en) * | 2018-09-21 | 2021-10-28 | Suzhou Kuhan Information Technologies Co., Ltd. | Systems, methods and apparatus for a storage controller wtih multi-mode pcie functionalities |
| CN215835409U (zh) * | 2021-06-16 | 2022-02-15 | 北京光润通科技发展有限公司 | 一种万兆单光口以太网适配器 |
| CN114780472A (zh) * | 2022-04-29 | 2022-07-22 | 苏州浪潮智能科技有限公司 | 一种主机与PCIe设备解耦方法、装置、设备及存储介质 |
| WO2023273140A1 (zh) * | 2021-06-28 | 2023-01-05 | 深圳市商汤科技有限公司 | 一种信号传输装置、方法、计算机设备及存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201945991U (zh) * | 2011-01-28 | 2011-08-24 | 联想(北京)有限公司 | 电子设备和接口检测装置 |
| CN109376105A (zh) * | 2018-11-09 | 2019-02-22 | 加弘科技咨询(上海)有限公司 | 兼容多种接口协议的m.2接口模块、装置及控制方法 |
| CN111538689B (zh) * | 2020-04-22 | 2022-11-08 | 中国科学院自动化研究所 | 两端异构的多通道pcie转接卡 |
| CN111752871A (zh) * | 2020-05-29 | 2020-10-09 | 苏州浪潮智能科技有限公司 | 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法 |
| CN115733549B (zh) * | 2023-01-10 | 2023-04-28 | 苏州浪潮智能科技有限公司 | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 |
-
2023
- 2023-01-10 CN CN202310034883.7A patent/CN115733549B/zh active Active
- 2023-09-26 WO PCT/CN2023/121768 patent/WO2024148860A1/zh unknown
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102694603A (zh) * | 2012-05-14 | 2012-09-26 | 中兴通讯股份有限公司 | 兼容不同速率光模块接口的方法和装置 |
| CN202798752U (zh) * | 2012-07-19 | 2013-03-13 | 曙光信息产业(北京)有限公司 | 一种千兆万兆以太复合网卡 |
| CN108880674A (zh) * | 2018-08-28 | 2018-11-23 | 成都新易盛通信技术股份有限公司 | 一种用于本地环回测试的光模块 |
| US20210334226A1 (en) * | 2018-09-21 | 2021-10-28 | Suzhou Kuhan Information Technologies Co., Ltd. | Systems, methods and apparatus for a storage controller wtih multi-mode pcie functionalities |
| CN210776647U (zh) * | 2019-09-23 | 2020-06-16 | 北京小鸟科技股份有限公司 | 光口及网口双传输显卡、光口传输显卡、网口传输显卡 |
| CN110808908A (zh) * | 2019-09-27 | 2020-02-18 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 跨平台实时切换冗余网络的系统和方法 |
| US20200278733A1 (en) * | 2020-05-15 | 2020-09-03 | Intel Corporation | Sideband signaling over existing auxiliary pins of an interface |
| CN112436948A (zh) * | 2020-11-12 | 2021-03-02 | 中国铁道科学研究院集团有限公司 | 基于tsn的列车以太网卡及数据收发方法 |
| CN215835409U (zh) * | 2021-06-16 | 2022-02-15 | 北京光润通科技发展有限公司 | 一种万兆单光口以太网适配器 |
| WO2023273140A1 (zh) * | 2021-06-28 | 2023-01-05 | 深圳市商汤科技有限公司 | 一种信号传输装置、方法、计算机设备及存储介质 |
| CN114780472A (zh) * | 2022-04-29 | 2022-07-22 | 苏州浪潮智能科技有限公司 | 一种主机与PCIe设备解耦方法、装置、设备及存储介质 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024148860A1 (zh) * | 2023-01-10 | 2024-07-18 | 苏州元脑智能科技有限公司 | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 |
| CN117478227A (zh) * | 2023-12-20 | 2024-01-30 | 苏州元脑智能科技有限公司 | 一种高速光通信连接器和服务器 |
| CN117478227B (zh) * | 2023-12-20 | 2024-03-22 | 苏州元脑智能科技有限公司 | 一种高速光通信连接器和服务器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024148860A1 (zh) | 2024-07-18 |
| CN115733549B (zh) | 2023-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101565357B1 (ko) | 타임아웃을 처리하기 위한 시스템, 방법 및 장치 | |
| KR102074018B1 (ko) | 저전력 상태로의 포트 진입을 동기화하기 위한 시스템, 방법 및 장치 | |
| KR101695712B1 (ko) | 상이한 상호접속 프로토콜을 위한 하나의 상호접속 프로토콜의 열거 및/또는 구성 메커니즘의 레버리징 | |
| CN115733549B (zh) | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 | |
| JP5917408B2 (ja) | システムレベル通信用の構成可能なコネクタ | |
| CN108111382B (zh) | 基于i3c总线的通信装置及其通信方法 | |
| CN107391419B (zh) | 支持多主机的通用序列汇流排集线设备及车用主机 | |
| CN107111564B (zh) | 用于对连接器进行串接的适配器 | |
| US20110267282A1 (en) | Wireless human machine interface apparatus, cloud computing system and portable computer | |
| CN103777686A (zh) | 一种扩展坞及电子设备 | |
| WO2023082622A1 (zh) | 一种主从设备兼容的通信模块设计方法及装置 | |
| US10852877B2 (en) | System, apparatus and method for communicating touch data | |
| CN105512085A (zh) | 一种信息处理方法与电子设备 | |
| CN116431546B (zh) | 参数配置方法、电子设备、存储介质及程序产品 | |
| US10176133B2 (en) | Smart device with no AP | |
| CN115567395B (zh) | 一种主从节点确定方法、装置、电子设备及存储介质 | |
| TW201214101A (en) | Data transmitting system and data transmitting method | |
| CN115543062B (zh) | 一种服务器中断操作执行方法和装置 | |
| US20140267096A1 (en) | Providing a hybrid touchpad in a computing device | |
| US8954623B2 (en) | Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same | |
| CN117498105B (zh) | 一种电子设备和连接部件 | |
| CN211236791U (zh) | 一种支持边缘计算及存储的小尺寸物联网网关主板 | |
| CN116737497A (zh) | 一种数据获取方法、装置、电子设备及存储介质 | |
| US10860058B2 (en) | Expandable electronic computing system | |
| CN117908668A (zh) | 一种混合虚拟设备的构建方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |