CN106527099B - 一种时间数字转换器及其时间测量电路与方法 - Google Patents

一种时间数字转换器及其时间测量电路与方法 Download PDF

Info

Publication number
CN106527099B
CN106527099B CN201611136283.8A CN201611136283A CN106527099B CN 106527099 B CN106527099 B CN 106527099B CN 201611136283 A CN201611136283 A CN 201611136283A CN 106527099 B CN106527099 B CN 106527099B
Authority
CN
China
Prior art keywords
delay
pulse signal
statistical module
time
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611136283.8A
Other languages
English (en)
Other versions
CN106527099A (zh
Inventor
汤江逊
赵琮
穆爽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN RENERGY TECHNOLOGY Co.,Ltd.
Original Assignee
Shenzhen Ruineg Micro Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Ruineg Micro Polytron Technologies Inc filed Critical Shenzhen Ruineg Micro Polytron Technologies Inc
Priority to CN201611136283.8A priority Critical patent/CN106527099B/zh
Publication of CN106527099A publication Critical patent/CN106527099A/zh
Application granted granted Critical
Publication of CN106527099B publication Critical patent/CN106527099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

本发明属于时间数字转换器技术领域，提供了一种时间数字转换器及其时间测量电路与方法。在本发明中，通过采用包括时间数字转换模块、统计模块以及处理模块的时间测量电路，使得时间数字转换模块对接收的起始脉冲信号进行循环延迟，并输出循环延迟信息至统计模块，且根据接收的停止脉冲信号对延迟后的起始脉冲信号进行多次采样，并输出多个数字电平信号至统计模块，统计模块根据多个数字电平信号与循环延迟信息计算相应的电平个数，并将电平个数发送至处理模块，处理模块根据电平个数计算起始脉冲信号与停止脉冲信号之间的时间间隔，进而避免了冒泡现象对测量结果的影响，解决了现有的TDC存在因冒泡现象而导致的准确性低的问题。

Description

一种时间数字转换器及其时间测量电路与方法
技术领域
本发明属于时间数字转换器技术领域，尤其涉及一种时间数字转换器及其时间测量电路与方法。
背景技术
时间数字转换器(TDC，time to digital converter)技术本质上是要解决超短时间间隔的测量问题。其历史要追溯到高能物理的实验中，对于元素粒子的探询需要强大的实验装备，在分析实验数据时，时间测量占据了相当重要的一部分。目前，在医学影像仪表、激光测距仪、超声波流量计、超声波密度仪、超声波厚度仪、磁滞伸缩定位，以及传感器应用中物理量(如电容、电阻、重量、密度、压力等)转化成频率和相位差后的测量等方面，TDC都有很好的应用前景。
TDC技术是建立在R.Nutt在1968年提出的延迟线结构基础之上的，采用这种技术的计时器也通常被成为Nutt结构计时器。在早期，用同轴线来实现延迟线，但是为了实现高精度测量，需要数目众多的接头，因而电路庞大，使得这种技术在当时无法推广。随着半导体技术的发展，特别是大规模集成电路的发展，这种方法被移植到集成电路上后，才得到迅速的推广。
基于Nutt结构的TDC的突出优点是结构简单，以数字电路为核心，便于专用集成电路(Application Specific Integrated Circuit，ASIC)上的系统级芯片(System onChip，SOC)集成。但是在实际电路中，当停止信号stop到来的时候，在延迟环传输边界上，采样电路由于采样的偏差可能会造成后一级采样电路采样到1，而前一级采样确是0的情况，例如采样电路采样的正常结果为1111000，而由于采样时间的偏差可能导致采样电路的采样结果为1110100，即TDC发生冒泡现象，而冒泡现象降低了现有的通过下降沿寻找确定时间量的TDC的准确性。
综上所述，现有的TDC存在因冒泡现象而导致的准确性低的问题。
发明内容
本发明的目的在于提供一种时间数字转换器及其时间测量电路与方法，旨在解决现有的TDC存在因冒泡现象而导致的准确性低的问题。
本发明是这样实现的，一种时间测量电路，包括时间数字转换模块、统计模块以及处理模块；
所述时间数字转换模块与所述统计模块连接，所述统计模块与所述处理模块连接；
所述时间数字转换模块对接收的起始脉冲信号进行循环延迟，并输出循环延迟信息至所述统计模块，且根据接收的停止脉冲信号对延迟后的所述起始脉冲信号进行多次采样，并输出多个数字电平信号至所述统计模块；所述统计模块根据所述多个数字电平信号与所述循环延迟信息计算相应的电平个数，并将所述电平个数发送至所述处理模块；所述处理模块根据所述电平个数计算所述起始脉冲信号与所述停止脉冲信号之间的时间间隔。
本发明的另一目的在于提供一种时间数字转换器，所述时间数字转换器包括上述的时间测量电路。
本发明的又一目的还在于提供一种基于上述时间测量电路的时间测量方法，所述时间测量方法包括以下步骤：
所述时间数字转换模块对接收的起始脉冲信号进行循环延迟，并输出循环延迟信息至所述统计模块，且根据接收的停止脉冲信号对延迟后的所述起始脉冲信号进行多次采样，并输出多个数字电平信号至所述统计模块；
所述统计模块根据所述多个数字电平信号与所述循环延迟信息计算相应的电平个数，并将所述电平个数发送至所述处理模块；
所述处理模块根据所述电平个数计算所述起始脉冲信号与所述停止脉冲信号之间的时间间隔。
在本发明中，通过采用包括时间数字转换模块、统计模块以及处理模块的时间测量电路，使得时间数字转换模块对接收的起始脉冲信号进行循环延迟，并输出循环延迟信息至统计模块，且根据接收的停止脉冲信号对延迟后的起始脉冲信号进行多次采样，并输出多个数字电平信号至统计模块，统计模块根据多个数字电平信号与循环延迟信息计算相应的电平个数，并将电平个数发送至处理模块，处理模块根据电平个数计算起始脉冲信号与停止脉冲信号之间的时间间隔，使得该时间测量电路无需通过寻找下降沿的方式获取测量结果，进而避免了冒泡现象对测量结果的影响，解决了现有的TDC存在因冒泡现象而导致的准确性低的问题。
附图说明
图1是本发明一实施例所提供的时间测量电路的模块结构示意图；
图2是本发明另一实施例所提供的时间测量电路的模块结构示意图；
图3是本发明一实施例所提供的时间测量电路的电路结构示意图；
图4是本发明一实施例所提供的时间测量电路中的统计模块的电路结构示意图；
图5是本发明一实施例所提供的时间测量方法的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
以下结合具体附图对本发明的实现进行详细的描述：
图1示出了本发明一实施例所提供的时间测量电路10的模块结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
如图1所示，本发明实施例所示的时间测量电路10包括时间数字转换模块100、统计模块101以及处理模块102。
其中，时间数字转换模块100与统计模块101连接，统计模块101与处理模块102连接。
具体的，时间数字转换模块100对接收的起始脉冲信号Start进行循环延迟，并输出循环延迟信息至统计模块101，且根据接收的停止脉冲信号Stop对延迟后的起始脉冲信号Start进行多次采样，并输出多个数字电平信号至统计模块101；统计模块101根据多个数字电平信号与循环延迟信息计算相应的电平个数，并将电平个数发送至处理模块102；处理模块102根据电平个数计算起始脉冲信号Start与停止脉冲信号Stop之间的时间间隔。
进一步地，作为本发明一优选实施方式，如图2所示，时间数字转换模块100包括多个延迟单元X1-Xn、多个采样单元Y1-Yn以及检测单元100a；其中，延迟单元X1-Xn中的最后一个延迟单元Xn为反相延迟单元。
其中，多个延迟单元X1-Xn串联，并且最后一个延迟单元Xn的输出端与第一个延迟单元X1的输入端以及检测单元100a的输入端连接，检测单元100a的输出端与统计模块101连接；多个采样单元Y1-Yn的时钟输入端均接收停止脉冲信号，多个采样单元Y1-Yn的采样输入端与多个延迟单元X1-Xn的输出端一一对应连接，多个采样单元Y1-Yn的输出端与统计模块101连接。
第一个延迟单元X1接收起始脉冲信号Start，多个延迟单元X1-Xn中除最后一个延迟单元Xn之外的延迟单元对起始脉冲信号Start进行多次延迟后输出至最后一个延迟单元Xn，最后一个延迟单元Xn对多次延迟后的起始脉冲信号Start进行反相延迟后重新输入至第一个延迟单元X1，以使多次延迟后并反相的起始脉冲信号Start在多个延迟单元X1-Xn中重新进行多次延迟；检测单元100a对多次延迟后并反相的起始脉冲信号Start进行检测，并根据检测结果输出循环延迟信息至统计模块101，其中，循环延迟信息为奇数轮延迟信息或偶数轮延迟信息；多个采样单元Y1-Yn根据停止脉冲信号Stop对多个延迟单元X1-Xn输出的延迟后的起始脉冲信号进行采样，并根据采样结果输出多个数字电平信号至统计模块101。
具体的，如图3所示，多个延迟单元X1-Xn中的前n-1个延迟单元X1-Xn-1均由缓冲器组成，最后一个延迟单元Xn由反相器构成。当然本领域技术人员可以理解的是，在其他实施例中，多个延迟单元X1-Xn也可以均由反相器组成；需要说明的是，当多个延迟单元X1-Xn中的前n-1个延迟单元X1-Xn-1均为缓冲器，且最后一个延迟单元Xn为反相器时，多个延迟单元X1-Xn的数目可以为偶数个，也可以为奇数个；而当多个延迟单元X1-Xn均为反相器时，多个延迟单元X1-Xn的数目必须为奇数个。
其中，当起始脉冲信号Start输入至第一个延迟单元X1时，该起始脉冲信号Start经过多个延迟单元X1-Xn进行多次延迟后反相，每次延迟的时间在理论上是相同的，而当该起始脉冲信号Start第一轮经过多个延迟单元X1-Xn-1进行多次延迟输出至最后一个延迟单元Xn，最后一个延迟单元Xn对该经过多个延迟单元X1-Xn-1进行多次延迟后的起始脉冲信号Start进行反相延迟处理，并将反相延迟处理后的信号输出至检测单元100a与第一个延迟单元X1，以使最后一个延迟单元Xn输出的信号开始第二轮的多次延迟，并且该信号在第二轮经过多个延迟单元X1-Xn-1进行多次延迟后输出至最后一个延迟单元Xn，最后一个延迟单元Xn对该信号进行反相延迟处理，并将反相延迟处理后的信号输出至检测单元100a与第一个延迟单元X1，以使最后一个延迟单元Xn输出的信号开始第三轮的多次延迟，以此类推，从而实现起始脉冲信号Start的循环延迟。
当检测单元100a接收到最后一个延迟单元Xn输出的信号时，检测单元100a可对该信号进行检测，以根据检测结果输出奇数轮延迟消息或偶数轮延迟消息至统计模块101，例如，检测单元100a可根据每次最后一个延迟单元Xn输出的信号中的高低电平时序奇数轮延迟消息或偶数轮延迟消息至统计模块101。
此外，检测单元100a还可以采用计数的方式输出奇数轮延迟消息或偶数轮延迟消息至统计模块101，例如，每当检测单元100a接收到最后一个延迟单元Xn输出的信号，检测单元100a可根据接收到最后一个延迟单元Xn输出的信号的次数进行计数，并在奇数次接收到最后一个延迟单元Xn输出的信号时，输出奇数轮延迟信息至统计模块101，在偶数次接收到最后一个延迟单元Xn输出的信号时，输出偶数轮延迟信息至统计模块101。值得注意的是，当检测单元100a还可以采用计数的方式输出奇数轮延迟消息或偶数轮延迟消息至统计模块101时，检测单元100a可采用计数器实现。
当起始脉冲信号Start在多个延迟单元X1-Xn中进行循环延迟时，多个采样单元Y1-Yn可根据停止脉冲信号Stop相应地对多个延迟单元X1-Xn的输出进行采样，并根据采样结果输出多个数字电平信号至所述统计模块101。
具体的，当停止脉冲信号Stop到来，且多个延迟单元X1-Xn对起始脉冲信号Start进行奇数轮延迟时，多个采样单元Y1-Yn中的第一个采样单元Y1对第一个延迟单元X1输出的信号进行采样，第二个采样单元Y2对第二个延迟单元X2输出的信号进行采样，以此类推，第n个采样单元Yn对第n个延迟单元Xn输出的信号进行采样。而多个采样单元Y1-Yn对多个延迟单元X1-Xn输出的信号进行采样时输出的采样结果则由停止脉冲信号Stop确定。例如，当停止脉冲信号Stop的高电平来临时，而多个采样单元Y1-Yn中的第四采样单元Y4正在对多个延迟单元X1-Xn中的第四延迟单元X4的输出信号进行采样，则第一采样单元Y1输出1的数字电平信号至统计模块101的第一输入端Q1，第二采样单元Y2输出1的数字电平信号至统计模块101的第二输入端Q2，第三采样单元Y3输出1的数字电平信号至统计模块101的第三输入端Q3，第四采样单元Y4输出1的数字电平信号至统计模块101的第四输入端Q4，而第五采样单元Y5与其之后的采样单元均输出0的数字电平至统计模块101，即假设多个采样单元Y1-Yn中包括九个采样单元时Y1-Y9，则第一至第四采样单元Y1-Y4均输出1的数字电平信号至统计模块101，而第五至第九采样单元Y5-Y9输出0的数字电平信号至统计模块101，即统计模块101接收到的多个数字电平信号为111100000。
需要说明的是，当多个采样单元Y1-Yn在偶数轮对多个延迟单元X1-Xn输出的信号进行采样时，其采样原理与其在奇数轮对多个延迟单元X1-Xn输出的信号进行采样时的原理相似，不同之处在于，偶数轮延迟时，多个采样单元Y1-Yn在停止脉冲信号Stop的高电平来临时，已对延迟单元输出的信号进行采样过的采样单元或正在对延迟单元输出的信号进行采样过的采样单元均输出信号0的数字电平信号至统计模块101，而没有对延迟单元输出的信号进行采样多的采样单元则输出1的数字电平信号至统计模块101。
例如，当停止脉冲信号Stop的高电平来临时，而多个采样单元Y1-Yn中的第四采样单元Y4正在对多个延迟单元X1-Xn中的第四延迟单元X4的输出信号进行采样，则第一采样单元Y1输出0的数字电平信号至统计模块101的第一输入端Q1，第二采样单元Y2输出0的数字电平信号至统计模块101的第二输入端Q2，第三采样单元Y3输出0的数字电平信号至统计模块101的第三输入端Q3，第四采样单元Y4输出0的数字电平信号至统计模块101的第四输入端Q4，而第五采样单元Y5与其之后的采样单元均输出1的数字电平至统计模块101，即假设多个采样单元Y1-Yn中包括九个采样单元时Y1-Y9，则第一至第四采样单元Y1-Y4均输出0的数字电平信号至统计模块101，而第五至第九采样单元Y5-Y9输出1的数字电平信号至统计模块101，即统计模块101接收到的多个数字电平信号为000011111。
此外，作为本发明一优选实施例，如图3所示，多个采样单元Y1-Yn均可由D触发器实现，其中，D触发器的采样信号输入端D即为采样单元的采样输入端，D触发器的时钟信号输入端C即为采样单元的时钟输入端，D触发器的信号输出端Q即为采样单元的输出端。
进一步地，当循环延迟信息为奇数轮延迟信息时，统计模块101根据多个数字电平信号与奇数轮延迟信息，计算多个数字电平信号中的高电平个数。
其中，统计模块101可由加法器构成。例如，如图4所示，当统计模块101具有九个输入端Q1-Q9时，统计模块101包括第一加法器FA1、第二加法器FA2、第三加法器FA3、第四加法器FA4、第五加法器FA5以及第六加法器FA6；其中，第一加法器FA1、第二加法器FA2、第三加法器FA3、第四加法器FA4、第五加法器FA5均为一位进位加法器，第六加法器FA6为四位加法器。
其中，第一加法器FA1的进位端Ci、第一输入端a以及第二输入端b分别为统计模块101的第一输入端Q1、第二输入端Q2以及第三输入端Q3，第二加法器FA2的进位端Ci、第一输入端a以及第二输入端b分别为统计模块101的第四输入端Q4、第五输入端Q5以及第六输入端Q6，第三加法器FA3的进位端Ci、第一输入端a以及第二输入端b分别为统计模块101的第七输入端Q7、第八输入端Q8以及第九输入端Q9，第一加法器FA1的结果输出端s与第四加法器FA4的进位端Ci连接，第一加法器FA1的进位输出端Co与第五加法器FA5的进位端Ci连接，第二加法器FA2的结果输出端s与第四加法器FA4的第一输入端a连接，第二加法器FA2的进位输出端Co与第五加法器FA5的第一输入端a连接，第三加法器FA3的结果输出端s与第四加法器FA4的第二输入端b连接，第三加法器FA3的进位输出端Co与第五加法器FA5的第二输入端b连接，第四加法器FA4的结果输出端s与进位输出端Co分别与第六加法器FA6的第五输入端b1与第四输入端b0连接，第五加法器FA5的结果输出端s与进位输出端Co分别与第六加法器FA6的第三输入端a1与第二输入端a0连接，第六加法器FA6的第一输入端a0接地，第六加法器FA6的第一输出端OTU0、第二输出端OTU1、第三输出端OTU2以及第四输出端OTU3为统计模块101的输出端。
由图4可知，当统计模块101的输入端Q1-Q9输入的数字电平信号为111100000，即多个采样单元Y1-Yn输出正常时，根据图4中所示的电路以及一位进位加法器与四位加法器的原理可知，四位加法器FA6输出的结果为0100，即统计模块101输出电平个数为4，进而使得处理模块102根据该电平个数4计算起始脉冲信号Start与停止脉冲信号Stop之前的时间间隔，即处理模块102计算出的起始脉冲信号Start与停止脉冲信号Stop之前的时间间隔为4t，其中t为每个延迟单元对起始脉冲信号进行延迟的延迟时间。
而当多个采样单元Y1-Yn输出的采样结果发生冒泡现象，即统计模块101输入端Q1-Q9输入的数字电平信号为111010000时，根据图4中所示的电路以及一位进位加法器与四位加法器的原理可知，四位加法器FA6输出的结果仍为0100，即统计模块101输出电平个数仍为4，进而使得处理模块102根据该电平个数4计算起始脉冲信号Start与停止脉冲信号Stop之前的时间间隔，即处理模块102计算出的起始脉冲信号Start与停止脉冲信号Stop之前的时间间隔为4t，其中t为每个延迟单元对起始脉冲信号进行延迟的延迟时间，因此，即时多个采样单元Y1-Yn输出的采样结果发生冒泡现象，本发明实施例所提供的时间测量电路10仍然可以准确测量出起始脉冲信号Start与停止脉冲信号Stop之前的时间间隔。
需要说明的是，在本发明实施例中，第一加法器FA1、第二加法器FA2、第三加法器FA3、第四加法器FA4以及第五加法器FA5的相关计算原理可参考现有的一位进位加法器的计算原理，而第六加法器FA6的计算原理可参考现有的四位加法器的计算原理，因此此处不再赘述。
进一步地，当循环延迟信息为偶数轮延迟信息时，统计模块101根据多个数字电平信号与偶数轮延迟信息，计算多个数字电平信号中的低电平个数。
需要说明的是，当循环延迟信息为偶数轮延迟信息时，统计模块101根据多个数字电平信号与偶数轮延迟信息计算多个数字电平信号中的低电平个数的原理，与统计模块在循环延迟信息为奇数轮延迟信息时，统计模块101根据多个数字电平信号与奇数轮延迟信息计算多个数字电平信号中的高电平个数的原理相同，此处不再赘述。
进一步地，本发明实施例还提供了一种时间数字转换器，该时间数字转换器包括时间测量电路10。由于本发明实施例所提供的时间数字转换器是基于图1至图3所提供的时间测量电路10实现的，因此，关于本发明实施例所提供的时间数字转换器的原理可参考上述图1至图3中对时间测量电路10的具体描述，此处不再赘述。
进一步地，图5示出了本发明一实施例所提供的时间测量方法，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
如图5所示，本发明实施例提供的时间测量方法包括以下步骤：
在步骤S50中，所述时间数字转换模块对接收的起始脉冲信号进行循环延迟，并输出循环延迟信息至所述统计模块，且根据接收的停止脉冲信号对延迟后的所述起始脉冲信号进行多次采样，并输出多个数字电平信号至所述统计模块。
其中，步骤S50具体包括与以下步骤：
第一个延迟单元接收起始脉冲信号，多个延迟单元对起始脉冲信号进行多次延迟后输出至反相单元；
第一个延迟单元接收起始脉冲信号，多个延迟单元中除最后一个延迟单元之外的延迟单元对起始脉冲信号进行多次延迟后输出至最后一个延迟单元，最后一个延迟单元对多次延迟后的起始脉冲信号进行反相延迟后重新输入至第一个延迟单元，以使多次延迟后并反相的起始脉冲信号在多个延迟单元中重新进行多次延迟；
检测单元对多次延迟后并反相的起始脉冲信号进行检测，并根据检测结果输出循环延迟信息至统计模块，其中，循环延迟信息为奇数轮延迟信息或偶数轮延迟信息；
多个采样单元根据停止脉冲信号对多个延迟单元输出的延迟后的起始脉冲信号进行采样，并根据采样结果输出多个数字电平信号至统计模块。
在步骤S51中，所述统计模块根据所述多个数字电平信号与所述循环延迟信息计算相应的电平个数，并将所述电平个数发送至所述处理模块。
其中，步骤S51具体包括以下步骤：
当所述循环延迟信息为奇数轮延迟信息时，所述统计模块根据所述多个数字电平信号与奇数轮延迟信息，计算所述多个数字电平信号中的高电平个数；或者当所述循环延迟信息为偶数轮延迟信息时，所述统计模块根据所述多个数字电平信号与偶数轮延迟信息，计算所述多个数字电平信号中的低电平个数。
在步骤S52中，所述处理模块根据所述电平个数计算所述起始脉冲信号与所述停止脉冲信号之间的时间间隔。
需要说明的是，由于本发明实施例所提供的时间测量方法是基于图1至图3所提供的时间测量电路10实现的，因此，关于本发明实施例所提供的时间测量方法的原理可参考上述图1至图3中对时间测量电路10的具体描述，此处不再赘述。
在本发明中，通过采用包括时间数字转换模块、统计模块以及处理模块的时间测量电路，使得时间数字转换模块对接收的起始脉冲信号进行循环延迟，并输出循环延迟信息至统计模块，且根据接收的停止脉冲信号对延迟后的起始脉冲信号进行多次采样，并输出多个数字电平信号至统计模块，统计模块根据多个数字电平信号与循环延迟信息计算相应的电平个数，并将电平个数发送至处理模块，处理模块根据电平个数计算起始脉冲信号与停止脉冲信号之间的时间间隔，使得该时间测量电路无需通过寻找下降沿的方式获取测量结果，进而避免了冒泡现象对测量结果的影响，解决了现有的TDC存在因冒泡现象而导致的准确性低的问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种时间测量电路，其特征在于，所述时间测量电路包括：
时间数字转换模块、统计模块以及处理模块；
所述时间数字转换模块与所述统计模块连接，所述统计模块与所述处理模块连接；
所述时间数字转换模块对接收的起始脉冲信号进行循环延迟，并输出循环延迟信息至所述统计模块，且根据接收的停止脉冲信号对延迟后的所述起始脉冲信号进行多次采样，并输出多个数字电平信号至所述统计模块；所述统计模块根据所述多个数字电平信号与所述循环延迟信息计算相应的电平个数，并将所述电平个数发送至所述处理模块；所述处理模块根据所述电平个数计算所述起始脉冲信号与所述停止脉冲信号之间的时间间隔；
其中，当所述循环延迟信息为奇数轮延迟信息时，所述统计模块根据所述多个数字电平信号与奇数轮延迟信息，计算所述多个数字电平信号中的高电平个数；
当所述循环延迟信息为偶数轮延迟信息时，所述统计模块根据所述多个数字电平信号与偶数轮延迟信息，计算所述多个数字电平信号中的低电平个数；
所述统计模块由加法器构成。
2.根据权利要求1所述的时间测量电路，其特征在于，所述时间数字转换模块包括多个延迟单元、多个采样单元以及检测单元；其中，所述多个延迟单元中的最后一个延迟单元为反相延迟单元；
多个所述延迟单元串联，并且最后一个所述延迟单元的输出端与第一个所述延迟单元的输入端以及所述检测单元的输入端连接，所述检测单元的输出端与所述统计模块连接；多个所述采样单元的时钟输入端均接收所述停止脉冲信号，多个所述采样单元的采样输入端与多个所述延迟单元的输出端一一对应连接，多个采样单元的输出端与所述统计模块连接；
第一个所述延迟单元接收所述起始脉冲信号，多个所述延迟单元中除最后一个所述延迟单元之外的延迟单元对所述起始脉冲信号进行多次延迟后输出至最后一个所述延迟单元，最后一个所述延迟单元对多次延迟后的所述起始脉冲信号进行反相延迟后重新输入至第一个所述延迟单元，以使多次延迟后并反相的所述起始脉冲信号在多个所述延迟单元中重新进行多次延迟；所述检测单元对多次延迟后并反相的所述起始脉冲信号进行检测，并根据检测结果输出所述循环延迟信息至所述统计模块，其中，所述循环延迟信息为奇数轮延迟信息或偶数轮延迟信息；多个所述采样单元根据所述停止脉冲信号对多个所述延迟单元输出的延迟后的所述起始脉冲信号进行采样，并根据采样结果输出所述多个数字电平信号至所述统计模块。
3.一种时间数字转换器，其特征在于，所述时间数字转换器包括如权利要求1或2任一项所述的时间测量电路。
4.一种基于权利要求1所述的时间测量电路的时间测量方法，其特征在于，所述时间测量方法包括以下步骤：
所述时间数字转换模块对接收的起始脉冲信号进行循环延迟，并输出循环延迟信息至所述统计模块，且根据接收的停止脉冲信号对延迟后的所述起始脉冲信号进行多次采样，并输出多个数字电平信号至所述统计模块；
所述统计模块根据所述多个数字电平信号与所述循环延迟信息计算相应的电平个数，并将所述电平个数发送至所述处理模块；
所述处理模块根据所述电平个数计算所述起始脉冲信号与所述停止脉冲信号之间的时间间隔。
5.根据权利要求4所述的时间测量方法，其特征在于，所述时间数字转换模块包括多个延迟单元、多个采样单元以及检测单元；其中，所述多个延迟单元中的最后一个延迟单元为反相延迟单元；
多个所述延迟单元串联，并且最后一个所述延迟单元的输出端与第一个所述延迟单元的输入端以及所述检测单元的输入端连接，所述检测单元的输出端与所述统计模块连接；多个所述采样单元的时钟输入端均接收所述停止脉冲信号，多个所述采样单元的采样输入端与多个所述延迟单元的输出端一一对应连接，多个采样单元的输出端与所述统计模块连接；所述时间数字转换模块对接收的起始脉冲信号进行循环延迟，并输出循环延迟信息至所述统计模块，且根据接收的停止脉冲信号对延迟后的所述起始脉冲信号进行多次采样，并输出多个数字电平信号至所述统计模块具体为：
第一个所述延迟单元接收所述起始脉冲信号，多个所述延迟单元中除最后一个所述延迟单元之外的延迟单元对所述起始脉冲信号进行多次延迟后输出至最后一个所述延迟单元，最后一个所述延迟单元对多次延迟后的所述起始脉冲信号进行反相延迟后重新输入至第一个所述延迟单元，以使多次延迟后并反相的所述起始脉冲信号在多个所述延迟单元中重新进行多次延迟；
所述检测单元对多次延迟后并反相的所述起始脉冲信号进行检测，并根据检测结果输出所述循环延迟信息至所述统计模块，其中，所述循环延迟信息为奇数轮延迟信息或偶数轮延迟信息；
多个所述采样单元根据所述停止脉冲信号对多个所述延迟单元输出的延迟后的所述起始脉冲信号进行采样，并根据采样结果输出所述多个数字电平信号至所述统计模块。
6.根据权利要求5所述的时间测量方法，其特征在于，所述统计模块根据所述多个数字电平信号与所述循环延迟信息计算相应的电平个数具体为：
当所述循环延迟信息为奇数轮延迟信息时，所述统计模块根据所述多个数字电平信号与奇数轮延迟信息，计算所述多个数字电平信号中的高电平个数。
7.根据权利要求5所述的时间测量方法，其特征在于，所述统计模块根据所述多个数字电平信号与所述循环延迟信息计算相应的电平个数具体为：
当所述循环延迟信息为偶数轮延迟信息时，所述统计模块根据所述多个数字电平信号与偶数轮延迟信息，计算所述多个数字电平信号中的低电平个数。
CN201611136283.8A 2016-12-09 2016-12-09 一种时间数字转换器及其时间测量电路与方法 Active CN106527099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611136283.8A CN106527099B (zh) 2016-12-09 2016-12-09 一种时间数字转换器及其时间测量电路与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611136283.8A CN106527099B (zh) 2016-12-09 2016-12-09 一种时间数字转换器及其时间测量电路与方法

Publications (2)

Publication Number Publication Date
CN106527099A CN106527099A (zh) 2017-03-22
CN106527099B true CN106527099B (zh) 2019-07-26

Family

ID=58341763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611136283.8A Active CN106527099B (zh) 2016-12-09 2016-12-09 一种时间数字转换器及其时间测量电路与方法

Country Status (1)

Country Link
CN (1) CN106527099B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108375725A (zh) * 2018-01-31 2018-08-07 佛山市联动科技实业有限公司 精密测量板卡
CN108333910B (zh) * 2018-05-02 2019-12-31 晶晨半导体(上海)股份有限公司 一种新型的时间数字转化器
CN110488595B (zh) * 2019-08-29 2020-10-13 北京理工大学 一种用于调频连续波雷达时差测距的时间数字转换器
CN111337937A (zh) * 2020-04-22 2020-06-26 深圳市灵明光子科技有限公司 光电传感采集模组、光电传感测距方法以及测距装置
CN113835333B (zh) * 2021-09-29 2022-08-12 武汉市聚芯微电子有限责任公司 时间数字转换装置、时间数字转换方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903522A (en) * 1996-04-19 1999-05-11 Oak Technology, Inc. Free loop interval timer and modulator
CN102882527A (zh) * 2011-07-11 2013-01-16 山东欧龙电子科技有限公司 时间数字转换器及时间数字转换方法
CN104184473A (zh) * 2013-12-27 2014-12-03 上海联影医疗科技有限公司 对tdc进行非线性校正的方法和装置
CN104935345A (zh) * 2014-03-18 2015-09-23 台湾积体电路制造股份有限公司 时间数字转换器系统和方法
CN105763196A (zh) * 2016-03-10 2016-07-13 中国科学技术大学 一种延迟内插型时间数字转换器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903522A (en) * 1996-04-19 1999-05-11 Oak Technology, Inc. Free loop interval timer and modulator
CN102882527A (zh) * 2011-07-11 2013-01-16 山东欧龙电子科技有限公司 时间数字转换器及时间数字转换方法
CN104184473A (zh) * 2013-12-27 2014-12-03 上海联影医疗科技有限公司 对tdc进行非线性校正的方法和装置
CN104935345A (zh) * 2014-03-18 2015-09-23 台湾积体电路制造股份有限公司 时间数字转换器系统和方法
CN105763196A (zh) * 2016-03-10 2016-07-13 中国科学技术大学 一种延迟内插型时间数字转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于FPGA的数字TDC设计;余冬菊 等;《中国科技信息》;20080430(第8期);第122-123页
基于门延时的数字TDC电路设计;李大鹏 等;《中国集成电路》;20110731(第146期);第37-40页

Also Published As

Publication number Publication date
CN106527099A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
CN106527099B (zh) 一种时间数字转换器及其时间测量电路与方法
CN100575964C (zh) 用于计量电功率的仪表
CN106681126B (zh) 一种时间数字转换器及其误差校准装置与方法
CN103837741A (zh) 基于fpga的等精度频率测试系统及其设计方法
CN103199870B (zh) 一种触发点快速定位装置
CN102338880A (zh) 核脉冲幅度数字化方法及系统
KR20090025959A (ko) 거리 측정 방법 및 장치
CN113092858B (zh) 一种基于时频信息测量的高精度频标比对系统及比对方法
CN1082667C (zh) 用于测量脉冲持续时间的装置
CN106443184B (zh) 一种相位检测装置及相位检测方法
CN101866165B (zh) 基于现场可编程门阵列的回波飞行时间测量方法
CN101556325B (zh) 快速电能误差检定方法
Adamič et al. A fast high-resolution time-to-digital converter implemented in a Zynq 7010 SoC
CN203929885U (zh) 基于fpga的等精度频率测试系统
CN113533848A (zh) 一种数字信号的测量方法和装置
EP3479176B1 (en) Signal processing apparatus and method, and electronic device comprising the apparatus
CN105372491A (zh) 一种测量旋进频率的方法及装置
CN215953727U (zh) 一种数字信号的测量系统和测试装置
CN107356896A (zh) 一种电能表检测方法、装置及存储介质
TWI325682B (en) Phase difference detecting apparatus and method thereof
CN103513103A (zh) 物理量测量设备和物理量测量方法
Julián et al. A low-power correlation-derivative CMOS VLSI circuit for bearing estimation
JP2002084659A (ja) 電力系統解析シミュレータ
CN206002858U (zh) 一种基于fpga的计数型高精度时间间隔测量装置
CN216747888U (zh) 一种基于FPGA Iserdes的频率计数装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 401 and 402, 5th Skirt Building, Shenzhen Software Industry Base, Nanshan District, Shenzhen City, Guangdong Province, 518000

Patentee after: SHENZHEN RENERGY TECHNOLOGY Co.,Ltd.

Address before: 518000 Shenzhen, Guangdong, Nanshan District Haitian Road, No. 13 Shenzhen software industry base 5B-401

Patentee before: SHENZHEN RENERGY TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address