DE3728022C2 - - Google Patents

Description

Die Erfindung betrifft digitale Übertragungssysteme und insbesondere eine phasenverriegelte Schleife zum Synchronisieren eines lokalen Digitalsignals mit einem aus der Ferne empfangenen Digitalsignal.

Zur Einführung integrierter digitaler Dienstleistungsnetzwerke (ISDN) sind moderne digitale Übertragungssysteme mit Telefonsystemen kompatibel gemacht worden. Phasenverriegelte Schleifen werden in diesen ISDN-Systemen gewöhnlich zur Syn­ chronisierung eines lokalen Telefon/Rechner-Terminals mit einem aus der Entfernung ankommenden Digitalsignal bei der digitalen Sprach- und Datenübertragung zwischen dem lokalen Terminal und einem entfernten zentralen Amt oder einer Nebenstellenanlage (PBX) verwendet, wie dies nachstehend im einzelnen beschrieben wird.

Eine bekannte und nützliche ISDN-Übertragung-Norm ist in dem CCITT-Entwurf Empfehlung I.430, Ebene 1 definiert und in einer Veröffentlichung der European Computer Manufacturer′s Association Standard ECMA Ph Lx1 unter dem Titel "Physical Layer for the S₀ Interface Between Data Processing Equipment and Private Circuit Switching Network" beschrieben.

Gemäß der CCITT-ISDN-Norm erfolgt die digitale Übertragung über Telefonleitungen in einem seriellen Format und es werden verschiedene Kodierungsarten, wie eine Zweiphasendifferenz­ kodierung, eine Kodierung mit abwechselnder Zeichenschritt­ inversion (AMI) oder mit abwechselnder Leerschrittinversion (ASI) zur Übertragung von Digitalsignalen verwendet. Bei dem Kodierungsschema mit pseudo-ternärer abwechselnder Lücken- oder Leerschrittinversion (ASI) werden binäre Einsen durch das Fehlen des Leitungssignals und binäre Nullen abwechselnd durch positive und negative Signalimpulse auf der Telefonleitung dar­ gestellt.

Damit ein lokales Telefon/Rechner-Terminal mit einer entfernten Quelle wie ein zentrales Amt oder eine Nebenstellenanlage in Kommunikation treten kann, muß das Terminal in der Lage sein, von der Telefonleitung geführte kodierte Signale zu empfangen und daraus binäre Information zu entnehmen. Der erste Schritt in diesem Vorgang ist als Taktausblendung bekannt, ein Vorgang, bei dem ein lokales Taktsignal erzeugt und mit dem ankommenden Datenstrom synchronisiert wird. Ein Bitausrichtevorgang bewirkt dann die erforderliche Unterscheidung der Bits voneinander in dem Datenstrom, sowie die Bildung einer Taktsignal­ quelle für den Rest der Terminalschaltungen und einem korrekten Frequenzbezugspunkt, so daß digitalisierte Sprachdaten de­ kodiert und in ihrer Originalform wiedergegeben werden können.

Die üblicherweise für eine Taktausblendung verwendete Schaltung ist als phasenverriegelte Schleife (PPL) bekannt. Eine phasenverriegelte Schleife dient dazu, die Frequenz und Phase eines lokalen Oszillators mit einem Bezugseingangssignal zu synchronisieren. Sind die Signale einmal synchronisiert, dann hält die phasenverriegelte Schleife den Phasenfehler zwischen den lokalen und den Bezugssignalen bei Null oder zumindest sehr klein.

In jeder phasenverriegelten Schleife lassen sich drei Funktionseinheiten feststellen: ein spannungsgeregelter (oder alternativ stromgeregelten) Oszillator, ein Schleifen­ filter und ein Phasendetektor. Der spannungsgeregelte Oszillator (VCO) bildet die lokale Frequenzquelle für die Schaltung. Der Phasendetektor (PD) vergleicht das Ausgangs­ signal vom VCO mit dem Eingangsbezugssignal und erzeugt ein Gleichspannungsausgangssignal, das proportional der Phasen­ differenz zwischen den beiden Signalen ist. Das PD-Ausgangssignal läuft durch ein Tiefpaßfilter, so daß sich ein gemitteltes Fehlersignal ergibt, das wiederum zur Regelung der VCO-Frequenz verwendet wird.

Die anfängliche Einlaufphase einer bei der Zeitgabe-Wiedergewinnung verwendeten phasenverriegelten Schleife stellt ein wesentliches, praktisches Problem dar. Zur Unterdrückung eines digitalen Prellens oder "Zitterns" ist durchwegs eine enge Schleifenbandbreite vorgeschrieben, welche wiederum den "Fang"-Bereich der phasenverriegelten Schleife gewöhnlich auf wenige Prozent der VCO-Soll-Frequenz beschränkt. Im Falle einer nicht exakten lokalen Frequenzsignalquelle, etwa einem Kristalloszillator ist dies offensichtlich unzureichend, da die Schleife auch dann zu einer Verriegelung kommen muß, wenn die Eingangsfrequenz von der freilaufenden Frequenz des VCO um beispielsweise 50% abweicht. Für vollständig integrierte, monolithische Systeme werden Schwankungen dieser Größenordnung bei den frequenzbestimmenden Elementen gewöhnlich toleriert.

Für ein Einlaufen oder Fangen sind verschiedene Möglichkeiten bekannt, die entweder einzeln oder gemeinsam verwendet werden.

Ein erstes bekanntes Verfahren verwendet hochgenaue Anfangs- VCO-Quellen, etwa Kristalloszillatoren. Die Verwendung eigener Kristalloszillatoren hat sich jedoch als kostspielig herausgestellt und die Kristalle sowie die zugeordneten Schaltungen nehmen einen erheblichen Teil der Schaltungsplattenfläche ein und verbrauchen einen erheblichen Anteil an Leistung.

Bei anderen bekannten Verfahren läßt man die VCO-Frequenz durchlaufen oder das Schleifenfilter wird geschaltet, sobald ein Verriegelungszustand erreicht ist. Beide Verfahren sind umständlich, erfordern spezielle Schaltungen für den Durchlauf der Frequenz oder die Feststellung des verriegelten Zustands. Falls die Verriegelung verloren geht, muß in beiden Fällen die Schaltung in der Lage sein, einmal den Verlust des Ver­ riegelungszustands zu erkennen und zum anderen in den Anfangs­ einlaufzustand zurückzuschalten, um eine erneute Verriegelung zu suchen. Dies führt zu sehr komplizierten Schaltungen und einer unerwünschten Situation bei Verlust der Verriegelung.

Als weitere Möglichkeit wurde vorgeschlagen, einen kombinierten Phasen/Frequenz-Detektor zu verwenden. Dies ist beispielsweise in dem Buch von Roland E. Best mit dem Titel "Phase Locked Loops", McGraw-Hill, 1984 beschrieben. Der kombinierte Phasen/ Frequenzdetektor gemäß Best ist eine elegante Lösung, die einen theoretisch unendlichen Frequenzfangbereich bietet, die jedoch an dem erheblichen Nachteil leidet, daß ein konstantes Bezugseingangssignal, etwa eine kontinuierliche Impulsfolge vorhanden sein muß. Jeder fehlende Übergang oder Impuls in dem Bezugseingangssignal bewirkt, daß der Detektor von Best fehlerhaft ein großes Korrektursignal abgibt, das eine übermäßige Verstellung der VCO-Ausgangsfrequenz und damit einen Verlust der Verriegelung bewirkt. Bei einer Anwendung, bei der das Bezugssignal ein ankommender Daten-Bit-Strom ist, ist es aber unvermeidlich, daß Übergänge oder Impulsflanken fehlen, da der Bit-Strom von den Daten abhängig ist. Somit ist der bekannte Phasen/Frequenzdetektor von Best ungeeignet zum Ver­ riegeln mit datenabhängigen Bezugssignalen.

Ein anderes bekanntes Verfahren verlangt die Kombination getrennter parallel geschalteter Phasen- und Frequenzdetektoren. Die Schaltung dient dazu, entweder den Phasendetektor oder den Frequenzdetektor auszuschalten, wenn der jeweils andere Steuersignale für den VCO erzeugt, damit die beiden Detektoren nicht gleichzeitig arbeiten und sich gegenseitig destabilisieren. Insbesondere muß der Frequenzdetektor ein Steuersignal abgeben, wenn die Eingangs- und Bezugssignale in der Frequenz differieren, er darf jedoch kein Ausgangssignal erzeugen, wenn die Schleife verriegelt ist. In ähnlicher Weise muß der Phasen­ detektor ein Netto-Null-Ausgangssignal erzeugen, wenn die Ein­ gangssignale nicht in der Frequenz übereinstimmen, er muß jedoch ein korrektes "Fang-Steuersignal" dann erzeugen, wenn der Frequenzdetektor die beiden Frequenzen in Übereinstimmung gebracht hat.

Das Verfahren mit parallelen Phasen- und Frequenzdetektoren ist in Fig. 1 eines Aufsatzes von David G. Messerschitt mit dem Titel "Frequency Detectors for PLL Acquisition in Timing and Carrier Recovery", IEEE Transactions on Communications, Band COM-27, No. 9, September 1979, Seiten 1288-1295 gezeigt und be­ schrieben.

Gemäß dem empfohlenen I.430-ASI-Kodierungsschema wird der Beginn jedes Datenrahmens oder -Satzes angezeigt durch eine bi­ polare Verletzung aus einem Paar benachbarter Plus- und Minus- Rahmenimpulse gefolgt von dem ersten Null-(Lücke)-Bit mit identischer Polarität wie das Minus-Rahmen-Impuls-Bit. Der ASI- Eingangsdatenstrom wird üblicherweise von der Telefon­ leitung empfangen und in ein NRZ-Format umgewandelt, so daß im Falle einer bipolaren Verletzung, bei der das erste Null-Bit benachbart zu dem Rahmenimpuls ist, ein verlängertes NRZ-Null-Bit mit einer Impulsbreite erzeugt wird, die annähernd gleich der doppelten Nenn-Bit-Impulsbreite ist. Somit würden bei den zuletzt genannten Verfahren der Phasen- und Frequenzdetektor einen verlängerten Null-Impuls empfangen und fehlerhafte Steuersignale erzeugen, um die Frequenz des VCO zu verringern. Die phasenverriegelte Schleife kann dabei ihre Verriegelung verlieren, so daß es erforderlich ist, den Verriegelungszustand wieder herzustellen und Daten nochmals zu übertragen, was zu einer niedrigen Effizienz und einer hohen Fehlerrate führt.

Der Erfindung liegt die Aufgabe zugrunde, eine sicherer arbeitende phasenverriegelte Schleife anzugeben.

Erfindungsgemäß besitzt eine derartige phasenverriegelte Schleife zum Synchronisieren eines lokalen Digitaloszillator­ signals mit einem Bezugseingangssignal getrennte Phasen- und Frequenzdetektoren und Schaltungen zum Unterdrücken der Er­ zeugung von fehlerhaften Phasen- und Frequenzdetektorsteuer­ signalen, die sich aus verlängerten Daten-Bits ergeben, welche von bipolaren Verletzungen oder dergleichen herrühren.

Bevorzugte Weiterbildungen der erfindungsgemäßen verriegelten Schleife sind in den Unteransprüchen gekennzeichnet.

Weitere Merkmale und Vorteile der erfindungsgemäßen verriegelten Schleife ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels anhand der Zeichnung. Es zeigt

Fig. 1 ein schematisches Blockschaltbild der Ausführungsform einer erfindungsgemäßen, phasenverriegelten Schleife,

Fig. 2A und 2B Zeitdiagramme zur Veranschaulichung des Zusammenhangs zwischen einem ASI-Signalkodierungs- und einem NRZ-Signalformat, insbesondere unter Bezugnahme auf das Auftreten einer bipolaren Verletzung,

Fig. 3 ein Schaltbild eines Frequenzdetektors gemäß einer bevorzugten Ausführungsform der Erfindung,

Fig. 4A und 4B Zeitdiagramme zur Veranschaulichung der Ar­ beitsweise des Frequenzdetektors nach Fig. 3,

Fig. 5 ein Schaltbild eines Phasendetektors gemäß dem bevorzugten Ausführungsbeispiel der Erfindung und

Fig. 6 ein Zeitdiagramm zur Veranschaulichung der Ar­ beitsweise des Phasendetektors nach Fig. 5.

Gemäß Fig. 1 wird ein Eingangssignal f _REF , beispielsweise ein 192-kHz-Digitaldatensignal, empfangen und gleichzeitig an die ersten Eingänge eines Phasen- bzw. eines Frequenzdetektors 1 bzw. 3 angelegt. Die zweiten Eingänge des Phasen- und des Frequenzdetektors 1 bzw. 3 sind mit dem Ausgang eines durch teilenden Zählers 5 zum Empfang eines lokalen Bezugssignals f _o verbunden, das durch diesen erzeugt wird. Der Zähler 5 erzeugt auch das Vielfache des f _o -Signals, das heißt 2f _o , 4f _o , 8f _o und 16f _o . Ein dritter Eingang des Frequenzdetektors 3 ist zum Empfang des 2f _o -Signals mit dem Zähler 5 verbunden.

Der Phasen- und der Frequenzdetektor 1 und 3 empfangen und ver­ gleichen die Phasen bzw. Frequenzen des Bezugssignals f _REF und des lokalen Oszillatorsignals f _o (und 2f _o ) und erzeugen unter Ansprechen darauf Auf- und Ab-Frequenzregelimpulse (PDN, CUP, PUP, FDN, FUP) zum Anlegen an zugeordnete Stromquellen 7, 8, 9, 11 und 13.

Die Regelausgangsimpulssignale des Phasendetektors 1 und des Frequenzdetektors 3 werden somit an die Stromquellen 7, 8, 9 bzw. 11, 13 angelegt, die vorzugsweise alle geschaltete Strom­ quellen sind.

Die Paare von Stromquellen 7 und 9, 11 und 13 verbindenden Knoten sind miteinander und mit der Stromquelle 8 sowie mit dem invertierenden Eingang eines Schleifenfilters verbunden, das einen Operationsverstärker 15 und eine Reihenschaltung eines Widerstandes 17 und eines Kondensators 19 aufweist. Der nichtinvertierende Eingang des Operationsverstärkers 15 ist an Masse gelegt. Der Ausgang des Schleifenfilters ist an einen Regelspannungseingang eines spannungsgeregelten Oszillators 21 angeschlossen, der ein digitales Systemtaktsignal C 244 erzeugt. Wie zuvor erläutert, wird das C 244-Signal an den durch teilenden Zähler 5 zur Erzeugung des lokalen Oszillator­ signals f _o mit annähernd der gleichen Frequenz wie das Be­ zugssignal f _REF angelegt.

Im Betrieb werden somit die Auf- und Ab-Steuerimpulse des Phasen- und des Frequenzdetektors 1 und 3 am Eingang des Schleifenfilters summiert, das unter Ansprechen darauf ein Gleichspannungsregelsignal zur Regelung der Frequenz des lokalen Taktsignals C 244 vom VCO 21 erzeugt. Bei einem erfolg­ reichen Versuchsmuster hatte das Taktsignal C 244 eine Nenn­ frequenz von 4,096 MHz und wurde zur Zeitgabe und Synchronisation von der externen Schaltung eines lokalen Telefonapparats oder -Terminals verwendet. Das C 244-Signal wird durch den Zähler 5 geteilt, der das lokale Oszillatorsignal f _o erzeugt, das frequenzmäßig angepaßt ist dem Eingangssignal f _REF mit annähernd 192 kHz.

Gemäß einem erfolgreichen Versuchsmuster weist der spannungs­ geregelte Oszillator 21 eine Konstantstromquelle 23, einen integrierenden Kondensator 25, einen PMOS-Entladungstransistor 27 und einen Vergleicher 29 auf.

Das Ausgangssignal vom Vergleicher 29 wird mittels eines In­ verters 31 invertiert, der sich auf einem hohen Wert befindet, wenn die Spannung am integrierenden Kondensator 25 größer als die Spannung am nichtinvertierenden Regeleingang des Ver­ gleichers 29 ist. Somit bleibt der Entladungstransistor 27 ge­ sperrt. Die Konstantstromquelle 23 gibt einen konstanten Strom ab, der vom Kondensator 25 integriert wird bis die Kondensator­ spannung auf einen Wert abfällt, der mit der Eingangsregelspannung des Schleifenfilters äquivalent ist. Der Vergleicher 29 wird dadurch eingeschaltet, der PMOS-Transistor 27 leitet und der Kondensator 25 wird auf das V _DD -Potential entladen, wodurch der Vergleicher zurückgestellt wird. Das Ausgangssignal vom Vergleicher 29 wird vom Inverter 31 invertiert und zum Um­ schalten eines Flip-Flops 33 verwendet, das unter Ansprechen darauf das Ausgangstaktsignal C 244 erzeugt.

Der bevorzugte Aufbau des VCO 21 gestattet große Justierwerte für die Ausgangssignalfrequenz unter Ansprechen auf Variationen in der Regelgleichspannung. Bei einem Vergleichergleichtaktbereich von 2 bis 3 V unter Verwendung einer 5 V-Spannungsquelle, bietet der VCO 21 einen Frequenzbereich von 0,7- bis 2,0mal der Mittenfrequenz seines Gleichtaktbereiches.

Der Vergleicher 29 im VCO 21 ist vorzugsweise gekenn­ zeichnet durch eine niedrige Verstärkung und eine hohe Schaltgeschwindigkeit, da eine hohe Schaltauflösung für Taktsignalausblendungen gewöhnlich nicht erforderlich ist. Bei einem erfolgreichen Versuchsmuster bestand der Vergleicher 29 aus einer einzigen Differenzstufe. Die Vergleicherverzögerung oder -Schaltzeit ist abhängig von der Temperatur, dem MOS-Transistor-Schwellenwert und dem Gleichtaktarbeitspunkt. Gemäß dem erfolgreichen Ausführungsmuster ergaben vorläufige Simulationen, daß die Extremfallgrenzen für die Vergleicherverzögerung in der Größenordnung von 10 ns bis 20 ns liegen. Mit zwei Verzögerungen pro Periode tragen Plus oder Minus 10 ns mit etwa 8% zur Gesamttoleranz des VCO 21 bei.

Fig. 2A zeigt ein typisches ASI-kodiertes Datensignal, wobei der Beginn eines neuen Datenrahmens oder -Satzes angezeigt wird durch einen Rahmenimpuls (H, L) gefolgt von dem Daten­ rahmen oder -Satz, wobei das erste Null-Bit die gleiche Polarität hat, wie das niedrige Rahmen-Bit L. Wie zuvor erläutert, ist dies in der Technik als bipolare Verletzung bekannt. Das lokale, digitale Telefongerät oder -Terminal wandelt das von der Tele­ fonleitung empfangene ASI-kodierte Signal in ein NRZ-Format um, wie es in Fig. 2B gezeigt ist, wobei ein Null-Bit durch ein logisch hohes Signal und ein Eins-Bit durch ein Fehlen eines Signals angegeben wird.

Die Umwandlung von ASI- in das NRZ-Format wird in bekannter Weise durch logische ODER-Funktionsbildung der positiven und negative Spitzen des ASI-Leitungssignals und Feststellen der aus der logischen ODER-Funktion hervorgehenden Spitzen eines Komparators unter Erzeugung des NRZ-Signals durchgeführt.

Im Falle eines HL-Rahmenimpulses ergibt sich somit auf Grund der Übertragungscharakteristik der Telefonleitung typischerweise ein Runden der Impulse mit der Folge, daß die Impulse nicht mit einem 1 : 1-Tastverhältnis übereinstimmen. Somit ist das dem HL-Rahmenimpuls entsprechende NRZ-Signal gekennzeichnet durch zwei eng benachbarte, logisch hohe Null-Bits.

Im Falle einer bipolaren Verletzung jedoch, bei der das dem Rahmenimpuls folgende erste Null-Bit eines Datenrahmens unmittelbar nach dem Rahmenimpuls auftritt, erscheint Die NRZ-Darstellung als ein verlängertes, logisch hohes Null-Bit, wie dies Fig. 2B zeigt.

Gemäß dem Stande der Technik würde der Phasendetektor den ver­ längerten, logisch hohen Impuls feststellen und unter An­ sprechen darauf ein fehlerhaft verlängertes PDN-Regelsignal für annähernd die 1,5fache Dauer eines Nennregelimpulses erzeugen, so daß die Frequenz des lokalen Oszillatorsignals f _o im VCO 21 überjustiert würde und die phasenverriegelte Schleife ihre Verriegelung verliert.

Wie nachstehend noch unter Bezugnahme auf die Fig. 3, 4A und 4B näher erläutert wird, weist der Phasendetektor und der Frequenzdetektor 3 des Ausführungsbeispiels Schaltungen zum Feststellen bipolarer Verletzungen und Erzeugen von Korrektur­ regelsignalen unter derartigem Ansprechen darauf auf, daß die Verriegelung der Phasenverriegelungsschleife nicht verloren geht.

In Fig. 3 ist der Frequenzdetektor 3 in größerer Einzelheit ge­ zeigt; er ist im Aufbau ähnlich dem im vorgenannten Aufsatz von Messerschmitt beschriebenen Rotationsfrequenzdetektor. Der Frequenzdetektor arbeitet auf dem Prinzip, daß zwei in der Frequenz nicht übereinstimmende Digitalsignale zueinander einen zeitlichen Schlupf besitzen. Sind f _REF und f _o gleich, dann werden die Flanken der Digitalsignale eine feste Beziehung zu­ einander beibehalten. Besitzt das f _o -Signal eine höhere Frequenz als f _REF -Signal, dann werden die Übergänge oder Flanken des f _REF -Signals in der Phase relativ zu denjenigen des f _o -Signals vorlaufen bzw. umgekehrt, wenn f _REF größer als f _o ist. Der Frequenzdetektor 3 stellt fest, wenn die An­ stiegsflanke eines Digitalsignals auf Grund eines Schlupfes über die Flanke des anderen Signales läuft und erzeugt ent­ weder einen "FUP"- oder "FDN"-Impuls, der die Richtung des Schlupfes anzeigt.

Sind Frequenzen in Übereinstimmung, dann erzeugt der Frequenz­ detektor 3 "FUP"- und "FDN"-Impulse, um die Flanken der Digitalsignale in Ausrichtung zu halten. Zur Abschaltung des Frequenzdetektors 3 bewirkt der Phasendetektor 1, daß die Anstiegsflanke des dividierten VCO 21-Taktsignals (C 244 : 21,3=f _o ) ausgerichtet wird mit der Mitte des Be­ zugsdigitalsignals f _REF , wie dies nachstehend anhand der Fig. 4 und 5 noch im einzelnen erläutert wird. Fallen die Flanken der Digitalsignale auseinander, dann wird der Frequenzdetektor 3 niemals aktiviert und es werden von ihm auch keine Aus­ gangsregelsignale abgegeben. Somit ist sichergestellt, daß der Phasendetektor 1 und der Frequenzdetektor 3 niemals gleichzeitig arbeitet, so daß sie sich gegenseitig nicht de­ stabilisieren können.

Im Betrieb werden die f _o - und 2f _o -Signale (und ihre inver­ tierten Versionen) vom Zähler 5 empfangen und an NAND-Glieder 200, 202 und 204 angelegt, die unter Ansprechen darauf Zwischenimpulse erzeugen, die vier Viertelperioden einer einzigen Periode des lokalen f _o -Oszillatorsignals erzeugen.

Wie aus den Fig. 4A und 4B ersichtlich, wird insbesondere das f _o -Oszillatorsignal aufgetrennt in die vier Viertelperioden­ signale A, B, C und D (oder , , und ).

Das -Viertelperiodensignal wird an den ersten Eingang eines NAND-Gliedes 206 angelegt, dessen Ausgang mit dem D-Eingang eines Flip-Flops 208 verbunden ist. Das Flip-Flop 208 wird durch das f _REF -Signal getaktet und erzeugt ein Ausgangssignal AR am Q-Ausgang zum Anlegen an einen ersten Eingang eines NOR- Gliedes 209.

Der -Ausgang des Flip-Flops 208 ist mit dem ersten Eingang eines NOR-Gliedes 210 und mit dem zweiten Eingang des NAND-Gliedes 206 verbunden.

Ein zweiter Eingang des NOR-Gliedes 210 empfängt das -Viertel­ periodensignal vom NAND-Glied 204 und erzeugt unter Ansprechen darauf ein Datensignal zum Anlegen an D-Eingang eines Flip-Flops 212. Das Flip-Flop 212 wird ebenfalls vom f _REF -Signal getaktet und erzeugt ein AUF-Regelsignal am Q-Ausgang zum Anlegen an den D-Eingang eines weiteren Flip-Flops 214. Das Flip-Flop 214 wird durch das -Signal vom NAND-Glied 200 getaktet und er­ zeugt unter Ansprechen darauf die FUP- und -Regelimpuls­ signale an den Q- und -Ausgang.

Das -Signal vom NAND-Glied 204 wird an den ersten Eingang eines NOR-Gliedes 216 angelegt, dessen Ausgang mit D-Eingang eines Flip-Flops 218 verbunden ist, das vom aus der Entfernung empfangenen f _REF -Signal getaktet wird. Der Q-Ausgang des Flip-Flops 218 erzeugt ein mit DR bezeichnetes Signal zum Anlegen an einen zweiten Eingang des NOR-Gliedes 208. Der -Ausgang des Flip-Flops 218 ist mit einem zweiten Eingang des NAND-Gliedes 216 und mit einem ersten Eingang eines weiteren NOR-Gliedes 220 verbunden. Ein zweiter Eingang des NOR-Gliedes 220 ist an den Ausgang des NAND-Gliedes 200 zum Empfang des -Signals und ein Ausgang des NOR-Gliedes 220 ist an den D-Eingang eines Flip-Flops 222 angeschlossen, das ebenfalls durch das f _REF -Signal getaktet wird. Der Q-Ausgang des Flip-Flops 220 erzeugt ein DN-Datensignal zum Anlegen an den D-Eingang eines weiteren Flip-Flops 224, das durch das -Signal getaktet wird. Der Q- und -Ausgang des Flip-Flops 224 erzeugen FDN- und -Regelimpulssignale, die im Zusammenhang mit Fig. 1 zuvor erläutert wurden.

Der Ausgang des NOR-Gliedes 209 ist mit dem ersten Eingang eines NOR-Gliedes 226 verbunden, dessen zweiter Eingang mit dem Ausgang des NAND-Gliedes 202 zum Empfangen des -Signals verbunden ist. Ein Ausgang des NAND-Gliedes 226 ist an die Takteingänge der Flip-Flops 228 und 230 angeschlossen. Der Ausgang des NAND-Gliedes 208 steht auch mit dem Rückstell­ eingang R der Flip-Flops 228 und 230 in Verbindung und der Q-Ausgang des Flip-Flops 228 erzeugt ein Signal R 1 zum An­ legen an den D-Eingang des Flip-Flops 230 und -Ausgang des Flip-Flops 230 ist an den D-Eingang des Flip-Flops 28 zurück­ geführt.

Der Q-Ausgang des Flip-Flops 230 erzeugt ein Rückstellsignal R 2 zum Anlegen an Rückstelleingänge der Flip-Flops 208, 212, 218 und 222.

Die Arbeitsweise des in Fig. 3 dargestellten Frequenzdetektors wird durch die Zeitdiagramme der Fig. 4A und 4B verdeutlicht.

Insbesondere zeigt Fig. 4A, daß ein FUP-Impulssignal erzeugt wird, wenn eine Anstiegsflanke des f _REF -Signals in der Periode A auftritt und gefolgt wird von der nächsten Anstiegsflanke in der darauffolgenden Periode D, was anzeigt, daß die Frequenz f _o des lokalen Oszillatorsignals niedriger ist, als die Frequenz f _REF des aus der Entfernung empfangenen Signals. In ähnlicher Weise wird ein FDN-Impulssignal erzeugt, wenn die Anstiegsflanke des f _REF -Signals in der PeriodeD auftritt und unmittelbar gefolgt wird durch die nächste in der Periode A (annähernd eine Periode später) auftretenden Flanke.

Durch Schaltungsmaßnahmen wird sichergestellt, daß zwischen den A-D- bzw. D-A-Periodenpaaren nicht mehr als eine Periode des f _o -Signals auftritt, um zu vermeiden, daß fehlerhafte Regelsignale für verlängerte Datenimpulse erzeugt werden, wie dies beispielsweise im Falle einer bipolaren Verletzung der Fall ist, bei der das erste Bit eines Datenrahmens ein Null-Bit ist, wie dies zuvor unter Bezugnahme auf die Fig. 2A und 2B erläutert wurde. Insbesondere arbeiten die Flip-Flops 228 und 230 als Zähler, um zu gewährleisten, daß nicht mehr als zwei Übergänge des -Signals aufgetreten sind, bevor das R 2-Signal zum Rückstellen der Flip-Flops 208, 212, 218 und 222 erzeugt wurde. Somit werden durch Frequenzdetektor 3 im Falle von fehlenden Übergängen im f _REF -Signal oder im Falle einer bipolaren Verletzung keine fehlerhaften Ausgangsregel­ signale erzeugt, da der Frequenzdetektorbereich des Detektors 3 wirksam begrenzt wird auf annähernd das Zweifache der f _o -Signalfrequenz, das heißt, daß der Bereich begrenzt ist auf annähernd 0,7 f _o bis 2 f _o .

Unter Bezugnahme auf Fig. 5 wird nun der Phasendetektor 1 in größerer Einzelheit erläutert.

Das f _REF -Signal wird an einen Takteingang eines Flip-Flops 400 sowie an den Dateneingang D eines Flip-Flops 402 und den ersten Eingang eines NAND-Gliedes 404 angelegt. Der D-Eingang des Flip-Flops 400 ist mit einer Spannungsquelle mit einem logisch hohen Wert und der Q-Ausgang desselben mit dem zweiten Eingang des NAND-Gliedes 404 verbunden.

Das Flip-Flop 402 erzeugt das vorgenannte PDN-Regelimpuls­ signal, das auch als Rückstellimpuls vom Q-Ausgang des Flip-Flops 402 an einen Rückstelleingang R des Flip-Flops 400 an­ gelegt wird. Das f _REF -Signal an den Rückstelleingang R des Flip-Flops 402 über einen Inverter 406 angelegt.

Am Ausgang des NAND-Gliedes 404 wird das vorgenannte -Regelsignal erzeugt, das zur Erzeugung des PUP-Signals mittels eines Inverters 408 invertiert wird.

Das Regelsignal PDN vom Q-Ausgang des Flip-Flops 402 wird an den D-Eingang eines weiteren Flip-Flops 410 angelegt, das ebenfalls durch f _o -Signal getaktet wird. Das Flip-Flop 410 überwacht das PDN-Regelsignal und erzeugt an seinen Q- bzw. ()-Ausgang ein Korrektursignal CPU bzw. , falls ein PDN-Signal für mehr als eine Periode des f _o -Signals erzeugt wird. Dies korrigiert wirksam die Erzeugung eines fehlerhaften Regelimpulssignals bei bipolaren Verletzungen, wie dies anhand der Fig. 2A und 2B erläutert wurde.

Der Phasendetektor 1 hat den Zweck, das Eingangssignal f _o mit Bezugssignal f _REF zu vergleichen und ein Regelimpulssignal PDN oder PUP mit einer Impulsbreite zu erzeugen, die proportional zur Phasendifferenz zwischen den beiden Eingangssignalen ist. Zur Erleichterung der Bit-Abtastung besitzt der Phasen­ detektor 1 eine eingebaute Phasenversetzung, so daß die An­ stiegsflanke des Signals f _o des lokalen Oszillators mit der Mitte des Bezugssignals f _REF ausgerichtet wird.

Der Phasendetektor 1 gemäß Fig. 5 dient dazu, die Anstiegs­ flanke des lokalen Oszillatorsignals f _o in die Mitte des Be­ zugsimpulses f _REF durch Integrieren der Fläche unterhalb des Bezugsimpulses f _REF vor und nach der Anstiegsflanke des lokalen Taktsignals f _o zu positionieren. Dies ergibt ein gemitteltes Korrektur- oder Regelimpulssignal, das proportional zur Differenz zwischen beiden Flächen ist, die im Zeitdiagramm der Fig. 6 gezeigt sind.

Wenn das Lokaloszillatorsignal f _o und das Bezugssignal f _REF in der Frequenz nicht übereinstimmen, dann ist der statistische Zeitmittelwert des Phasendetektorausgangssignals Null, so daß der Phasendetektor 1 zur VCO 21-Regelspannung insgesamt nichts beiträgt, so daß der Frequenzdetektor 3 unabhängig davon arbeitet. Falls jedoch die Anstiegsflanke des f _o -Signals hinter der Mitte des f _REF -Signals zurückbleibt, wird ein PUP-Signal erzeugt, das eine größere Impulsbreite besitzt, als das ihm folgende PDN-Signal, wodurch die Frequenz des f _o -Signals geringfügig erhöht wird, so daß die Anstiegsflanke des f _o -Signals in Richtung der Mitte des f _REF -Impulses nähert. Wenn im umgekehrten Falle die Anstiegsflanke des f _o -Signals vor der Mitte des f _REF -Impulses auftritt, dann wird die Impulsbreite des PDN-Impulses verlängert und diejenige des PUP-Impulses proportional dazu verkürzt, so daß der VCO 21 ein Signal mit geringfügig niederer Frequenz f _o erzeugt, das wiederum bewirkt, daß seine Anstiegsflanke mit der Mitte des f _REF -Impulses aus­ gerichtet wird.

Die Gesamtübertragungsfunktion im Frequenzbereich der phasen­ verriegelten Schleife der Fig. 1 ist gegeben durch:

wobei
K _o = Verstärkung des VCO 21,
K _d = Verstärkung des Phasendetektors 1,
F(s) = Schleifenfilterübertragungsfunktion,
N = Divisionskonstante auf Grund des Zählers 5.

Die Fehlerübertragungsfunktion ist gegeben durch

Bei Realisierung mittels eines aktiven Filters unter Ver­ wendung des Operationsverstärkers 15 wird die Übertragungs­ funktion zu

wobei
T₁ = Zeitkonstante auf Grund des Widerstandes der Strom­ quellen 7, 9, 11 und 13 in Kombination mit dem Kondensator 19,
T₂ = Zeitkonstante auf Grund des Widerstandes 17 und des Kondensators 19.

Die Eigenfrequenz W _n ist gegeben durch

und der Dämpfungsfaktor Z ist

Die Übertragungsfunktion kann dann geschrieben werden als

Somit arbeitet die phasenverriegelte Schleife mit aktivem Filter gemäß der zuvor gegebenen Erläuterung als ein Tiefpaß­ filter zweiter Ordnung für ein Eingangsphasensignal, dessen Frequenzspektrum zwischen Null und der Eigenfrequenz W _n liegt, das heißt, daß die Schleife Phasen- und Frequenzmodulationen solange folgen kann, als diese innerhalb einem Winkelfrequenzband bleiben, das annähernd zwischen 0 und W _n liegt.

Der Dämpfungsfaktor Z bestimmt die Flachheit des Verhaltens über diesem Frequenzband. Es hat sich gezeigt, daß sich ein optimales flaches Verhalten für einen Wert Z = 1/ ergibt. Für Z=1 ist das System kritisch gedämpft.

Ein wichtiger Parameter zur Kennzeichnung des Betriebsverhaltens einer phasenverriegelten Schleife ist der Verriegelungs­ bereich Δ W₁. Dies ist der Frequenzbereich, in dem die Schleife innerhalb einer einzigen Schwebungsperiode der Bezugs- und Ausgangsfrequenz sich verriegelt.

Normalerweise wird der Arbeitsbereich der phasenverriegelten Schleife innerhalb dieses Frequenzbereiches gehalten. Der Verriegelungsbereich und die Verriegelungszeit sind definiert als

Δ W₁ = 2 Pi Z W _n ,
T₁ = 1/W _n .

Es zeigt sich somit, daß ein Aufbau mit einem großen W _n sowohl eine kurze Einfangzeit, als auch einen großen Ver­ riegelungsbereich hat.

Zusammenfassend zeigt sich somit, daß gemäß der vorliegenden Erfindung eine phasenverriegelte Schleife zum Synchronisieren eines digitalen Lokaloszillatorsignals mit einem aus der Ent­ fernung empfangenen ASI-kodierten Datensignal angegeben wird. Parallele Phasen- und Frequenzdetektoren werden dazu verwendet sowohl die Frequenz als auch die Phase des empfangenen und des lokalen Signals rasch und exakt zu verriegeln. Ferner sind Schaltungsmaßnahmen zum Feststellen und Korrigieren der Erzeugung fehlerhafter Frequenzregelimpulse durch den Phasen- und den Frequenzdetektor für den Fall eingesetzt, daß eine bipolare Verletzung auftritt, bei der das erste Datenbit eines Rahmens ein Null-Bit ist.

Die beschriebene Ausführungsform der erfindungsgemäßen Phasen­ verriegelungsschleife kann in verschiedener Weise modifiziert werden. So kann beispielsweise die phasenverriegelte Schleife dazu verwendet werden, ein lokales Oszillatorsignal mit einem AMI- oder anderweitig kodierten Datensignal frequenzmäßig aus­ zurichten, wobei geeignete Modifikationen in der logischen Schaltung der Phasen- und Frequenzdetektoren zum Feststellen und Korrigieren der fehlerhaften Regelimpulssignalerzeugung bei bi­ polaren Verletzungen vorgenommen werden.

Claims (13)

1. Phasenverriegelte Schleife zum Synchronisieren eines lokalen Digitalsignals mit einem ankommenden Digitalsignal, mit einer ersten Schaltung zum frequenzmäßigen Vergleich der beiden Signale und Korrigieren der Frequenz des lokalen Signals und einer zweiten Schaltung zum phasenmäßigen Vergleich der beiden Signale und Korrigieren der Frequenz des lokalen Signals, gekennzeichnet durch Schaltungsanordnungen (202, 209, 226, 228, 230; 404, 410) zum Feststellen verlängerter Impulsbreiten in dem ankommenden Digitalsignal und korrektivem Erhöhen der Frequenz des lokalen Signals bei Feststellen einer derartigen Verlängerung, um einer Abwärtskorrektur der Frequenz des lokalen Signals durch die erste (3) und zweite Schaltung (1) auf Grund der Feststellung verlängerter Impulsbreiten des ankommenden Signals entgegenzuwirken, so daß das lokale Signal und das ankommende Signal unabhängig von Impulsbreitenunregelmäßigkeiten des ankommenden Signals phasen- und frequenzverriegelt gehalten werden.

2. Phasenverriegelte Schleife nach Anspruch 1, dadurch gekennzeichnet, daß ein spannungsgeregelter Oszillator (21) zum Erzeugen eines Hochfrequenzsignals vorgesehen ist, von dem das lokale Digitalsignal abgeleitet wird.

3. Phasenverriegelte Schleife nach Anspruch 2, dadurch gekennzeichnet, daß die erste und zweite Schaltung ein Frequenzdetektor (3) bzw. ein Phasendetektor (1) sind, die Auf- und Ab-Regelsignale an den spannungsgeregelten Oszillator (21) zur Korrektur der Frequenz des lokalen Digitalsignals anlegen.

4. Phasenverriegelte Schleife nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltungsanordnungen zum Feststellen verlängerter Impulsbreiten logische Schaltungen (202, 209, 226, 228, 230, 404, 410) aufweisen zum Erzeugen eines Frequenzerhöhungsregel­ spannungssignals, wenn der Phasendetektor (1) und/oder der Frequenzdetektor (3) ein Frequenzverringerungsregel­ spannungssignal für mehr als eine Periode des lokalen Signals erzeugt.

5. Phasenverriegelte Schleife nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß ein Schleifenfilter (15, 17, 19) zum Summieren und Integrieren der Regelspannungssignale und Erzeugen eines Gleichspannungsregelsignals als Eingangsregelspannung für den spannungsgeregelten Oszillator (21) vorgesehen ist.

6. Phasenverriegelte Schleife nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der spannungsgeregelte Oszillator (21) einen Digitalsignalteiler (5) zur Frequenz­ teilung des vom spannungsgeregelten Oszillator (21) abgegebenen Hochfrequenzsignals und zur entsprechenden Erzeugung des lokalen Signals aufweist.

7. Phasenverriegelte Schleife nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das ankommende Signal ein ASI-kodiertes Datensignal ist, in dem Rahmenimpulse durch bipolare Verletzungen gekennzeichnet sind, daß die ASI-kodierten Datensignale in NRZ-kodierte Datensignale umgewandelt werden, daß der Frequenzdetektor (3) und/oder der Phasendetektor (1) Schaltungsanordnungen (202, 209, 226, 228, 230; 404, 410) aufweist zum Feststellen bipolarer Verletzungen in dem NRZ-kodierten Datensignal und zum Korrigieren der Frequenz- und Phasenregelsignale für den Fall, daß einer bipolaren Verletzung unmittelbar ein Null-Bit folgt.

8. Phasenverriegelte Schleife, nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Schleifenfilter einen Operationsverstärker (15) und eine zwischen seinen invertierenden Eingang und seinen Ausgang gelegte Reihenschaltung aus einem Widerstand (17) und einem Kondensator (19) aufweist, wobei der nichtinvertierende Eingang auf Masse gelegt ist.

9. Phasenverriegelte Schleife nach Anspruch 8, dadurch gekennzeichnet, daß die Phasen- und Frequenzregelsignale über entsprechende Stromquellenschaltungen (7, 8, 9, 11, 13) an den invertierenden Eingang des Operationsverstärkers (15) angelegt sind.

10. Phasenverriegelte Schleife nach Anspruch 9, dadurch gekennzeichnet, daß die Stromquellenschaltungen (7, 8, 9, 11, 13) Stromsignale mit Größen erzeugen, die durch einen vorbestimmten Strombezugswert gekennzeichnet sind.

11. Phasenverriegelte Schleife nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltungen zum Feststellen von bipolaren Verletzungen logische Schaltungen (202, 209, 226, 228, 230, 404, 410) sind.

12. Phasenverriegelte Schleife nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Digitalsignal­ teiler ein Zähler (5) ist.

13. Phasenverriegelte Schleife nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Hochfrequenzsignal eine Frequenz von etwa 4,096 MHz aufweist und der Digital­ signalteiler (5) dieses Signal durch 21,3 teilt und somit ein lokales Signal mit 192 kHz erzeugt.