Beschreibung
Vorrichtung zur Rekonstruktion von Daten aus einem empfangenen Datensignal., sowie entsprechende- Sende- und Empfangsvor- richtung
Die vorliegende Erfindung betrifft eine Vorrichtung zur Rekonstruktion von Daten aus einem empfangenen Datensignal, um die über eine Übertragungsstrecke übertragenen Daten des Da- tensignals, insbesondere in Form von nicht gescrambelten Daten, rekonstruieren zu können. Darüber hinaus betrifft die vorliegende Erfindung eine Sende- und Empfangsanordnung ("Transceiver") , in dessen Empfangseinheit eine derartige Datenrekonstruktionsvorrichtung verwendet wird.
Bei digitalen Festnetz-Übertragungssystemen werden digitale Daten in Form von rechteck- oder trapezförmigen Impulsen in ein Übertragungskabel, üblicherweise ein Kupfer kabel oder ein Glasfaserkabel, eingespeist und am anderen Ende des Kabels mit einem Empfänger empfangen. Dabei wird das Datensignal in Folge der Übertragung bezüglich der Amplitude gedämpft sowie bezüglich der Phasenlage und der Gruppenlaufzeit verzerrt, wobei es zusätzlich durch nieder- und hochfrequente Störungen überlagert werden kann. Das am Empfänger ankommende verzerrte Signal muss demzufolge in dem Empfänger verstärkt und entzerrt werden, ehe eine Rekonstruktion bzw . Rückgewinnung der in Form des Datensignals übertragenen Daten möglich ist . Hierzu umfassen bekannte Empfänger einen eingangsseitigen Verstärker, einen dem Verstärker nachgeschalteten Verzerrer ( "Equalizer" ) , eine Taktruckgewinnungseinheit zum Regenerieren bzw . Rückgewinnen des Takts der gesendeten Daten und eine Datenrekonstruktionseinheit zum Rekonstruieren der ursprünglich übertragenen Daten, wobei von der Datenrekonstruktionseinheit ein zu dem regenerierten bzw. rückgewonnenen Takt synchroner Datenstrom geliefert wird. Die zuvor erläuterten Taktrückgewinnungs- und Datenrekonstruktionseinheiten sind
üblicherweise in einer als "Clock and Data Recovery Unit (CDR) " bezeichneten Schaltung zusammengefasst .
Zur Taktrückgewinnung und Datenrekonstruktion wird bisher ü- berwiegend eine in "Mixed Signal"-Schaltungstechnik ausgestaltete CDR-Einheit verwendet, welche somit sowohl analoge als auch digitale Schaltungskomponenten aufweist, wobei dieser CDR-Einheit das analoge, vorher entzerrte bzw. gefilterte Datensignal zugeführt wird. Dieses Datensignal wird in der CDR-Einheit beispielsweise mit einem analogen, auf SC-
Schaltungstechnik ("Switched Capacitor") basierenden Phasendetektor hinsichtlich seiner Phase bewertet, um somit daraus den Takt der gesendeten Daten mit Hilfe eines entsprechenden Phasenregelkreises ableiten zu können. Dieses Prinzip beruht auf einer Überabtastung des empfangenen Datensignals und hat somit hohe Anforderungen an die analoge Schaltungstechnik zur Folge. Darüber hinaus ist bei diesem Prinzip zur Bewertung das volle Datensignal notwendig, welches zudem in seiner Amplitude stabil sein muss.
Bei rein digital ausgestalteten CDR-SChaltungen wird das empfangene Datensignal zunächst mit Hilfe eines Komparators digitalisiert, wobei die dem Komparator nachfolgende CDR- Schaltung ausschließlich die Flanken des digitalisierten Da- tensignals bewertet, um mit Hilfe eines digitalen Phasenre- gelkreises den Takt der gesendeten Daten regenerieren zu können. Rein digital ausgestaltete CDR-Schaltungen haben jedoch oftmals relativ extreme Phasensprünge innerhalb der CDR- Schaltung zur Folge, wodurch unter Umständen die durch den jeweiligen Datenübertragungsstandard vorgegebenen Jitter- Anforderungen nicht erfüllt werden können.
Ein weiterer Lösungsansatz ist schematisch in Figur 2 dargestellt.
Dabei ist eine digital ausgestaltete CDR-Schaltung 1 zur Taktrückgewinnung und Datenrekonstruktion aus einem empfange-
nen Datensignal RX dargestellt. Die digitale CDR-Einheit 1 regeneriert unter Verwendung eines digitalen Phasenregelkreises, dem das digitalisierte Datensignal RX als Referenzsignal zugeführt ist, den Takt der ursprünglich gesendeten Daten, so dass unter Verwendung des somit regenerierten Takts aus dem empfangenen Datensignal RX die ursprünglich gesendeten Daten DATA rekonstruiert werden können.
In Sende- und Empfangsanordnungen ( "Transceiver") ist nicht nur ein Empfangsteil mit einer CDR-Einheit der zuvor beschriebenen Art, sondern auch ein Sendeteil zur Übertragung von Daten mit einer bestimmten Taktfrequenz vorgesehen. Diesem Sendeteil ist eine als "Clock Synthesizer Unit" bezeichnete Einheit 17 zugeordnet, welche in Abhängigkeit von dem von der CDR-Einheit 1 regenerierten Takt den Sendetakt fTχ für die Datenübertragung ableitet. Diese CSU-Einheit umfasst analog zu der CDR-Einheit in der Regel einen Phasenregelkreis, dem der von der CDR-Einheit 1 wiedergewonnene Takt bzw. ein daraus abgeleiteter Takt fCLκ als Referenztakt zuge- führt ist. Auf Grund der hohen Anforderungen, welche an die CSU-Einheit 17 hinsichtlich Eigenjitter gestellt werden, ist bei der in Figur 2 dargestellten bekannten Lösung ein weiterer Phasenregelkreis ("Phase Locked Loop (PLL)") 3 zur Jit- ter-Dämpfung vorgesehen, welcher den von der CDR-Einheit 1 wiedergewonnen Takt aufbereitet und entjittert, ehe dieser entjitterte Takt fCκ der CSU-Einheit 17 zur Generierung des Sendetakts fτx zugeführt wird. Der Phasenregelkreis 3 kann 'in "Mixed Signal"-Schaltungstechnik ausgestaltet sein.
Bei dem in Figur 2 dargestellten Beispiel ist zusätzlich ein Multiplexer 16 vorgesehen, mit dem an Stelle des von dem Phasenregelkreis 3 ausgegebenen Takts fCK ein externer Referenztakt fixEXT als Referenztakt für die CSU-Einheit 17 ausgewählt werden kann. Bei dem externen Takt fτχEχτ kann es sich bei- spielsweise um einen Takt handeln, welcher zwar auf den von der CDR-Einheit 1 wiedergewonnenen Takt zurückgeht, jedoch extern aufbereitet worden ist.
Der Nachteil der in Figur 2 dargestellten Lösung besteht darin, dass insgesamt drei Phasenregelkreise benötigt werden, so dass die Implementierung relativ aufwändig und der Flächen- und Leistungsbedarf relativ hoch ist. Zudem ist die Empfindlichkeit der in Figur 2 dargestellten Schaltung auf Grund der mangelnden Isolation zwischen der einzelnen Phasenregelkreisen gegenüber Rauschen bzw. internen und externen Störern relativ hoch.
Allgemein sind die Anforderungen an die Taktrückgewinnung und Datenrekonstruktion, welche sich aus dem jeweils implementierten Datenübertragungsstand ergeben, hoch. So muss beispielsweise die Taktrückgewinnung auch bei Datenfolgen zuver- lässig funktionieren, welche lange Nullfolgen oder während einer langen Zeitspanne keinen Flankenwechsel aufweisen (sog. NRZ-Daten ( "Non Return To Zero")). Die von dem jeweiligen Da- • tenübertragungsstandard vorgegebene Jittertoleranz und Bit- fehierrate ("Bit Error Rate", BER) müssen eingehalten werden. Hinsichtlich der von der CSU-Einheit ausgeführten Taktgene- rierung sind strenge Anforderungen an Jitter-Unterdrückung bzw. ein geringes Eigenjitter einzuhalten. Allgemein sollte die Taktrückgewinnung und Datenrekonstruktion sowohl für gescrambelte Daten als auch für nicht gescra belte Daten funktionieren.
Besonders hohe Anforderungen sind an die Takt- bzw. Frequenzstabilität für den Fall gestellt, dass das empfangene Datensignal, d. h. der ankommende Datenstrom, überhaupt nicht vor- handen ist oder keinen ausreichenden Pegel aufweist bzw. keine ausreichend hohe Anzahl an Übertragungen vorhanden ist (sog. "Loss of Signal"-Zustand) , so dass in der ■ CDR-Einheit durch Auswertung des empfangenen Datensignals keine zuverlässige Taktrückgewinnung bzw. Datenrekonstruktion möglich ist. Insbesondere muss in diesem Fall sichergestellt sein, dass der in der CDR-Einheit enthaltene Phasenregelkreis auch bei Auftreten dieses "Loss of Signal"-Fehlerzustands weiterläuft.
Der vorliegenden Erfindung liegt daher die Aufgabe zu Grunde, eine Vorrichtung zur Rekonstruktion von Daten aus einem empfangenen Datensignal bereitzustellen, mit welcher auf möglichst einfache Art und Weise die zuvor erläuterten Anforderungen eingehalten werden können und insbesondere auch bei Auftreten des "Loss of Signal"-Zustands ein Weiterlaufen des in der CDR- bzw. Takt- und Datenrekonstruktionseinheit enthaltenen Phasenregelkreises sichergestellt ist.
Diese Aufgabe wird erfindungsgemäß durch eine Vorrichtung zur Rekonstruktion von Daten mit den Merkmalen des Anspruchs 1 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.
Erfindungsgemäß wird der "Loss of Signal"-Fehlerzustand, in dem keine zuverlässige Rekonstruktion der Daten durch Auswertung des empfangenen Datensignals möglich ist, erkannt, wobei Schaltungsmittel vorgesehen sind, welche in diesem Fall dem Phasenregelkreis der Datenrekonstruktionseinheit als Referenzsignal einen Takt zuführen, welcher über eine bestimmte Anzahl von vorhergehenden Datenübertragungen dem mittleren rückgewonnenen Takt der Taktruckgewinnungseinheit entspricht. Die Taktruckgewinnungseinheit und die Datenrekonstruktions- einheit können in einer gemäß der "Mixed Signal"-Schal- tungstechnik aufgebauten CDR-Schaltung enthalten sein, wobei die Taktruckgewinnungseinheit einen analogen spannungs- oder stromgesteuerten Oszillator ("Voltage Controlled Oscillator (VCO)", "Current Controlled Oscillator (CCO)") mit einem di- gitalen Frequenzteiler in der Rückkopplung des jeweiligen
Phasenregelkreises, einem digitalen Phasendetektor, einer a- nalogen Ladungspumpe und einem Schleifenfilter mit Integral- und Proportionalanteil enthalten kann. Als Detektoreinheit ' zur Erkennung des "Loss of Signal"-Fehlerzustands kann bei- spielsweise ein mit diesem Phasenregelkreis gekoppelter Fre- quenzkomparator mit integrierter "Loss of Signal"-Erkennung verwendet werden.
Als Schaltungsmittel, welche gewährleisten, dass bei der Erkennung des "Loss of Signal"-Fehlerzustands (vorübergehend) eine bestimmte durchschnittliche Taktfrequenz dem Phasenre- gelkreis der CDR-Einheit als Referenzfrequenz zugeführt wird, so dass dieser Phasenregelkreis wie bei einem vorhandenen Datenstrom weiterlaufen kann, kann ein einfacher digitaler Phasenregelkreis mit reiner I-Reglercharakteristik verwendet werden, so dass auf diese Weise auf ein frequenz- und phasen- stabiles Referenzsignal für den Phasenregelkreis der CDR- Einheit umgeschaltet werden kann. Durch den reinen Integralanteil dieses digitalen Phasenregelkreises ist die Zeitkonstante der Frequenzdrift relativ hoch bzw. kann programmierbar ausgelegt werden. Auf Grund des Vorhandenseins eines mit einem hochfrequenten Grundtakt betriebenen digitalen Oszillators in dem digitalen Phasenregelkreis kann eine I-Reglercharakteristik mit einer relativ niedrigen Eckfrequenz erzielt werden.
Zur Vermeidung von Phasensprüngen bei Umschalten auf dieses Referenzsignal nach Erkennung des "Loss of Signal"-Fehler- zustands können Kompensationsmittel vorgesehen sein, ^elche derartige Verzögerungen bzw. Phasensprünge ausgleichen bzw. die Phase für den digitalen Phasenregelkreis derart manipu- lieren, dass in dem von dem Phasenregelkreis erzeugten Referenzsignal für den Phasenregelkreis der CDR-Einheit kein -derartiger Phasensprung auftaucht.
Bei Anwendung der vorliegenden Erfindung in einer Sende- und Empfangsvorrichtung ("Transceiver") kann am Ausgang der CDR- Einheit ein Frequenzteiler zur Erzeugung verschiedener Takte vorgesehen sein, welche als Referenzsignal dem Phasenregelkreis der CSU-Einheit zugeführt werden können. Die CSU- Einheit, welche dem Sendeteil der Sende- und Empfangsvorrich- tung zugeordnet ist, erzeugt abhängig von diesem Referenzsignal bzw. abhängig von dieser Referenzfrequenz die Sendefrequenz für die Übertragung von Daten. Die CSU-Einheit bzw. der
darin implementierte Phasenregelkreis sind mit hohen Anforderungen an Eigen jitter ausgestaltet . Der Phasenregelkreis der CSU-Einheit kann insbesondere in "Mixed Signal"-Schaltungs- technik ausgestaltet sein .
Die vorliegende Erfindung eignet sich bevorzugt zur Rekonstruktion von Daten, welche über eine optische Übertragungsleitung, beispielsweise nach dem SONET-Übertragungsstandard, übertragen werden . Selbstverständlich ist die vorliegende Er- findung j edoch nicht auf den bevorzugten Anwendungsbereich einer optischen Datenübertragung beschränkt, sondern kann grundsätzlich zur Rekonstruktion von über eine beliebig ausgestaltete Übertragungsstrecke übertragenen Daten verwendet werden.
Mit Hilfe der vorliegenden Erfindung können die zur Datenrekonstruktion benötigten analogen Komponenten reduziert werden, so dass eine weitgehende Unabhängigkeit von Fertigungstoleranzen und eine leichte Übertragbarkeit der Erfindung auf andere Technologien möglich ist. Es werden lediglich zwei in ("Mixed Signal"-Schaltungstechnik) ausgestaltete Phasenregelkreise mit analogen Oszillatoren benötigt, so dass eine bessere Jitterperformance erzielt werden kann. Durch die Verwendung des digitalen Phasenregelkreises mit einer relativ gro- ßen Zeitkonstante und einer reinen I-Reglercharakteristik kann nach Erkennen des "Loss of Signal"-Fehlerzustands die, geforderte Frequenzstabilität garantiert werden. Die erfindungsgemäß vorgeschlagene- Vorrichtung zur Taktrückgewinnung und Datenrekonstruktion weist eine weitgehend parametrisier- bare Signalverarbeitung bzw. programmierbare Eigenschaften auf, so dass die erfindungsgemäße Vorrichtung leicht an verschiedene Datenübertragungsstandards anpassbar ist.
Durch die Verwendung von lediglich zwei Phasenregelkreisen zur Taktrückgewinnung (in der CDR-Einheit) bzw. Takterzeugung (in der CSU-Einheit) kann die Leistungsaufnahme reduziert werden. Zudem ist im Gegensatz zu dem eingangs beschriebenen
Stand der Technik der Ansatz mit zwei Phasenregelkreisen zur Taktrückgewinnung bzw . Takterzeugung robuster .
Nach Erkennung des "Loss of Signal"-Fehlerzustands wird durch den rein digital aufgebauten Phasenregelkreis mit dem reinen I-Anteil - wie bereits erwähnt worden ist - eine große Zeitkonstante erzeugt und somit die hohen Anforderungen an die Frequenzstabilität des von der CDR-Einheit generierten bzw. rückgewonnenen Taktes garantiert , wobei im Gegensatz zu • ana- logen Ansätzen zur Erzielung dieser Zeitkonstante keine externen Bauteile bzw . analogen Schaltungen mit großer Leistungsaufnahme notwendig sind. Zudem wird zur Vermeidung von Phasensprüngen nach Erkennen des "Loss of Signal"-Fehler- zustands zusätzlich der in dem Phasenregelkreis der CDR- Einheit enthaltene Phasendetektor ausgewertet, um anschließend eine Phase mit geringster Phasendifferenz zum ursprünglichen Datenstrom auswählen zu können. Dies ist möglich, da der Takt im I-Regler des digitalen Phasenregelkreises in einer festen Phasenbeziehung zum zuvor von der CDR-Einheit be- reitgestellten und rückgewonnenen Takt steht .
Die vorliegende Erfindung wird' nachfolgend näher anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügte Zeichnung erläutert .
Figur 1 zeigt ein vereinfachtes Blockschaltbild zur Erläuterung der vorliegenden Erfindung anhand eines bevorzugten Ausführungsbeispiels, und
Figur 2 zeigt eine bekannte Taktrückgewinnungs- und Datenrekonstruktionsvorrichtung in Kombination mit einer Einheit zur Taktregenerierung in einem Transceiver-Bauteil gemäß dem Stand der Technik.
In Figur 1 ist eine (nachfolgend der Einfachheit halber als CDR-Einheit bezeichnete ) Schaltung zur Taktrückgewinnung und Datenrekonstruktion aus einem über eine Übertragungsstrecke,
beispielsweise eine optische Übertragungsleitung, übertragenen Datensignal RX dargestellt . Die CDR-Einheit 1 umfasst eine Taktruckgewinnungseinheit 3 zur Regenerierung des Takts der gesendeten Daten aus dem empfangenen Datensignal RX und eine Datenrekonstruktionseinheit 2, um in Abhängigkeit von dem somit rückgewonnenen Takt aus dem empfangenen Datenstrom die ursprünglich gesendeten Daten zu rekonstruieren und einen zu dem rückgewonnenen Takt synchronen Datenstrom DATA auszugeben . Die CDR-Einheit 1 ( "Clock and Data Recovery" ) ist in der sogenannten "Mixed Signal"-Schaltungstechnik ausgestaltet .
Die Taktruckgewinnungseinheit 3 umfasst einen Phasenregelkreis mit einem digitalen Phasendetektor 4 , einer dem Pha- sendetektor 4 nachgeschalteten analogen Schaltungseinheit mit einer Ladungspumpe und einem Schaltungsfilter mit Integral- und Proportionalanteil, einen analogen stromgesteuerten Oszillator 6 und einen im Rückkopplungspfad des Phasenregelkreises angeordneten digitalen Frequenzteiler 8 mit dem Tei- lerverhältnis 1/N1. Der digitale Phasendetektor 4 vergleicht die Taktfrequenz des ihm zugeführten empfangenen Datensignals RX mit der Taktfrequenz des digitalen Frequenzteilers 8 und erzeugt abhängig von dem Vergleichsergebnis ein Stellsignal für den stromgesteuerten Oszillator 6, um dessen Schwingungs- frequenz entsprechend einzustellen . Selbstverständlich kann auch ein spannungsgesteuerter Oszillator 6 verwendet werden, wobei j edoch stromgesteuerte Oszillatoren bei niedrigen Signalpegeln vorteilhafter sind. Im eingerasteten bzw. eingeregelten Zustand des Phasenregelkreises entspricht die von dem stromgesteuerten Oszillator 6 erzeugte Taktfrequenz fCLK dem Takt der mit dem Datensignal RX übertragenen Daten, so dass die Datenrekonstruktionseinheit 2 in Abhängigkeit von dieser Taktfrequenz f Lκ aus dem Datensignal RX die ursprünglich gesendeten Daten rekonstruieren und einen zu dem Takt C κ syn- chronen Datenstrom DATA ausgeben kann .
Mit dem zuvor beschriebenen Phasenregelkreis der Taktruckgewinnungseinheit 3 ist eine Detektoreinheit 7 gekoppelt, welche durch Auswertung des Ausgangssignals des stromgesteuerten Oszillators 6 feststellt, ob sich der Phasenregelkreis im eingeregelten bzw. eingerasteten Zustand befindet und davon abhängig die Einheit 5 mit der Ladungspumpe und dem Schleifenfilter entsprechend ansteuert. Darüber hinaus wird von der Detektoreinheit 7 ein Signal LOCK erzeugt, welches entsprechend über den augenblicklichen Zustand des Phasenregelkrei- ses ("Phase Locked Loop", PLL) Auskunft gibt.
Darüber hinaus ist ein Frequenzkomparator 9 mit integrierter "Loss of Signal"-Erkennung vorgesehen, welcher das Ausgangssignal des digitalen Frequenzteilers 8 des Phasenregelkreises auswertet und dadurch eine zu starke Frequenzabweichung, die im "Loss of Signal"-Fehlerzustand auftritt, erkennen kann. Wie bereits zuvor erläutert worden ist, kann der Fall auftreten, dass der ankommende Datenstrom RX überhaupt nicht vorhanden ist bzw. keinen ausreichenden Signalpegel aufweist o- der eine lediglich ungenügende Anzahl von Datenübertragungen vorhanden ist, so dass es insgesamt zu dem zuvor beschriebenen "Loss of Signal"-Fehlerzustand kommt, welcher eine zuverlässige Taktrückgewinnung und Datenrekonstruktion unmöglich macht. Insbesondere hat dieser "Loss of Signal"-Fehlerzustand zur Folge, dass die Phase des von dem Phasenregelkreis der Taktruckgewinnungseinheit 3 erzeugten Takts wegläuft.
Daher sind Schaltungsmittel 11-15 vorgesehen, welche bei Erkennen des "Loss of Signal"-Fehlerzustands in einen als "Hold Over"-Modus bezeichneten Betrieb umschalten und sicherstellen, dass dem Phasendetektor 4 der Taktruckgewinnungseinheit 3 als Referenztakt ein Takt zugeführt wird, dessen Frequenz der über eine bestimmte Anzahl von Datenübertragungen von der Taktruckgewinnungseinheit 3 zuletzt erzeugten durchschnittli- chen Taktfrequenz entspricht. Dieses von den Sc-haltungsmit- teln 11-15 dem Phasendetektor 4 zugeführte Referenzsignal er-
setzt somit das (im "Loss of Signal"-Zustand nicht vorhandene) Datensignal RX.
Die zuvor beschriebene Frequenzmittelung erfolgt über einen digitalen Phasenregelkreis 13 mit einer sehr niedrigen Eckfrequenz und einer reinen I-Reglercharakteristik. Dem digitalen Phasenregelkreis 13 ist eine externe Referenzfrequenz fREF zugeführt. Der Ausgang des digitalen Phasenregelkreises 13 ist über einen steuerbaren Schalter 14 mit dem Eingang des Phasendetektors 4 der Taktruckgewinnungseinheit 3 verbunden. Umgekehrt ist ein Eingang des digitalen Phasenregelkreises 13 über einen weiteren steuerbaren Schalter 15 mit dem Ausgang des Phasenregelkreises der Taktruckgewinnungseinheit 3 gekoppelt. Im dargestellten Ausführungsbeispiel ist zwischen dem Ausgang des Phasenregelkreises der Taktruckgewinnungseinheit 3 und dem steuerbaren Schalter 15 ein Frequenzteiler 10 mit dem Teilerverhältnis 1/M vorgesehen, welcher die von dem stromgesteuerten Oszillator 6 erzeugte Taktfrequenz fC herunterteilt. Auf den Frequenzteiler 10 wird später noch näher eingegangen.
Im Normalbetrieb ist der steuerbare Schalter 14 geöffnet und der steuerbare Schalter 15 geschlossen, so dass dem digitalen Phasenreglerkreis 13 bzw. dem darin implementierten I-Regler als Referenzfrequenz die über den Frequenzteiler 10 heruntergeteilte Taktfrequenz fCκ der .Taktruckgewinnungseinheit 3 zugeführt wird. Bei Erkennen des "Loss of Signal"- Fehlerzustands wird hingegen der steuerbare Schalter 15 geöffnet und steuerbare Schalter 14 geschlossen, so dass der digitale Phasenregelkreis 13 mit der letzten durchschnittlichen (heruntergeteilten) Taktfrequenz des Phasenregelkreises der Taktruckgewinnungseinheit 3 weiterschwingen kann, wobei die Ausgangsfrequenz des digitalen Phasenregelkreises 13 dem Phasendetektor 4 der Taktruckgewinnungseinheit 3 als neue Re- ferenzfrequenz zugeführt ist. Die steuerbaren Schalter 14 und 15 werden somit von dem Frequenzkomparator 9 wechselseitig angesteuert, was dadurch erreicht wird, dass der Ausgang des
Frequenzkomparators 9 über einen Inverter 12 den steuerbaren Schalter 15 ansteuert.
Nach Erkennen des "Loss of Signal"-Fehlerzustands und Um- schalten in den zuvor erläuterten "Hold Over"-Modus tritt in der Regel ein Phasensprung von 1 Bit auf, da kein unmittelbares Umschalten möglich ist. Ein derartiger Phasensprung ist zwar nach den derzeit geltenden Übertragungsstandards zulässig, dennoch ist es vorteilhaft, wenn die Phase für den in dem digitalen Phasenregelkreis 13 implementierten I-Regler so manipuliert wird, dass der Phasensprung kompensiert werden kann, so dass am Ausgang des digitalen Phasenregelkreises 13 beim Umschalten in den "Hold Over"-Modus tatsächlich kein derartiger Phasensprung auftritt. Dies wird bei dem mit Figur 1 dargestellten Ausführungsbeispiel durch eine Kompensator- einheit 11 erzielt, welche hierzu die Phase am Ausgang des Phasendetektors 4 des Phasenregelkreises der Taktruckgewinnungseinheit 3 auswertet, so dass beim Umschalten in den "Hold Over"-Modus die dabei auftretende Verzögerung berück- sichtigt und entsprechend eine Phase mit geringster Phasendifferenz zum ursprünglichen Datenstrom ausgewählt werden kann.
Bei der in Figur 1 dargestellten Gesamtschaltung handelt es sich um eine Schaltung, wie sie in Sende- und Empfangsanordnungen, d. h. in Transceiver-Bauteilen, zur Anwendung kommt. Die in Figur 1 dargestellte Schaltung umfasst daher nicht nur die CDR-Einheit 1, welche zur Taktrückgewinnung und Datenrekonstruktion vorgesehen ist, sondern auch eine (nachfolgend der Einfachheit halber als CSU-Einheit bezeichnete) Schaltung 17 zur Generierung eines Sendetakts fτx für die Übertragung von Daten in Abhängigkeit von dem von der CDR-Einheit 1 rückgewonnenen Takt fcK- Die CSU-Einheit 17 ("Clock Synthesizer Unit") weist hierzu analog zu der CDR-Einheit 1 einen in "Mi- xed Signal"-Schaltungstechnik ausgestalteten Phasenregelkreis 23 auf, der einen digitalen Phasendetektor 18, eine analoge Einheit 19 mit einer Ladungspumpe und einem Schleifenfilter
mit Integral- und Proportionalanteil, einen analogen stromgesteuerten Oszillator 20 sowie im Rückkopplungspfad einen digitalen Frequenzteiler 22 mit dem Teilerverhältnis 1/N2 umfasst. Im eingeregelten bzw. eingerasteten Zustand dieses Phasenregelkreises 13 wird von dem stromgesteuerten Oszillator 20 ein Sendetakt fτx erzeugt, welcher dem dem digitalen Phasendetektor 18 zugeführten Referenztakt entspricht.
Insbesondere beim SONET-Übertragungsstandard ist die Sende- frequenz relativ hoch, wobei jedoch die Daten nicht mit dieser hohen Frequenz verarbeitet werden. Von der CSU-Einheit 17, welche dem Sendeabschnitt des Transceiver-Bauteils zugeordnet ist, wird daher der durch den Frequenzteiler 10 generierte niederfrequente Referenztakt auf den gewünschten Sen- detakt fτx hochgesetzt.
Darüber hinaus ist in Figur 1 der bereits anhand Figur 2 erläuterte Multiplexer 16 vorgesehen, so dass hinsichtlich der Funktionalität dieses Multiplexers 16 auf die Ausführungen zu Figur 2 verwiesen werden kann.