DE3722328A1 - Schaltungsanordnung zur gewinnung eines taktsignals - Google Patents
Schaltungsanordnung zur gewinnung eines taktsignalsInfo
- Publication number
- DE3722328A1 DE3722328A1 DE19873722328 DE3722328A DE3722328A1 DE 3722328 A1 DE3722328 A1 DE 3722328A1 DE 19873722328 DE19873722328 DE 19873722328 DE 3722328 A DE3722328 A DE 3722328A DE 3722328 A1 DE3722328 A1 DE 3722328A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- flip
- circuit
- output
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003111 delayed effect Effects 0.000 claims 2
- 238000005070 sampling Methods 0.000 claims 1
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung geht aus von einer Schaltungsanordnung nach
der Gattung des Hauptanspruchs. Zur Gewinnung von
Taktsignalen aus einem Datensignal sind
Schaltungsanordnungen bekannt, wobei ein steuerbarer
Oszillator nach einem Phasenvergleich geregelt wird. Wegen
des Informationsgehalts enthalten die meisten digitalen
Signale keine während jeder Bitperiode auftretende
Signalsprünge. Bei der Gewinnung eines Taktsignals sind
daher längere Taktpausen zu überbrücken, was an sich mit
einer trägen Phasenregelschleife möglich ist. Diese weist
jedoch nur einen kleinen Fangbereich auf, so daß die
Frequenz des steuerbaren Oszillators bereits in einem
engtolerierten Bereich bei der Taktfrequenz liegen muß.
Dementsprechend werden häufig Quarzoszillatoren zur
Gewinnung des Taktsignals benutzt, was wiederum voraussetzt,
daß die ankommenden digitalen Signale entsprechend zeitgenau
sind. Insbesondere bei der Wiedergabe von auf Magnetband
aufgezeichneten digitalen Signalen ist eine derartige
Genauigkeit nicht gewährleistet.
Es sind daher Schaltungsanordnungen bekannt geworden, bei
welchen zusätzlich zu der Phasenregelschleife ein
Frequenzvergleich durchgeführt wird, dessen Ergebnis der
Regelspannung überlagert wird. Durch den Frequenzvergleich
wird ein Einlaufen des Oszillators ermöglicht. Stimmt die
Frequenz im wesentlichen überein, so erfolgt die Regelung
der Phasenlage durch die Phasenregelschleife. Eine derartige
Schaltungsanordnung ist bekannt geworden durch J. A.
Bellisio: A new phase locked timing recovery method for
digital regenerators, International Conference on
Communications, Philadelphia, USA, Communication Record,
Juni 1976 S. 10-17 bis 10-20, IEEE Catalog Number
76 CH 1085-0 CSCB. Insbesondere der hierbei vorgeschlagene
Frequenzvergleicher erfüllt jedoch nicht alle Anforderungen
an eine genaue Taktregenerierung.
Die erfindungsgemäße Schaltungsanordnung mit den
kennzeichnenden Merkmalen des Hauptanspruchs hat
demgegenüber den Vorteil, daß ein sehr genauer
Frequenzvergleich möglich ist, der den steuerbaren
Oszillator während des Einlaufens zuverlässig in den für den
Phasenvergleich erforderlichen Frequenzbereich bringt.
Außerdem ist die erfindungsgemäße Schaltungsanordnung
zuverlässig und unabhängig von Exemplarstreuungen und
thermischen Veränderungen.
Eine bevorzugte Anwendung der erfindungsgemäßen
Schaltungsanordnung ist bei der Wiedergabe von digital auf
Magnetband aufgezeichneten Videosignalen, wie es
beispielsweise mit dem sogenannten D1-Standard vorgeschlagen
wird. Einzelheiten dazu sind in der Druckschrift "Standard
for Recording Digital Television Signals on Magnetic Tape in
Cassettes" der European Broadcasting Union, Tech 3252-E und
in Fernseh- und Kinotechnik 1987, Heft 1/2, Seiten 15 bis 22
angegeben.
Die Erfindung kann auch für andere Zwecke vorteilhaft
angewendet werden - insbesondere dann, wenn auf einer
Übertragungsstrecke Laufzeitschwankungen auftreten. Eine
sprunghafte Änderung der Laufzeit ergibt sich beispielsweise
bei Eingangssignalen von Synchronisierern mit einem
digitalen Bildspeicher, wenn Umschaltungen zwischen
verschiedenen Übertragungsstrecken vorgenommen werden.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind
vorteilhafte Weiterbildungen und Verbesserungen der im
Hauptanspruch angegebenen Erfindung möglich.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
anhand mehrerer Figuren dargestellt und in der nachfolgenden
Beschreibung näher erläutert. Es zeigt:
Fig. 1 ein Blockschaltbild einer erfindungsgemäßen
Schaltungsanordnung,
Fig. 2 in etwas detaillierterer Darstellung ein Blockschalt
bild der Phasenvergleichsschaltung und des steuer
baren Oszillators gemäß Fig. 1,
Fig. 3 in ebenfalls etwas detaillierterer Darstellung einen
Frequenzvergleicher,
Fig. 4 Zeitdiagramme von Signalen, welche bei der Schal
tungsanordnung nach Fig. 3 auftreten, wenn die
Oszillatorfrequenz größer als die Sollfrequenz ist,
und
Fig. 5 die gleichen Signale für den Fall, daß die Oszilla
torfrequenz kleiner als der Sollwert ist.
Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen
versehen.
Einem Eingang 1 der Schaltungsanordnung nach Fig. 1 werden
Datensignale zugeführt. Dabei können die Datensignale in
verschiedenster Weise codiert sein. Es ist dabei nicht
erforderlich, daß regelmäßig zur Synchronisierung geeignete
Signalsprünge auftreten. Es wird jedoch vorausgesetzt, daß
auch bei der Übertragung von gleichförmigen Signalen, also
beispielsweise sehr vielen Einsen oder Nullen in absehbarer
Zeit Signalsprünge auftreten. Geeignete Codes dazu sind an
sich bekannt und brauchen im Zusammenhang mit der
vorliegenden Erfindung nicht näher erläutert zu werden. Bei
dem bevorzugten Anwendungsgebiet der erfindungsgemäßen
Schaltung werden ausreichend kurze Zeitabstände zwischen
Signalsprüngen bereits deshalb sichergestellt, weil eine
Aufzeichnung und Wiedergabe eines Gleichstromsignals auf
Magnetband nicht möglich ist. Bei einem bekannten Verfahren
zur Aufzeichnung und Wiedergabe von digitalen Videosignalen
erfolgt zu diesem Zweck eine Überlagerung eines
Quasizufallssignals.
Vom Eingang 1 gelangt das Datensignal zu einer
Phasenvergleichsschaltung 2 und einer
Frequenzvergleichsschaltung 3. Beiden Schaltungen 2, 3 wird
das Ausgangssignal eines steuerbaren Oszillators 4 ebenfalls
zugeführt. Der Ausgang 5 des steuerbaren Oszillators dient
gleichzeitig als Ausgang der in Fig. 1 dargestellten
Schaltungsanordnung, an dem das Taktsignal zur weiteren
Verwendung bereitsteht.
In an sich bekannter Weise wird in Abhängigkeit von der
Phasendifferenz zwischen dem Datensignal und dem Taktsignal
von der Phasenvergleichsschaltung 2 eine Spannung abgegeben,
die über einen Tiefpaß 6 und eine Addierschaltung 7 dem
Steuereingang 8 des steuerbaren Oszillators 4 zugeführt
wird. Da das Datensignal von seinem Inhalt abhängige
Unregelmäßigkeiten aufweist, ist eine verhältnismäßig große
Zeitkonstante des Tiefpasses 6 erforderlich, damit der
steuerbare Oszillator 4 ein Taktsignal abgibt, dessen
Frequenz weitgehend unabhängig von dem Informationsgehalt
des Datensignals ist. Durch eine derartige niedrige
Grenzfrequenz des Tiefpasses 6 wird jedoch der Fangbereich
der von der Phasenvergleichsschaltung 2 dem Tiefpaß 6 und
dem steuerbaren Oszillator 4 gebildeten Phasenregelkreises
sehr klein. Damit bei der Schaltungsanordnung nach Fig. 1
eine Synchronisierung auch bei einer größeren
Frequenzabweichung möglich ist, steuert zusätzlich das
Ausgangssignal der Frequenzvergleichsschaltung 3 den
Oszillator 4. Dazu wird das digitale Ausgangssignal der
Frequenzvergleichsschaltung 3 einem Digital/Analog-Wandler 9
zugeführt, dessen Ausgang mit einem weiteren Eingang der
Addierschaltung 7 verbunden ist.
Bei der Schaltungsanordnung gemäß Fig. 2 wird das
Datensignal vom Eingang 1 einerseits direkt und andererseits
über eine Verzögerungsschaltung 11 einer
Exklusiv-Oder-Schaltung 12 zugeführt. Die Verzögerungsdauer
der Verzögerungsschaltung 11 beträgt eine halbe Bitperiode
des Datensignals. Am Ausgang der Exklusiv-Oder-Schaltung
steht dann ein Signal an, dessen Frequenz doppelt so groß
ist wie die Frequenz des Datensignals.
Dieses Signal wird einem Eingang einer Multiplizierschaltung
13 zugeführt, deren anderer Eingang mit dem Taktsignal
beaufschlagt ist. Die Verwendung einer Multiplizierschaltung
zu Zwecken des Phasenvergleichs ist an sich bekannt und
braucht im einzelnen nicht genauer beschrieben zu werden.
Als Multiplizierschaltung ist beispielsweise die unter der
Typenbezeichnung TDA 820 T erhältliche integrierte Schaltung
geeignet. Das Ausgangssignal der Multiplizierschaltung 13
wird über einen Tiefpaß 14, einen als Impedanzwandler
geschalteten Operationsverstärker 15 und einen Widerstand 16
dem Oszillator zur Steuerung der Frequenz zugeführt.
Der Oszillator wird im wesentlichen von einer integrierten
Schaltung 17 vom Typ MC 1648 gebildet, welche speziell als
steuerbarer Oszillator ausgelegt ist. Als
frequenzbestimmendes Glied ist ein Parallelschwingkreis
vorgesehen, der aus einer Induktivität 18, den Kondensatoren
20 bis 23 und einer Kapazitätsvariationsdiode 19 besteht. Am
Ausgang 5 ist das vom Oszillator 17 erzeugte Taktsignal
abnehmbar.
Über einen weiteren Eingang 24 ist das Ausgangssignal des
Digital/Analog-Wandlers 9 (Fig. 1) dem Oszillator als
weitere Steuerspannung zuführbar. Dadurch, daß die beiden
Steuerspannungen jeweils einer Elektrode der
Kapazitätsvariationsdiode 19 zugeführt werden, erübrigt sich
bei dem in Fig. 2 dargestellten Ausführungsbeispiel eine
besondere Addierschaltung, wie sie in Fig. 1 vorgesehen ist.
Zwischen dem Eingang 24 und der Kathode der
Kapazitätsvariationsdiode 19 ist ein Rangierstecker oder
eine Lötbrücke 25 vorgesehen. Damit kann anstelle der bei 24
zugeführten Steuerspannung der Kathode der
Kapazitätsvariationsdiode 19 eine mit Hilfe der Widerstände
26, 27 und der Z-Diode 28 aus der Betriebsspannung U B
erzeugte konstante Spannung zugeführt werden. Dieses
ermöglicht einen Abgleich der Frequenz des Oszillators mit
Hilfe des Kondensators 23 nach einem bei 1 zugeführten
Meßsignal konstanter Frequenz in der Art, daß die Mitte des
Regelbereichs des Phasenregelkreises bei dieser konstanten
Frequenz liegt, wenn die bei 24 zugeführte Steuerspannung
wiederum in der Mitte ihres Aussteuerbereiches liegt.
Bei der Frequenzvergleichsschaltung gemäß Fig. 3 ist dem
Eingang 1 ebenfalls eine Verzögerungsschaltung 31 und eine
Exklusiv-Oder-Schaltung 32 nachgeschaltet, wie sie bereits
im Zusammenhang mit Fig. 2 erläutert wurden. Das
Ausgangssignal der Exklusiv-Oder-Schaltung 32 wird den
Takteingängen zweier D-Flip-Flops 33, 34 zugeführt. Der
Dateneingang des D-Flip-Flops 33 ist mit einem Eingang 35
für das Taktsignal T verbunden, während der Dateneingang des
D-Flip-Flops 34 über eine Verzögerungsschaltung 36 an den
Eingang 35 angeschlossen ist. Der Ausgang Q des D-Flip-Flops
33 ist mit Dateneingängen weiterer D-Flip-Flops 37, 38
verbunden, welche mit dem invertierten und mit dem
nichtinvertierten Ausgangssignal des D-Flip-Flops 34
getaktet werden.
Die Ausgangssignale der weiteren D-Flip-Flops 37, 38 werden
einem Aufwärts/Abwärts-Zähler 39 zugeführt und bewirken
jeweils eine Veränderung des Zählerstandes nach oben oder
unten. Das 8 Bit breite Ausgangssignal des Zählers 39 wird
mit Hilfe des Digital/Analog-Wandlers 40 in ein analoges
Signal umgewandelt und wird als Steuerspannung vom Ausgang
41 dem steuerbaren Oszillator (Fig. 2) über dessen Eingang
24 zugeführt. Ein geeigneter Zähler und ein geeigneter
Digital/Analog-Wandler sind beispielsweise unter den
Typenbezeichnungen 74 HC 193 und DAC-08 erhältlich.
Die Funktion der Frequenzvergleichsschaltung gemäß Fig. 3
wird im folgenden anhand der in den Fig. 4 und 5
dargestellten Signale näher erläutert. Dabei sind die
Signale mit den Bezeichnungen d 1 bis d 10 gleichlautend mit
den entsprechenden Punkten der Schaltungsanordnung nach Fig.
3 versehen. Dabei ist in Fig. 4 der Fall dargestellt, bei
welchem die Frequenz des Taktsignals größer als der Sollwert
ist, während bei Fig. 5 die Frequenz des Taktsignals kleiner
als der Sollwert ist. Als Datensignal d 1 ist in den Fig.
4 und 5 beispielhaft ein mäanderförmiges Signal mit einer
Frequenz von etwa 20 MHz angenommen, wie es bei dem
bekannten digitalen Videobandgerät den einzelnen
Datenblöcken zum Einlauf der Bit-Synchronisierung
vorangestellt ist. Das Signal d 1 kann jedoch auch
entsprechend dem Informationsinhalt eine andere Form
aufweisen. Mit Hilfe der Verzögerungsschaltung 31 und der
Exklusiv-Oder-Schaltung 32 wird das Signal d 2 abgeleitet,
dessen Frequenz doppelt so groß wie diejenige des Signals d 1
ist. Jeder der beiden Halbperioden des Signals d 2 soll nun
ein Taktimpuls zugeordnet werden. Das in Zeile d 3
dargestellte Taktsignal T weicht jedoch in der Frequenz ab,
so daß sich allmählich eine Phasenverschiebung gegenüber dem
Signal d 2 ergibt. Das Signal d 4 entspricht dem Taktsignal d 3
bezüglich der Frequenz und des Tastverhältnisses, ist jedoch
mit Hilfe der Verzögerungsschaltung 36 um 90°
phasenverschoben. Mit jeder positiven Flanke des Signals d 2
wird der jeweilige Wert der Signale d 3 und d 4 in die
D-Flip-Flops 33 und 34 übernommen. Das am Ausgang Q des
D-Flip-Flops anstehende Signal d 5 wechselt von 0 auf 1 zum
Zeitpunkt t 1, zu dem in Fig. 4 zum ersten Mal bei einer
positiven Flanke von d 2 das Signal d 3 den Zustand 1
aufweist.
Vom D-Flip-Flop 34 werden sowohl das nichtinvertierte als
auch das invertierte Ausgangssignal d 6 und d 7 den
Takteingängen der weiteren D-Flip-Flops 37, 38 zugeführt.
Bei einer positiven Flanke des Signals d 6 wird der Wert des
Signals d 5 in das D-Flip-Flop 37 eingeschrieben, während bei
einer positiven Flanke des Signals d 7 der Wert des Signals
d 5 in das D-Flip-Flop 38 eingeschrieben wird. Ist die
Frequenz des Taktsignals d 3 größer als der Sollwert, so
weist das Signal d 5 bei einer positiven Flanke des Signals
d 6 den Wert 1 auf, so daß das D-Flip-Flop 37 gesetzt wird.
Das D-Flip-Flop 37 ist ebenso wie das D-Flip-Flop 38 mit
Hilfe eines Tiefpasses 42 bzw. 43 als Mono-Flop geschaltet.
Am Ausgang Q des D-Flip-Flops 37 steht zum Zeitpunkt t 2 dann
der in Zeile d 8 dargestellte kurze Impuls an, der eine
Dekrementierung des Zählers 39 bewirkt, was in Zeile d 10 der
Fig. 4 durch den übergang von N auf N-1 dargestellt ist.
Dadurch steigt die am Ausgang 41 (Fig. 3) anstehende
Steuerspannung an und die Frequenz des Oszillators wird
geringer, so daß der folgende, in Fig. 4 nicht dargestellte
Impuls des Signals d 8 in einem größeren zeitlichen Abstand
folgt. Ist der Fangbereich der Phasenvergleichsschaltung 2
(Fig. 1) erreicht, so setzt die Phasenregelung ein, wodurch
die Taktfrequenz dem Sollwert genau angeglichen wird.
Lediglich durch statistische Schwankungen treten einzelne
Impulse d 8 bzw. d 9 (Fig. 5) auf.
Bei dem in Fig. 5 dargestellten Fall, daß die Taktfrequenz
kleiner als der Sollwert ist, beträgt bei den positiven
Flanken des Signals d 7 der Wert des Signals d 5 1, so daß am
Ausgang des D-Flip-Flops 38 Impulse anstehen, die den Zähler
39 inkrementieren. Einer dieser Impulse ist in Fig. 5 zum
Zeitpunkt t 3 dargestellt. Die durch die Inkrementierung des
Zählers von N auf N+1 bedingte Änderung der Steuerspannung
bewirkt daraufhin ein Ansteigen der Oszillatorfrequenz, bis
wiederum der Fangbereich der Phasenregelschleife erreicht
ist.
Claims (4)
1. Schaltungsanordnung zur Gewinnung eines Taktsignals aus
einem Datensignal, wobei eine Phasenvergleichsschaltung und
ein steuerbarer Oszillator eine Phasenregelschleife bilden
und der Phasenvergleichsschaltung das Datensignal und ein
dem steuerbaren Oszillator erzeugtes Taktsignal zuführbar
sind, dadurch gekennzeichnet, daß einer digitalen
Frequenzvergleichsschaltung (3) das Datensignal und das
Taktsignal zuführbar sind, daß ein Ausgang der digitalen
Frequenzvergleichsschaltung (3) mit einem
Digital/Analog-Wandler (9) verbunden ist und daß das
Ausgangssignal des Digital/Analog-Wandlers (9) und das
Ausgangssignal der Phasenvergleichsschaltung (2) dem
steuerbaren Oszillator (4) zuführbar sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß in der digitalen
Frequenzvergleichsschaltung (3) das Taktsignal und ein
verzögertes Taktsignal an Flanken des Datensignals
abgetastet werden und daß aus den durch die Abtastung
gewonnenen Signalen Auf- und Abwärtszählimpulse abgeleitet
werden, die einem Zähler (39) zugeführt werden, dessen
Ausgang mit dem Eingang des Digital/Analog-Wandlers (40)
verbunden ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch
gekennzeichnet, daß das Datensignal direkt und über eine
Verzögerungsschaltung (31) den Eingängen einer
Exklusiv-Oder-Schaltung (32) zuführbar ist, daß der Ausgang
der Exklusiv-Oder-Schaltung (32) mit Takteingängen zweier
D-Flip-Flops (33, 34) verbunden ist, deren Dateneingänge mit
dem Taktsignal und mit dem verzögerten Taktsignal
beaufschlagbar sind, daß ein Ausgang des einen D-Flip-Flops
(33) mit Dateneingängen zweier weiterer D-Flip-Flops (37,
38) und der nichtinvertierende Ausgang des anderen
D-Flip-Flops (34) mit dem Takteingang des einen weiteren
D-Flip-Flops (37) und der invertierende Ausgang des anderen
D-Flip-Flops (34) mit dem Takteingang des anderen weiteren
D-Flip-Flops (38) verbunden sind, daß die weiteren
D-Flip-Flops (37, 38) als Mono-Flops geschaltet sind und daß
Ausgänge der weiteren D-Flip-Flops (37, 38) mit Eingängen
eines Auf- und Abwärtszählers (39) verbunden sind.
4. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß der steuerbare Oszillator eine
Kapazitätsvariationsdiode (19) umfaßt, deren einer Elektrode
die Ausgangsspannung des Digital/Analog-Wandlers (9, 40) und
deren anderer Elektrode die Ausgangsspannung des Tiefpasses
(6, 14) zuführbar ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873722328 DE3722328A1 (de) | 1987-07-07 | 1987-07-07 | Schaltungsanordnung zur gewinnung eines taktsignals |
US07/215,742 US4932041A (en) | 1987-07-07 | 1988-07-06 | Circuit for obtaining a bit-rate clock signal from a serial digital data signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873722328 DE3722328A1 (de) | 1987-07-07 | 1987-07-07 | Schaltungsanordnung zur gewinnung eines taktsignals |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3722328A1 true DE3722328A1 (de) | 1989-01-19 |
Family
ID=6331019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873722328 Withdrawn DE3722328A1 (de) | 1987-07-07 | 1987-07-07 | Schaltungsanordnung zur gewinnung eines taktsignals |
Country Status (2)
Country | Link |
---|---|
US (1) | US4932041A (de) |
DE (1) | DE3722328A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0768756A2 (de) * | 1995-10-13 | 1997-04-16 | Pioneer Electronic Corporation | Empfänger und Abstimmschaltung mit einem Frequenzsynthetisierer dafür |
WO1998006179A1 (de) * | 1996-07-31 | 1998-02-12 | Siemens Aktiengesellschaft | Phasen- und frequenzdetektorschaltung |
EP1956701A1 (de) * | 2007-02-08 | 2008-08-13 | Infineon Technologies Austria AG | DC/DC-Schaltwandler mit einem ein Bandpassfilter und ein Bandsperrfilter aufweisenden Spannungsregelkreis |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW234796B (de) * | 1993-02-24 | 1994-11-21 | Advanced Micro Devices Inc | |
US5834950A (en) * | 1994-03-17 | 1998-11-10 | 3Com Corporation | Phase detector which eliminates frequency ripple |
US5712580A (en) * | 1996-02-14 | 1998-01-27 | International Business Machines Corporation | Linear phase detector for half-speed quadrature clocking architecture |
US6020765A (en) * | 1997-05-30 | 2000-02-01 | Sun Microsystems, Inc. | Frequency difference detector for use with an NRZ signal |
US6337589B1 (en) * | 1997-09-11 | 2002-01-08 | Mitsubishi Denki Kabushiki Kaisha | Phase-lock loop with independent phase and frequency adjustments |
FR2793091B1 (fr) * | 1999-04-30 | 2001-06-08 | France Telecom | Dispositif d'asservissement de frequence |
US6680970B1 (en) * | 2000-05-23 | 2004-01-20 | Hewlett-Packard Development Company, L.P. | Statistical methods and systems for data rate detection for multi-speed embedded clock serial receivers |
TW201015996A (en) * | 2008-10-07 | 2010-04-16 | Sunplus Technology Co Ltd | Multi-standard integrated television receiver |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4151485A (en) * | 1977-11-21 | 1979-04-24 | Rockwell International Corporation | Digital clock recovery circuit |
GB2065395B (en) * | 1979-11-29 | 1983-07-06 | Sony Corp | Frequency controlled signal generating circuit arrangements |
US4267595A (en) * | 1980-02-04 | 1981-05-12 | International Telephone And Telegraph Corporation | AMI Decoder apparatus |
US4667170A (en) * | 1985-09-26 | 1987-05-19 | Western Digital Corporation | Voltage controlled oscillator with self-adjustment of operating point |
CA1284361C (en) * | 1986-08-29 | 1991-05-21 | Mitel Corporation | Analog phase locked loop |
-
1987
- 1987-07-07 DE DE19873722328 patent/DE3722328A1/de not_active Withdrawn
-
1988
- 1988-07-06 US US07/215,742 patent/US4932041A/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0768756A2 (de) * | 1995-10-13 | 1997-04-16 | Pioneer Electronic Corporation | Empfänger und Abstimmschaltung mit einem Frequenzsynthetisierer dafür |
EP0768756A3 (de) * | 1995-10-13 | 1998-07-08 | Pioneer Electronic Corporation | Empfänger und Abstimmschaltung mit einem Frequenzsynthetisierer dafür |
WO1998006179A1 (de) * | 1996-07-31 | 1998-02-12 | Siemens Aktiengesellschaft | Phasen- und frequenzdetektorschaltung |
EP1956701A1 (de) * | 2007-02-08 | 2008-08-13 | Infineon Technologies Austria AG | DC/DC-Schaltwandler mit einem ein Bandpassfilter und ein Bandsperrfilter aufweisenden Spannungsregelkreis |
US7894218B2 (en) | 2007-02-08 | 2011-02-22 | Infineon Technologies Austria Ag | Switch-mode converter |
Also Published As
Publication number | Publication date |
---|---|
US4932041A (en) | 1990-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3836805C2 (de) | Isolationsverstärker mit genauem Spannungs/Arbeitszyklus-Konverter, niedriger Brummspannung, großer Bandbreite und ladungsabgeglichenem Demodulator | |
DE2618031C2 (de) | Auswerteschaltung für Binärdaten | |
DE69424373T2 (de) | Phasenregelschleife mit Überbrückungsmodus | |
DE69008861T2 (de) | Phasendetektor für ein system zur taktrückgewinnung mit phasenverriegelungsschleife. | |
DE3328420C2 (de) | ||
DE2427225C3 (de) | Schaltungsanordnung zur Demodulation digitaler Information | |
DE3126941C2 (de) | Eingabedaten-Synchronisierungsschaltung | |
DE2637381A1 (de) | Zeitsteuerungswiedergewinnungsschaltung | |
DE2645638C2 (de) | Phasendetektor in einer phasenstarren Schleife | |
DE3116054A1 (de) | Bittaktsignalwiedergabeschaltung | |
DE2543539A1 (de) | Schaltungsanordnung zur rekonstruktion eines digitalen eingangssignals | |
DE3329269A1 (de) | Schaltungsanordnung zum erzeugen von rechtecksignalen | |
DE69411511T2 (de) | Schaltung zur Taktrückgewinnung mit angepassten Oszillatoren | |
DE3722328A1 (de) | Schaltungsanordnung zur gewinnung eines taktsignals | |
DE2836723A1 (de) | Zeitsteuerschaltung | |
DE4004195C2 (de) | Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals | |
DE68912348T2 (de) | Verfahren zur phasenregelung eines taktgebers in bezug auf ein datensignal. | |
DE4427972C1 (de) | Integrierbare Taktrückgewinnungsschaltung | |
DE68912544T2 (de) | Rechteckiges angepasstes filter für variablen takt. | |
EP0137948A1 (de) | Schaltungsanordnung zum Überprüfen des zeitlichen Abstands von Rechtecksignalen | |
DE2616380B2 (de) | Schaltungsanordnung zur Synchronisierung eines Emgabetaktes mit einem Ausgabetakt bei einem Pufferspeicher für digitale Daten | |
DE3533467C2 (de) | Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten | |
DE3225800C1 (de) | Schaltungsanordnung zur Störbefreiung von binären Signalen | |
DE2021887B2 (de) | Phasenstabilisierungsschaltung | |
DE3245438C2 (de) | Frequenzsensitive Phasenregelschleife |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8120 | Willingness to grant licences paragraph 23 | ||
8139 | Disposal/non-payment of the annual fee |