DE3722328A1 - Schaltungsanordnung zur gewinnung eines taktsignals - Google Patents

Description

Die Erfindung geht aus von einer Schaltungsanordnung nach der Gattung des Hauptanspruchs. Zur Gewinnung von Taktsignalen aus einem Datensignal sind Schaltungsanordnungen bekannt, wobei ein steuerbarer Oszillator nach einem Phasenvergleich geregelt wird. Wegen des Informationsgehalts enthalten die meisten digitalen Signale keine während jeder Bitperiode auftretende Signalsprünge. Bei der Gewinnung eines Taktsignals sind daher längere Taktpausen zu überbrücken, was an sich mit einer trägen Phasenregelschleife möglich ist. Diese weist jedoch nur einen kleinen Fangbereich auf, so daß die Frequenz des steuerbaren Oszillators bereits in einem engtolerierten Bereich bei der Taktfrequenz liegen muß. Dementsprechend werden häufig Quarzoszillatoren zur Gewinnung des Taktsignals benutzt, was wiederum voraussetzt, daß die ankommenden digitalen Signale entsprechend zeitgenau sind. Insbesondere bei der Wiedergabe von auf Magnetband aufgezeichneten digitalen Signalen ist eine derartige Genauigkeit nicht gewährleistet.

Es sind daher Schaltungsanordnungen bekannt geworden, bei welchen zusätzlich zu der Phasenregelschleife ein Frequenzvergleich durchgeführt wird, dessen Ergebnis der Regelspannung überlagert wird. Durch den Frequenzvergleich wird ein Einlaufen des Oszillators ermöglicht. Stimmt die Frequenz im wesentlichen überein, so erfolgt die Regelung der Phasenlage durch die Phasenregelschleife. Eine derartige Schaltungsanordnung ist bekannt geworden durch J. A. Bellisio: A new phase locked timing recovery method for digital regenerators, International Conference on Communications, Philadelphia, USA, Communication Record, Juni 1976 S. 10-17 bis 10-20, IEEE Catalog Number 76 CH 1085-0 CSCB. Insbesondere der hierbei vorgeschlagene Frequenzvergleicher erfüllt jedoch nicht alle Anforderungen an eine genaue Taktregenerierung.

Die erfindungsgemäße Schaltungsanordnung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß ein sehr genauer Frequenzvergleich möglich ist, der den steuerbaren Oszillator während des Einlaufens zuverlässig in den für den Phasenvergleich erforderlichen Frequenzbereich bringt. Außerdem ist die erfindungsgemäße Schaltungsanordnung zuverlässig und unabhängig von Exemplarstreuungen und thermischen Veränderungen.

Eine bevorzugte Anwendung der erfindungsgemäßen Schaltungsanordnung ist bei der Wiedergabe von digital auf Magnetband aufgezeichneten Videosignalen, wie es beispielsweise mit dem sogenannten D1-Standard vorgeschlagen wird. Einzelheiten dazu sind in der Druckschrift "Standard for Recording Digital Television Signals on Magnetic Tape in Cassettes" der European Broadcasting Union, Tech 3252-E und in Fernseh- und Kinotechnik 1987, Heft 1/2, Seiten 15 bis 22 angegeben.

Die Erfindung kann auch für andere Zwecke vorteilhaft angewendet werden - insbesondere dann, wenn auf einer Übertragungsstrecke Laufzeitschwankungen auftreten. Eine sprunghafte Änderung der Laufzeit ergibt sich beispielsweise bei Eingangssignalen von Synchronisierern mit einem digitalen Bildspeicher, wenn Umschaltungen zwischen verschiedenen Übertragungsstrecken vorgenommen werden.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Erfindung möglich.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung anhand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung,

Fig. 2 in etwas detaillierterer Darstellung ein Blockschalt­ bild der Phasenvergleichsschaltung und des steuer­ baren Oszillators gemäß Fig. 1,

Fig. 3 in ebenfalls etwas detaillierterer Darstellung einen Frequenzvergleicher,

Fig. 4 Zeitdiagramme von Signalen, welche bei der Schal­ tungsanordnung nach Fig. 3 auftreten, wenn die Oszillatorfrequenz größer als die Sollfrequenz ist, und

Fig. 5 die gleichen Signale für den Fall, daß die Oszilla­ torfrequenz kleiner als der Sollwert ist.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen.

Einem Eingang 1 der Schaltungsanordnung nach Fig. 1 werden Datensignale zugeführt. Dabei können die Datensignale in verschiedenster Weise codiert sein. Es ist dabei nicht erforderlich, daß regelmäßig zur Synchronisierung geeignete Signalsprünge auftreten. Es wird jedoch vorausgesetzt, daß auch bei der Übertragung von gleichförmigen Signalen, also beispielsweise sehr vielen Einsen oder Nullen in absehbarer Zeit Signalsprünge auftreten. Geeignete Codes dazu sind an sich bekannt und brauchen im Zusammenhang mit der vorliegenden Erfindung nicht näher erläutert zu werden. Bei dem bevorzugten Anwendungsgebiet der erfindungsgemäßen Schaltung werden ausreichend kurze Zeitabstände zwischen Signalsprüngen bereits deshalb sichergestellt, weil eine Aufzeichnung und Wiedergabe eines Gleichstromsignals auf Magnetband nicht möglich ist. Bei einem bekannten Verfahren zur Aufzeichnung und Wiedergabe von digitalen Videosignalen erfolgt zu diesem Zweck eine Überlagerung eines Quasizufallssignals.

Vom Eingang 1 gelangt das Datensignal zu einer Phasenvergleichsschaltung 2 und einer Frequenzvergleichsschaltung 3. Beiden Schaltungen 2, 3 wird das Ausgangssignal eines steuerbaren Oszillators 4 ebenfalls zugeführt. Der Ausgang 5 des steuerbaren Oszillators dient gleichzeitig als Ausgang der in Fig. 1 dargestellten Schaltungsanordnung, an dem das Taktsignal zur weiteren Verwendung bereitsteht.

In an sich bekannter Weise wird in Abhängigkeit von der Phasendifferenz zwischen dem Datensignal und dem Taktsignal von der Phasenvergleichsschaltung 2 eine Spannung abgegeben, die über einen Tiefpaß 6 und eine Addierschaltung 7 dem Steuereingang 8 des steuerbaren Oszillators 4 zugeführt wird. Da das Datensignal von seinem Inhalt abhängige Unregelmäßigkeiten aufweist, ist eine verhältnismäßig große Zeitkonstante des Tiefpasses 6 erforderlich, damit der steuerbare Oszillator 4 ein Taktsignal abgibt, dessen Frequenz weitgehend unabhängig von dem Informationsgehalt des Datensignals ist. Durch eine derartige niedrige Grenzfrequenz des Tiefpasses 6 wird jedoch der Fangbereich der von der Phasenvergleichsschaltung 2 dem Tiefpaß 6 und dem steuerbaren Oszillator 4 gebildeten Phasenregelkreises sehr klein. Damit bei der Schaltungsanordnung nach Fig. 1 eine Synchronisierung auch bei einer größeren Frequenzabweichung möglich ist, steuert zusätzlich das Ausgangssignal der Frequenzvergleichsschaltung 3 den Oszillator 4. Dazu wird das digitale Ausgangssignal der Frequenzvergleichsschaltung 3 einem Digital/Analog-Wandler 9 zugeführt, dessen Ausgang mit einem weiteren Eingang der Addierschaltung 7 verbunden ist.

Bei der Schaltungsanordnung gemäß Fig. 2 wird das Datensignal vom Eingang 1 einerseits direkt und andererseits über eine Verzögerungsschaltung 11 einer Exklusiv-Oder-Schaltung 12 zugeführt. Die Verzögerungsdauer der Verzögerungsschaltung 11 beträgt eine halbe Bitperiode des Datensignals. Am Ausgang der Exklusiv-Oder-Schaltung steht dann ein Signal an, dessen Frequenz doppelt so groß ist wie die Frequenz des Datensignals.

Dieses Signal wird einem Eingang einer Multiplizierschaltung 13 zugeführt, deren anderer Eingang mit dem Taktsignal beaufschlagt ist. Die Verwendung einer Multiplizierschaltung zu Zwecken des Phasenvergleichs ist an sich bekannt und braucht im einzelnen nicht genauer beschrieben zu werden. Als Multiplizierschaltung ist beispielsweise die unter der Typenbezeichnung TDA 820 T erhältliche integrierte Schaltung geeignet. Das Ausgangssignal der Multiplizierschaltung 13 wird über einen Tiefpaß 14, einen als Impedanzwandler geschalteten Operationsverstärker 15 und einen Widerstand 16 dem Oszillator zur Steuerung der Frequenz zugeführt.

Der Oszillator wird im wesentlichen von einer integrierten Schaltung 17 vom Typ MC 1648 gebildet, welche speziell als steuerbarer Oszillator ausgelegt ist. Als frequenzbestimmendes Glied ist ein Parallelschwingkreis vorgesehen, der aus einer Induktivität 18, den Kondensatoren 20 bis 23 und einer Kapazitätsvariationsdiode 19 besteht. Am Ausgang 5 ist das vom Oszillator 17 erzeugte Taktsignal abnehmbar.

Über einen weiteren Eingang 24 ist das Ausgangssignal des Digital/Analog-Wandlers 9 (Fig. 1) dem Oszillator als weitere Steuerspannung zuführbar. Dadurch, daß die beiden Steuerspannungen jeweils einer Elektrode der Kapazitätsvariationsdiode 19 zugeführt werden, erübrigt sich bei dem in Fig. 2 dargestellten Ausführungsbeispiel eine besondere Addierschaltung, wie sie in Fig. 1 vorgesehen ist. Zwischen dem Eingang 24 und der Kathode der Kapazitätsvariationsdiode 19 ist ein Rangierstecker oder eine Lötbrücke 25 vorgesehen. Damit kann anstelle der bei 24 zugeführten Steuerspannung der Kathode der Kapazitätsvariationsdiode 19 eine mit Hilfe der Widerstände 26, 27 und der Z-Diode 28 aus der Betriebsspannung U _B erzeugte konstante Spannung zugeführt werden. Dieses ermöglicht einen Abgleich der Frequenz des Oszillators mit Hilfe des Kondensators 23 nach einem bei 1 zugeführten Meßsignal konstanter Frequenz in der Art, daß die Mitte des Regelbereichs des Phasenregelkreises bei dieser konstanten Frequenz liegt, wenn die bei 24 zugeführte Steuerspannung wiederum in der Mitte ihres Aussteuerbereiches liegt.

Bei der Frequenzvergleichsschaltung gemäß Fig. 3 ist dem Eingang 1 ebenfalls eine Verzögerungsschaltung 31 und eine Exklusiv-Oder-Schaltung 32 nachgeschaltet, wie sie bereits im Zusammenhang mit Fig. 2 erläutert wurden. Das Ausgangssignal der Exklusiv-Oder-Schaltung 32 wird den Takteingängen zweier D-Flip-Flops 33, 34 zugeführt. Der Dateneingang des D-Flip-Flops 33 ist mit einem Eingang 35 für das Taktsignal T verbunden, während der Dateneingang des D-Flip-Flops 34 über eine Verzögerungsschaltung 36 an den Eingang 35 angeschlossen ist. Der Ausgang Q des D-Flip-Flops 33 ist mit Dateneingängen weiterer D-Flip-Flops 37, 38 verbunden, welche mit dem invertierten und mit dem nichtinvertierten Ausgangssignal des D-Flip-Flops 34 getaktet werden.

Die Ausgangssignale der weiteren D-Flip-Flops 37, 38 werden einem Aufwärts/Abwärts-Zähler 39 zugeführt und bewirken jeweils eine Veränderung des Zählerstandes nach oben oder unten. Das 8 Bit breite Ausgangssignal des Zählers 39 wird mit Hilfe des Digital/Analog-Wandlers 40 in ein analoges Signal umgewandelt und wird als Steuerspannung vom Ausgang 41 dem steuerbaren Oszillator (Fig. 2) über dessen Eingang 24 zugeführt. Ein geeigneter Zähler und ein geeigneter Digital/Analog-Wandler sind beispielsweise unter den Typenbezeichnungen 74 HC 193 und DAC-08 erhältlich.

Die Funktion der Frequenzvergleichsschaltung gemäß Fig. 3 wird im folgenden anhand der in den Fig. 4 und 5 dargestellten Signale näher erläutert. Dabei sind die Signale mit den Bezeichnungen d 1 bis d 10 gleichlautend mit den entsprechenden Punkten der Schaltungsanordnung nach Fig. 3 versehen. Dabei ist in Fig. 4 der Fall dargestellt, bei welchem die Frequenz des Taktsignals größer als der Sollwert ist, während bei Fig. 5 die Frequenz des Taktsignals kleiner als der Sollwert ist. Als Datensignal d 1 ist in den Fig. 4 und 5 beispielhaft ein mäanderförmiges Signal mit einer Frequenz von etwa 20 MHz angenommen, wie es bei dem bekannten digitalen Videobandgerät den einzelnen Datenblöcken zum Einlauf der Bit-Synchronisierung vorangestellt ist. Das Signal d 1 kann jedoch auch entsprechend dem Informationsinhalt eine andere Form aufweisen. Mit Hilfe der Verzögerungsschaltung 31 und der Exklusiv-Oder-Schaltung 32 wird das Signal d 2 abgeleitet, dessen Frequenz doppelt so groß wie diejenige des Signals d 1 ist. Jeder der beiden Halbperioden des Signals d 2 soll nun ein Taktimpuls zugeordnet werden. Das in Zeile d 3 dargestellte Taktsignal T weicht jedoch in der Frequenz ab, so daß sich allmählich eine Phasenverschiebung gegenüber dem Signal d 2 ergibt. Das Signal d 4 entspricht dem Taktsignal d 3 bezüglich der Frequenz und des Tastverhältnisses, ist jedoch mit Hilfe der Verzögerungsschaltung 36 um 90° phasenverschoben. Mit jeder positiven Flanke des Signals d 2 wird der jeweilige Wert der Signale d 3 und d 4 in die D-Flip-Flops 33 und 34 übernommen. Das am Ausgang Q des D-Flip-Flops anstehende Signal d 5 wechselt von 0 auf 1 zum Zeitpunkt t 1, zu dem in Fig. 4 zum ersten Mal bei einer positiven Flanke von d 2 das Signal d 3 den Zustand 1 aufweist.

Vom D-Flip-Flop 34 werden sowohl das nichtinvertierte als auch das invertierte Ausgangssignal d 6 und d 7 den Takteingängen der weiteren D-Flip-Flops 37, 38 zugeführt. Bei einer positiven Flanke des Signals d 6 wird der Wert des Signals d 5 in das D-Flip-Flop 37 eingeschrieben, während bei einer positiven Flanke des Signals d 7 der Wert des Signals d 5 in das D-Flip-Flop 38 eingeschrieben wird. Ist die Frequenz des Taktsignals d 3 größer als der Sollwert, so weist das Signal d 5 bei einer positiven Flanke des Signals d 6 den Wert 1 auf, so daß das D-Flip-Flop 37 gesetzt wird. Das D-Flip-Flop 37 ist ebenso wie das D-Flip-Flop 38 mit Hilfe eines Tiefpasses 42 bzw. 43 als Mono-Flop geschaltet. Am Ausgang Q des D-Flip-Flops 37 steht zum Zeitpunkt t 2 dann der in Zeile d 8 dargestellte kurze Impuls an, der eine Dekrementierung des Zählers 39 bewirkt, was in Zeile d 10 der Fig. 4 durch den übergang von N auf N-1 dargestellt ist. Dadurch steigt die am Ausgang 41 (Fig. 3) anstehende Steuerspannung an und die Frequenz des Oszillators wird geringer, so daß der folgende, in Fig. 4 nicht dargestellte Impuls des Signals d 8 in einem größeren zeitlichen Abstand folgt. Ist der Fangbereich der Phasenvergleichsschaltung 2 (Fig. 1) erreicht, so setzt die Phasenregelung ein, wodurch die Taktfrequenz dem Sollwert genau angeglichen wird. Lediglich durch statistische Schwankungen treten einzelne Impulse d 8 bzw. d 9 (Fig. 5) auf.

Bei dem in Fig. 5 dargestellten Fall, daß die Taktfrequenz kleiner als der Sollwert ist, beträgt bei den positiven Flanken des Signals d 7 der Wert des Signals d 5 1, so daß am Ausgang des D-Flip-Flops 38 Impulse anstehen, die den Zähler 39 inkrementieren. Einer dieser Impulse ist in Fig. 5 zum Zeitpunkt t 3 dargestellt. Die durch die Inkrementierung des Zählers von N auf N+1 bedingte Änderung der Steuerspannung bewirkt daraufhin ein Ansteigen der Oszillatorfrequenz, bis wiederum der Fangbereich der Phasenregelschleife erreicht ist.

Claims (4)

1. Schaltungsanordnung zur Gewinnung eines Taktsignals aus einem Datensignal, wobei eine Phasenvergleichsschaltung und ein steuerbarer Oszillator eine Phasenregelschleife bilden und der Phasenvergleichsschaltung das Datensignal und ein dem steuerbaren Oszillator erzeugtes Taktsignal zuführbar sind, dadurch gekennzeichnet, daß einer digitalen Frequenzvergleichsschaltung (3) das Datensignal und das Taktsignal zuführbar sind, daß ein Ausgang der digitalen Frequenzvergleichsschaltung (3) mit einem Digital/Analog-Wandler (9) verbunden ist und daß das Ausgangssignal des Digital/Analog-Wandlers (9) und das Ausgangssignal der Phasenvergleichsschaltung (2) dem steuerbaren Oszillator (4) zuführbar sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in der digitalen Frequenzvergleichsschaltung (3) das Taktsignal und ein verzögertes Taktsignal an Flanken des Datensignals abgetastet werden und daß aus den durch die Abtastung gewonnenen Signalen Auf- und Abwärtszählimpulse abgeleitet werden, die einem Zähler (39) zugeführt werden, dessen Ausgang mit dem Eingang des Digital/Analog-Wandlers (40) verbunden ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Datensignal direkt und über eine Verzögerungsschaltung (31) den Eingängen einer Exklusiv-Oder-Schaltung (32) zuführbar ist, daß der Ausgang der Exklusiv-Oder-Schaltung (32) mit Takteingängen zweier D-Flip-Flops (33, 34) verbunden ist, deren Dateneingänge mit dem Taktsignal und mit dem verzögerten Taktsignal beaufschlagbar sind, daß ein Ausgang des einen D-Flip-Flops (33) mit Dateneingängen zweier weiterer D-Flip-Flops (37, 38) und der nichtinvertierende Ausgang des anderen D-Flip-Flops (34) mit dem Takteingang des einen weiteren D-Flip-Flops (37) und der invertierende Ausgang des anderen D-Flip-Flops (34) mit dem Takteingang des anderen weiteren D-Flip-Flops (38) verbunden sind, daß die weiteren D-Flip-Flops (37, 38) als Mono-Flops geschaltet sind und daß Ausgänge der weiteren D-Flip-Flops (37, 38) mit Eingängen eines Auf- und Abwärtszählers (39) verbunden sind.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der steuerbare Oszillator eine Kapazitätsvariationsdiode (19) umfaßt, deren einer Elektrode die Ausgangsspannung des Digital/Analog-Wandlers (9, 40) und deren anderer Elektrode die Ausgangsspannung des Tiefpasses (6, 14) zuführbar ist.