DE3802524C2 - - Google Patents

Description

Die Erfindung geht aus von einem Detektor für frequenzmodulierte Signale mit den Merkmalen des Oberbegriffs des Patentanspruches 1.

Im Audio-Signal-Detektor für Fernseh- und FM-Rundfunkempfänger werden herkömmlicherweise ein Keramik-Diskriminator oder eine Detektorspule verwendet. Nachfolgend soll eine eingerastete Phasenschleife (Phasenregelkreis) mit "PLL" bezeichnet werden. Im Stand der Technik werden weiterhin PLL-FM-Detektoren ver­ wendet, bei denen externe Widerstände und Kondensatoren einge­ setzt werden.

Eine vollständige Integration ist für FM-Detektoren bei Verwen­ dung eines keramischen Diskriminators und einer Detektorspule aber nicht möglich, vor allem deshalb, weil der externe Wider­ stand und der Kondensator extern abgestimmt werden müssen, um die Mittelfrequenz des Eingangssignals auf die Mittelfrequenz des Einrastbereiches abzustimmen.

Es ist bekannt, daß die harmonische Verzerrung (das Klirren) des demodulierten Signals anwächst, wenn FM-Signale mit großem Hubverhältnis unter Verwendung des keramischen Diskriminators und der Detektorspule detektiert werden. Dies ist vor allem auf die nicht-linearen Eigenschaften dieser Bauelemente zurückzu­ führen. Bei dem herkömmlichen PLL-FM-Detektor, in dem externe Widerstände und Kondensatoren verwendet werden, wird die Schleifenverstärkung des PLL (Phasenregelkreises) vergrößert, um einen großen Detektorbereich zu erhalten, wodurch aber das Detektorausgangssignal abfällt und das Signal/Rausch-Verhältnis aufgrund externen oder internen Rauschens verschlechtert wird.

Aus der Zeitschrift "Der Elektroniker" 10/1975, S. 24-32, ist es bekannt, zur Verbesserung des Einrastverhaltens eines gattunsgemäßen PLL-Detektors neben dem zur Demodulation dienenden Quadraturkanal einen als Synchron-Detektor dienenden Inphasekanal vorzusehen, dessen Ausgangssignal ein zusätzliches Steuersignal für einen spannungsgesteuerten Oszillator liefert. Es wird ein gegenüber dem frequenzmodulierten Eingangssignal um 90° phasenverschobenes Signal zusammen mit dem Ausgangssignal eines spannungsgesteuerten Oszillators verarbeitet. Wenn die Frequenz vom Einrastbereich abweicht, bewirken ein Schmitt-Trigger-Signal und ein RC-Integrator eine Ablenkung des Eingangssignals des spannungsgesteuerten Oszillators, für den deshalb ein Rücksetzkreis und ein Drift-Schutzkreis erforderlich sind.

Der Erfindung liegt die Aufgabe zugrunde, einen Detektor für frequenzmodulierte Signale mit einem PLL so auszugestalten, daß er sehr stabile Nachweiseigenschaften aufweist und das Rastverhalten entsprechend der Amplitude des Eingangssignals verändert wird.

Der diese Aufgabe erfindungsgemäß lösende Detektor ist im Patentanspruch 1 gekennzeichnet.

Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Detektors ist im Patentanspruch 2 beschrieben.

Der erfindungsgemäße Detektor kann monolithisch integriert hergestellt werden und benötigt keine externen Abstimmkomponenten.

Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockdiagramm eines FM-Detektors;

Fig. 2 ein Schaltbild eines bei der Anordnung gemäß Fig. 1 verwendeten spannungsgesteuerten Oszillators;

Fig. 3 ein Schaltbild eines wellenformenden Komparators, der bei der Anordnung gemäß Fig. 1 verwendet wird; und

Fig. 4 ein Schaltbild des Eingangs eines asynchronen Zäh­ lers.

In den Zeichnungen haben die Bezugszeichen folgende Bedeutung:

•  1 Phasenkomparator
   2 Tiefpaßfilter
   3 Verstärker
   4 Spannungsgesteuerter Oszillator
   5 Audio-Verstärker
   6 Schwächungs-Schaltkreis
   7 Wellenformender Komparator
   8 Synchronisierter Detektor
   9 Tiefpaßfilter
  10 Komparator
  11 Asynchroner Zähler
  12 Digital/Analog-Wandler

Fig. 1 zeigt einen sich automatisch abstimmenden PLL-FM-Detek­ tor, der einen Digital/Analog-Wandler und einen asynchronen Zähler verwendet. Der Detektor weist weiterhin einen Phasen­ regelkreis 20 auf, der folgende Baugruppen enthält:

Einen Phasenkomparator 1, der die Phasen und Frequenzen ver­ gleicht und eine Summenfrequenz sowie eine Differenzfrequenz aus dem am Eingang 14 anliegenden FM-modulierten Signal VFM und einem Ausgangssignal V _{CO 1} erzeugt, welches durch den spannungs­ gesteuerten Oszillator 4 in weiter unten beschriebener Weise bereitgestellt wird;
ein Tiefpaßfilter 2, welches Summen-Komponenten ausfiltert und zwar entsprechend dem eingegebenen Summensignal bzw. dem Dif­ ferenzsignal und ein Fehlersignal erzeugt, welches der Diffe­ renzfrequenz-Komponente und der Phasendifferenz entspricht;
einen Verstärker 3, welcher ein verstärktes Fehlersignal AEV aus dem Ausgangssignal des Tiefpaßfilters 2 erzeugt; und
einen spannungsgesteuerten Oszillator 4, welcher als Eingangs­ signal die Fehlersignale AEV des Verstärkers 3 erhält und mit gleicher Frequenz und Phase wie das eingegebene frequenzmodu­ lierte Signal VFM oszilliert.

Es versteht sich für den Fachmann, daß die verstärkte Fehler­ spannung AEV des Verstärkers 3 des PLL 20 das demodulierte Signal des frequenzmodulierten Eingangssignals VFM darstellt.

Es versteht sich auch für den Fachmann, daß ein Abschwächungs­ filter 6, welches die im Übertrager besonders verstärkten hohen Frequenzen kompensiert, und ein Audio-Verstärker 5 am Ausgangs­ anschluß 15 das Audio-Signal aufgrund des FM-Detektorsignals AEV bereitstellen.

Ist bei der Schaltung gemäß Fig. 1 der Phasenregelkreis 20 ein­ gerastet, so ist das frequenzmodulierte Eingangssignal VFM außer Phase bezüglich des Ausgangssignals V _{CO 1} des spannungsge­ steuerten Oszillators 4. Die Phasendifferenz beträgt 90°. Das Signal V _{CO 1} ist wiederum außer Phase, mit einer Phasendifferenz von 90°, bezüglich eines weiteren Ausgangssignals V _{CO 2} des spannungsgesteuerten Oszillators 4. Deshalb ist das Signal VFM in der gleichen Phase wie das Signal V _{CO 2}.

Als Phasen-Komparator 1 kann eine Schaltung benutzt werden, wie sie in dem Lehrbuch "Analysis and Design of Analog Integrated Circuits" von Paul R. Gray, Wiley, 1977, S. 574, beschrieben ist. Als Tiefpaßfilter 2 kann ein herkömmliches RC-Filter verwendet wer­ den.

Der wellenformende Komparator 7 empfängt das Signal V _{CO 2} des spannungsgesteuerten Oszillators 4 und formt die Wellen. Das bedeutet, das genannte Analogsignal V _{CO 2} wird in Rechteck-Wel­ len geformt und es wird ein entsprechendes Wellen-Formsignal WSS bereitgestellt. Der Synchron-Detektor 8 ist als solcher gut bekannt und verwendet den gleichen Verstärkerkreis wie der Pha­ senkomparator 1. Der Synchron-Detektor 8 stellt das Signal PEVS bereit, welches einer Summenfrequenz und einer Differenzfre­ quenz aus dem Ausgangssignal WSS des wellenformenden Komparators 7 und dem frequenzmodulierten Signal VFM am Eingang 14 ent­ spricht.

Ein Tiefpaßfilter 9 filtert aus der Summenfrequenz-Komponente des Signals PEVS ein Tieffrequenz-Signal DCEV aus, welches der Differenzfrequenz-Komponente entspricht.

Ein Komparator 10, welcher wie ein herkömmlicher Operationsver­ stärker aufgebaut sein kann, vergleicht das Ausgangssignal DCEV des Tiefpaßfilters 9 mit einer Bezugsspannung V _{REF 1}, welche am Eingang 16 bereitgestellt wird und erzeugt ein digitales Signal COMS mit einem bestimmten logischen Pegel. Das heißt, wenn der Phasenregelkreis PLL 20 entsprechend dem Pegel der Bezugsspan­ nung V _{REF 1} eingerastet ist, erzeugt der Komparator 10 eine lo­ gische 1 oder eine 0 als Ausgang, während bei nicht eingeraste­ tem Phasenregelkreis ein Puls-Zug erzeugt wird.

Ist der Phasenregelkreis 20 eingerastet, empfängt der asynchro­ ne Zähler 11 das Ausgangssignal CMOS des Komparators 10 und be­ endet die Zählung der Ausgangssignale CMOS durch den Komparator 10. Ist der Phasenregelkreis nicht eingerastet, so wird das Puls-Zug-Signal CMOS gezählt, wobei eine Aufwärts-, Abwärts- oder Aufwärts/Abwärts-Zählweise als Betriebszustand eingenommen wird. Es werden binäre Zählsignale als Ausgangssignal COUS ab­ gegeben. Ein Digital/Analog-Wandler 12 nimmt das Signal COUS an und erzeugt ein analoges Stromsignal DACU, welches dem binären Eingangssignal COUS entspricht.

Der spannungsgesteuerte Oszillator 4 empfängt also das analoge Stromsignal DACU und modifiziert seine freilaufende Frequenz entsprechend dem ermittelten Strom.

Fig. 2 ist ein Schaltbild des bei der Anordnung gemäß Fig. 1 verwendeten spannungsgesteuerten Oszillators 4.

Der Schaltkreis weist ein Paar Verstärkungsstufen auf, die durch Transistoren Q ₈, Q ₉ gebildet werden, welche über Puffer­ stufen Q ₆ und Q ₇ in Emitter-Folgeschaltung kreuzweise verbunden sind. Quellen I ₃ und I ₄ für konstanten Strom sind mit den Tran­ sistoren Q ₆ bzw. Q ₇ in Reihe geschaltet, sie lie­ gen zwischen den Transistoren Q₆ bzw. Q₇ und dem Erdpotential. Die Verstärkerstufen weisen gleich große Lastwiderstände R ₂ und R ₃ auf, welche zwischen die Versorgungsspannungsquelle und den zugehörigen Kollektor des Transistors Q ₈ bzw. Q ₉ geschaltet sind. Sie sind weiterhin jeweils in der gezeigten Weise zwi­ schen den Kollektor und die Basis der Pufferstufen Q ₆ bzw. Q ₇ geschaltet und liegen parallel zu Abfangdioden D ₁ bzw. D ₂. Die Emitter-Anschlüsse der Transistoren Q ₆ und Q ₇ sind über Anschluß­ leitungen 27 bzw. 28 mit dem Phasenkomparator 1 gemäß Fig. 1 verbunden.

Die Emitter der Transistoren Q ₈ und Q ₉ sind über einen Verzöge­ rungskondensator C ₁ verbunden, welcher aufgrund seines Lade- bzw. Entladezustands die Freilauffrequenz bestimmt. Die An­ schlüsse 25 und 26 des Kondensators C ₁ sind mit dem Wellenform- Komparator 7 gemäß Fig. 1 verbunden.

Die Emitter-Anschlüsse der Transistoren Q ₈ und Q ₉ sind mit den Kollektoren der Transistoren Q ₄ bzw. Q ₅ verbunden. Die Emitter der Transistoren Q ₄ und Q ₅ sind gemeinsam am Anschluß 24 mit dem Digital/Analog-Wandler 12 verbunden und eine Bezugsspannung V _{REF 2} wird an die Basis-Anschlüsse der Transistoren Q ₄ und Q ₅ über den Anschluß 23 angelegt. Diese Bezugsspannung V _{REF 2}, wel­ che mittels der Versorgungsspannung V _CC und über Spannungstei­ lung hergestellt wird, erzeugt an den Transistoren Q ₄ und Q ₅ eine solche Vorspannung, daß diese in ihrem linearen Arbeitsbe­ reich wirksam sind.

Die Transistoren Q ₈ und Q ₉ der Verstärkerstufen sind auch mit den Kollektoren der Transistoren Q ₂ bzw. Q ₃ verbunden. Die Emitter dieser Transistoren Q ₂ und Q ₃ sind gemeinsam mit der Quelle I ₂ konstanten Stromes verbunden sowie über einen bezüg­ lich des Emitters gegengekoppelten Widerstand R ₁ mit dem Emit­ ter des Transistors Q ₁ verbunden.

Die Versorgungsspannung V _CC wird am Kollektor des Transistors Q ₁ angelegt, dessen Emitter mit der Quelle I ₁ konstanten Stro­ mes verbunden ist. Das Fehlersignal AEV des Verstärkers 3 des Phasenregelkreises wird am Basis-Eingangsanschluß 21 angelegt sowie am gemeinsamen Basis-Eingangsanschluß 22 der Transistoren Q ₂ und Q ₃.

Andererseits schaltet jeder der Transistoren Q₈ und Q₉ zu dem Zeitpunkt ab, wenn der jeweils andere Transistor Q₈ bzw. Q₉ durchschaltet und die Dioden D₁ und D₂ klemmen die Spannungsschwankungen über den Lastwiderständen R₂ und R₃ auf den Wert V _BE (die Vorwärts-Einschaltspannung der Dioden D₁ oder D₂).

Der spannungsgesteuerte Oszillator 4 wird wie folgt betrieben. Die Oszillationsfrequenz des spannungsgesteuerten Oszillators 4 wird bestimmt gemäß dem Ausgangssignal des Verstärkers 3, der an die Anschlüsse 21 und 22 angeschlossen ist und das Durchschalten der Emitter der Transistoren Q₈, Q₉ wird bestimmt durch den Strom am Kollektor der Transistoren. Es sei angenommen, daß der Transistor Q ₈ der Verstärkungsstufen ausgeschaltet ist, während der Transistor Q ₉ eingeschaltet ist. Eine Spannung V _CC - V _BE wird an die Basis der Pufferstufe Q ₇ angelegt und die Spannung V _CC - 2V _BE wird an den Emitter-Kno­ tenpunkt 30 angelegt. Da der Transistor Q ₈ ausgeschaltet ist, liegt die Spannung V _CC an der Basis des Transistors Q ₆ und der Knotenpunkt 29 liegt 1V _BE unterhalb der Versorgungsspannung V _CC und der Emitter-Knotenpunkt 32 liegt um 2V _BE unter der Spannung V _CC .

Es fließt deshalb ein Strom I vom Emitter des Transistors Q ₉ zum Emitter des Transistors Q₈. Der Kondensator C ₁ wird geladen. Dieser Strom bewirkt, daß der Spannungspegel am Knotenpunkt 31 mit konstanter Neigung I/C ₁ abwärts geht bis der Spannungspegel am Emitter des Transistors Q ₈ gleich wird einem Wert, der drei Dioden-Abfallspannungen un­ terhalb der Versorgungsspannung V _CC liegt. Nun wird der Tran­ sistor Q ₈ durchgeschaltet. Der resultierende Strom durch die Diode D ₁ bewirkt, daß die Basis- und Emitterspannungen am Tran­ sistor Q ₆ um einen Dioden-Spannungsabfall gesenkt werden, wobei der Transistor Q ₉ ausschaltet. Diese Oszillation wiederholt sich von selbst. Das Ausgangssignal V _{CO 1} zwischen den Anschlüs­ sen 27 und 28 ist deshalb um 90° phasenverschoben bezüglich des Ausgangssignals V _{CO 2} zwischen den Anschlüssen 25 und 26. Die Oszillationsfrequenz ist dem Strom I proportional. Dies wird im einzelnen näher beschrieben in dem Buch von Gray und Mayor, "Analysis and Design of Analogue Integrated Circuits", Wiley, 1977, S. 590-593.

Nun sei angenommen, daß der Transistor Q ₉ eingeschaltet ist. Der Transistor Q ₈ ist ausgeschaltet und ein Strom 2 I fließt vom Emitter, während ein Strom I durch die Leitungen 33 bzw. 34 fließt und ein Strom 2 I in den Kollektor des Transistors Q ₁ fließt.

Wird ein großer Spannungsbereich zwischen die Anschlüsse 21 und 22 angelegt, so wächst der Strom des Kollektors und Emitters des Transistors Q ₁ für eine Halbperiode und der Strom vom Emit­ ter der Transistoren Q ₂ oder Q ₅ ist reduziert, um die Frequenz der Ausgangssignale V _{CO 1} und V _{CO 2} zu senken.

Zieht der Digital/Analog-Wandler 12, welcher über den Anschluß 24 verbunden ist, mehr Strom, so wächst auch der Strom durch die Leitungen 33 oder 34 und die Oszillationsfrequenz wächst ebenso. Sinkt dagegen die Stromentnahme, so fällt auch die Oszillationsfrequenz ab.

Dementsprechend wird die Oszillationsfrequenz des spannungsgesteuerten Oszillators gemäß Fig. 2 bestimmt durch das Ausgangssignal des Verstärkers, der mit den Anschlüssen 21 und 22 verbunden ist, um das Ausgangssignal V _{CO 2} und V _{CO 1} an den wellenformenden Komparator 7 abzugeben, der mit den Anschlüssen 25 und 26 verbunden ist, während der Phasenkomparator 1 mit den Anschlüssen 27 und 28 verbunden ist. Liegt die Oszillationsfrequenz im Rastbereich der Frequenz des frequenzmodulierten Eingangssignals VFM, so erscheint kein Ausgangssignal am Digital/ Analog-Wandler 12, der mit dem Anschluß 24 verbunden ist, so daß die Mittelfrequenz der genannten Oszillationsfrequenz festliegt. Falls die Oszillationsfrequenz unter den Frequenzbereich des frequenzmodulierten Eingangssignals VFM abfällt, wird das Ausgangssignal des Digital/Analog-Wandlers 12 auf den Anschluß 24 übertragen, um die Ausgänge der Transistoren Q₄ und Q₅ so zu steuern, daß die Mittelfrequenz der Oszillationsfrequenz geändert wird und im Frequenzbereich des Eingangssignals VFM einrastet.

Fig. 3 zeigt ein Prinzip-Schaltbild für einen wellenformenden Komparator 7. Es sind zwei Differenzverstärker aus Widerständen R ₅, R ₆, Transistoren Q ₁₀ und Q ₁₁, einer Quelle I ₅ für konstan­ ten Strom, Widerständen R ₇, R ₈, Transistoren Q ₁₂, Q ₁₃ und eine Quelle I ₆ für konstanten Strom vorgesehen.

In dieser Schaltung ist der Widerstand R ₅ gleich dem Widerstand R ₆ und der Widerstand R ₇ gleich dem Widerstand R ₈. Das Aus­ gangssignal V _{CO 2} des spannungsgesteuerten Oszillators wird zwi­ schen die Eingangsanschlüsse 36 und 37 gelegt und ein Signal mit neu geformter Wellenform erscheint an den Ausgangsanschlüs­ sen 38 und 39.

Der Digital/Analog-Konverter gemäß Fig. 1 kann zum Beispiel so ausgebildet werden, wie es im Buch "Bipolar and MOS Analog In­ tegrated Circuit Design" von Alan B. Grevene, Wiley, 1977, S. 770 bis 776 beschrieben ist.

Nachfolgend soll unter Bezugnahme auf die Zeichnung der Betrieb der erfindungsgemäßen Schaltung erläutert werden.

Werden ein frequenzmoduliertes Eingangssignal VFM und das Oszillationssignal V _{CO 1} des spannungsgesteuerten Oszillators 4 an den Phasenkomparator 1 gemäß Fig. 1 angelegt, so erscheinen an dessen Ausgang eine Summenfrequenz und eine Differenzfre­ quenz, d. h. zwei Frequenzkomponenten von VFM und V _{CO 1}. Das Tiefpaßfilter 2 filtert die Summenkomponente vollständig aus und gibt an seinem Ausgang nur die Differenzkomponente ab. Der Verstärker 3 verstärkt das Ausgangssignal und erzeugt ein ver­ stärktes Fehlersignal AEV, welches die Oszillationsfrequenz des spannungsgesteuerten Oszillators 4 modifiziert und am Ausgang 15 ein verstärktes Audio-Signal als FM-Detektor-Ausgang bereit­ stellt.

Ist der Phasenregelkreis 20 arretiert und die Mittelfrequenz des frequenzmodulierten Eingangssignals VRM gleich der Frequenz des Ausgangssignals V _{CO 1} des spannungsgesteuerten Oszillators 4, so weist das Signal VFM eine Phasenverschiebung von 90° ge­ genüber dem Signal V _{CO 1} auf.

Das Signal V _{CO 2}, welches in bezug auf das Signal V _{CO 1} um 90° phasenverschoben ist und zwischen den Anschlüssen 25 und 26 ge­ mäß Fig. 2 anliegt, ist dann in Phase mit dem frequenzmodulier­ ten Eingangssignal VFM, welches seinerseits in Phase mit dem Signal WSS des wellenformenden Komparators 7 ist.

Der Synchronverstärker 8 (in-lock-Verstärker), welcher als herkömmlicher Verstärkerkreis ausgebildet ist, vergleicht das genannte Signal VFM mit dem Signal WSS und erzeugt eine Gleich­ spannung einschließlich einer hochfrequenten Schwebungsfre­ quenz.

Diese hochfrequente Schwebungsfrequenz (Überlagerungsfrequenz) wird durch das Tiefpaßfilter 9 ausgefiltert und die resultierende Gleichspannung wird mittels des Komparators 10 mit der Bezugsspannung V _{REF 1} verglichen.

Deshalb nimmt bei arretiertem Phasenregelkreis 20 das Ausgangs­ signal COMS des Komparators 10 stabil die logischen Zustände "1" oder "0" an und verhindert den Betrieb des asynchronen Zählers 11. Das Ausgangssignal des Digital/Analog-Wandlers 12, welcher die binären Daten des asynchronen Zählers 11 in analoge Signale umsetzt, bleibt auf konstantem Pegel.

Das heißt, daß bei arretiertem Phasenregelkreis 20 der Ausgangs­ strom DACU des Digital/Analog-Wandlers 12, welcher die Frequenz des spannungsgesteuerten Oszillators 4 ändern kann, hinreichend konstant ist, um den Phasenregelkreis im arretierten Zustand zu halten und am Ausgang 15 das frequenzmodulierte Signal be­ reitzustellen.

Ist der Phasenregelkreis 20 nicht arretiert (eingerastet), so hält das frequenzmodulierte Eingangssignal VFM nicht die Phasendifferenz von 90° bezüglich des Ausgangssignals V _{CO 1} des spannungsgesteuerten Oszillators 4 und ist auch außer Phase bezüglich des anderen Ausgangssignals V _{CO 2} des spannungsgesteu­ erten Oszillators 4. Mit anderen Worten, das frequenzmodulierte Eingangssignal VFM hat eine andere Frequenz als das Oszillations­ signal V _{CO 1} des spannungsgesteuerten Oszillators 4.

Es kommen deshalb aus dem Synchron-Detektor 8 zwei Frequenz­ komponenten, nämlich eine Summenfrequenz und eine Differenz­ frequenz des frequenzmodulierten Eingangssignals VFM und des Ausgangssignals WSS des wellenformenden Komparators 7. Das Tiefpaßfilter 9 filtert die Summenfrequenz-Komponente aus und stellt die Differenz-Komponente DCEV bereit, welche mit der Be­ zugsspannung V _REF mittels des Komparators 10 verglichen wird. Auf diese Weise wird ein Pulssignal COMS erzeugt, welches der Differenzfrequenz entspricht.

Der asynchrone Zähler 11 beginnt aufgrund des Puls-Signals CMOS, welches als Taktsignal dient, zu zählen. Die am Ausgang erscheinenden Binärdaten des asynchronen Zählers 11 werden in den Eingangs-Anschluß des Digital/Analog-Wandlers 12 eingege­ ben, dessen Ausgangs-Stromsignal DACU an den Anschluß 24 gemäß Fig. 2 angelegt wird, um den Phasenregelkreis 20 durch Änderung des Stromes I schnell in den Arretierzustand zu bringen.

Befindet sich der Phasenregelkreis 20 außerhalb des Arretierbe­ reiches, so wird die Oszillationsfrequenz des spannungsgesteu­ erten Oszillators 4 gezwungen, sich zu ändern, um den Arretier­ bereich aufrechtzuerhalten. Bewegt sich die Frequenz des span­ nungsgesteuerten Oszillators 4 in den Arretierbereich bezüglich des frequenzmodulierten Eingangssignals VFM, wobei das Ausgangs- Stromsignal DACU des Digital/Analog-Wandlers 12 seinen Wert entsprechend dem binären Ausgang des asynchronen Zählers 11 än­ dert, so wird die Phasendifferenz zwischen den beiden Eingangs­ signalen VFM und WSS des Synchron-Detektors 8 reduziert, um das Ausgangs-Taktsignal COMS des Komparators 10 auf konstantem lo­ gischem Pegel zu halten und der Asynchron-Zähler 11 stellt sei­ nen Betrieb ein. Der Ausgang des Digital/Analog-Wandlers 12 bleibt auf konstantem Wert, um wieder einen Nachweis-Zyklus des Phasenregelkreises 20 einzuleiten.

Wenn also der Phasenregelkreis 20 in arretiertem Zustand ist, bleibt das Signal DACU gemäß Fig. 2 konstant und die Oszilla­ tionsfrequenz des spannungsgesteuerten Oszillators 4 wird mit­ tels der Änderung des Emitterstromes der Transistoren Q ₁, Q ₂ oder Q ₃ entsprechend dem Eingangssignal AEV an den Anschlüssen 21 und 22 modifiziert. Ist der Phasenregelkreis 20 nicht einge­ rastet, wird der Strom am Anschluß 24 der Fig. 2 über den asyn­ chronen Zähler 11 geändert und der Emitterstrom der Transisto­ ren Q ₄ und Q ₅ ändert seinen Wert, um die Oszillationsfrequenz innerhalb des erforderlichen Bereiches zu ändern.

Fig. 4 zeigt eine Steuerschaltung. Der Betrieb des PLL-FM-De­ tektors kann wie folgt gesteuert werden.

Das Ausgangssignal des Komparators 10 gemäß Fig. 1 wird in den Eingang 40 eingegeben und am Eingang 41 liegt entweder eine logische "1" oder eine "0" an, je nachdem, ob eine Detektor­ funktion ausgeführt wird oder nicht. Der Ausgangsanschluß 42 ist mit dem Taktimpuls-Eingang des asynchronen Zählers 11 ver­ bunden.

Die Schaltung gemäß Fig. 4 stellt ein UND-Gatter mit zwei Ein­ gängen dar. Wird eine logische 1 am Eingang 41 eingegeben, so schaltet der Transistor Q ₁₇ ein, um zu bewirken, daß der logi­ sche Zustand am Eingangsanschluß 40 zum Ausgangsanschluß 42 übertragen wird. Ist der Eingangsanschluß 41 im "0"-Zustand, so schaltet der Transistor Q ₁₇ aus, um die Transistoren Q ₁₅ und Q ₁₆ von normalem Betrieb abzuhalten, so daß eine logische "1" am Ausgangsanschluß 42 erscheint, wodurch der Asynchron-Zähler 11 nicht zählt.

Die mittels Widerständen R ₁₂, R ₁₃ und R ₁₄, R ₁₅ geteilte Versor­ gungsspannung V _CC wird mit dem jeweils geteilten Wert an die Basis-Anschlüsse der Transistoren Q ₁₈ bzw. Q ₁₆ angelegt, um diese Transistoren so vorzuspannen, daß sie in ihrem linearen Bereich arbeiten. Die Lastwiderstände R ₁₀, R ₁₁ haben gleiche Widerstandswerte.

Wie zuvor bereits erläutert, hat der beschriebene PLL-FM-De­ tektor sehr stabile Nachweiseigenschaften, wobei der Rastbe­ reich bezüglich des endlichen Eingangssignals modifiziert ist, obwohl der Rastbereich aufgrund von Instabilitäten oder Alte­ rungsprozessen sich ändern kann.

Der vorstehend beschriebene PLL-FM-Detektor liefert trotz einer kleinen Schleifenverstärkung ein großes Ausgangssignal. Der Detektor ist in der Lage, den Strom des spannungsgesteuerten Oszillators mittels des Ausgangssignals eines Digital/Analog-Wandlers zu ändern, wobei der Digital/Analog-Wandler das Ausgangssignal eines Zählers empfängt, welcher das digitale Signal des spannungsgesteuerten Oszillatorausgangs zählt.

Claims (3)

1. Detektor für frequenzmodulierte Signale mit

• - einem Phasenregelkreis (20) der einen Phasenkomparator (1) aufweist, welcher Phasen- und Frequenzdifferenzen des frequenzmodulierten Signals (VFM) und eines Steuerausgangssignals (V _{CO 1}) eines spannungsgesteuerten Oszillators (4) vergleicht,
• - einem Tiefpaßfilter (2), welches das Ausgangssignal des Phasenkomparators (1) filtert und in Gleichspannung umsetzt, und mit
• - einem Verstärker (3), der das Ausgangssignal des Tiefpaßfilters (2) verstärkt, wobei
• - der spannungsgesteuerte Oszillator (4) das Ausgangssignal (AEV) des Verstärkers (3) empfängt, um das oszillierende Steuerausgangssignal zum Phasenkomparator (1) zu übertragen,

gekennzeichnet durch

• - einen wellenformenden Komparator (7), der als Eingangssignal ein Signal (V _{CO 2}) des spannungsgesteuerten Oszillators (4) empfängt, das 90° phasenverschoben ist in bezug auf das obengenannte Steuerausgangssignal (V _{CO 1}) des spannungsgesteuerten Oszillators (4), um eine Rechteckwelle (WSS) zu erzeugen,
• -  einen Synchrondetektor (8), der die Rechteckwelle (WSS) und das frequenzmodulierte Signal (VFM) empfängt, um eine Summenfrequenz und eine Differenzfrequenz zu erzeugen,
• - ein Tiefpaßfilter (9), das die Summenfrequenzkomponente abschneidet und das Differenzfrequenzsignal ausfiltert, wenn der Phasenregelkreis (20) eingerastet ist,
• - einen weiteren Komparator (10), der das Ausgangssignal (DCEV) des Tiefpaßfilters (9) mit einer Bezugsspannung V _{REF 1}) vergleicht und einen konstanten logischen Pegel abgibt, wenn der Phasenregelkreis (20) eingerastet ist, oder Taktpulse entsprechend der Differenzfrequenz, wenn der Phasenregelkreis nicht eingerastet ist,
• - eine Asynchronzähler (11), der die Taktpulse empfängt und seine Zählergebnisse als binäres Ausgangssignal abgibt,
• - einen Digital/Analog-Wandler (12), welcher das genannte binäre Ausgangssignal empfängt und einen entsprechenden analogen Strom erzeugt, wobei
• - der spannungsgesteuerte Oszillator (4) seine Oszillationsfrequenz entsprechend der Ausgangsspannung des Verstärkers (3) und dem Ausgangsstrom des Digital/Analog-Wandlers steuert.

2. Detektor nach Anspruch 1, dadurch gekennzeichnet, daß ein UND-Gatter zwischen dem Komparator und dem Asynchron-Zähler geschaltet ist, welches als Eingangssignale ein logisches FM-Detektor-Steuersignal und das Ausgangssignal des Komparators (10) erhält.