-
TECHNISCHES GEBIET
-
Die Offenbarung betrifft Quantisierer, insbesondere Quantisierer mit Signal-zu-Phase-Wandlern wie beispielsweise steuerbare Oszillatoren.
-
HINTERGRUND
-
Herkömmliche zeitkontinuierliche Delta-Sigma-Analog-Digital-Wandler enthalten typischerweise ein analoges Schleifenfilter, das auf ein analoges Eingangssignal angewendet wird, und einen getakteten Quantisierer geringer Auflösung, der eine digitales Ausgangssignal hiervon bereitstellt. Das Ausgangssignal von dem Quantisierer wird einem Digital-Analog-Wandler (DAC) zugeführt, wobei das quantisierte Signal von dem Quantisierer in ein Signal in der analogen Domäne konvertiert und an das Schleifenfilter rückgekoppelt wird. Der Quantisierer kann durch einen Quantisierer ersetzt werden, der auf einem spannungsgesteuerten Oszillator (VCO) basiert, der sich die Phase des VCOs zu Nutze macht. Allerdings kann die Verwendung eines VCO-basierten Quantisierers anstelle eines herkömmlichen Quantisierers das Betriebsverhalten und die Genauigkeit des DACs beeinflussen. Ein typischer herkömmlicher VCO-Phasenquantisierer enthält einen mehrstufigen Mehrphasen-VCO, der an einen mehrstufigen Phasenquantisierer angeschlossen ist. Der mehrstufige Phasenquantisierer bestimmt die Phase des VCOs, indem er die Phasen des VCOs für eine bestimmte Abtastung mit einer Referenzphase vergleicht; er erzeugt dann einen quantisierten Phasendifferenzwert. Allerdings kann ein herkömmlicher VCO-Quantisierer auch Ausgangs-Nichtlinearitäten erzeugen, die das Betriebsverhalten und die Genauigkeit des DACs beeinflussen können. Daher ist es wichtig, dass der Mehrphasen-Oszillator sehr linear ist.
-
ÜBERBLICK ÜBER DIE ERFINDUNG
-
Der Quantisierer enthält sowohl einen Signal-zu-Phase-Wandler, der dazu ausgebildet ist, ein Phasensignal entsprechend einem Eingangssignal zu erzeugen, als auch einen Phasendifferenz-Digitalisierungsblock, der dazu ausgebildet ist, ein differenzierten Abtastungen des Phasensignals entsprechendes Quantisierungsausgangssignal zu erzeugen, wobei das von dem Signal-zu-Phase-Wandler erzeugte Phasensignal eine sinusförmige Gestalt aufweist.
-
Das Quantisierungsverfahren zur Erzeugung eines Quantisierungsausgangssignals einer Eingangsspannung enthält das Erzeugen eines sinusförmigen Phasensignals entsprechend der Eingangsspannung und das Erzeugen eines differenzierten Abtastungen des Phasensignals entsprechenden Quantisierungsausgangssignals.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 ist ein Blockdiagramm einer ersten Implementierung eines Quantisierers basierend auf einem Mehrphasen-Oszillator;
-
2 ist ein Blockdiagramm einer zweiten Implementierung eines Quantisierers basierend auf einem differentiellen Mehrphasen-Oszillator;
-
3 ist ein Blockdiagramm einer zweiten Implementierung eines Quantisierers basierend auf zwei differentiellen Mehrphasen-Oszillatoren;
-
4 ist ein Blockdiagramm einer beispielhaften Implementierung eines Oszillators, der bei dem in 3 gezeigten Quantisierer einsetzbar ist;
-
5 ist ein Blockdiagramm einer Switched-Capacitor-Anordnung (switched capacitor = geschaltete Kondensatoren), das bei dem in den 2–4 gezeigten Quantisierer einsetzbar ist;
-
6 ist ein Blockdiagramm einer Abtaster- und Phasendifferenzierer-Kombination, die bei den in den 1–3 gezeigten Quantisierern einsetzbar ist;
-
7 ist ein Flussdiagramm eines beispielhaften Quantisierungsverfahrens zur Erzeugung eines Quantisierungsausgangssignals einer Eingangsspannung;
-
8 ist ein normiertes Amplitude-Zeit-Diagramm, das die Ausgangssignale des Mehrphasen-Oszillators zeigt; und
-
9 ist ein Amplitude-Frequenz-Diagramm, das ein typisches Ergebnis einer schnellen Fourier-Transformation der vollständigen Signalkette des in 2 gezeigten Quantisierers zeigt.
-
AUSFÜHRLICHE BESCHREIBUNG ILLUSTRATIVER AUSFÜHRUNGSBEI SPIELE
-
Bezug nehmend auf 1, die ein Diagramm darstellt, welches eine erste beispielhafte Implementierung eines Quantisierers veranschaulicht, enthält der Quantisierer einen Signal-zu-Phase-Wandler, der durch einen (Mehrphasen-)-Oszillator mit steuerbarer Frequenz wie beispielsweise einen strom-(oder spannungs-)gesteuerten Oszillator 1 realisiert ist, sowie einen Phasendifferenz-Digitalisierungsblock, der durch eine Kombination von einem Abtastblock 2 und einem Phasendifferenziererblock 3 realisiert ist. Der stromgesteuerte Oszillator 1 erzeugt p (z.B. p = 3) sinusförmige Signale P1–P3, die, wie in 5 ausführlich gezeigt, dieselbe Frequenz aber unterschiedliche Phasen aufweisen. Der Abtastblock 2 ist dazu ausgebildet, die p sinusförmigen Signale unter Verwendung eines Abtast-Takts CLK mit einer Abtastfrequenz abzutasten und dementsprechend p quantisierte Phasensignale für den nachfolgenden Phasendifferenz-Digitalisierungsblock 3 zu erzeugen. Der Phasendifferenz-Digitalisierungsblock 3 ist mit dem Abtastblock 2 gekoppelt und dazu eingerichtet, getaktet mit dem Takt CLK p Quantisierungs-Ausgangssignale Q1-Qp zu erzeugen, indem er die quantisierten Phasensignale differenziert. Der Abtastblock 2 enthält wenigstens p Abtaster und der Phasendifferenz-Digitalisierungsblock 3 enthält wenigstens p Phasendifferenzierer.
-
Wenigstens eines der folgenden optionalen Module kann zusätzlich eingesetzt werden: Ein Verstärker 4, der dem strom-(oder spannungs-)-gesteuerten Oszillator 1 vorgeschaltet ist und der aus dem Quantisierer-Eingangssignal IN (z.B. einem Strom oder einer Spannung) ein Strom-(oder Spannungs-)-Ausgangssignal für den strom-(oder spannungs-)-gesteuerten Oszillator 1 erzeugt; ein Tiefpassfilter 5, das dem strom-(oder spannungs-)-gesteuerten Oszillator 1 vorgeschaltet und dem Verstärker 4 vorgeschaltet oder nachgeschaltet ist und das dazu ausgebildet ist, unerwünschte Hochfrequenzanteile des Eingangssignals herauszufiltern; und p = 3 Interpolatoren 6, von denen jedem zwei benachbarte Signale der p Quantisierungs-Ausgangssignale Q1-Qp zugeführt werden und der p weitere (interpolierte) Quantisierungs-Ausgangssignale Qp + 1 bis Q2p bereitstellt. Die p weiteren Quantisierungs-Ausgangssignale Qp + 1 bis Q2p können dem Phasendifferenz-Digitalisierungsblock zugeführt werden, die dann in dem Abtastblock 2 2p anstelle von p Abtastern und entsprechend 2p Phasendetektoren in dem Phasendifferenziererblock 3 enthalten können. Der in 1 gezeigte Quantisierer stellt 2p Quantisierungs-Ausgangssignale Q1–Q2p bereit, was Q1–Q6 entspricht, wenn, wie gezeigt, p = 3 ist. Die Grenzfrequenz des Tiefpassfilters 5 kann unter Steuerung mittels eines Signals COF eingestellt werden.
-
2 zeigt eine zweite beispielhafte Implementierung eines Quantisierers, der eine teilweise differentielle Struktur aufweist. Der in 2 gezeigte Quantisierer enthält einen Verstärker 40, bei dem es sich beispielsweise um einen Transkonduktanzverstärker handeln kann, der eine Spannungseingabe IN empfängt und ein Stromausgangssignal bereitstellt. Die Stromausgabe durch den Verstärker 40 wird über das Tiefpassfilter 50 bereitgestellt, das dem Verstärker 40 nachschaltet an einen nachfolgenden differenziellen, stromgesteuerten 3-Stufen-Ringoszillator 10 angeschlossen ist, dessen drei Ausgangssignale unterschiedliche Phasen aufweisen, jedoch eine gemeinsame Frequenz, die von dem durch den Verstärker 40 bereitgestellten Strom abhängt. Die Grenzfrequenz des Tiefpassfilters 50 kann wiederum durch ein Signal COF gesteuert werden. Beispielsweise kann das Tiefpassfilter 50 ein RC-Tiefpassfilterelement mit einem resistiven Element 51 und einem kapazitiven Element 52 aufweisen, dessen Kapazität durch das Signal COF in einem parallelen Pfad steuerbar ist. Alternativ kann das resistive Element 51 anstelle des kapazitiven Elements 52 steuerbar sein.
-
Der differenzielle Ringoszillator 10 führt seine drei differenziellen Ausgangssignale zur Phasenquantisierung direkt über einen 3x2-stufigen Phaseninterpolationsblock 60 einem 6x2-stufigen differenziellen Phasendifferenz-Digitalisierungsblock zu. Der Phaseninterpolationsblock 60 enthält beispielsweise sechs differenzielle Phaseninterpolatoren 61–66, von denen jedem eines der differenziellen Ringoszillator-Ausgangssignale zugeführt wird, die benachbarte Phasen aufweisen und die durch Interpolation ein Ausgangssignal erzeugen, von denen jedes eine Phase zwischen den Phasen der betreffenden beiden differenziellen Ringoszillator-Ausgangssignalen aufweist. Daher werden dem Phasendifferenz-Digitalisierungsblock sechs differenzielle Phasen zugeführt, die dieselbe Frequenz aufweisen, aber unterschiedliche Phasen.
-
Der Phasendifferenz-Digitalisierungsblock kann einen 6x2-stufigen differentiellen Abtastblock 20 und einen nachfolgenden 6x2-stufigen differentiellen Phasendifferenziererblock 30 aufweisen. In dem Abtastblock 20 werden die Mehrphasensignale von dem Ringoszillator 10 und den Interpolatoren 61–66 im Takt CLK abgetastet und als abgetastete Phasensignale dem Phasendifferenziererblock 30 zugeführt, wo sie gemäß 1/Ts differenziert werden, wobei Ts der Kehrwert der Abtastfrequenz ist. Der Abtastblock 20 enthält sechs differenzielle Paare von Abtastern 200–211, bei welchen es sich um D-Flip-Flop-Schaltkreise oder beliebige andere Schaltkreise handeln kann und die mit dem Takt CLK getaktet werden. Der Phasendifferenziererblock 30 enthält sechs Paare von Phasendifferenzierern (d/dt) und liefert sechs differentielle Ausgangssignale Q1–Q6 und Q1 – Q6 als Ergebnis der Differentiation der abgetasteten Phasensignale. Die Phasendifferenzierer 300–311 können jeweils mit einem Verzögerungselement und einem XOR-Gatter implementiert sein, wie dies ausführlich in 6 gezeigt ist.
-
Der in 2 gezeigte Ringoszillator weist eine differenzielle Schaltungsstruktur auf, bei der ein erster Oszillatorring aus drei kaskadierten invertierenden Verzögerungsstufen 111, 112 und 113 gebildet ist. Zwischen aufeinanderfolgenden Stufen wird durch einen Ausgang einer vorgelagerten Stufe und einen Eingang einer nachgelagerten Stufe ein Knoten gebildet. Die Stufe 113 weist einen Ausgang auf, der zu dem Eingang der Stufe 111 rückkoppelt ist und der ebenfalls einen Knoten des Oszillatorrings bildet. Ein zweiter Oszillatorring ist durch drei kaskadierte, invertierende Verzögerungsstufen 121, 122 und 123 gebildet. Zwischen aufeinanderfolgenden Stufen ist wiederum ein Knoten durch den Ausgang einer vorgelagerten Stufe und einem Eingang einer nachgelagerten Stufe gebildet, und die Stufe 123 weist einen Ausgang auf, der zu dem Eingang der Stufe 121 rückgekoppelt ist und der ebenfalls einen Knoten des Oszillatorrings bildet.
-
Die Knoten zwischen den Stufen 111 und 112, 112 und 113 und 113 und 111 des ersten Oszillatorrings sind mit den Knoten zwischen den Stufen 121 und 122, 122 und 123 und 123 und 121 des zweiten Oszillatorrings über Paare von Invertern 114 und 124, 115 und 125 bzw. 116 und 126 verbunden. Bei jedem Inverterpaar ist ein Eingang eines ersten Inverters mit einem Ausgang eines zweiten Inverters verbunden. Folglich sind einander entsprechende Knoten der beiden Oszillatorringe durch zwei Inverter in entgegengesetzten Richtungen gekoppelt, wobei einander entsprechende Knoten zwangsweise mit einer gegenseitigen Phasenverschiebung von genau 180° synchronisiert werden. Da die Inverter in CMOS-Technologie realisiert werden können, was ein Full-Swing-Ausgangssignal (d.h. eine Rail-to-Rail-Ausgangsspannung) ermöglicht, können die beiden Oszillatorringe ebenfalls Full-Swing-Ausgangssignale bereitstellen.
-
Alle Inverter werden von zwei Stromquellen 131 und 132 versorgt, wobei 132 eine Versorgungsleitung der Inverter mit Masse Vss verbindet und wobei 131 die andere Versorgungsleitung mit der Versorgungsspannung Vdd verbindet. Um die Oszillatorringe auf den gewünschten Frequenzziehbereich abzustimmen, werden die Stromquellen 131 und 132 durch den Strom von dem Verstärker 40 gesteuert. Um die Oszillatorringe noch weiter auf den gewünschten Frequenzziehbereich abzustimmen und die Signalform der Ausgangssignale anzupassen, wird jeder Knoten von beiden Oszillatorringen über ein zugeordnetes, veränderliches kapazitives Element 117–119 im ersten Ring und 127–129 im zweiten Ring mit Masse Vss verbunden. Im Wesentlichen können die kapazitiven Elemente 117–119 und 127–129 eine kontinuierlich veränderliche Kapazität oder eine diskontinuierlich gesteuerte Kapazität aufweisen. Die Kapazität der kapazitiven Elemente 117–119 und 127–129 wird entsprechend einem Abstimmsignal TUNING gesteuert. Die differenziellen Phasensignale werden an den Ausgängen der Inverterstufen 111, 112 und 113 ausgegeben, und ihre inversen Signale werden an den Ausgängen der Inverterstufen 121, 122 und 123 ausgegeben.
-
Bei dem in 2 gezeigten Quantisierer können wie, in 3 veranschaulicht, alternative Implementierungen, insbesondere des Verstärkers 40, des Tiefpassfilters 50 und des Oszillators 10, eingesetzt werden. Beispielsweise kann es sich bei dem Verstärker 40 um einen Transkonduktanzverstärker vom Differentialtyp mit differenziellen Eingängen –IN und +IN handeln. Die beiden von dem Verstärker 40 bereitgestellten Ausgangsströme werden durch differentielle Tiefpassfilter 50 mit zwei RC-Elementen an zwei stromgesteuerte Mehrphasen-Oszillatoren 101 und 102 gesandt. Der Oszillator 101 empfängt eines der differenziellen Ausgangssignale des Verstärkers 40 und erzeugt daraus drei Phasensignale P1 – P3 . Der Oszillator 102 empfängt das andere der differenziellen Ausgangssignale des Verstärkers 40 und erzeugt daraus drei Phasensignale P1–P3. Die Phasensignale P1–P3 und P1 – P3 werden dann wie bei dem in 2 gezeigten, beispielhaften Quantisierer in Verbindung mit den Interpolatoren 60–66 demselben Phasendifferenz-Digitalisierungsblock mit Abtastern 200–211 und Differenzierern 300–311 zugeführt.
-
4 zeigt eine beispielhafte Implementierung eines Oszillators, wie er als Oszillatoren 101 und 102 des in dem in 3 gezeigten Quantisierers einsetzbar ist. Der gezeigte Oszillator ist ein differenzieller Ringoszillator mit einem ersten Oszillatorring, der aus drei kaskadierten invertierenden Verzögerungsstufen 141, 142 und 143 gebildet ist. Zwischen aufeinanderfolgenden Stufen ist durch einen Ausgang einer vorgelagerten Stufe und einen Eingang einer nachgelagerten Stufe ein Knoten gebildet. Die Stufe 143 weist einen Ausgang auf, der zu dem Eingang der Stufe 141, der ebenfalls einen Knoten des Oszillatorrings bildet, rückgekoppelt ist. Ein zweiter Oszillatorring ist aus drei kaskadierten, invertierenden Verzögerungsstufen 151, 152 und 153 gebildet. Wiederum ist zwischen aufeinanderfolgenden Stufen durch eine am Ausgang vorgelagerten Stufe und einem Eingang einer nachgelagerten Stufe ein Knoten gebildet, und die Stufe 153 weist einen Ausgang auf, der zu dem Eingang der Stufe 103, der ebenfalls einen Knoten des Oszillatorrings bildet, rückgekoppelt ist.
-
Die Knoten zwischen den Stufen 141 und 142, 142 und 143 und 143 und 141 des ersten Oszillatorrings sind mit den Knoten 121 und 122, 122 und 123 und 123 und 121 des zweiten Oszillatorrings über Paare von Invertern 114 und 124, 115 und 125 bzw. 116 und 126 verbunden. Bei jedem Inverterpaar ist ein Eingang eines ersten Inverters mit einem Ausgang eines zweiten Inverters verbunden. Folglich sind zwei einander entsprechende Knoten der beiden Oszillatoren durch zwei Inverter in entgegengesetzten Richtungen gekoppelt, wodurch einander entsprechende Knoten zwangsweise mit einer gegenseitigen Phasenverschiebung von genau 180° synchronisiert werden.
-
Paare von Invertern 141 und 151, 142 und 152 und 143 und 153 und die zugehörigen Paare von Invertern 114 und 124, 115 und 125 bzw. 116 und 126 werden jeweils von zwei Stromquellen 133 und 136, 134 und 137 bzw. 135 und 138 versorgt; die Stromquellen 136, 137 und 138 eines jeden Paares verbinden eine Versorgungsleitung des betreffenden Inverters mit Masse Vss, und die Stromquellen 133, 134 und 135 verbinden die andere Versorgungsleitung des betreffenden Inverters mit der Versorgungsspannung Vdd. Um die Oszillatorringe auf den gewünschten Frequenzziehbereich abzustimmen, werden die Stromquellen 133–138 durch einen der differenziellen Ströme von dem Verstärker 40 gesteuert. Im die Oszillatorringe noch weiter auf den gewünschten Frequenzziehbereich abzustimmen und die Signalform der Ausgangssignale anzupassen, ist jeder Schaltungsknoten der beiden Oszillatorringe über ein zugehöriges veränderliches kapazitives Element 117–119 in dem ersten Ring und 127–129 in dem zweiten Ring mit Masse Vss verbunden. Im Wesentlichen können die kapazitiven Elemente 117–119 und 127–129 eine kontinuierlich veränderliche Kapazität oder eine diskontinuierlich gesteuerte Kapazität aufweisen. Die Kapazität der kapazitiven Elemente 161–166 wird entsprechend einem Abstimmsignal TUNING gesteuert. Die nicht-differenziellen Phasensignale des Oszillators werden an den Ausgängen der Inverterstufen 141, 142 und 143 ausgegeben. Es versteht sich, dass die Oszillatoren 101 und 102 als solche keine differenziellen Signale bereitstellen. Allerdings werden differenzielle Phasensignale P1–P3 und P1 – P3 erzeugt, da bei dem in 2 veranschaulichten Quantisierer zwei Oszillatoren verwendet werden und diesem Paar von Oszillatoren 101 und 102 ein differenzieller Strom von dem Verstärker 40 zugeführt wird.
-
Ein kapazitives Element mit diskontinuierlich gesteuerter Kapazität kann, wie in 5 gezeigt, durch eine selektive Parallelschaltung von diskreten, unveränderlichen Kondensatoren Ca, Cb, Cc und Cd kombiniert werden. Bei einer praktischen Ausgestaltung können viel mehr diskrete Kondensatoren bereitgestellt werden. Die Kondensatoren Ca–Cd besitzen jeweils eine Elektrode, die an einen ersten Knoten N1 angeschlossen ist und eine zweite Elektrode, die an eine Schaltmatrix 7 angeschlossen ist. Die Schaltmatrix 7 weist einen Ausgangsknoten N2 und Steuereingänge CC1 und CC2 auf, an die ein digitales Mehrfach-Bit-Steuersignal angelegt wird. Durch eine selektive Parallelschaltung der Kondensatoren Ca–Cd wird eine effektive Kapazität festgelegt. Die digitalen Steuersignale bestimmen das Schaltverhalten der Matrix 7 und damit die effektive Kapazität zwischen den Knoten N1 und N2.
-
6 zeigt ein beispielhaftes Abtast- und Differenzierelement in einem Phasendifferenz-Digitalisierungsblock. Abtaster 200–211 werden durch ein D-Flip-Flop 231 realisiert, dessen D-Eingang ein Phasensignal wie beispielsweise ein Phasensignal P1, P2, etc. zugeführt und dessen Takteingang ein Taktsignal CLK empfängt. Das D-Flip-Flop 231 stellt ein Ausgangsignal Q bereit und kann durch ein Reset-Signal RES an seinem Eingang R zurückgesetzt werden. Die Differenzierer 300–311 sind mit einem weiteren D-Flip-Flop 331 implementiert, dessen D-Eingang mit einem Ausgangssignal Q des D-Flip-Flops 231 versorgt wird und dessen Takteingang ebenfalls mit dem Taktsignal CLK versorgt wird. Das D-Flip-Flop 231 stellt ein Ausgangssignal Q bereit und kann durch ein Reset-Signal RES an seinem Eingang R zurückgesetzt werden. Differenzierer 300–311, die eine Übertragungsfunktion 1-z–1 aufweisen, enthalten auch ein XOR-Gatter 332, dessen Eingänge Ausgangssignale Q der D-Flip-Flops 231 und 331 empfangen und das an seinem Ausgang Q ein Quantisierer-Ausgangssignal wie beispielsweise eines der Signale Q1– Q6 bereitstellt.
-
Bezug nehmend auf 7 kann ein Quantisierungsverfahren zur Erzeugung eines Quantisierungsausgangssignals einer Eingangsspannung das Erzeugen eines oder mehrerer sinusförmiger Phasensignale entsprechend der Eingangsspannung enthalten (83), ebenso wie das Erzeugen eines Quantisierungsausgangssignals entsprechend einer Phasendifferenz zwischen dem Phasensignal / den Phasensignalen und einem Referenz-Phaseneingangssignal, indem eine Phasendifferenz-Digitalisierung durchgeführt wird (85). Eine oder mehr Interpolationen dieser Phasensignale können durchgeführt werden, um weitere Phasensignale zu erzeugen (84). Die Phasendifferenz-Digitalisierung kann das Abtasten des/der zuvor erzeugten Phasensignals / Phasensignale enthalten und das Erzeugen eines quantisierten Phasensignals (86), ebenso wie das Erzeugen des Quantisierungsausgangssignals durch Differenzieren des abgetasteten Phasensignals (87). Das Quantisierungsverfahren kann weiterhin eine Tiefpassfilterung (82) und/oder eine Verstärkung (81) des Eingangssignals vor dem Erzeugen des Phasensignals / der Phasensignale aufweisen (86).
-
8 zeigt differenzielle Ausgangssignale P1–P3 des in den 1, 2 und 3 gezeigten, 3-stufigen, gesteuerten Oszillators, die Eingangssignale des Abtastblocks 2 darstellen. 9 zeigt ein typisches Ergebnis einer schnellen Fourier-Transformation (FFT) der vollständigen Signalkette von dem Vorverstärkereingang bis zum Quantisierer-Ausgang einschließlich thermischem Rauschen und Funkelrauschen in den Bauelementen, wobei für den Abtaster eine Taktfrequenz von 160 MHz verwendet wurde, die eine Bandbreite von 1 MHz hat. Das Ergebnis zeigt ein Signal nahe dem Vollbereich (–6 dB für ein Hanning-Fenster bei einer FFT). Die hohe Linearität des Quantisierers wird hauptsächlich in dem Oszillator erreicht, wo (nahezu) sinusförmige Ausgangssignale erzeugt und durch Kondensator-Anordnungen hinsichtlich Frequenz und Signalform abgestimmt werden.
-
Wie oben beschrieben können beispielhafte Implementierungen einen Ringoszillator enthalten, der (nahezu) sinusförmige Ausgangssignale liefert, einen Abtaster, und einen digitalen Differenzierer, der das Eingangssignal in der Stromdomäne für jeden Phasenausgang in eine Phaseninformation konvertiert. Alternativ kann ein Eingangssignal in der Spannungsdomäne verwendet werden. Die Phaseninformation wird durch die ansteigenden und abfallenden Flanken der Oszillatorausgangssignale ausgedrückt, die von den Abtastern abgetastet werden, was zu einem Quantisierungsfehler in der Phasendomäne führt. Am Ende konvertiert ein digitaler Differenzierer die Phaseninformation zurück in die Zeitinformation. Für das Quantisierungsrauschen am oszillator-basierten Quantisierer wird die Rauschformungscharakteristik erster Ordnung verwendet.
-
Zusätzlich kann eine Vorverstärkung und eine Interpolation zwischen den digitalen Ausgangssignalen zur weiteren Verbesserung von Quantisierungsrauschen eingesetzt werden. Zur weiteren Rauschunterdrückung kann eine pseudo-differenzielle Struktur eingesetzt werden. Der Vorverstärker kann eine Konvertierung von der Spannungs- in eine Stromdomäne bereitstellen, die hohe lineare Anforderungen erfüllt. Das Signal in der Stromdomäne kann über Stromspiegel verteilt werden. Um Verzerrungen zu verringern, kann lokale Rückkopplung eingesetzt werden, während eine Verstärkungseinstellung mit einem steuerbaren Widerstandsnetzwerk durchgeführt werden kann. Jede Stromausgabe der Vorverstärker kann einen vollständigen differenziellen Oszillator steuern, der als Ringoszillator ausgebildet ist.
-
Der gesteuerte Oszillator kann als Ringoszillator mit Invertern realisiert sein, die die invertierenden Verzögerungsstufen bilden, welche über p-Kanal- und n-Kanal-Stromquellen zwischen dem Inverter und der positiven Versorgung bzw. dem Inverter und der negativen Versorgung gesteuert werden. Zwischen den Eingangsstromspiegeln und dem Ringoszillator kann Tiefpassfilterung eingesetzt werden, um Überschwingspitzenrauschen (engl.: "kickback noise"), das das Signal-Rausch-Verhältnis verringert, zu vermeiden. Das Verzögerungselement erzeugt eine Phasenverschiebung, die von dem über die Stromquellen injizierten Stromsignal abhängt. Jedes Inverterausgangssignal wird abgetastet (in der einfachsten Implementierung über ein einfaches D-Flip-Flop). Das digitale Ausgangssignal kann in der digitalen Domäne mit einer XOR-(und einer Schiebe-)-Operation differenziert werden, um die Phaseninformation zurück in die Zeitinformation zu konvertieren und die integrierende Eigenschaft des Oszillators zu invertieren. Die Abtastzeit in dem Abtaster ist durch die Frequenz des Takts CLK festgelegt, welche die resultierende Stabilität des Oszillators bestimmt. Bei diesem oszillator-basierten Quantisierer könnte es sich um einen eigenständigen Block handeln, insbesondere für Anwendungen mit hoher Bandbreite (z.B. Radar, Kommunikation) und als Teil eines Delta-Sigma-Analog-Digital-Wandlers. Bei Delta-Sigma-Anwendungen kann eine Spannung-zu-Strom-Wandlung für die stromgesteuerte Oszillatoreingabe auch in einem Schleifenfilter vor dem Quantisierer realisiert werden.
-
Das Verzögerungselement selbst ermöglicht es, die Oszillatorfrequenz und die Form des Oszillator-Ausgangssignals über eine veränderliche Kapazität an dem Ausgang des Verzögerungselements abzustimmen. Zusätzlich ist die Stärke der Stromquellen einschließlich dem Abstimmen der Oszillatorfrequenz programmierbar. Die positive Rückkopplung innerhalb des Verzögerungselements kann unter allen Verfahren, Spannungen und Temperaturbedingungen eine definierte differenzielle Ausgabeimplementierung erzwingen. Die Implementierung des Abtasters, Interpolators und digitalen Differenzierers kann durch herkömmliche Schaltungen, wie beispielsweise Flip-Flops, Gatter und Inverter realisiert werden. Allerdings bestimmt der Abtastpunkt des Oszillator-Ausgangssignals den Beitrag des Phasenrauschens. Um den Abtastpunkt einzustellen, kann das Flip-Flop eine Verschiebung auf der Entscheidungsebene vorsehen.
-
Die vorangehende Beschreibung wurde zum Zwecke der Veranschaulichung und Beschreibung präsentiert. Sie ist nicht als erschöpfend gedacht, oder dazu, Ausführungsbeispiele der Erfindung auf die präzise dargelegte Form zu beschränken, und es sind andere Modifikationen und Variationen im Licht der obigen Lehren möglich. Die Ausführungsbeispiele sind ausgewählt und beschrieben, um die anwendbaren Prinzipien und ihre praktischen Anwendungen am besten zu erläutern und andere Fachleute in die Lage zu versetzen, die verschiedenen Ausführungsbeispiele und verschiedenen Modifikationen bestmöglich für die jeweils vorgesehene Verwendung einzusetzen. Es ist beabsichtigt, dass die beigefügten Ansprüche so ausgelegt werden, dass sie andere alternative Ausführungsbeispiele einschließen, ausgenommen in dem durch den Stand der Technik begrenzten Umfang.
