-
HINTERGRUND
-
Digital-Zeit-Wandler (DZW) werden zum Umwandeln von Digitalinformationen in eine Zeitinformation oder eine Phasenverschiebung benutzt. Diese Zeitinformation oder Phasenverschiebung kann zum Erzeugen eines frequenz- oder phasenmodulierten Takts in einem Sender benutzt werden.
-
Digital-Zeit-Wandler sind attraktiv geworden, da es in jüngsten Jahren möglich geworden ist, HFDAW (HFDAW = Hochfrequenz-Digital-Analog-Wandler) zu implementieren oder zu realisieren, die in der Lage sind, digitale Daten direkt in den HF-Bereich (HF = Hochfrequenz) zu übertragen. Diese HFDAW können im IQ-(I = in-phase - phasengleichen; Q = Quadratur-) oder Polarmodus betrieben werden.
-
Im IQ-Modus kann ein fester Takt benutzt werden und die Phasenmodulation geschieht durch Addieren von zwei orthogonalen Vektoren. Es wird kein besonderer Frequenz- oder Phasenmodulator benötigt, jedoch besteht ein Nachteil dieses Verfahrens in einem Verlust der Quadratwurzel von zwei von Wirkungsgrad, wenn die zwei Vektoren zusammensummiert werden müssen.
-
Energiewirtschaftlicher ist der Polarmodus, wo die Amplitudenmodulation durch einen HFDAW geschieht und die Phaseninformation durch Modulieren einer Phasenregelschleife (PLL = Phase Locked Loop) geliefert wird. Dieser Polarmodus wirkt gut für niedrige Basisbandsignalbandbreite, aber bei modernen Funknormen wie LTE (LTE = Long Term Evolution - Langzeitentwicklung) wird die Bandbreite 40 MHz und mehr. Diese Bandbreite ist zu hoch zum Modulieren einer PLL.
-
Druckschrift
US 8,427,217 B1 schlägt einen Phaseninterpolator basierend auf einem injizierten, passiven RLC-Resonator vor.
-
In Druckschrift
US 2008/0315928 A1 wird eine digitale Phasenregelschleife mit Dithering vorgeschlagen.
-
Druckschrift
US 2006/0291589 A1 schlägt ein Verfahren und eine Vorrichtung für einen voll digitalen Quadraturmodulator vor.
-
In Druckschrift
US 2011/0068827 A1 wird ein passiver, kapazitiv injizierter Phaseninterpolator vorgeschlagen.
-
Druckschrift
US 6,696,876 B2 schlägt eine Taktinterpolation mittels kapazitiver Gewichtung vor.
-
In Druckschrift
US 5,489,864 A wird eine Verzögerungsinterpolationsschaltung vorgeschlagen.
-
Es kann ein Bedarf nach einer weiteren Technologie zur Phaseninterpolation bestehen.
-
KURZE BESCHREIBUNG
-
Es wird ein Phaseninterpolator bereitgestellt. Der Phaseninterpolator umfasst eine Vielzahl von Kondensatoren, einen ersten Eingang für ein Taktsignal, einen zweiten Eingang für ein Phasenverschiebungstaktsignal und einen Ausgang. Der Phaseninterpolator ist eingerichtet zum Bereitstellen eines interpolierten, modulierten Phaseninformationssignals durch Umschalten in Abhängigkeit von einer Modulationsinformation einer ersten Anzahl der Kondensatoren zwischen dem ersten Eingang und dem Ausgang und einer zweiten Anzahl der Kondensatoren zwischen dem zweiten Eingang und dem Ausgang. Ferner umfasst der Phaseninterpolator eine Vielzahl von Multiplexern eingerichtet zum Verbinden in Abhängigkeit von der Modulationsinformation der ersten Anzahl von Kondensatoren mit dem ersten Eingang und der zweiten Anzahl der Kondensatoren mit dem zweiten Eingang. Jeder Multiplexer umfasst zwei Inverter, wobei ein erster Inverter der zwei Inverter mit dem ersten Eingang und ein zweiter Inverter der zwei Inverter mit dem zweiten Eingang verbunden ist. Jeder Multiplexer ist zum Aktivieren eines der zwei Inverter und zum Deaktivieren des anderen in Abhängigkeit von der Modulationsinformation eingerichtet.
-
Es wird ein Digital-Zeit-Wandler (DZW) bereitgestellt. Der Digital-Zeit-Wandler umfasst einen Taktsignalgeber, einen Phaseninterpolator und ein Tiefpassfilter. Der Taktsignalgeber ist eingerichtet zum Bereitstellen eines Taktsignals und eines phasenverschobenen Taktsignals. Der Phaseninterpolator umfasst einen ersten Eingang für das Taktsignal, einen zweiten Eingang für das phasenverschobene Taktsignal und einen Ausgang. Der Phaseninterpolator ist eingerichtet zum Bereitstellen eines interpolierten, modulierten Phaseninformationssignals durch Umschalten in Abhängigkeit von einer Modulationsinformation einer ersten Anzahl der Kondensatoren zwischen dem ersten Eingang und dem Ausgang und einer zweiten Anzahl der Kondensatoren zwischen dem zweiten Eingang und dem Ausgang. Ferner umfasst der Phaseninterpolator eine Vielzahl von Multiplexern eingerichtet zum Verbinden in Abhängigkeit von der Modulationsinformation der ersten Anzahl von Kondensatoren mit dem ersten Eingang und der zweiten Anzahl der Kondensatoren mit dem zweiten Eingang. Jeder Multiplexer umfasst zwei Inverter, wobei ein erster Inverter der zwei Inverter mit dem ersten Eingang und ein zweiter Inverter der zwei Inverter mit dem zweiten Eingang verbunden ist. Jeder Multiplexer ist zum Aktivieren eines der zwei Inverter und zum Deaktivieren des anderen in Abhängigkeit von der Modulationsinformation eingerichtet. Das Tiefpassfilter ist eingerichtet zum Tiefpassfiltern des interpolierten, modulierten Phaseninformationssignals zum Erhalten eines modulierten Phasensignals.
-
Es wird eine Mobilkommunikationsvorrichtung bereitgestellt. Die Mobilkommunikationsvorrichtung umfasst eine HF-Schaltung eingerichtet zum Bereitstellen oder Empfangen von HF-Signalen und eine an die HF-Schaltung angekoppelte Antenne. Die HF-Schaltung umfasst einen Phaseninterpolator umfassend einen ersten Eingang für ein Taktsignal, einen zweiten Eingang für ein Phasenverschiebungstaktsignal, einen Ausgang und eine Vielzahl von Kondensatoren. Der Phaseninterpolator ist eingerichtet zum Bereitstellen eines interpolierten, modulierten Phaseninformationssignals durch Umschalten in Abhängigkeit von einer Modulationsinformation einer ersten Anzahl der Kondensatoren zwischen dem ersten Eingang und dem Ausgang und einer zweiten Anzahl der Kondensatoren zwischen dem zweiten Eingang und dem Ausgang. Ferner umfasst der Phaseninterpolator eine Vielzahl von Multiplexern eingerichtet zum Verbinden in Abhängigkeit von der Modulationsinformation der ersten Anzahl von Kondensatoren mit dem ersten Eingang und der zweiten Anzahl der Kondensatoren mit dem zweiten Eingang. Jeder Multiplexer umfasst zwei Inverter, wobei ein erster Inverter der zwei Inverter mit dem ersten Eingang und ein zweiter Inverter der zwei Inverter mit dem zweiten Eingang verbunden ist. Jeder Multiplexer ist zum Aktivieren eines der zwei Inverter und zum Deaktivieren des anderen in Abhängigkeit von der Modulationsinformation eingerichtet.
-
Figurenliste
-
- 1 zeigt ein Blockschaltbild einer beispielhaften Mobilkommunikationsvorrichtung;
- 2 zeigt ein Blockschaltbild eines Phaseninterpolators;
- 3 zeigt ein Blockschaltbild eines Digital-Zeit-Wandlers;
- 4 zeigt ein Blockschaltbild des Digital-Zeit-Wandlers und Diagramme von an verschiedenen Knoten des Digital-Zeit-Wandlers gegenwärtigen Signalen;
- 5 zeigt ein Blockschaltbild des Taktsignalgebers und des Phaseninterpolators;
- 6 zeigt ein Blockschaltbild eines Phaseninterpolators umfassend ein Array von Kondensatorzellen;
- 7a zeigt in einem Diagramm Simulationsergebnisse einer Zeitverschiebung des Digital-Zeit-Wandlers, und
- 7b zeigt in einem Diagramm eine inhärente Nichtlinearität des Digital-Zeit-Wandlers.
- 8 ist ein Flussdiagramm eines Verfahrens zum Betreiben eines Phaseninterpolators.
-
AUSFÜHRLICHE BESCHREIBUNG
-
In der folgenden Beschreibung werden gleiche oder gleichwertige Elemente oder Elemente mit gleicher oder gleichwertiger Funktionalität in der folgenden Beschreibung durch gleiche oder gleichwertige Bezugsziffern bezeichnet.
-
1 zeigt ein Blockschaltbild einer beispielhaften Mobilkommunikationsvorrichtung 100 mit einem digitalen Basisbandprozessor 102 und einer an den Basisbandprozessor 102 und an einen Antennenanschluss 106 angekoppelten HF-Vorstufe 104. Der Antennenanschluss 106 ist vorgesehen, um Verbindung einer Antenne 108 mit der Mobilkommunikationsvorrichtung 100 zu erlauben. Der Basisbandprozessor 102 erzeugt über die Antenne 108 zu übertragende Signale, die zur HF-Vorstufe 104 weitergeleitet werden und ein zur Übertragung über die Antenne 108 zum Antennenanschluss 106 ausgegebenes Sendesignal erzeugen. Auch kann die HF-Vorstufe 104 Signale über den Antennenanschluss 106 von der Antenne 108 empfangen und jeweilige Signale zum Basisbandprozessor 102 zum Verarbeiten der Empfangssignale bereitstellen.
-
Der ausführlicher unten beschriebene Phasenmodulator kann in der HF-Vorstufe 104 der Mobilkommunikationsvorrichtung implementiert sein. Weiterhin kann der ausführlicher unten beschriebene Phaseninterpolator zum Implementieren oder Realisieren eines Digital-Zeit-Wandlers (DZW) der HF-Vorstufe 104 der Mobilkommunikationsvorrichtung 100 benutzt werden.
-
Die Mobilkommunikationsvorrichtung 100 kann eine tragbare Mobilkommunikationsvorrichtung sein und kann zum Durchführen einer Sprach- und/oder Datenkommunikation gemäß einer Mobilkommunikationsnorm mit anderen Kommunikationsvorrichtungen wie anderen Mobilkommunikationsvorrichtungen oder Basisstationen eines Mobilkommunikationsnetzes eingerichtet sein. Mobilkommunikationsvorrichtungen können ein mobiles Handgerät wie beispielsweise ein Mobiltelefon oder ein Smartphone, einen Tablet-PC, ein Breitbandmodem, einen Laptop, ein Notebook, einen Router, eine Vermittlung, einen Zwischenregenerator oder einen PC umfassen. Auch kann die Mobilkommunikationsvorrichtung 100 eine Basisstation eines Kommunikationsnetzes sein.
-
2 zeigt ein Blockschaltbild eines Phaseninterpolators 120. Der Phaseninterpolator 120 umfasst eine Vielzahl von Kondensatoren 122_1 bis 122_n, einen ersten Eingang 124_1 für ein Taktsignal clk, einen zweiten Eingang 124_2 für ein phasenverschobenes Taktsignal clk_90 und einen Ausgang 126. Der Phaseninterpolator 120 ist eingerichtet zum Bereitstellen eines interpolierten, modulierten Phaseninformationssignals 128 durch Umschalten in Abhängigkeit von einer Modulationsinformation 130 einer ersten Anzahl der Kondensatoren 122_1 bis 122_i zwischen dem ersten Eingang 124_1 und dem Ausgang 126 und einer zweiten Anzahl der Kondensatoren 122_i+ 1 bis 122_n zwischen dem zweiten Eingang 124_2 und dem Ausgang 126.
-
Man beachte, dass der Phaseninterpolator 120 bis zu n Kondensatoren 122_1 bis 122_n umfassen kann, wobei n eine natürliche Zahl größer gleich 2 (n ≥ 2) ist. Beispielsweise kann der Phaseninterpolator 120 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048, 4096, 8192 oder noch mehr Kondensatoren 122_1 bis 122_n umfassen.
-
Die erste Anzahl von Kondensatoren 122_1 bis 122_i und die zweite Anzahl von Kondensatoren 122_i+1 bis 122_n kann die Vielzahl von Kondensatoren 122_1 bis 222_n bilden. Anders gesagt kann der Phaseninterpolator 120 eingerichtet sein zum Verbinden in Abhängigkeit von der Modulationsinformation von i Kondensatoren 122_1 bis 122_i der Vielzahl von Kondensatoren 122_1 bis 122_n mit dem ersten Eingang 124_1 und zum Verbinden von n-i Kondensatoren 122_i+1 bis 122_n der Vielzahl von Kondensatoren 122_1 bis 122_n mit dem zweiten Eingang 124_2, wobei i eine natürliche Zahl größer gleich Null und kleiner gleich n (0 < i < n) ist. Anders gesagt kann der Phaseninterpolator 120 zum Verbinden in Abhängigkeit von der Modulationsinformation 130 jedes Kondensators der Vielzahl von Kondensatoren 122_1 bis 122_n entweder mit dem ersten Eingang 124_1 oder dem zweiten Eingang 124_2 eingerichtet sein. Anders gesagt kann der Phaseninterpolator zum Umschalten jedes Kondensators der Vielzahl von Kondensatoren 122_1 bis 122_n entweder zwischen dem ersten Eingang 124_1 und dem Ausgang 126 oder zwischen dem zweiten Eingang 124_2 und dem Ausgang 126 eingerichtet sein.
-
Natürlich kann der Phaseninterpolator 120 auch zum Verbinden in Abhängigkeit von der Modulationsinformation nur einer gewissen Anzahl der Vielzahl von Kondensatoren 122_1 bis 122_n zwischen dem ersten Eingang 124_1 und dem Ausgang bzw. zwischen dem zweiten Eingang 124_2 und dem Ausgang eingerichtet sein. So könnten in Abhängigkeit von der Modulationsinformation einige Kondensatoren der Vielzahl von Kondensatoren 122_1 bis 122_n weder mit dem ersten Eingang 124_1 noch mit dem zweiten Eingang 124_2 verbunden sein.
-
Die Vielzahl von Kondensatoren 122_1 bis 122_n kann in einer Ausführungsform den gleichen Kapazitätswert umfassen. Natürlich ist es auch möglich, dass die Vielzahl von Kondensatoren 122_1 bis 122_n in einer Ausführungsform unterschiedliche Kapazitätswerte umfasst. In diesem Fall kann der Phaseninterpolator 120 zum Verbinden der Kondensatoren der Vielzahl von Kondensatoren 122_1 bis 122_n mit dem jeweiligen Eingang 124_1 und 124_2 eingerichtet sein, die annähernd einem Kapazitätswert entsprechend der aktuellen Modulationsinformation 130 entsprechen.
-
Das phasenverschobene Taktsignal clk_90 kann eine phasenverschobene Fassung des Taktsignals clk sein, z.B. eine um 5°, 10°, 20°, 30°, 40°, 50° 60°, 70°, 80°, 90°, 100°, 110°, 120°, 130°, 140°, 150°, 160°, 170°, 180° phasenverschobene Fassung des Taktsignals clk.
-
3 zeigt ein Blockschaltbild eines Digital-Zeit-Wandlers (DZW) 131. Der Digital-Zeit-Wandler 131 umfasst einen Taktsignalgeber 132, ein Tiefpassfilter 134 und den oben beschriebenen Phaseninterpolator 120. Der Taktsignalgeber 132 kann zum Bereitstellen des Taktsignals clk und des phasenverschobenen Taktsignals clk_90 eingerichtet sein. Das Tiefpassfilter 134 kann zum Tiefpassfiltern des interpolierten, modulierten Phaseninformationssignals 128 eingerichtet sein, um ein moduliertes Phasensignal 136 zu erhalten.
-
Das Tiefpassfilter 134 kann einen Eingang 144 eingerichtet zum Empfangen des interpolierten, modulierten Phaseninformationssignals 128 vom Ausgang 126 (Knoten CXXX) des Phaseninterpolators 120 und einen Ausgang 146 eingerichtet zum Bereitstellen des modulierten Phasensignals 136 umfassen. Der Eingang 144 des Tiefpassfilters 134 kann daher mit dem Ausgang 126 des Phaseninterpolators 120 verbunden sein.
-
Das Tiefpassfilter 134 kann einen Induktor L und einen Kondensator C umfassen, wobei der Induktor L in Reihe zwischen den Eingang 144 und den Ausgang 146 des Tiefpassfilters 134 geschaltet sein kann und wobei der Kondensator C in Reihe zwischen den Ausgang 146 des Tiefpassfilters 134 und einem Bezugsanschluss eingerichtet zum Bereitstellen eines Bezugspotentials, z.B. einem Erdanschluss eingerichtet zum Bereitstellen von Erdpotential, geschaltet sein kann.
-
Wie in 3 angedeutet kann der Phaseninterpolator 120 eine Vielzahl von Invertern 138_1 bis 138_n umfassen. Dadurch kann der Phaseninterpolator 120 zum Verbinden der ersten Anzahl der Kondensatoren 122_1 bis 122_i mit dem ersten Eingang 124_1 über eine erste Anzahl der Inverter 138_1 bis 138_i und zum Verbinden der zweiten Anzahl von Kondensatoren 122_i+ 1 bis 122_n mit dem zweiten Eingang 124_2 über eine zweite Anzahl der Inverter 138_i+ 1 bis 138_n eingerichtet sein.
-
Anders gesagt kann der Phaseninterpolator 120 eine Vielzahl von Kondensatorzellen 140_1 bis 140_n umfassen, wobei jede Kondensatorzelle der Vielzahl von Kondensatorzellen 140_1 bis 140_n einen Inverter der Vielzahl von Invertern 138_1 bis 138_n umfasst und einen Kondensator der Vielzahl von in Reihe geschalteten Kondensatoren 122_1 bis 122_n. Dadurch kann der Phaseninterpolator 120 zum Verbinden in Abhängigkeit von der Modulationsinformation 130 jeder Kondensatorzelle der Vielzahl von Kondensatorzellen 140_1 bis 140_n entweder zwischen dem ersten Eingang 124_1 und dem Ausgang 126 oder zwischen dem zweiten Eingang 124_2 und dem Ausgang 126 eingerichtet sein. Anders gesagt kann der Phaseninterpolator 120 zum Umschalten in Abhängigkeit von der Modulationsinformation 130 einer ersten Anzahl der Kondensatorzellen 140_1 bis 140_i zwischen dem ersten Eingang 124_1 und dem Ausgang 126 und einer zweiten Anzahl der Kondensatorzellen 140_i+1 bis 140_n zwischen dem zweiten Eingang 124_2 und dem Ausgang 126 eingerichtet sein.
-
Der Digital-Zeit-Wandler 131 kann einen Analog-Digital-Wandler 142 eingerichtet zum Umwandeln des z.B. am Knoten filt vorhandenen modulierten Phasensignals 136 in ein moduliertes Taktsignal 144 umfassen. Daher kann der Digital-Zeit-Wandler 131 mit dem Ausgang 146 des Tiefpassfilters 134 verbunden sein. Weiterhin kann der Analog-Digital-Wandler 142 wenigstens einen Inverter 143 oder Vergleicher umfassen.
-
Beispielsweise kann in der vorgeschlagenen Lösung ein Taktsignal clk und ein um 90° verschobenes Taktsignal clk_90 als Eingaben in den Phaseninterpolator 120 benutzt werden. Um Null und 90 Grad phasenverschobene Signale können durch einen Teiler aus einer höheren Taktfrequenz erzeugt werden (siehe 5). Diese zwei phasenverschobenen Taktsignale clk und clk_90 können durch das Kondensatornetzwerk des Phaseninterpolators 120 interpoliert werden.
-
Dadurch befindet sich die Information für die Phase in der Amplitude des am Knoten CXXX 126 vorhandenen Signals. Diese Information kann durch Filtern der Grundfrequenz durch ein passives LC-Filter 134 wiederhergestellt werden.
-
4 zeigt ein Blockschaltbild des Digital-Zeit-Wandlers und Diagramme von an verschiedenen Knoten des Digital-Zeit-Wandlers 131 vorhandenen Signalen.
-
Ein erstes Diagramm 150 zeigt eine Wellenform des durch den Phaseninterpolator 120 am Ausgang 126 des Phaseninterpolators 120 bereitgestellten interpolierten, modulierten Phaseninformationssignals 128. Damit bezeichnet die Ordinate die Amplitude in Volt, wobei die Abszisse die Zeit in Sekunden bezeichnet.
-
Ein zweites Diagramm 152 zeigt eine Wellenform des durch das Tiefpassfilter 134 an seinem Ausgang 146 (Knoten filt) bereitgestellten modulierten Phasensignals 136. Dabei bezeichnet die Ordinate die Amplitude in Volt, wobei die Abszisse die Zeit in Sekunden bezeichnet.
-
Ein drittes Diagramm 154 zeigt eine Wellenform des durch den Analog-Digital-Wandler 142 bereitgestellten modulierten Taktsignals 144. Dabei bezeichnet die Ordinate die Amplitude in Volt, wobei die Abszisse die Zeit in Sekunden bezeichnet.
-
Anders gesagt zeigt 4 die Wellenformen der Signale des den Phaseninterpolator 120 umfassenden Digital-Zeit-Wandlers 131.
-
Der den Phaseninterpolator 120 umfassende Digital-Zeit-Wandler 131 besitzt den Vorteil einer verbesserten Rauschleistung, da der Induktor L und der Kondensator C des Tiefpassfilters 134 nicht zu dem Phasenrauschen beitragen. Der Hauptbeitragende für das Phasenrauschen ist der mit dem Ausgang des Tiefpassfilters 134 verbundene Analog-Digital-Wandler 142. Dieser (z.B. mittels wenigstens eines Inverters 143 (wie in 4 gezeigt) oder wenigstens eines Vergleichers realisierte oder implementierte) Analog-Digital-Wandler 142 kann zum Aufbereiten eines CMOS (CMOS = Complementary Metal Oxide Semiconductor - komplementärer Metall-Oxid-Halbleiter) Rechtecktakts aus einem sinusförmigen Signal am Knoten filt eingerichtet sein. Die begrenzte Nachführgeschwindigkeit des Sinussignals auf der Schaltebene des Wandlers 142 ist der Grund für Wärme- und Flimmerrauschen. Der Anfangs- und Endpunkt, z.B. 0° und 90°, sind durch die Konstruktion gegeben. Man beachte, dass eine Interpolation auch für andere grobe Phasenverschiedungen durchgeführt werden kann, z.B. 0° und 60°, in welchem Fall Anfangs- und Endpunkt 0° und 60° sind.
-
Das erzeugte Signal kann durch das LC-Tiefpassfilter 134 gefiltert werden, so dass zum Erhöhen der digitalen Auflösung Sigma-Delta-Modulation benutzt werden kann. Weit abgelegtes Rauschen, das für Senderanwendung kritisch ist, kann durch das LC-Filter unterdrückt werden.
-
5 zeigt ein Blockschaltbild des Taktsignalgebers 132 und des Phaseninterpolators 120. Nach der Darstellung in 5 kann der Taktsignalgeber 132 zum Bereitstellen des Taktsignals clk und des phasenverschobenen Taktsignals clk_90 basierend auf einem Taktsignal mit einer höheren Taktfrequenz als das Taktsignal clk und das phasenverschobenene Taktsignal clk_90 eingerichtet sein.
-
Der Taktsignalgeber 132 kann einen Lokaloszillator 160 eingerichtet zum Bereitstellen eines Taktsignals mit einer höheren Taktfrequenz als die Taktfrequenz des Taktsignals und des phasenverschobenen Taktsignals clk_90 umfassen.
-
Weiterhin kann der Taktsignalgeber 132 einen ersten Teiler 162, einen zweiten Teiler 164, einen dritten Teiler 166 und einen Multiplexer 168 umfassen. Der erste Teiler 162 kann einen ersten mit dem Lokaloszillator verbundenen Eingang und vier Ausgänge umfassen. Der zweite Teiler 164 kann zwei mit zwei der vier Ausgänge des ersten Teilers 164 verbundene Eingänge und vier Ausgänge umfassen. Der dritte Teiler 166 kann zwei mit den anderen zwei der vier Ausgänge des ersten Teilers 164 verbundene Eingänge und vier Ausgänge umfassen. Der Multiplexer kann acht Eingänge und zwei Ausgänge zum Bereitstellen des Taktsignals clk und des phasenverschobenen Taktsignals clk_90 umfassen, wobei vier der acht Eingänge mit den vier Ausgängen des zweiten Teilers 164 verbunden sind und wobei die anderen vier der acht Eingänge mit den vier Ausgängen des zweiten Teilers 164 verbunden sind.
-
Beispielsweise kann der lokale Oszillator 160 zum Bereitstellen eines Taktsignals mit einer Taktfrequenz von 8 GHz eingerichtet sein, wobei der Taktsignalgeber 132 zum Bereitstellen eines Taktsignals clk und eines phasenverschobenen Taktsignals clk_90 eingerichtet sein kann, die jeweils eine Taktfrequenz von 2 GHz aufweisen, mittels des ersten Teilers 162, des zweiten Teilers 164, des dritten Teilers 166 und des Multiplexers 168.
-
6 zeigt ein Blockschaltbild eines Phaseninterpolators 120 umfassend ein Array von Kondensatorzellen 140_1 bis 140_n (n = 256). Jede Kondensatorzelle umfasst einen Kondensator der Vielzahl von Kondensatoren 122_1 bis 122_n (n = 256) und einen Multiplexer 172_1 bis 172_n (n = 256) eingerichtet zum Verbinden des Kondensators 122_1 bis 122_n (n = 256) der jeweiligen Kondensatorzelle 140_1 bis 140_n (n = 256), in Abhängigkeit von der Modulationsinformation entweder mit dem ersten Eingang 124_1 des Phaseninterpolators 120 oder dem zweiten Eingang 124_2 des Phaseninterpolators 120.
-
Beispielsweise kann die erste Kondensatorzelle 140_1 der Vielzahl von Kondensatorzellen 122_1 bis 122_n (n = 256) einen ersten Multiplexer 172_1 und einen ersten Kondensator 122_1 in Reihe zwischen den ersten Multiplexer 172_1 und den Ausgang 126 des Phaseninterpolators 120 geschaltet umfassen. Der erste Multiplexer 172_1 kann zum Verbinden in Abhängigkeit von der Modulationsinformation des ersten Kondensators 122_1, entweder mit dem ersten Eingang 124_1 des Phaseninterpolators 120 oder dem zweiten Eingang 124_2 des Phaseninterpolators 120 eingerichtet sein.
-
Auf ähnliche Weise kann die zweite Kondensatorzelle 140_2 der Vielzahl von Kondensatorzellen 122_1 bis 122_n (n = 256) einen zweiten Multiplexer 172_2 und einen zweiten Kondensator 122_2 in Reihe zwischen den zweiten Multiplexer 172_2 und den Ausgang 126 des Phaseninterpolators 120 geschaltet umfassen. Der zweite Multiplexer 172_2 kann zum Verbinden in Abhängigkeit von der Modulationsinformation des zweiten Kondensators 122_2 entweder mit dem ersten Eingang 124_1 des Phaseninterpolators 120 oder mit dem zweiten Eingang 124_2 des Phaseninterpolators 120 eingerichtet sein.
-
Jeder Multiplexer 172_1 bis 172_n kann in einer Ausführungsform zwei Inverter umfassen, wobei ein erster Inverter der zwei Inverter mit dem ersten Eingang 124_1 des Phaseninterpolators 120 verbunden sein kann, wobei ein zweiter Inverter der zwei Inverter mit dem zweiten Eingang 124_1 des Phaseninterpolators 120 verbunden sein kann. Dabei kann jeder Multiplexer 172_1 bis 172_n zum Aktivieren eines der zwei Inverter und zum Deaktivieren des anderen in Abhängigkeit von der Modulationsinformation eingerichtet sein.
-
Beispielsweise kann der erste Multiplexer 172_1 der ersten Kondensatorzelle 140_1 einen ersten Inverter 138_1_1 und einen zweiten Inverter 138_1_2 umfassen. Der erste Inverter 138_1_1 kann in Reihe zwischen den ersten Eingang 124_1 des Phaseninterpolators 120 und den ersten Kondensator 122_1 geschaltet sein, wobei der zweite Inverter 138_1_2 in Reihe zwischen den zweiten Eingang 124_2 des Phaseninterpolators 120 und den ersten Kondensator 122_1 geschaltet sein kann. Dabei kann der erste Multiplexer 172_1 zum Verbinden des ersten Kondensators 122_1 entweder mit dem ersten Eingang 124_1 des Phaseninterpolators 120 über den ersten Inverter 138_1_1 oder dem zweiten Eingang 124_2 des Phaseninterpolators 120 über den zweiten Inverter 138_1_2 eingerichtet sein.
-
Natürlich ist es auch möglich, dass jede Kondensatorzelle der Vielzahl von Kondensatorzellen 140_1 bis 140_n zwei Kondensatoren umfasst, wobei einer der zwei Kondensatoren in Reihe zwischen den ersten Inverter des Multiplexers der jeweiligen Kondensatorzelle und den Ausgang 126 des Phaseninterpolators 120 geschaltet sein kann, und wobei der andere der zwei Kondensatoren in Reihe zwischen den zweiten Inverter des Multiplexers der jeweiligen Kondensatorzelle und den Ausgang 126 des Phaseninterpolators 120 geschaltet sein kann.
-
Man beachte, dass in der Ausführungsform der 6 der Phaseninterpolator 120 ein Array von 256 Kondensatorzellen 140_1 bis 140_n (n = 256) umfasst. Natürlich kann der Phaseninterpolators auch ein Array von 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048, 4096, 8192 oder noch mehr Kondensatorzellen 140_1 bis 140_n umfassen.
-
Wie in der 6 dargestellt kann das Array von Kondensatorzellen 140_1 bis 140_n in einer Vielzahl von Zeilen und Spalten angeordnet sein, wobei der Phaseninterpolator 120 zum Umsetzen der Modulationsinformation 130 in eine Vielzahl von Zeilensteuersignalen und eine Vielzahl von Spaltensteuersignalen unter Verwendung eines Thermometercodes und zum Steuern der Multiplexer 172_1 bis 172_n der Kondensatorzellen 140_1 bis 140_2 mit den Zeilensteuersignalen und den Spaltensteuersignalen eingerichtet sein kann.
-
Bezugnehmend auf 6 können beispielsweise die Kondensatorzellen 140_1 bis 140_n in 16 Zeilen und 16 Spalten angeordnet sein, wobei der Phaseninterpolator 120 zum Umsetzen der Modulationsinformation 130 in 16 Spaltensteuersignale splt_0 bis splt_15 und 16 Zeilensteuersignale zl_0 bis zl_15 eingerichtet sein kann.
-
Weiterhin kann jede Kondensatorzelle 140_1 bis 140_n der Vielzahl von Kondensatorzellen 140_1 bis 140_n ein Logikgatter 174_1 bis 174_n eingerichtet zum Bereitstellen eines Steuersignals für den Multiplexer 172_1 bis 172_n der jeweiligen Kondensatorzelle 140_1 bis 140_n in Abhängigkeit von einem Spaltensteuersignal der Vielzahl von Spaltensteuersignalen splt_0 bis splt_15 und eines Zeilensteuersignals der Vielzahl von Zeilensteuersignalen zl_0 bis zl_15 entsprechend der jeweiligen Kondensatorzelle 140_1 bis 140_n umfassen.
-
Beispielsweise kann die erste Kondensatorzelle 140_1 der Vielzahl von Kondensatorzellen 140_1 bis 140_n ein erstes Logikgatter 174_1 eingerichtet zum Empfangen eines ersten Spaltensteuersignals splt_0 der Vielzahl von Spaltensteuersignalen splt_0 bis splt_15 und eines ersten Zeilensteuersignals zl_0 der Vielzahl von Zeilensteuersignalen zl_0 bis zl_15 und zum Bereitstellen eines Steuersignals für den ersten Multiplexer 172_1 in Abhängigkeit von dem ersten Spaltensteuersignal splt_0 und dem ersten Zeilensteuersignal zl_0 umfassen.
-
Die Logikgatter 174_1 bis 174_n können zum Durchführen einer logischen UND-Operation des Spaltensteuersignals der Vielzahl von Spaltensteuersignalen splt_0 bis splt_15 und des Zeilensteuersignals der Vielzahl von Zeilensteuersignalen zl_0 bis zl_15 entsprechend der jeweiligen Kondensatorzelle 140_1 to 140_n eingerichtet sein, wobei das Steuersignal für den Multiplexer 172_1 bis 172_n der jeweiligen Kondensatorzelle 140_1 bis 140_n is auf dem Ergebnis der UND-Operation basiert.
-
Darüber hinaus können die Logikgatter 174_1 bis 174_n der Kondensatorzellen einer Spalte mit niedrigerer Ordnung weiterhin zum Empfangen eines Spaltensteuersignals entsprechend einer Spalte mit einer höheren Ordnung (oder höheren Index) und zum Übersteuern des jeweiligen Spaltensteuersignals und des jeweiligen Zeilensteuersignals in Abhängigkeit von dem Spaltensteuersignal entsprechend der Spalte mit der höheren Ordnung (oder höheren Index) eingerichtet sein.
-
Die Logikgatter 174_1 bis 174_n können zum Durchführen einer logischen ODER-Operation des Spaltensteuersignals entsprechend der Spalte mit der höheren Ordnung und dem Ergebnis der UND-Operation eingerichtet sein, um das Steuersignal für den Multiplexer 172_1 bis 172_n der jeweiligen Kondensatorzelle 140_1 bis 140_n zu erhalten.
-
Für diesen Zweck kann jedes Logikgatter 174_1 bis 174_n ein UND-Gatter und ein ODER-Gatter umfassen, wobei das UND-Gatter zum Empfangen des Spaltensteuersignals der Vielzahl von Spaltensteuersignalen splt_0 bis splt_15 und des Zeilensteuersignals der Vielzahl von Zeilensteuersignalen zl_0 bis zl_15 entsprechend der jeweiligen Kondensatorzelle 140_1 bis 140_n eingerichtet sein kann. Das ODER-Gatter kann zum Empfangen des Spaltensteuersignals entsprechend der Spalte mit der höheren Ordnung und des durch das UND-Gatter bereitgestellten Signals zum Erhalten des Steuersignals für den Multiplexer eingerichtet sein.
-
Beispielsweise kann das erste Logikgatter ein UND-Gatter und ein ODER-Gatter umfassen, wobei das UND-Gatter zum Empfangen des ersten Spaltensteuersignals splt_0 und des ersten Zeilensteuersignals zl_0 eingerichtet ist. Das ODER-Gatter kann zum Empfangen des zweiten Spaltensteuersignals splt_1 und des durch das UND-Gatter bereitgestellten Signals zum Erhalten des Steuersignals für den ersten Multiplexer 172_1 eingerichtet sein.
-
Auf ähnliche Weise kann das zweite Logikgatter 174_2 ein UND-Gatter und ein ODER-Gatter umfassen, wobei das UND-Gatter zum Empfangen des zweiten Spaltensteuersignals splt_1 und des ersten Zeilensteuersignals zl_0 eingerichtet ist. Das ODER-Gatter kann zum Empfangen des dritten Spaltensteuersignals splt_2 und des durch das UND-Gatter bereitgestellten Signals zum Erhalten des Steuersignals für den zweiten Multiplexer 172_2 eingerichtet sein.
-
Wie in 6 dargestellt kann der Phaseninterpolator 120 einen Spaltendecodierer 190 eingerichtet zum Bereitstellen der Vielzahl von Spaltensteuersignalen basierend auf der Modulationsinformation 130 (z.B. einer 8- oder mehr-Bit-Modulationsinformation) und einen Zeilendecodierer 192 eingerichtet zum Bereitstellen der Vielzahl der Steuersignale basierend auf der Modulationsinformation umfassen.
-
Anders gesagt kann der Phaseninterpolator 120 ein Kondensatorarray mit Multiplexern sein. Sie kann wie in 6 dargestellt angeordnet sein. Bei dieser Anordnung ist eine digitale Auflösung für ein thermometercodierte Array von bis 12 Bit (4096 Schritte) oder noch mehr möglich.
-
Anders gesagt kann der Digital-Zeit-Wandler zum Durchführen einer Phaseninterpolation durch ein Kondensatornetzwerk und Umschalten eines Teils der Kondensatoren zu einem Taktsignal clk und eines anderen Teils zu einem phasenverschobenen Taktsignal clk_90 eingerichtet sein. Das Verhältnis zwischen den zwei Teilen bestimmt die sich ergebende Phasenverschiebung. Darüber hinaus kann der Digital-Zeit-Wandler zum Filtern der Information für die Phase durch ein passives LC-Filter eingerichtet sein. Weiterhin kann der Digital-Zeit-Wandler zum Wiederherstellen des Takts nach dem Filter durch Inverter oder einen Vergleicher eingerichtet sein.
-
Der Digital-Zeit-Wandler 131 kann einen Kondensator mit Multiplexer angeordnet in einem Array umfassen. Weiterhin kann der Digital-Zeit-Wandler 131 zum Kompensieren der inhärenten Nichtlinearität durch digitale Vorverzerrung oder durch nichtlineare Bemessung der Kondensatoren eingerichtet sein.
-
7a zeigt in einem Diagramm Simulationsergebnisse einer Zeitverschiebung des Digital-Zeit-Wandlers. Dabei bezeichnet die Ordinate die Zeit, wenn die Ausgabe des Phaseninterpolators 50% Vollausschlag in ns = 10-9 Sekunden überquert, wobei die Abszisse die Modulationsinformation (10 Bit oder 1024 Schritte) bezeichnet.
-
7b zeigt in einem Diagramm eine inhärente Nichtlinearität des Digital-Zeit-Wandlers. Dabei bezeichnet die Ordinate den Fehler der 50% Überquerungszeit verglichen mit der Idealzeit in ps (Picosekunden = 10-12 Sekunden), wobei die Abszisse die Modulationsinformation bezeichnet (10 Bit oder 1024 Schritte).
-
Anders gesagt zeigt 7a die gemessene Zeit, zu der das Ausgangssignal (154 in 4) die halbe Höhe erreicht, in Abhängigkeit von der Modulationsinformation. Dabei wäre eine gerade Linie ideal. 7b zeigt den Fehler, d.h. die Abweichung (oder Differenz) von der geraden Linie.
-
Wie in 7b angezeigt zeigt Simulation, dass diese Struktur eine inhärente Nichtlinearität aufweist. Die Nichtlinearität ist durch das System gegeben und konstant, weshalb durch digitale Vorverzerrung oder durch nichtlineare Bemessung der Kondensatoren kompensiert werden kann.
-
8 zeigt ein Flussdiagramm eines Verfahrens 300 zum Betreiben eines Phaseninterpolators 120. Der Phaseninterpolator umfasst einen ersten Eingang 124_1 für ein Taktsignal clk, einen zweiten Eingang 124_2 für ein phasenverschobenes Taktsignal clk_90, einen Ausgang 126 und eine Vielzahl von Kondensatoren 122_1 bis 122_n. Das Verfahren umfasst Bereitstellen eines interpolierten, modulierten Phaseninformationssignals durch Umschalten in Abhängigkeit von einer Modulationsinformation einer ersten Anzahl der Kondensatoren 122_1 bis 122_i zwischen dem ersten Eingang 124_1 und dem Ausgang 126 und einer zweiten Anzahl der Kondensatoren 122_i+ 1 bis 122_n zwischen dem ersten Eingang 124_2 und dem Ausgang 126 bei 302.
-
Obwohl einige Aspekte im Zusammenhang mit einer Einrichtung beschrieben worden sind, ist es klar, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, wobei ein Block oder eine Vorrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschritts entspricht. Analog stellen die im Zusammenhang mit einem Verfahrensschritt beschriebenen Aspekte auch eine Beschreibung eines entsprechenden Blocks oder Gegenstands oder Merkmals einer entsprechenden Einrichtung dar. Einige oder alle der Verfahrensschritte können mit (oder verwenden) einer Hardwareeinrichtung wie einem Mikroprozessor, einem programmierbaren Computer oder einer Elektronikschaltung ausgeführt werden. Einige einzelne oder mehrere der wichtigsten Verfahrensschritte können durch eine solche Einrichtung ausgeführt werden.
-
Die Ausführung kann in Hardware oder in Software stattfinden oder kann unter Verwendung eines digitalen Speichermediums wie beispielsweise einer Diskette, einer DVD, einer Blu-Ray, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines FLASH-Speichers mit darauf gespeicherten elektronisch lesbaren Steuersignalen durchgeführt werden, die mit einem programmierbaren Computersystem zusammenwirken (oder zusammenwirken können), so dass das jeweilige Verfahren durchgeführt wird. Es kann ein Datenträger bereitgestellt werden, der elektronisch lesbare Steuersignale aufweist, die des Zusammenwirkens mit einem programmierbaren Computersystem fähig sind, so dass das hier beschriebene Verfahren durchgeführt wird.
-
Auch kann die Ausführung in der Form eines Computerprogrammprodukts mit einem Programmcode auf einem nichtflüchtigen Medium stattfinden, wobei der Programmcode zum Durchführen des Verfahrens wirksam ist, wenn das Computerprogrammprodukt auf einem Computer abläuft. Der Programmcode kann auf einem maschinenlesbaren Träger gespeichert sein.
-
Das oben beschriebene dient nur zur Erläuterung und es versteht sich, dass Abänderungen und Veränderungen der Anordnungen und der hier beschriebenen Einzelheiten anderen Fachleuten offenbar sein werden. Es besteht daher die Absicht, nur durch den Schutzbereich der beiliegenden Ansprüche und nicht durch die mittels der obigen Beschreibung und Erläuterung dargestellten bestimmten Einzelheiten begrenzt zu sein.
