DE102023108410A1 - Analoge verfolgungsschaltung zur verbesserung von dynamischer und statischer bildunterdrückung eines frequenzwandlers - Google Patents

Analoge verfolgungsschaltung zur verbesserung von dynamischer und statischer bildunterdrückung eines frequenzwandlers Download PDF

Info

Publication number
DE102023108410A1
DE102023108410A1 DE102023108410.0A DE102023108410A DE102023108410A1 DE 102023108410 A1 DE102023108410 A1 DE 102023108410A1 DE 102023108410 A DE102023108410 A DE 102023108410A DE 102023108410 A1 DE102023108410 A1 DE 102023108410A1
Authority
DE
Germany
Prior art keywords
circuitry
duty cycle
signal
analog
dac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023108410.0A
Other languages
English (en)
Inventor
Justin L. Fortier
Christopher W. Angell
Oscar Burbano
Ionel Gheorghe
Mostafa Haroun
Xing Zhou
David J. McLaurin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of DE102023108410A1 publication Critical patent/DE102023108410A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H03D7/168—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages using a feedback loop containing mixers or demodulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0096—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges where a full band is frequency converted into another full band

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

Es sind Systeme, Vorrichtungen und Verfahren bezüglich Frequenzwandleranordnungen bereitgestellt. Beispielsweise wandelt eine Frequenzwandleranordnung ein erstes Signal, das bei einer ersten Frequenz zentriert ist, zu einem zweiten Signal um, das bei einer zweiten Frequenz zentriert ist, die sich von der ersten Frequenz unterscheidet. Die Frequenzwandleranordnung weist eine Lokaloszillator(LO)-Schaltungsanordnung und eine In-Phase-Quadraturphase(IQ)-Mischerschaltungsanordnung, die mit der LO-Schaltungsanordnung gekoppelt ist, auf. Die LO-Schaltungsanordnung weist eine Tastgradkorrekturschaltungsanordnung auf, um einen Tastgrad eines Paares von Eingangstaktsignalen anzupassen. Die Tastgradkorrekturschaltungsanordnung weist eine Grobabstimmungsschaltungsanordnung, die auf einen digitalen Kalibrationscode reagiert, und eine analoge Abstimmschleifenschaltungsanordnung auf. Die LO-Schaltungsanordnung weist ferner eine Quadraturteilerschaltungsanordnung auf, die mit einem Ausgang der Tastgradkorrekturschaltungsanordnung gekoppelt ist, wobei die Quadraturteilerschaltungsanordnung ein In-Phase-LO-Signal und ein Quadraturphase-LO-Signal aus einem Paar von Ausgangstaktsignalen an Ausgängen der Tastgradkorrekturschaltungsanordnung erzeugt.

Description

  • TECHNISCHES GEBIET DER OFFENBARUNG
  • Die Offenbarung betrifft allgemein Elektronik, und insbesondere Frequenzwandler in Signalempfängern und -sendern.
  • HINTERGRUND
  • Hochfrequenz(HF)-Systeme sind Systeme, die Signale in Form von elektromagnetischen Wellen in einem Frequenzbereich zwischen etwa 3 Kilohertz (kHz) bis etwa 300 Gigahertz (GHz) Übertragen und empfangen. Funksysteme werden gewöhnlich für drahtlose Kommunikationen verwendet, wobei zellenbasierte/drahtlose Mobiltechnologie ein bedeutendes Beispiel ist.
  • ZIF(Zero Intermediate Frequency - Zwischenfrequenz von Null)- oder Direktumwandlungsarchitekturen sind in drahtlosen Sendern und/oder drahtlosen Empfängern üblich, bei denen eine einzelne komplexe Mischerstufe verwendet wird, um zwischen einer HF, die um eine Lokaloszillator(LO)-Frequenz herum zentriert ist, und einem Basisband, das um einen Gleichstrom (DC) herum zentriert ist, zu übersetzen. Das Verwenden einer einzelnen komplexen Mischerstufe kann die Anzahl von frequenzabhängigen Komponenten im analogen Frontend eines Systems reduzieren und kann somit attraktiv sein. ZIF-Architekturen können jedoch auch Herausforderungen mit sich bringen. Beispielsweise kann ein komplexer Mischer In-Phase(I)- und Quadraturphase(Q)-Signale erzeugen. Im Fall eines Senders kann der komplexe Mischer I- und Q-Signale von einem Basisband zu einer HF aufwärtswandeln. Andererseits kann der komplexe Mischer im Fall eines Empfängers ein HF-Signal in I- und Q-Signale bei einem Basisband abwärtswandeln.
  • Eine jegliche Fehlanpassung in Phase und/oder Amplitude der I- und Q-Signale kann die Summierung und Aufhebung verschlechtern, die auftritt, wenn die aufwärtsgewandelten I- und Q-Signale an einem Sender kombiniert werden oder wenn die abwärtsgewandelten I- und Q-Signale an einem Empfänger kombiniert werden. Imperfekte Aufhebungsergebnisse in einer invertierten Kopie des gewünschten Signals erscheinen an der gegenüberliegenden Seite der Lokaloszillator(LO)-Frequenz von dem gewünschten Signal bei der Übertragung. Diese Kopie wird als ein Bild bezeichnet und kann im Vergleich zu dem gewünschten Signal eine reduzierte Amplitude aufweisen. Gleichermaßen kann eine invertierte Kopie des gewünschten Signals an der gegenüberliegenden Seite des DC von dem gewünschten Signal beim Empfang erscheinen. In einigen anderen Architekturen (z. B. Super-Heterodyne) kann dieses Bild bei einer Zwischenfrequenzstufe gefiltert werden. Der Hauptvorteil der ZIF-Architektur besteht in der Entfernung dieser Filter und der Mischer-Zwischenstufe, aber dies erfordert einen sehr guten I- und Q-Ausgleich, um die Bildamplitude auf ein akzeptables Niveau zu reduzieren.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Um ein vollständigeres Verständnis der vorliegenden Offenbarung und von Merkmalen und Vorteilen davon bereitzustellen, wird Bezug auf die folgende Beschreibung in Verbindung mit den begleitenden Figuren genommen, wobei gleiche Bezugsziffern gleiche Teile repräsentieren, wobei gilt:
    • 1A ist ein schematisches Diagramm, das eine beispielhafte Signalempfängerkette veranschaulicht, bei der eine analoge Tastgradverfolgungsschleife mit Grobabstimmung zur Abwärtswandlung implementiert werden kann, gemäß einigen Ausführungsformen der Offenbarung;
    • 1B ist ein schematisches Diagramm, das eine beispielhafte Signalsenderkette veranschaulicht, bei der eine analoge Tastgradverfolgungsschleife mit Grobabstimmung zur Aufwärtswandlung implementiert werden kann, gemäß einigen Ausführungsformen der Offenbarung;
    • 2 ist ein schematisches Diagramm, das eine beispielhafte Abwärtswandlerschaltungsanordnung veranschaulicht, gemäß einigen Ausführungsformen der Offenbarung;
    • 3 ist ein schematisches Diagramm, das eine beispielhafte Implementierung einer Quadratur-Teilen-durch zwei-Schaltungsanordnung veranschaulicht, gemäß einigen Ausführungsformen der Offenbarung;
    • 4 ist ein schematisches Diagramm, das eine beispielhafte Tastgradkorrekturschaltungsanordnung veranschaulicht, gemäß einigen Ausführungsformen der Offenbarung;
    • 5 ist ein schematisches Diagramm, das einen Abschnitt der Tastgradkorrekturschaltungsanordnung von 4 veranschaulicht, gemäß einigen Ausführungsformen der Offenbarung;
    • 6 ist ein schematisches Diagramm, das einen anderen Abschnitt der Tastgradkorrekturschaltungsanordnung von 4 veranschaulicht, gemäß einigen Ausführungsformen der Offenbarung;
    • 7 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Erzeugen von Quadratur-LO-Signalen, gemäß einigen Ausführungsformen der Offenbarung;
    • 8 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Kalibrieren der Tastgradkorrekturschaltungsanordnung, gemäß einigen Ausführungsformen der Offenbarung;
    • 9 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Kalibrieren der Tastgradkorrekturschaltungsanordnung, gemäß einigen Ausführungsformen der Offenbarung; und
    • 10 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Kalibrieren der Tastgradkorrekturschaltungsanordnung, gemäß einigen Ausführungsformen der Offenbarung.
  • BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN DER
  • OFFENBARUNG
  • Überblick
  • Die Systeme, Verfahren und Vorrichtungen dieser Offenbarung weisen jeweils mehrere innovative Ausführungsformen auf, wobei keine einzelne von diesen alleinig für alle der hierin offenbarten gewünschten Attribute verantwortlich ist. Einzelheiten von einer oder mehreren Implementierungen des in dieser Patentschrift beschriebenen Gegenstands sind in der untenstehenden Beschreibung und in den begleitenden Zeichnungen dargelegt.
  • Wie oben beschrieben, kann ein Empfänger eine ZIF(Zero Intermediate Frequency)- oder Direktabwärtswandlungsarchitektur nutzen, um ein eingehendes Hochfrequenz(HF)-Signal in Basisband-In-Phase(l)- und -Quadraturphase(Q)-Signale umzuwandeln. Der ZIF- oder Direktabwärtswandlungsempfänger kann auf eine komplexe Mischung angewiesen sein, um die Basisband-I- und -Q-Signale zu erhalten, und kann die Bildsignale aus der Mischung unterdrücken. Zu diesem Zweck kann ein Abwärtswandler einen Quadratur-Lokaloszillator (LO) (I- und Q-LOs) nutzen, um das HF-Signal (das Dateninformationen führt) zu dem Basisband herunterzumischen. Der Quadratur-LO kann auf eine Frequenz bei etwa einer Mittenfrequenzen des eingehenden HF-Signals gesetzt werden. Anschließend können die Basisband-I- und -Q-Signale digitalisiert, phasenverschoben und digital kombiniert werden, um das gewünschte Signal zu erhalten. Auf ähnliche Weise kann ein komplexer Aufwärtswandler an einem Sender einen Quadratur-LO nutzen, um Basisband-I- und -Q-Signale zu einem HF-Frequenzband heraufzumischen.
  • Komplexe Mischung wird typischerweise unter Verwendung analoger Schaltungsanordnungen implementiert. Analoge Mischung kann jedoch aufgrund des Mangels an präziser Quadraturerzeugung herausfordernd sein. Ein Ansatz zum Bereitstellen eines Breitband-Quadratur-LO besteht darin, einen spannungsgesteuerten Oszillator (VCO) oder einen VCO mit einem Phasenregelkreis (PLL), um ein LO-Signal mit einer Frequenz bereitzustellen, die das Zweifache der Frequenz eines gewünschten LO-Signals ist, gefolgt von einer Quadratur-Teilen-durch-zwei-Schaltungsanordnung zu verwenden. Beispielsweise kann die gewünschte LO-Signalfrequenz durch FLO repräsentiert werden, der VCO und/oder PLL können ein Differenz-LO-Signal mit einer Frequenz von 2XFLO bereitstellen, und die Quadratur-Teilen-durch-zwei-Schaltungsanordnung kann ein I-LO-Signal und ein Q-LO-Signal bei der gewünschten LO-Frequenz basierend auf den positiven Flanken und negativen Flanken des 2XFLO-Signals erzeugen. Die positiven Flanken und die negativen Flanken des 2XFLO-Signals können als ein (2XFLO+)-Signal bzw. ein (2XFLO-)-Signal bezeichnet werden. Unter einem idealen Betriebszustand können das (2XFLO+)-Signal und das (2xFLO-)-Signal voneinander um 180 Grad phasenverschoben sein und können jeweils einen 50%-Tastgrad (Englisch: Duty Cycle) aufweisen.
  • Es kann jedoch Signalintegritätsprobleme in dem (2XFLO+)-Signal und dem (2xFLO-)-Signal geben, wenn zum Beispiel der Empfänger, der die LO-Schaltungsanordnung aufweist, als Teil einer integrierten Schaltung (IC) eines Sendeempfängers implementiert wird. In der Sendeempfänger-IC kann das 2XFLO-Signal (einschließlich 2XFLO+ und 2XFLO-) zu vielen Abschnitten der Sendeempfänger-IC verteilt werden, bevor es die Quadratur-Teilen-durch-zwei-Schaltungsanordnung erreicht. Die Verteilung des 2XFLO-Signals (bei der HF-Frequenz eines eingehenden Signals) kann zu den Signalintegritätsproblemen führen, zum Beispiel einschließlich Fehlern in den Phasen der (2XFLO+)- und (2XFLO-)-Signale. Im Allgemeinen kann es zwei Typen von Fehlern geben, statische Differenzfehler und dynamische Differenzfehler. Die statischen Differenzfehler können durch eine systematische Differenz zwischen den Verteilungspfaden (oder Signalpfaden) der (2XFLO+)- und (2XFLO-)-Signale verursacht werden. Somit können die statischen Differenzfehler in Form einer konstanten Phasenverschiebung von 180 Grad zwischen den (2XFLO+)- und (2XFLO-)-Signalen und/oder eines konstanten differenziellen Tastgrads zwischen den (2XFLO+)- und (2XFLO-)-Signalen auftreten. Andererseits werden die dynamischen Differenzfehler durch unkorreliertes Flicker-induziertes Phasenrauschen in den (2XFLO+)- und (2XFLO-)-Signalen verursacht. Wenn IC-Prozesse schrumpfen und die LO-Frequenz für moderne Sendeempfänger zunimmt, kann Flicker-induziertes Phasenrauschen auftreten.
  • Bei der Quadratur-Teilen-durch-zwei-Schaltungsanordnung können Fehler in der Phase des eingehenden Differenz-2XFLO-Signals (die (2XFLO+)- und (2XFLO-)-Signale) zu einem Quadraturfehler (z. B. Nicht-90-Grad-Phasenoffset) in den ausgangsseitigen I- und Q-LO-Signalen führen. Genauer gesagt kann das unkorrelierte Phasenrauschen an den positiven und negativen Flanken des 2XFLO-Signals verursachen, dass die momentanen Signale (z. B. das (2XFLO+)-Signal und (2XFLO-)-Signal) von dem 180-Grad-Phasenoffset variieren. Der Nicht-180-Grad-Phasenoffset in dem momentanen (2XFLO+)-Signal und (2XFLO-)-Signal kann zu zeitlich variierenden Quadraturfehlern in den I- und Q-LO-Signalen führen. Das heißt, das Vorhandensein von Phasenrauschen an den positiven und negativen Flanken des 2XFLO-Signals kann eine zeitlich dynamische Quadraturkorruption verursachen. Bei einem Empfänger kann ein Quadraturfehler zu einer imperfekten Bildunterdrückung führen. Ferner, wenn in einer zellenbasierten Funkumgebung gearbeitet wird, kann eine Störung bei der Bildfrequenz auftreten und kann in einigen Fällen größer (z. B. > 80 Dezibel (dB)) als das gewünschte Signal sein. Das Störsignal kann mit dem Bild gemischt werden, um es zurück in das gewünschte Signalfrequenzband zu falten, wodurch das gewünschte Signal korrumpiert wird. Bei einem Sender kann der Quadraturfehler dazu führen, dass ein übertragenes Signal nicht nur bei der gewünschten Frequenz, sondern auch ein Bild des gewünschten Signals an der gegenüberliegenden Seite der LO-Frequenz von dem gewünschten Signal auftreten, wodurch eine Störung an anderen Sendern und/oder Empfängern verursacht wird. Dementsprechend kann es wünschenswert sein, Quadraturfehler in den I- und Q-LO-Signalen bei Signalempfängern und/oder -sendern zu reduzieren.
  • Es gibt verschiedene Ansätze zum Korrigieren und/oder Kompensieren von Quadraturfehlern (oder In-Phase-Quadraturphase(IQ)-Fehlanpassung) bei einem Quadraturempfänger. Bei einem Ansatz kann eine Vor-Teilen-durch-zwei-Schaltungsanordnung vor der Quadratur-Teilen-durch-zwei-Schaltungsanordnung verwendet werden, um das unkorrelierte Flicker-Rauschen zu vermeiden, aber dies kann einen LO erfordern, der eine Frequenz aufweist, die das Vierfache der gewünschten Signalfrequenz ist (die Frequenz des eingehenden HF-Signals). Das Betreiben von Schaltungsanordnungen bei einer höheren Frequenz kann zu einem höheren Leistungsverbrauch führen, und ist somit möglicherweise nicht wünschenswert. Darüber hinaus sind, wenn die gewünschte LO-Frequenz hoch ist (z. B. bei 6 GHz), VCOs bei dem Vierfachen dieser Frequenz (z. B. bei 24 Ghz) möglicherweise nicht verfügbar.
  • In anderen Ansätzen können Quadraturfehler in den Basisband-I- und -Q-Signalen in einer digitalen Domäne (z. B. unter Verwendung von digitalen Algorithmen) gemessen und korrigiert oder in einer digitalen Domäne (z. B. unter Verwendung von digitalen Algorithmen) gemessen und in einer analogen Domäne (z. B. unter Verwendung einer analogen Schaltungsanordnung basierend auf digitalen Rückkopplungen) korrigiert werden. Diese Techniken können allgemein Quadraturfehler infolge der statischen Differenzfehler korrigieren. Sie sind jedoch möglicherweise nicht zum Korrigieren der dynamischen Differenzfehler geeignet, da die digitalen Berechnungen für Messungen und/oder Korrekturen bei einer ausreichend schnellen Rate arbeiten müssten, um das zeitlich variierende unkorrelierte Rauschen zu verfolgen, das zum Beispiel im MHz-Bereich liegen kann. Demzufolge kann das Durchführen einer Verfolgung in einer digitalen Domäne leistungshungrig sein, was zu einem hohen Leistungsverbrauch am Empfänger führt. Dementsprechend können Verbesserungen an der Empfängerbildunterdrückung ohne die Notwendigkeit für leistungshungrige, schnelle und komplexe digitale Verfolgungsschleifen wünschenswert sein.
  • Die vorliegende Offenbarung beschreibt Mechanismen zum Reduzieren von Quadraturfehlern und dadurch Verbessern der Bildunterdrückung bei Quadraturempfängern und Verbessern der Leistungsfähigkeit bei Quadratursendern. Die offenbarten Ausführungsformen nutzen eine analoge Tastgradkorrekturschleife (z. B. analoge Schaltungsanordnungen) vor der Quadratur-Teilen-durch-zwei-Schaltungsanordnung. Die analoge Tastgradkorrekturschleife arbeitet an dem zweifachen LO-Frequenzsignal (z. B. 2XFLO-Signal), um zu gewährleisten, dass der Ausgangstastgrad des 2XFLO-Signals 50% ist, bevor er in die Quadratur-Teilen-durch-zwei-Schaltungsanordnung eingegeben wird. Die analoge Abstimmschleife kann zeitlich variierendes unkorreliertes Phasenrauschen (z. B. zu vielen Dutzenden von Megahertz MHz in Abhängigkeit von der Schleifenbandbreite) an den positiven Flanken und den negativen Flanken des 2XFLO-Signals verfolgen und unterdrücken. Ein Tastgrad kann sich auf das Verhältnis oder den Prozentsatz einer aktiven Periode oder Ein-Dauer in einer Zykluszeitdauer beziehen. Die positiven Flanken (z. B. das (2xFLO+)-Signal) und die negativen Flanken (z. B. das (2xFLO-)-Signal) können jeweils einen 50%-Tastgrad aufweisen und können voneinander um 180 Grad phasenverschoben sein, wenn der differenzielle Tastgrad der (2xFLO+)- und (2xFLO-)-Signale 50% beträgt (was auch einen DC-Offset von null bedeutet).
  • In einem Aspekt der vorliegenden Offenbarung ist eine beispielhafte Frequenzwandleranordnung zum Umwandeln eines ersten Signals, das bei einer ersten Frequenz zentriert ist, zu einem zweiten Signal, das bei einer zweiten Frequenz zentriert ist, bereitgestellt. Die Frequenzwandleranordnung kann eine LO-Schaltungsanordnung, um I- und Q-LO-Signale zu erzeugen, und eine IQ-Mischerschaltungsanordnung, die mit der LO-Schaltungsanordnung gekoppelt ist, aufweisen. In einem Aspekt kann die Frequenzwandleranordnung Teil einer Signalempfängerkette sein, und die IQ-Mischerschaltungsanordnung kann das erste Signal (z. B. ein empfangenes HF-Signal) mit dem I-LO-Signal und dem Q-LO-Signal mischen, um eine I-Komponente und eine Q-Komponente des zweiten Signals (z. B. bei einem Basisband) zu erzeugen. In einem Aspekt kann die Frequenzwandleranordnung Teil einer Signalsenderkette sein, und die IQ-Mischerschaltungsanordnung kann eine I-Komponente des ersten Signals (z. B. bei einem Basisband) mit dem I-LO-Signal und eine Q-Komponente des ersten Signals mit dem Q-LO-Signal mischen, um das zweite Signal (z. B. ein HF-Signal zu Übertragung) zu erzeugen.
  • Gemäß Aspekten der vorliegenden Offenbarung kann die LO-Schaltungsanordnung eine Tastgradschaltungsanordnung aufweisen, um einen Tastgrad eines Paares von Eingangstaktsignalen (z. B. positive Flanken und negative Flanken des 2XFLO-Signals) zu einem Zieltastgrad (z. B. von 50%) anzupassen. Die Tastgradschaltungsanordnung kann eine analoge Abstimmschleifenschaltungsanordnung aufweisen, die auf eine Tastgradänderung (z. B. eine differenzielle Tastgradänderung) in dem Paar von Eingangstaktsignalen reagiert. Beispielsweise kann die analoge Abstimmschleifenschaltungsanordnung dynamische Differenzfehler (z. B. Flicker-basierte unkorrelierte Phasenfehler) in dem Paar von Eingangstaktsignalen verfolgen und korrigieren. Die Tastgradschaltungsanordnung kann ferner eine Grobabstimmungsschaltungsanordnung (z. B. Digital-Analog-Wandler(DAC)-Schaltungsanordnung) aufweisen, die auf einen digitalen Kalibrationscode reagiert. Die Grobabstimmungsschaltungsanordnung kann den Tastgrad (Englisch: Duty Cycle) des Paares von komplementären Eingangstaktsignalen auf innerhalb eines Tuning- bzw. Abstimmungsbereichs anpassen, der durch die analoge Abstimmschleifenschaltungsanordnung verfolgt und korrigiert werden kann. Die LO-Schaltungsanordnung kann ferner eine Quadraturteilerschaltungsanordnung (z. B. Quadratur-Teilen-durch-zwei-Schaltungsanordnung) aufweisen, die mit einem Ausgang der Tastgradschaltungsanordnung gekoppelt ist. Die Quadraturteilerschaltungsanordnung kann die I- und Q-LO-Signale (bei der gewünschten LO-Frequenz) aus einem Paar von Ausgangstaktsignalen (z. B. Tastgrad-angepassten Signalen) erzeugen, die durch die Tastgradschaltungsanordnung ausgegeben werden.
  • In einigen Aspekten kann die Tastgradschaltungsanordnung einen Vorwärtstaktpfad und einen Rückkopplungstaktpfad aufweisen. Der Vorwärtstaktpfad kann die analoge Abstimmungsschaltungsanordnung (Englisch: analog tuning loop circuitry) und die Grobabstimmungsschaltungsanordnung (Englisch: coarse tuning circuitry) aufweisen. Der Rückkopplungstaktpfad kann mit einem Ausgang des Vorwärtstaktpfads gekoppelt sein und kann eine analoge Rückkopplungsintegratorschaltungsanordnung aufweisen. Die analoge Abstimmungsschaltungsanordnung und die analoge Rückkopplungsintegratorschaltungsanordnung können Teil der analogen Abstimmschleifenschaltungsanordnung sein. Die analoge Rückkopplungsintegratorschaltungsanordnung kann ein analoges Rückkopplungssignal erzeugen, das Tastgradinformationen (z. B. differenzielle Tastgradinformationen) des Paares von Ausgangstaktsignalen (z. B. durch die Tastgradkorrekturschaltungsanordnung ausgegeben) repräsentieren. Beispielsweise kann die analoge Rückkopplungsintegratorschaltungsanordnung das Paar von Ausgangstaktsignalen integrieren, um das analoge Rückkopplungssignal zu erzeugen. In einigen Aspekten kann der Vorwärtstaktpfad ein Paar von differenziellen Taktpfaden aufweisen, die jeweils mit einem der Eingangstaktsignale gekoppelt sind, und die analoge Abstimmungsschaltungsanordnung kann ein Stromlenkelement (z. B. einschließlich eines Paares von Differenzverstärkern und einer Tail-Stromquelle) aufweisen, das mit dem Paar von differenziellen Taktpfaden gekoppelt ist und mindestens einen von einem ersten Strom zu einem Taktpfad des Paares von differenziellen Taktpfaden oder einem zweiten Strom zu dem anderen Taktpfad des Paares von differenziellen Taktpfaden lenken kann, wobei die Lenkung auf das analoge Rückkopplungssignal reagiert. In einigen Aspekten kann die Grobabstimmungsschaltungsanordnung einen Strom-DAC aufweisen, um einen Strom zu einem Taktpfad des Paares von differenziellen Taktpfaden oder dem anderen Taktpfad des Paares von differenziellen Taktpfaden zu lenken, wobei die Lenkung auf den digitalen Kalibrationscode reagiert.
  • In einigen Aspekten kann die Tastgradschaltungsanordnung ferner eine Pufferschaltungsanordnung aufweisen, um das Paar von Eingangstaktsignalen von CMOS-Spannungspegeln (CMOS: Complementary Metal-Oxide-Semiconductorkomplementärer Metalloxid-Halbleiter) zu Gleichtaktlogik(CML)-Spannungspegeln vor dem Betrieb durch die analoge Abstimmungsschaltungsanordnung und die Grobabstimmungsschaltungsanordnung umzuwandeln. Die Tastgradschaltungsanordnung kann auch eine Pegelanpassungsschaltungsanordnung nach der analogen Abstimmungsschaltungsanordnung und der Grobabstimmungsschaltungsanordnung aufweisen, um Spannungspegel des Paares von Ausgangstaktsignalen basierend auf einer bestimmten Schwelle zu beschränken (oder zu clippen) und die Spannungspegel des Paares von Ausgangstaktsignalen zum Beispiel zu Vollschwingungs-Spannungspegeln zu skalieren (oder zu verstärken). Die Pegelanpassungsschaltungsanordnung kann ferner das Paar von Ausgangstaktsignalen von den CML-Spannungspegeln zurück zu den CMOS-Spannungspegeln umwandeln.
  • In einem weiteren Aspekt der vorliegenden Offenbarung kann die Grobabstimmungsschaltungsanordnung oder DAC-Schaltungsanordnung durch einen Firmware-Algorithmus, der in einer Steuerung in Kommunikation mit der Abwärtswandleranordnung und/oder der Empfangssignalkette ausgeführt wird, kalibriert werden (z. B. um den digitalen Kalibrationscode zu bestimmen). Die Kalibration kann das Variieren eines Eingangscodes in die DAC-Schaltungsanordnung über eine Reihe von DAC-Codes aufweisen. In einigen Fällen kann der Eingangscode in absteigender Reihenfolge durch Verringern des Eingangs-DAC-Codes um 1 bei jedem Schritt variiert werden. In anderen Fällen kann der Eingangs-DAC-Code stattdessen in aufsteigender Reihenfolge abgestuft werden. Die Kalibration kann ferner das Überwachen eines Ausgangs der analogen Rückkopplungsintegratorschaltungsanordnung aufweisen. Der Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung kann Tastgradinformationen (z. B. differenzielle Tastgradinformationen) angeben, die mit einem Paar von Taktsignalen (an dem Eingang der analogen Rückkopplungsintegratorschaltungsanordnung entsprechend Ausgängen des Vorwärtstaktpfads) assoziiert sind, und auf das Variieren des Eingangscodes in die Grobabstimmungsschaltungsanordnung reagieren. In dieser Hinsicht kann die analoge Rückkopplungsintegratorschaltungsanordnung einen Ausgang oder eine Rückkopplung für jeden Eingangs-DAC-Code erzeugen, während der Eingangs-DAC-Code variiert wird. Die Kalibration kann ferner das Bestimmen, basierend auf dem Überwachen, eines oberen Grenzwerts und eines unteren Grenzwerts, die mit einem Abstimmungsbereich der analogen Abstimmschleifenschaltungsanordnung (einschließlich der analogen Abstimmungsschaltungsanordnung und der analogen Rückkopplungsintegratorschaltungsanordnung) assoziiert sind, und das Konfigurieren der DAC-Schaltungsanordnung mit einem Kalibrations-DAC-Code basierend auf dem oberen Grenzwert und dem unteren Grenzwert, die mit dem Abstimmungsbereich assoziiert sind, aufweisen. In einigen Fällen kann der Kalibrations-DAC-Code ein Durchschnitt des oberen Grenzwerts und des unteren Grenzwerts sein und der Kalibrations-DAC-Code kann verwendet werden, während sich die analoge Abstimmungsschaltungsanordnung im Betrieb befindet. Auf diese Weise kann die Grobabstimmung oder Kalibration den Tastgrad des Paares von Taktsignalen so anpassen, dass er etwa in der Mitte des Abstimmungsbereichs der analogen Abstimmungsschaltungsanordnung liegt.
  • In einigen Aspekten kann der obere Grenzwert bestimmt werden, indem ein erster DAC-Code der Reihe von DAC-Codes basierend auf dem Überwachen identifiziert wird, der bewirkt, dass ein erster Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung von einem ersten Zustand (z. B. haben die Eingänge der analogen Rückkopplungsintegratorschaltungsanordnung einen differenziellen Tastgrad unter dem 50%-Zieltastgrad) zu einem zweiten Zustand (z. B. haben die Eingänge der analogen Rückkopplungsintegratorschaltungsanordnung einen differenziellen Tastgrad, der den 50%-Zieltastgrad erfüllt) übergeht, und der erste DAC-Code dem oberen Grenzwert zugewiesen wird. Anschließend kann der untere Grenzwert bestimmt werden, indem ein zweiter DAC-Code der Reihe von DAC-Codes basierend auf dem Überwachen identifiziert wird, der bewirkt, dass ein zweiter Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung von dem zweiten Zustand zu einem dritten Zustand (z. B. haben die Eingänge der analogen Rückkopplungsintegratorschaltungsanordnung einen differenziellen Tastgrad, der den 50%-Zieltastgrad überschreitet) übergeht, und der zweite DAC-Code dem unteren Grenzwert zugewiesen wird. In einigen Aspekten kann der Tastgrad des Paares von komplementären Eingangstaktsignalen hoch oder niedrig verzerrt sein, wobei der obere Grenzwert oder der untere Grenzwert jeweils auf einen Vollskala-DAC-Code (z. B. ein Maximum von 15 für einen 4-Bit-DAC) oder einen Nullskala-DAC-Code (z. B. ein Minimum von 0) beschränkt sein können.
  • In einigen Aspekten kann die Tastgradschaltungsanordnung einen Kalibrations-Analog-Digital-Wandler (ADC) aufweisen, um analoge Rückkopplungssignale (die durch die analoge Rückkopplungsintegratorschaltungsanordnung erzeugt werden) in digitale Codes umzuwandeln, die durch die Steuerung gelesen und verarbeitet werden können, um die Obergrenze und Untergrenze des analogen Schleifenabstimmungsbereichs zu bestimmen. In dieser Hinsicht kann das Kalibrationsverfahren ferner das Kalibrieren einer Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung und das Konfigurieren des Kalibrations-ADC (z. B. Komparatorschwelle(n)) basierend auf der kalibrierten Gleichtaktspannung aufweisen.
  • Die hierin beschriebenen Systeme, Schemen und Mechanismen verbessern vorteilhafterweise die Bildunterdrückungsleistungsfähigkeit in Quadratur- oder Direktumwandlungsempfängern durch Verfolgen und Korrigieren oder Unterdrücken von dynamischem differenziellem Rauschen (Flicker-basiertes unkorreliertes Rauschen) in den Taktsignalen vor der Quadratur-Teilen-durch-zwei-Schaltungsanordnung, anstatt dem Rauschen zu ermöglichen, zu der Quadratur-Teilen-durch-zwei-Schaltungsanordnung zu propagieren und auf eine Fehlerdetektion und/oder -korrektur in der digitalen Domäne angewiesen zu sein. Gleichermaßen kann die offenbarte LO-Schaltungsanordnung mit Tastgradkorrektur die Übertragungsleistungsfähigkeit in Quadratursendern verbessern. Das Verfolgen und Korrigieren des Flicker-basierten unkorrelierten Rauschens in der analogen Domäne kann die Nutzung von komplexen und/oder leistungshungrigen digitalen Verfolgungsalgorithmen vermeiden, wenn die gewünschte LO-Frequenz hoch ist (z. B. etwa 3 GHz). Das Nutzen der Grobabstimmungsschaltungsanordnung, um den Tastgrad der Eingangstaktsignale in einen Bereich der analogen Abstimmschleifenschaltungsanordnung zu bringen, kann das Design und den Betrieb der analogen Abstimmschleifenschaltungsanordnung erleichtern und eine schnelle Konvergenzzeit ermöglichen. Obwohl die vorliegende Offenbarung die Tastgradkorrekturschaltungsanordnung im Kontext der Anpassung oder Korrektur von dynamischen Differenzfehlern (z. B. unkorreliertes Flicker-basiertes Phasenrauschen) in einem 2XFLO-Signal erörtern kann, kann die Tastgradkorrekturschaltungsanordnung auch statische Differenzfehler im 2XFLO-Signal korrigieren. Obwohl die vorliegende Offenbarung eine Tastgradkorrektur für ein 2XFLO-Taktsignal erörtert, können die gleichen Tastgradkorrekturschaltungsanordnungen ferner zum Korrigieren von Tastgraden von Taktsignalen bei anderen Frequenzen geeignet sein.
  • Beispielhafte Signalempfängerkette und Signalsenderkette
  • Ein Funksendeempfänger kann Quadraturempfänger und -sender, zum Beispiel wie in 1A bzw. 1B gezeigt, zur drahtlosen Kommunikation nutzen. 1A ist ein schematisches Diagramm, das eine beispielhafte Signalempfängerkette 100 veranschaulicht, bei der eine analoge Tastgradverfolgungsschleife zur Abwärtswandlung implementiert werden kann, gemäß einigen Ausführungsformen der Offenbarung. In einigen Fällen kann die Signalempfängerkette 100 Teil eines Sendeempfängers sein. In einigen Fällen kann die Signalempfängerkette 100 Teil einer Sendeempfänger-IC sein. Wie in 1A gezeigt, kann die Signalempfängerkette 100 eine Antenne 110, einen rauscharmen Verstärker (LNA) 120, eine Abwärtswandlerschaltungsanordnung 130, Verstärker 140 und 142, ADCs 150 und 152 und einen digitalen Block 160 aufweisen.
  • Die Antenne 110 kann ein HF-Signal 102 empfangen, das durch den LNA 120 verstärkt werden kann, um ein verstärktes HF-Signal 104 bereitzustellen. Die Abwärtswandlerschaltungsanordnung 130 kann das verstärkte HF-Signal 104 empfangen und Basisband-I- und -Q-Signale erzeugen (als I-BB und Q-BB gezeigt), die kollektiv als I/Q-Signale bezeichnet werden können. Das I-Signal kann durch den Verstärker 140 verstärkt und dann durch den ADC 150 digitalisiert werden. Der Verstärker 140 und der ADC 150 können einen I-Signalpfad (I-Pfad) bilden. Das Q-Signal kann durch den Verstärker 142 verstärkt und dann durch den ADC 152 digitalisiert werden. Der Verstärker 142 und der ADC 152 können einen Q-Signalpfad (Q-Pfad) bilden. Die digitalisierten I/Q-Signale können zu dem digitalen Block 160 zur weiteren Verarbeitung gesendet werden. In einigen Aspekten kann der digitale Block 160 einen Bildunterdrückungsblock 162 aufweisen, um eine Bildunterdrückung digital durchzuführen. Beispielsweise kann der Bildunterdrückungsblock 162 eine 90-Grad-Phasenverschiebung oder -Phasendrehung an dem Q-Signal (dem digitalen Q-Signal) anwenden und das I-Signal mit dem phasenverschobenen Q-Signal kombinieren, um ein Signalbild zu unterdrücken. In einigen Aspekten kann der digitale Block 160 ferner einen Quadraturfehlerschätzungs- und -korrekturblock aufweisen, um Fehlanpassungen zwischen dem I-Signal und dem Q-Signal zu korrigieren, bevor der Bildunterdrückungsblock 162 die Bildunterdrückung durchführt. Ferner kann der digitale Block 160 andere Verarbeitungsblöcke zum Decodieren und Wiederherstellen von Dateninformationen aus den Basisband-I- und -Q-Signalen nach der Bildunterdrückung aufweisen.
  • In einigen Aspekten kann die Abwärtswandlerschaltungsanordnung 130 eine LO-Schaltungsanordnung 134 und Mischer 132 und 136 aufweisen. Die LO-Schaltungsanordnung 134 kann zwei LO-Signale erzeugen, die voneinander um 90 Grad phasenverschoben sind. Beispielsweise können die LO-Signale sinusförmige Wellenformsignale sein, bei denen ein Sinus-Wellenformsignal, das durch I-FLO repräsentiert wird, zu dem Mischer 132 im oberen Pfad (dem I-Signalpfad) gesendet werden kann und ein Cosinus-Wellenformsignal, das durch Q-FLO repräsentiert wird, zu dem Mischer 136 im unteren Pfad (dem Q-Signalpfad) gesendet werden kann. Der Mischer 132 kann das HF-Signal 104 mit dem I-FLO-Signal mischen (oder multiplizieren), um das Basisband-I-Signal zu erzeugen. Der Mischer 136 kann das HF-Signal 104 mit dem Q-FLO-Signal mischen (oder multiplizieren), um das Basisband-Q-Signal zu erzeugen.
  • 1B ist ein schematisches Diagramm, das eine beispielhafte Signalsenderkette 170 veranschaulicht, bei der eine analoge Tastgradverfolgungsschleife mit Grobabstimmung zur Aufwärtswandlung implementiert werden kann, gemäß einigen Ausführungsformen der Offenbarung. In einigen Fällen kann die Signalsenderkette 170 Teil eines Sendeempfängers sein. In einigen Fällen kann die Signalsenderkette 170 Teil einer Sendeempfänger-IC sein. In einigen Fällen kann eine Sendeempfänger-IC die Signalempfängerkette 100 und die Signalsenderkette 170 aufweisen. Die Signalsenderkette 170 kann im Wesentlichen der Signalempfängerkette 100 ähneln, aber in umgekehrter Richtung. Wie in 1B gezeigt, kann die Signalsenderkette 170 eine Antenne 172, einen Leistungsverstärker (PA) 176, eine Aufwärtswandlerschaltungsanordnung 180, Verstärker 190 und 192, DACs 194 und 196 und einen digitalen Block 198 aufweisen.
  • Der digitale Block 198 kann Dateninformationen codieren und digitale Basisband-I/Q-Signale, gezeigt als TX-I (die I-Komponente) und TX-Q (die Q-Komponente) gezeigt, aus den codierten Dateninformationen erzeugen. Das TX-I-Signal kann entlang eines I-Signalpfads übertragen werden und das TX-Q-Signal kann entlang eines Q-Signalpfads übertragen werden. Das TX-I-Signal kann durch den DAC 194 zu einem analogen Signal umgewandelt und dann durch den Verstärker 190 verstärkt werden, wobei das verstärkte Signal als I-BB gezeigt ist. Das TX-Q-Signal kann durch den DAC 196 zu einem analogen Signal umgewandelt und dann durch den Verstärker 192 verstärkt werden, wobei das verstärkte Signal als Q-BB gezeigt ist.
  • Die Aufwärtswandlerschaltungsanordnung 180 kann im Wesentlichen der Abwärtswandlerschaltungsanordnung 130 in 1A ähneln. Wie in 1B gezeigt, kann die Aufwärtswandlerschaltungsanordnung 180 eine LO-Schaltungsanordnung 184 und Mischer 182 und 186 aufweisen. Die LO-Schaltungsanordnung 184 kann zwei LO-Signale erzeugen, die voneinander um 90 Grad phasenverschoben sind. Beispielsweise können die LO-Signale sinusförmige Wellenformsignale sein, bei denen ein Sinus-Wellenformsignal, das durch I-FLO repräsentiert wird, zu dem Mischer 182 im oberen Pfad (dem I-Signalpfad) gesendet werden kann und ein Cosinus-Wellenformsignal, das durch Q-FLO repräsentiert wird, zu dem Mischer 186 im unteren Pfad (dem Q-Signalpfad) gesendet werden kann. Der Mischer 182 kann das verstärkte Signal I-BB aus dem I-Signalpfad mit dem I-FLO-Signal mischen (oder multiplizieren) und der Mischer 186 kann das verstärkte Signal Q-BB aus dem Q-Signalpfad mit dem Q-FLO-Signal mischen (oder multiplizieren). Das Ausgangssignal vom Mischer 182 und das Ausgangssignal vom Mischer 188 können am Summierungsknoten 181 summiert werden, um ein HF-Signal 178 zu erzeugen. Der PA 176 kann das HF-Signal 178 verstärken, und die Antenne 172 kann das verstärkte HF-Signal 174 drahtlos übertragen.
  • In einigen Aspekten können die LO-Schaltungsanordnung 134 bei der Signalempfängerkette 100 und/oder die LO-Schaltungsanordnung 184 bei der Signalsenderkette 180 einen VCO (z. B. VCO 210 von 2) und/oder einen PLL und eine Quadratur-Teilen-durch-zwei-Schaltungsanordnung (z. B. Quadratur-Teilen-durch-zwei-Schaltungsanordnung 240) aufweisen. Der VCO und/oder der PLL können ein LO-Signal mit einer Frequenz erzeugen, die das Zweifache der Frequenz der gewünschten LO-Signale ist, und die Quadratur-Teilen-durch-zwei-Schaltungsanordnung kann die Signale I-FLO und Q-FLO bei der gewünschten LO-Frequenz (z. B. durch FLO repräsentiert) aus dem LO-Signal erzeugen, das durch den VCO und/oder den PLL bereitgestellt wird. Als ein Beispiel, bei der Signalempfängerkette 100, falls die eingehenden HF-Signale 102 und 104 eine Mittenfrequenz bei etwa 3 GHz aufweisen, dann wird die gewünschte Frequenz für die I-FLO- und Q-FLO-Signale bei etwa 3 GHz liegen, und daher können der VCO und/oder der PLL ein LO-Signal mit einer Frequenz von 6 GHz bereitstellen. Als ein anderes Beispiel, bei der Signalsenderkette 170, falls die gewünschte Frequenz für das HF-Signal bei 3 GHz liegt, dann wird die gewünschte Frequenz für die I-FLO- und Q-FLO-Signale bei etwa 3 GHz liegen, und daher können der VCO und/oder der PLL ein LO-Signal mit einer Frequenz von 6 GHz bereitstellen. Das durch den VCO und/oder den PLL bereitgestellte LO-Signal kann als ein 2XFLO-Signal bezeichnet werden. In einem Aspekt kann die Quadratur-Teilen-durch-zwei-Schaltungsanordnung die I-FLO- und Q-FLO-Signale aus positiven Flanken und negativen Flanken des 2XFLO-Signals erzeugen. Das heißt, die Quadratur-Teilen-durch-zwei-Schaltungsanordnung kann ein (2XFLO+)-Signal entsprechend positiven Flanken des 2XFLO-Signals und ein (2XFLO-)-Signal entsprechend negativen Flanken des 2XFLO-Signals empfangen und kann das I-FLO- und Q-FLO-Signal aus dem Paar von (2XFLO+)- und (2XFLO-)-Signalen erzeugen.
  • Wie oben erwähnt, wenn die Empfangssignalkette 100 oder wenn die Signalsenderkette 170 als Teil einer IC implementiert wird, kann das 2XFLO-Signal über mehrere Abschnitte der IC verteilt werden. Die Verteilung des 2XFLO-Signals (das bei einer HF liegt) kann zu Signalintegritätsproblemen einschließlich Fehlern in der Phase des 2XFLO-Signals führen. Diese Fehler treten hauptsächlich aufgrund von Flicker-Rauschen in den Verteilungspfaden auf. Ferner, da die positiven Flanken (das (2XFLO+)-Signal) und die negativen Flanken (das (2XFLO-)-Signal) des 2XFLO-Signals durch unterschiedliche Verteilungs- oder Signalpfade laufen können, um die Quadratur-Teilen-durch-zwei-Schaltungsanordnung zu erreichen, kann das Flicker-basierte Phasenrauschen in den (2XFLO+)- und (2XFLO-)-Signalen unkorreliert sein. Wie oben erläutert, kann dieses unkorrelierte Flicker-basierte Rauschen zeitlich variieren und kann verursachen, dass der Tastgrad der (2XFLO+)- und (2XFLO-)-Signale zeitlich variiert.
  • Da die Erzeugung des I-FLO-Signals und des Q-FLO-Signals bei der Quadratur-Teilen-durch-zwei-Schaltungsanordnung durch das (2XFLO+)-Signal bzw. das (2xFLO-)-Signal ausgelöst wird, kann ein jeglicher Fehler im Tastgrad (z. B. eine Abweichung von einem 50%-Tastgrad) der (2XFLO+)- und (2XFLO-)-Signale verursachen, dass die I-FLO- und Q-FLO-Signale voneinander um nicht 90 Grad (z. B. größer als oder kleiner als 90 Grad) phasenverschoben sind. Die imperfekten Quadratur-LOs (die I-FLO- und Q-FLO-Signale) können die Systemleistungsfähigkeit verschlechtern. Beispielsweise, wenn imperfekte LOs bei der Empfangssignalkette 100 verwendet werden, kann dies zu einer reduzierten Bildunterdrückung bei dem Bildunterdrückungsblock 162 führen. Wenn imperfekte LOs bei der Sendersignalkette 100 verwendet werden, kann dies dazu führen, dass eine invertierte Kopie (Bild) des gewünschten Signals an der gegenüberliegenden Seite der Lokaloszillator(LO)-Frequenz von dem gewünschten Signal bei der Übertragung erscheint.
  • Gemäß Aspekten der vorliegenden Offenbarung kann die LO-Schaltungsanordnung 134 in der Signalempfängerkette 100 eine Tastgradkorrekturschaltungsanordnung (z. B. die Tastgradkorrekturschaltungsanordnung 230 von 2) aufweisen, um den Tastgrad der (2XFLO+)- und (2XFLO-)-Taktsignale vor dem Betrieb durch die Quadratur-Teilen-durch-zwei-Schaltungsanordnung zu korrigieren. Anders ausgedrückt korrigiert die vorliegende Offenbarung Fehler, die zu einer verschlechterten Bildunterdrückungsleistungsfähigkeit in der analogen Domäne oder HF-Domäne führen können, anstatt dem (gesamten) Fehler zu ermöglichen, downstream zu dem digitalem Block 160 zu propagieren und eine Nachkompensation oder Nach-Quadraturfehlerkorrektur in der digitalen Domäne durchzuführen. Obwohl die vorliegende Offenbarung eine LO-Schaltungsanordnung 134 mit einer Tastgradkorrekturschaltungsanordnung im Kontext der Abwärtswandlung bei der Signalempfängerkette 100 beschreibt, kann die hierin offenbarte Tastgradkorrekturschaltungsanordnung auch durch die LO-Schaltungsanordnung 184 zur Aufwärtswandlung bei der Signalsenderkette 170 verwendet werden.
  • Beispielhafte komplexe Abwärtswandleranordnung
  • 2 ist ein schematisches Diagramm, das die Abwärtswandlerschaltungsanordnung 130 von 1 veranschaulicht, gemäß einigen Ausführungsformen der Offenbarung. 2 liefert eine ausführlichere Ansicht der internen Komponenten der LO-Schaltungsanordnung 134 von 1. Wie in 2 gezeigt, kann die LO-Schaltungsanordnung 134 einen VCO 210, eine Tastgradkorrekturschaltungsanordnung 230 und eine Quadratur-Teilen-durch-zwei-Schaltungsanordnung 240 aufweisen. Zur Kürze halber wird der Betrieb des Abschnitts der Abwärtswandlerschaltungsanordnung 130, der Elemente dupliziert, die in 1 gezeigt sind, nicht wiederholt. Ferner veranschaulicht 2 verschiedene beispielhafte Wellenform-Plots 206 und 208 von Taktsignalen in der Tastgradkorrekturschaltungsanordnung 230, wobei die x-Achsen Zeit in irgendwelchen willkürlichen Einheiten repräsentieren und die y-Achsen Spannungspegel in irgendwelchen willkürlichen Einheiten repräsentieren.
  • Der VCO 210 kann ein 2XFLO-Signal erzeugen. Obwohl nicht gezeigt, kann der VCO 210 in einigen Fällen in Kombination mit einem PLL verwendet werden, um das 2XFLO-Signal bereitzustellen. Wie ferner in 2 gezeigt, können das (2XFLO+)-Signal 222 (z. B. im oberen Pfad 202) und das (2xFLO-)-Signal 224 (z. B. im unteren Pfad 204) über verschiedene Abschnitte von Schaltungsanordnungen oder eine IC verteilt werden, wobei die Verteilungen durch eine Vielzahl von Invertierern 220 repräsentiert werden können (von denen nur einer mit einer Bezugsziffer in 2 bezeichnet ist, um die Zeichnung nicht zu überfüllen).
  • Wie oben erwähnt, aufgrund der unterschiedlichen Signal- oder Verteilungspfade 202 und 204, über die das (2XFLO+)-Signal 222 und das (2XFLO-)-Signal 224 laufen, können das (2XFLO+)-Signal 222 und das (2XFLO-)-Signal 224 unterschiedliches Rauschen erfahren. Wie durch 206 in dem veranschaulichten Beispiel von 2 gezeigt, weist das (2XFLO+)-Signal 222 einen Tastgrad von weniger als 50% auf (z. B. durch die durchgezogene Kurve gezeigt, bei der die Ein-Dauer kürzer als die Aus-Dauer ist), wohingegen das (2XFLO-)-Signal 224 einen Tastgrad von größer als 50% (z. B. durch die gestrichelte Kurve gezeigt, bei der die Ein-Dauer länger als die Aus-Dauer ist) an den Eingängen der Tastgradkorrekturschaltungsanordnung 230 aufweist. In anderen Beispielen kann das (2XFLO+)-Signal 222 einen Tastgrad von größer als 50% aufweisen, und das (2XFLO-)-Signal 224 kann einen Tastgrad von weniger als 50% an den Eingängen der Tastgradkorrekturschaltungsanordnung 230 aufweisen.
  • Die Tastgradkorrekturschaltungsanordnung 230 kann analoge Schaltungsanordnungen aufweisen, um den Tastgrad des (2XFLO+)-Signals 222 und des (2XFLO-)-Signals 224 zu korrigieren und anzupassen und Tastgrad-angepasste Signale auszugeben, zum Beispiel durch das (2XFLO+')-Signal 232 bzw. das (2XFL0')-Signal 234 gezeigt. Wie durch 208 gezeigt, weisen das (2XFLO+')-Signal 232 und das (2XFLO-')-Signal 234 jeweils einen Tastgrad von etwa 50% auf. Operationen der Tastgradkorrekturschaltungsanordnung 230 werden nachstehend mit Bezug auf 4-6 ausführlicher erörtert.
  • Die Quadratur-Teilen-durch-zwei-Schaltungsanordnung 240 kann mit dem Ausgang der Tastgradkorrekturschaltungsanordnung 230 gekoppelt sein. Die Quadratur-Teilen-durch-zwei-Schaltungsanordnung 240 kann das Tastgrad-angepasste (2XFLO+')-Signal 232 und das (2XFLO-')-Signal 234 empfangen und Quadratur-LO-Signale erzeugen, zum Beispiel durch das I-FLO-Signal 242 und das Q-FLO-Signal 244 gezeigt. Operationen der Quadratur-Teilen-durch-zwei-Schaltungsanordnung 240 werden nachstehend mit Bezug auf 3 ausführlicher erörtert.
  • Beispielhafte Quadratur-Teilen-durch-zwei-Anordnung
  • 3 ist ein schematisches Diagramm, das eine beispielhafte Implementierung der Quadratur-Teilen-durch zwei-Schaltungsanordnung 240 veranschaulicht. Wie in 3 gezeigt, kann die Quadratur-Teilen-durch-zwei-Schaltungsanordnung 240 Latch-Schaltungsanordnungen 310 und 312 (z. B. als D-Flip-Flops gezeigt), Invertierer 320, 322 und 336 und Puffer 330 und 334 aufweisen. Die Latch-Schaltungsanordnung 310 kann durch das (2XFLO+')-Signal 232 getaktet oder ausgelöst werden, während die Latch-Schaltungsanordnung 312 durch das (2XFLO-')-Signal 234 getaktet oder ausgelöst werden kann, um das I-FLO-Signal 242 und das Q-FLO-Signal 244 zu erzeugen. Der Eingangsanschluss (durch das Symbol „D“ gezeigt) der Latch-Schaltungsanordnung 310 kann mit dem Ausgang des Invertierers 320 gekoppelt sein, der mit einem Ausgangsanschluss (durch das Symbol „Q“ gezeigt) der Latch-Schaltungsanordnung 312 gekoppelt ist. Der D-Anschluss der Latch-Schaltungsanordnung 312 kann mit dem Q-Anschluss der Latch-Schaltungsanordnung 310 gekoppelt sein. Der Q-Anschluss der Latch-Schaltungsanordnung 310 kann ein Taktsignal 313 bei der gewünschten LO-Frequenz ausgeben. Der Q-Anschluss der Latch-Schaltungsanordnung 310 kann ein Taktsignal 315 bei der gewünschten LO-Frequenz ausgeben. Das Taktsignal 313 kann durch den Puffer 330 gepuffert werden, um eine positive Komponente (z. B. durch I_p repräsentiert) des I-FLO-Signals 242 bereitzustellen, und kann durch den Invertierer 332 invertiert werden, um eine negative Komponente (oder positive Flanken) des I-FLO-Signals 242 bereitzustellen. Auf ähnliche Weise kann das Taktsignal 315 durch den Puffer 334 gepuffert werden, um eine positive Komponente (oder positive Flanken) des Q-FLO-Signals 244 bereitzustellen, und kann durch den Invertierer 336 invertiert werden, um eine negative Komponente (z. B. durch l_n repräsentiert) des Q-FLO-Signals 244 bereitzustellen.
  • Beispielhafte Tastgradkorrekturanordnung zum Reduzieren des Quadraturfehlers bei komplexer Mischung
  • 4-6 werden in Beziehung zueinander erörtert, um Operationen der Tastgradkorrekturschaltungsanordnung 230 zu veranschaulichen. 4 ist ein schematisches Diagramm, das die Tastgradkorrekturschaltungsanordnung 230 veranschaulicht, gemäß einigen Ausführungsformen der Offenbarung. 5 ist ein schematisches Diagramm, das einen Abschnitt der Tastgradkorrekturschaltungsanordnung 230 veranschaulicht, gemäß einigen Ausführungsformen der Offenbarung. 6 ist ein schematisches Diagramm, das einen anderen Abschnitt der Tastgradkorrekturschaltungsanordnung 230 veranschaulicht, gemäß einigen Ausführungsformen der Offenbarung. 4 veranschaulicht die Tastgradkorrekturschaltungsanordnung 230 bei einem hohen Pegel. 5 veranschaulicht einen Abschnitt eines Vorwärtstaktpfads (z. B. des Vorwärtstaktpfads 401 von 4) der Tastgradkorrekturschaltungsanordnung 230 ausführlicher. 6 veranschaulicht einen Abschnitt eines Rückkopplungstaktpfads (z. B. des Rückkopplungstaktpfads 402 von 4) der Tastgradkorrekturschaltungsanordnung 230 ausführlicher. Ferner veranschaulicht 4 verschiedene beispielhafte Wellenform-Plots 206, 404 und 208 von Taktsignalen in der Tastgradkorrekturschaltungsanordnung 230, wobei die x-Achsen Zeit in irgendwelchen willkürlichen Einheiten repräsentieren und die y-Achsen Spannungspegel in irgendwelchen willkürlichen Einheiten repräsentieren.
  • Wie in 4 gezeigt, kann die Tastgradkorrekturschaltungsanordnung 230 einen Vorwärtstaktpfad 401 und einen Rückkopplungstaktpfad 402 aufweisen. Der Vorwärtstaktpfad 401 und der Rückkopplungstaktpfad 402 sind unterschiedliche Taktpfade. Der Vorwärtstaktpfad 401 kann eine Pufferschaltungsanordnung 410, eine analoge Abstimmungsschaltungsanordnung 420, eine Grobabstimmungsschaltungsanordnung 430, eine Pegelanpassungsschaltungsanordnung 440 und einen Multiplexer (MUX) 450 aufweisen. Der Rückkopplungstaktpfad 402 kann mit dem Ausgang des Vorwärtstaktpfads 401 (z. B. dem Ausgang des MUX 450) gekoppelt sein. Der Rückkopplungstaktpfad 402 kann eine analoge Rückkopplungsintegratorschaltungsanordnung 460 und einen Kalibrations-ADC 470 aufweisen. Die analoge Abstimmungsschaltungsanordnung 420 und die analoge Rückkopplungsintegratorschaltungsanordnung 460 können als analoge Abstimmschleifenschaltungsanordnung 408 bezeichnet werden.
  • Bei einem hohen Pegel kann die Grobabstimmungsschaltungsanordnung 430 den Tastgrad eines Paares von Eingangssignalen (z. B. das (2XFLO+)-Signal 222 und das (2XFLO-)-Signal 224) in die Tastgradkorrekturschaltungsanordnung 230 zu innerhalb eines Abstimmungsbereichs der analogen Abstimmschleifenschaltungsanordnung 408 anpassen. Die Grobabstimmungsschaltungsanordnung 430 kann zum Beispiel basierend auf einem digitalen Kalibrationscode 482, der während einer Kalibrationsphase bestimmt wird, digital gesteuert werden. Die analoge Abstimmschleifenschaltungsanordnung 408 kann zeitlich variierendes unkorreliertes Phasenrauschen (z. B. zu vielen Dutzenden von Megahertz MHz in Abhängigkeit von der Schleifenbandbreite) an den (2XFLO+)- und (2XFLO-)-Signalen verfolgen und unterdrücken. Beispielsweise kann die analoge Abstimmschleifenschaltungsanordnung 408 die Tastgrade des Eingangs-(2XFLO+)-Signals 222 und des (2XFLO-)-Signals 224 als Reaktion auf relative Änderungen in den Flanken des (2XFLO+)-Signals 222 und des (2XFLO-)-Signals 224 anpassen (z. B. verfolgen und korrigieren), um angepasste Signale (das (2xFLO+')-Signal 232 und das (2xFLO-')-Signal 234) zum Beispiel während einer Betriebsphase im Anschluss an die Kalibrationsphase bereitzustellen. In dieser Hinsicht kann die analoge Rückkopplungsintegratorschaltungsanordnung 460 die Differenzsignale (z. B. das (2xFLO+')-Signal 232 und das (2XFLO-')-Signal 234), die durch den Vorwärtstaktpfad 401 ausgegeben werden, integrieren, ein Korrektursignal (z. B. analoge Rückkopplungssignale OVp 462 und OVn 464) zu der analogen Abstimmungsschaltungsanordnung 420 rückkoppeln, sodass die analoge Abstimmungsschaltungsanordnung 420 den Ausgangstastgrad auf einen 50%-Tastgrad ansteuert. Ferner kann der MUX 450 selektiv das (2XFLO+)-Signal 222 und das (2XFLO-)-Signal 224 an den Eingängen der Tastgradkorrekturschaltungsanordnung 230 direkt mit den Ausgängen der Tastgradkorrekturschaltungsanordnung 230 koppeln (wodurch die Tastgradkorrektur umgangen wird, aber das (2XFLO+)-Signal 222 als das (2XFLO-')-Signal 232 und das (2XFLO-)-Signal 224 als das (2XFLO+')-Signal 234 ausgegeben werden) oder die angepassten Signale 232 und 234 basierend auf einem Bypass- bzw. Umgehungssignal 452 (einem Auswahlsignal) koppeln. In dem veranschaulichten Beispiel von 4 koppelt der MUX 450 die angepassten Signale 232 und 234 mit den Ausgängen. In einigen Aspekten kann der MUX 450 optional sein, ohne die Tastgradkorrekturumgehung bereitzustellen.
  • Die Pufferschaltungsanordnung 410 kann das (2XFLO+)-Signal 222 und das (2XFLO-)-Signal 224 empfangen, die durch den VCO 210 erzeugt und über die Pfade 202 und 204 verteilt werden können, wie oben mit Bezug auf 2 erörtert. Das (2XFLO+)-Signal 222 und das (2XFLO-)-Signal 224 können CMOS-Spannungspegel aufweisen. Die Pufferschaltungsanordnung 410 kann das (2XFLO+)-Signal 222 und das (2XFLO-)-Signal 224 von den CMOS-Spannungspegeln zu CML-Spannungspegeln umwandeln.
  • Ein Beispiel der Pufferschaltungsanordnung 410 ist ausführlicher in 5 gezeigt. Mit Bezug auf 5 basiert die Pufferschaltungsanordnung 410 auf einer differenziellen Architektur. Die Pufferschaltungsanordnung 410 kann Widerstände Rd, ein Paar von Differenztransistoren M1 und M2 und eine Tail-Stromquelle I1 (z. B. von etwa 1,5 Milliampere (mA)) aufweisen. Die Widerstände Rd sind jeweils zwischen einer Spannungsversorgung (als Vdd gezeigt) und einem anderen der Drain-Anschlüsse der Transistoren M1 und M2 gekoppelt. Die Source-Anschlüsse der Transistoren M1 und M2 sind zusammen (an einem gemeinsamen Knoten) verbunden und ferner mit der Tail-Stromquelle I1 gekoppelt, wobei der andere Anschluss der Tail-Stromquelle I1 mit einem Massepotenzial (als Gnd gezeigt) verbunden ist. Die Gate-Anschlüsse der Transistoren M1 und M2 sind mit den Eingängen der Pufferschaltungsanordnung 410 gekoppelt. Wie gezeigt, wird der Gate-Anschluss des Transistors M1 durch das (2xFLO+)-Signal 222 (die positiven Flanken des 2XFLO-Signals) angesteuert, und der Gate-Anschluss des Transistors M2 wird durch das (2xFLO-)-Signal 224 (die negativen Flanken des 2XFLO-Signals) angesteuert.
  • Im Betrieb kann die Pufferschaltungsanordnung 410 ein Paar von Differenzsignalen an einen Knoten N1 des Taktpfads 405 und an einen Knoten N2 des Taktpfads 406 ausgeben. In dieser Hinsicht können die Spannungspegel an den Ausgangsknoten N1 und N2 gemäß einer Differenz zwischen den Spannungspegeln des (2xFLO-)-Signals 224 und des (2XFLO-)-Signals an den jeweiligen Gate-Anschlüssen von M1 und M2 variieren. Die differenziellen Ausgangssignale an den Knoten N1 und N2 können bei CML-Spannungspegeln mit einer kleineren Spannungsschwankung als die Eingangssignale 222 und 224 liegen. Beispielsweise kann die maximale differenzielle Ausgangsspannungsschwankung von den Widerständen Rd und der Stromquelle I1 abhängen.
  • Mit Bezug auf 4 kann die analoge Abstimmschleifenschaltungsanordnung 408 den Tastgrad des (2XFLO+)-Signals 222 und des (2XFLO-)-Signals 224 als Reaktion auf relative Änderungen in den Flanken des (2XFLO+)-Signals 222 und des (2XFLO-)-Signals 224 verfolgen und korrigieren (z. B. bewirken, dass der Tastgrad des (2XFLO+)-Signals 222 und des (2XFLO-)-Signals 224 von dem 50%-Zieltastgrad abweichen). Genauer gesagt kann die analoge Abstimmungsschaltungsanordnung 420 den Tastgrad des Paares des (2XFLO+)-Signals 222 und des (2XFLO-)-Signals 224 anpassen, sodass sowohl das (2XFLO+)-Signal 222 als auch das (2XFLO-)-Signal 224 einen Tastgrad aufweisen können, der den Zieltastgrad erfüllt. Die Tastgradanpassung kann auf analogen Rückkopplungssignalen 462 und 464 basieren (als OVp bzw. OVn gezeigt), die durch die analoge Rückkopplungsintegratorschaltungsanordnung 460 basierend auf den Ausgangssignalen 232 und 234 an den Ausgängen des Vorwärtstaktpfads 401 erzeugt werden. Das heißt, die analoge Abstimmungsschaltungsanordnung 420 wird durch die analoge Rückkopplungsintegratorschaltungsanordnung 460 gesteuert.
  • Eine beispielhafte Implementierung der analogen Abstimmungsschaltungsanordnung 420 ist ausführlicher in 5 gezeigt. Mit Bezug auf 5 wird die analoge Abstimmungsschaltungsanordnung 420 als ein Stromlenkelement einschließlich eines Paares von Differenztransistoren M3 und M4 und einer Tail-Stromquelle I2 (z. B. von etwa 0,2 mA) implementiert. Die Drain-Anschlüsse der Transistoren M3 und M4 können mit den Taktpfaden 406 bzw. 405 gekoppelt sein. Die Source-Anschlüsse der Transistoren M3 und M4 sind zusammen (an einem gemeinsamen Knoten) verbunden und ferner mit der Tail-Stromquelle I2 gekoppelt, wobei der andere Anschluss der Tail-Stromquelle I2 mit einem Massepotenzial verbunden ist. Die Gate-Anschlüsse der Transistoren M3 und M4 werden durch Ausgänge der analogen Rückkopplungsintegratorschaltungsanordnung 460 angesteuert. Genauer gesagt wird der Gate-Anschluss von M3 durch das analoge Rückkopplungssignal OVp 462 angesteuert, und der Gate-Anschluss von M4 wird durch das analoge Rückkopplungssignal OVn 464 angesteuert.
  • Im Betrieb kann die analoge Abstimmungsschaltungsanordnung 420 einen Teil eines Stroms von der Stromquelle I2 zu dem linken Zweig (mit den Taktpfaden 406 gekoppelt) und einen anderen Teil des Stroms zu dem rechten Zweig (mit dem Taktpfad 405 gekoppelt) gemäß einer Differenz oder einem Offset zwischen den Spannungspegeln des analogen Rückkopplungssignals OVp 462 (das den Gate-Anschluss von M3 ansteuert) und des analogen Rückkopplungssignals OVn 464 (das den Gate-Anschluss von M4 ansteuert) lenken. Der Strom, der zu dem linken Zweig und/oder dem rechten Zweig gelenkt wird, kann die DC-Offsets des (2XFLO+)-Signals 222 und des (2xFLO-)-Signals 224 ändern. Die DC-Offset-Änderungen induzieren im Gegenzug Verschiebungen an den Nulldurchgängen zwischen dem (2XFLO+)-Signal 222 und dem (2xFLO-)-Signal 224. Das Verschieben der Nulldurchgänge mit zusätzlichem Spannungs-Clipping (oder Spannungsbeschränkung) und Skalierung (oder Verstärkung) kann den Tastgrad des (2XFLO+)-Signals 222 und des (2xFLO-)-Signals 224 zu einem Zieltastgrad von 50% bringen, wie unten ausführlicher erörtert wird.
  • Erneut mit Bezug auf 4 weist das Eingangs-(2XFLO+)-Signal 222 einen Tastgrad von weniger als 50% auf, während das Eingangs-(2XFLO-)-Signal 224 einen Tastgrad von größer als 50% aufweist, wie durch 206 gezeigt. Die analoge Abstimmungsschaltungsanordnung 420 passt die DC-Offsets des (2XFLO+)-Signals 222 und des (2xFLO-)-Signals 224 unter Verwendung der oben erörterten Stromlenkmechanismen an. Wie durch 404 gezeigt, wird das (2XFLO+)-Signal 222 (durch die durchgezogene Linie gezeigt) nach oben verschoben und das (2XFLO-)-Signal 224 (durch die gestrichelte Linie gezeigt) wird durch die analoge Abstimmungsschaltungsanordnung 420 nach unten verschoben. Durch das Anpassen der DC-Offsets des (2XFLO+)-Signals 222 und des (2xFLO-)-Signals 224 und der zusätzlichen Anwendung von Spannungs-Clipping und Skalierung können die Tastgrade des (2XFLO+)-Signals 222 und des (2xFLO-)-Signals 224 auf etwa 50% angepasst werden. In dieser Hinsicht kann die Pegelanpassungsschaltungsanordnung 440 einen LVDS-Hard-Limiter (LVDS: Low Voltage Differential Signaling - Signalisierung mit geringem Spannungsdifferenzial) aufweisen, um den Spannungspegel des DCangepassten (2XFLO+)-Signals 222 und des (2xFLO-)-Signals zu clippen, zum Beispiel wie durch die Linien 407 und 409 gezeigt. Die Pegelanpassungsschaltungsanordnung 440 kann ferner die Spannungspegel des geclippten (2XFLO+)-Signals 222 und des (2xFLO-)-Signals 224 skalieren (z. B. verstärken), um die CML-Spannungspegel zurück zu CMOS-Spannungspegeln umzuwandeln. Die Tastgrad-angepassten Signale 232 und 234 am Ausgang des Vorwärtstaktpfads 401 können wie durch 208 gezeigt sein.
  • Eine beispielhafte Implementierung der analogen Rückkopplungsintegratorschaltungsanordnung 460 ist ausführlicher in 6 gezeigt. Mit Bezug auf 6 kann der Rückkopplungstaktpfad 402 ein Paar von differenziellen Taktpfaden 601 und 602 aufweisen, die mit den differenziellen Taktpfaden 405 bzw. 406 des Vorwärtstaktpfads 401 gekoppelt sind. Die analoge Rückkopplungsintegratorschaltungsanordnung 460 wird als ein volldifferenzieller Switched-Capacitor-Integrator implementiert, der mit den differenziellen Taktpfaden 601 und 602 gekoppelt ist. Die analoge Rückkopplungsintegratorschaltungsanordnung 460 kann einen Volldifferenzverstärker A1, Kondensatoren C1, C2, C3 und C4, Widerstände R3, R4, R5, R6, R7 und R8 und Schalter S1, S2 und S3 aufweisen. Der Kondensator C1 und der Schalter S1 können parallel zwischen einem invertierenden Eingang (durch das Symbol „-“ gezeigt) und einem nicht invertierenden Ausgang (durch das Symbol „+“ gezeigt) des Verstärkers A1 geschaltet sein. Der Kondensator C2 und der Schalter S2 können parallel zwischen einem nicht invertierenden Eingang und einem invertierenden Ausgang des Verstärkers A1 geschaltet sein. Der invertierende Eingang des Verstärkers A1 kann ferner mit den in Reihe geschalteten Widerständen R5 und R7 gekoppelt sein. Der nicht invertierende Eingang des Verstärkers A1 kann ferner mit den in Reihe geschalteten Widerständen R6 und R8 gekoppelt sein. Der Kondensator C4 und der Schalter S3 können parallel über einen ersten Verbindungspunkt zwischen den Widerständen R5 und R7 und einen zweiten Verbindungspunkt zwischen den Widerständen R6 und R8 geschaltet sein. Der nicht invertierende Ausgang des Verstärkers A1 kann ferner mit dem Widerstand R3 gekoppelt sein und der invertierende Ausgang des Verstärkers A1 kann ferner mit dem Widerstand R4 gekoppelt sein. Der Kondensator C3 kann mit dem Widerstand R3 und R4 und über die Ausgänge der analogen Rückkopplungsintegratorschaltungsanordnung 460 gekoppelt sein. Die Schalter S1, S2 und S3 können dazu ausgebildet sein, der analogen Rückkopplungsintegratorschaltungsanordnung 460 zu ermöglichen, in einem Einheitsverstärkungsmodus (z. B. zur Gleichtaktspannungskalibration) zu arbeiten oder in einem Rückkopplungsintegrationsmodus (z. B. zur Tastgraddetektion) zu arbeiten, wie nachstehend ausführlicher erörtert wird.
  • Während der Betriebsphase können die Schalter S1-S3 geöffnet werden, um im Rückkopplungsintegrationsmodus zu arbeiten. Der Verstärker A1 kann Differenzsignale an seinem invertierenden und nicht invertierenden Eingang empfangen. Beispielsweise kann der Verstärker A1 das (2XFLO+')-Signal 232 an seinem invertierenden Eingang über die Widerstände R5 und R7 empfangen und das (2XFLO-')-Signal 234 an seinem nicht invertierenden Eingang über die Widerstände R6 und R8 empfangen. Die analoge Rückkopplungsintegratorschaltungsanordnung 460 kann Spannungsoffsets (oder Differenzen) zwischen dem (2XFLO+')-Signal 232 und dem (2xFLO-')-Signal 234 an ihren differenziellen Eingängen über die Rückkopplungskondensatoren C1 und C2 erfassen und integrieren. Basierend auf der Integration kann die analoge Rückkopplungsintegratorschaltungsanordnung 460 die analogen Rückkopplungssignale OVp 462 und OVn 464 als Spannungssteuersignale bereitstellen, um die analoge Abstimmungsschaltungsanordnung 420 über die Widerstände R3 bzw. R4 anzusteuern. Beispielsweise, wenn die differenziellen Eingänge einen Durchschnitt oder DC-Offset größer als null aufweisen (was auch bedeutet, dass der differenzielle Tastgrad größer als 50% ist), kann die Spannung am Knoten N1 (in 5 gezeigt) schmalere Impulse (mit einem Tastgrad von weniger als 50%) aufweisen, was dann verursachen kann, dass sich der Ausgangsspannungspegel des analogen Ausgangsrückkopplungssignals OVp 462 erhöht.
  • Die analoge Rückkopplungsintegratorschaltungsanordnung 460 kann die analoge Abstimmungsschaltungsanordnung 420 auf eine Weise steuern, die die differenziellen Eingänge (z. B. Spannungsoffset zwischen dem (2XFLO+')-Signal 232 und dem (2xFLO-')-Signal 234) an der analogen Rückkopplungsintegratorschaltungsanordnung 460 auf ein Ziel von Null ansteuert. Die differenziellen Eingänge können null sein, wenn sowohl das (2XFLO+')-Signal 232 als auch das (2xFLO-')-Signal 234 einen 50%-Tastgrad aufweisen und voneinander um 180 Grad phasenverschoben sind. Wenn der Spannungsoffset an den differenziellen Eingängen null ist, kann die analoge Rückkopplungsintegratorschaltungsanordnung 460 die Integration stoppen, und somit können die Ausgänge (z. B. die analogen Rückkopplungssignale 462 und 464) der analogen Rückkopplungsintegratorschaltungsanordnung 460 stabil werden (sich nicht mehr ändern). Dies bewirkt im Gegenzug, dass die analoge Abstimmungsschaltungsanordnung 420 die Lenkung des gleichen Verhältnisses von Strom zu den Taktpfaden 405 und 406 wie zuvor fortsetzt, und die Rückkopplungsschleife ist stabil. Falls es jedoch relative Änderungen zwischen den Flanken des Eingangs-(2XFLO+)-Signals 222 und des (2xFLO-)-Signals 224 gibt, kann die analoge Rückkopplungsintegratorschaltungsanordnung 460 erneut die Integration starten, wodurch analoge Rückkopplungssignale 462 und 464 bereitgestellt werden, um den Änderungen entgegenzuwirken, wobei die analoge Abstimmungsschaltungsanordnung 420 reagieren und das Verhältnis des zu lenkenden Stroms zu den Taktpfaden 405 und 406 entsprechend anpassen kann. Die automatische Abstimmung kann fortgesetzt werden, bis die differenziellen Eingänge an der analogen Rückkopplungsintegratorschaltungsanordnung 460 erneut zu einem DC-Offset von null zurückkehren. Das heißt, die Rückkopplungsschleife (die analoge Abstimmungsschaltungsanordnung 420 und die analoge Rückkopplungsintegratorschaltungsanordnung 460) kann die Tastgrade der Eingangssignale kontinuierlich regulieren, wann auch immer die Tastgrade von dem 50%-Ziel weg driften.
  • Erneut mit Bezug auf 5 kann die analoge Abstimmungsschaltungsanordnung 420 den DC-Offset des (2xFLO+)-Signals 222 und des (2XFLO-)-Signals 224 basierend auf den analogen Rückkopplungssignalen OVn 464 bzw. OVp 462 anpassen. Beispielsweise, wenn der Spannungspegel des analogen Rückkopplungssignals OVn 464 zunimmt und der Spannungspegel des analogen Rückkopplungssignals OVp 462 abnimmt, kann die analoge Abstimmungsschaltungsanordnung 420 eine erhöhte Menge an Strom zu dem Taktpfad 405 lenken und eine verringerte Menge an Strom zu dem Taktpfad 406 lenken. Dementsprechend kann der DC-Offset des (2xFLO+)-Signals 222 nach oben verschoben werden und der DC-Offset des (2XFLO-)-Signals 224 kann nach unten verschoben werden. Auf eine ähnliche Weise kann die analoge Abstimmungsschaltungsanordnung 420 den DC-Offset des (2xFLO+)-Signals 222 nach unten und den DC-Offset des (2XFLO-)-Signals 224 nach oben verschieben, wenn der Spannungspegel des analogen Rückkopplungssignals OVn 464 abnimmt und der Spannungspegel des analogen Rückkopplungssignals OVp 462 zunimmt. Dieser Abstimmungsprozess kann fortgesetzt werden, bis die differenziellen Eingänge an der analogen Rückkopplungsintegratorschaltungsanordnung 460 zu einem DC-Offset von null zurückkehren, während dem die analoge Abstimmungsschaltungsanordnung 420 die Änderung des Verhältnisses von Strom, der zu den Taktpfaden 405 und 406 gelenkt wird, stoppen kann. Im Allgemeinen nutzt die in 4-6 gezeigte Tastgradkorrekturschaltungsanordnung 230 eine negative Rückkopplung, um die Tastgradkorrektur bereitzustellen.
  • In einigen Aspekten, basierend auf der Anordnung und den Komponenten in der analogen Abstimmungsschaltungsanordnung 420 und der analogen Rückkopplungsintegratorschaltungsanordnung 460, kann die analoge Abstimmschleifenschaltungsanordnung 408 in der Lage sein, die DC-Offsets des (2xFLO+)-Signals 222 und des (2XFLO-)-Signals 224 auf einem bestimmten Bereich anzupassen. Dementsprechend kann es wünschenswert sein, die Grobabstimmungsschaltungsanordnung 430 zu nutzen, um das Paar des (2XFLO+)-Signals 222 und des (2XFLO-)-Signals 224 auf innerhalb eines Abstimmungsbereichs der analogen Abstimmschleifenschaltungsanordnung 408 anzupassen. Ferner kann die Grobabstimmung das Design der analogen Abstimmschleifenschaltungsanordnung 408 erleichtern.
  • Erneut mit Bezug auf 4 kann eine Steuerung 480 verwendet werden, um den digitalen Kalibrationscode 482 für die Grobabstimmungsschaltungsanordnung 430 zu bestimmen. Die Steuerung 480 kann ein oder mehrere beliebige geeignete Prozessoren, Mikrocontroller usw. sein, und kann einen Kalibrationsalgorithmus ausführen, der zum Beispiel als ausführbare Anweisungen (z. B. Firmware) in einem nichtflüchtigen computerlesbaren Speichermedium gespeichert ist. Um die Kalibration durchzuführen, kann der Kalibrations-ADC 470 mit den Ausgängen der analogen Rückkopplungsintegratorschaltungsanordnung 460 gekoppelt sein. Der Kalibrations-ADC 470 kann die analogen Rückkopplungssignale 462 und 464 in digitale Codes umwandeln, die durch DOVp 472 und DOVn 474 repräsentiert sind. Die Steuerung 480 kann die digitalen Codes DOVp 472 und DOVn 474 lesen (bzw. auslesen) und einen geeigneten digitalen Kalibrationscode 482 für die Grobabstimmungsschaltungsanordnung 430 basierend auf den digitalen Rückkopplungscodes DOVp 472 und DOVn 474 bestimmen. Mechanismen für die Kalibration werden nachstehend mit Bezug auf 7-10 ausführlicher erörtert.
  • Die Grobabstimmungsschaltungsanordnung 430 kann als ein Strom-DAC implementiert werden. Eine beispielhafte Implementierung der Grobabstimmungsschaltungsanordnung 430 ist ausführlicher in 5 gezeigt. In dem veranschaulichten Beispiel von 5 ist die Grobabstimmungsschaltungsanordnung 430 ein 4-Bit-DAC, der durch ein DAC-Register 504 konfiguriert ist, das Bits <b3:b2:b1 :b0> aufweist. In anderen Beispielen kann die Grobabstimmungsschaltungsanordnung 430 jedoch ein N-Bit-DAC aufweisen, wobei N ein geeigneter ganzzahliger Wert ist (z. B. 1, 2, 3, 5, 6 oder mehr). Die Grobabstimmungsschaltungsanordnung 430 kann eine Vielzahl von Stromlenkelementen 506 aufweisen, die jeweils ein Paar von Differenztransistoren und eine Tail-Stromquelle aufweisen, die durch eines der DAC-Bits b3, b2, b1 oder b0 angesteuert werden sollen. Beispielsweise kann das DAC-Bit b3 das Stromlenkelement 506 einschließlich der Differenztransistoren M5 und M6 und der Stromquelle I3 ansteuern. Die Drain-Anschlüsse der Transistoren M5 und M6 können mit den Taktpfaden 406 und 405 gekoppelt sein, jeweils ein Spannungssignal, das b3 bzw. invertiertes b3 repräsentiert. Die Source-Anschlüsse der Transistoren M5 und M6 sind zusammen (an einem gemeinsamen Knoten) verbunden und ferner mit der Tail-Stromquelle I3 gekoppelt, wobei der andere Anschluss der Tail-Stromquelle I3 mit einem Massepotenzial verbunden ist. Die Gate-Anschlüsse der Transistoren M5 und M6 werden durch Spannungssignale, die invertiertes b3 bzw. b3 repräsentieren, angesteuert. Falls beispielsweise b3 1 ist, kann das Signal, das b3 repräsentiert, einen Logisch-High-Spannungspegel aufweisen, und das Signal, das das invertierte b3 repräsentiert, kann einen Logisch-Low-Spannungspegel aufweisen, oder umgekehrt. Die anderen Stromlenkelemente 506, die durch DAC-Bits b2, b1 und b0 gesteuert werden, können auf die gleiche Art und Weise wie das Stromlenkelement 506 arbeiten, das durch das DAC-Bit b3 gesteuert wird; der Kürze halber wird der Betrieb dieser anderen Stromlenkelemente 506 nicht beschrieben. In einigen Aspekten können die Stromquellen 13, I4, I5, I6 in den Lenkelementen 506 des Strom-DAC entsprechend den DAC-Bits <b3:b0> binär gewichtet sein. Beispielsweise können die Stromquellen I3, I4, 15, I6 0,2 mA, 0,1 mA, 0,05 mA bzw. 0,025 mA sein.
  • Wie ferner in 5 gezeigt, kann die Steuerung 480 den digitalen Kalibrationscode 482 basierend auf den digitalen Codes DOVp 472 und DOVn 474 bestimmen und den digitalen Kalibrationscode 482 in das DAC-Register 504 schreiben. Die Grobabstimmungsschaltungsanordnung 430 kann Strom zu den Taktpfaden 405 und/oder 406 gemäß dem Bitwert von b3, b2, b1, b0 lenken. Jedes Stromlenkelement 506 kann Strom von einer jeweiligen Stromquelle zu dem Taktpfad 405 oder 406 gemäß dem jeweiligen Bitwert lenken.
  • Wie oben erwähnt, kann der Kalibrations-ADC 470 die analogen Rückkopplungssignale 462 und 464 in die digitalen Codes DOVp 472 bzw. DOVn 474 umwandeln. Mit Bezug auf 6 ist eine detailliertere Ansicht des Kalibrations-ADC 470 gezeigt. Der Kalibrations-ADC 470 kann zwei Ein-Bit-ADCs 610 und 612 aufweisen. Der ADC 610 kann das analoge Rückkopplungssignal OVp 462 in den digitalen Code DOVp 472 umwandeln, und der ADC 612 kann das analoge Rückkopplungssignal OVn 464 in den digitalen Code DOVn 474 umwandeln. In einigen Aspekten kann die analoge Rückkopplungsintegratorschaltungsanordnung 460 eine Gleichtaktspannung aufweisen. Die Gleichtaktspannung (oder Gleichtaktoffset) kann bewirken, dass die analogen Rückkopplungssignale 462 und 464 ungenaue Informationen über die DC-Offsets oder Tastgrade der Ausgangssignale 232 und 234 angeben. Dementsprechend kann es wünschenswert sein, dass die Steuerung 480 die Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 vor der Kalibration der Grobabstimmungsschaltungsanordnung 430 kalibriert.
  • Um die Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 zu messen, kann die analoge Rückkopplungsintegratorschaltungsanordnung 460 dazu ausgebildet sein, in dem Einheitsverstärkungsmodus zu arbeiten. Um in dem Einheitsverstärkungsmodus zu arbeiten, kann der Schalter S3 geschlossen sein, um die Eingänge des Differenzverstärkers A1 kurzzuschließen, und die Schalter S2 und S2 können auch geschlossen sein, um die Rückkopplungskondensatoren C1 bzw. C2 zu umgehen. Das heißt, die analoge Rückkopplungsintegratorschaltungsanordnung 460 kann in einem Einheitsverstärkungsmodus arbeiten. Die Steuerung 480 kann digitale Rückkopplungscodes DCMp 476 und DCMn 478 empfangen, die analoge Rückkopplungssignale 462 bzw. 464 repräsentieren, die durch die analoge Rückkopplungsintegratorschaltungsanordnung 460 ausgegeben und durch den Kalibrations-ADC 470 umgewandelt werden, während unter dem Gleichtaktspannungskalibrationsmodus gearbeitet wird. Die Steuerung 480 kann eine ADC-Zielschwelle 484 basierend auf den digitalen Rückkopplungscodes DCMp 476 und DCMn 478 bestimmen und die ADC-Zielschwelle 484 in ein ADC-Schwellenregister 604 schreiben. In dem veranschaulichten Beispiel von 6 ist das ADC-Schwellenregister 604 als ein 4-Bit-Register einschließlich Bits <b3:b2:b1:b0> gezeigt. Im Allgemeinen kann das ADC-Schwellenregister 604 eine beliebige geeignete Anzahl von Bits aufweisen. Der Wert im ADC-Schwellenregister 604 oder die ADC-Zielschwelle 484 steuert die Komparatorschwelle in jedem der ADCs 610 und 612. Wie gezeigt, kann der Kalibrations-ADC 470 ein variables Widerstandsnetzwerk 620 aufweisen, das durch das ADC-Schwellenregister 604 gesteuert wird, das im Gegenzug die Komparatorschwelle in dem jeweiligen ADC 610 oder 612 setzt. Jeder der ADCs 610 und 612 kann basierend auf der Komparatorschwelle bestimmen, ob ein digitaler Wert von 1 oder ein digitaler Wert von 0 auszugeben ist.
  • In einigen Aspekten können die Transistoren M1-M12 in der Tastgradkorrekturschaltungsanordnung 230 p-Kanal-Metalloxid-Halbleiter(PMOS)-Vorrichtungen sein. In anderen Aspekten können die Transistoren M1-M12 n-Kanal-Metalloxid-Halbleiter(NMOS)-Vorrichtungen sein. Im Allgemeinen können die Transistoren M1-12 beliebige geeignete Typen von Transistoren sein. In anderen Aspekten können die Stromlenkelemente unter Verwendung alternativer Schaltungsanordnungen implementiert werden, um einen ähnlichen Stromlenkbetrieb zum Anpassen der DC-Offsets (oder Tastgrade) der Eingangstaktsignale 222 und 224 dynamisch bereitzustellen.
  • Obwohl 2-6 im Kontext der Signalempfängerkette 100 erörtert werden, kann die LO-Schaltungsanordnung 184 bei der Signalsenderkette 170 in einigen Aspekten eine Tastgradkorrekturschaltungsanordnung und eine Quadratur-Teilen-durch-2-Schaltungsanordnung ähnlich zu der Tastgradkorrekturschaltungsanordnung 230 bzw. der Quadratur-Teilen-durch-2-Schaltungsanordnung 240 aufweisen, die oben mit Bezug auf 2-6 erörtert wurden.
  • Beispielhaftes Verfahren zur Quadratur-LO-Erzeugunq
  • 7 ist ein Flussdiagramm eines beispielhaften Verfahrens 700 zum Erzeugen von Quadratur-LO-Signalen, gemäß einigen Ausführungsformen der Offenbarung. Das Verfahren 700 wird mit Bezug auf 2-6 erörtert. Obwohl die Operationen des Verfahrens 700 mit Bezug auf bestimmte Ausführungsformen der hierin offenbarten LO-Schaltungsanordnung 134 und der Steuerung 480 veranschaulicht werden können, kann das Verfahren 700 unter Verwendung beliebiger geeigneter Hardwarekomponenten und/oder Softwarekomponenten durchgeführt werden. In einigen Beispielen kann das Verfahren 700 durch die LO-Schaltungsanordnung 184 bei der Signalsenderkette 170 durchgeführt werden. Operationen werden jeweils einmal und in einer bestimmten Reihenfolge in 7 veranschaulicht, aber die Operationen können nach Wunsch parallel, umgeordnet und/oder wiederholt durchgeführt werden.
  • Das Verfahren 700 kann eine Kalibrationsphase 702 und eine Betriebsverfolgungsphase 704 aufweisen. Die Kalibrationsphase 702 kann das Durchführen von Operationen von 710, 712, 714, 716, 718 und 720 aufweisen. Beispielsweise kann die analoge Rückkopplungsintegratorschaltungsanordnung (z. B. die analoge Rückkopplungsintegratorschaltungsanordnung 460) bei 710 dazu ausgebildet sein, in einem Einheitsverstärkungsmodus zu arbeiten. Das Konfigurieren der analogen Rückkopplungsintegratorschaltungsanordnung, um in dem Einheitsverstärkungsmodus zu arbeiten, kann das Schließen des Schalters S3 (z. B. um die Eingänge der analogen Rückkopplungsintegratorschaltungsanordnung kurzzuschließen) und das Schließen der Schalter S1 und S2, um die Kondensatoren C1 und C2 zu umgehen, aufweisen, wie oben mit Bezug auf 6 erörtert.
  • Bei 712 kann eine Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 gemessen werden. Beispielsweise können die Ausgänge der analogen Rückkopplungsintegratorschaltungsanordnung 460 zu dem Kalibrations-ADC 470 gesendet werden. Der Kalibrations-ADC 470 kann die Ausgänge der analogen Rückkopplungsintegratorschaltungsanordnung in digitale Rückkopplungscodes (z. B. den DCMp 476 und DCMn 478) umwandeln. Die digitalen Codes können zu der Steuerung 480 gesendet werden. Die Steuerung 480 kann eine Messung für die Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 basierend auf den digitalen Rückkopplungscodes bestimmen. Mechanismen zum Messen der Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 werden ausführlicher nachstehend mit Bezug auf 8 und 10 erörtert.
  • Bei 714 kann eine Komparatorschwelle des Kalibrations-ADC 470 basierend auf der bei 712 gemessenen Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 konfiguriert werden.
  • Bei 716, nach dem Konfigurieren der Komparatorschwelle des Kalibrations-ADC, kann die analoge Rückkopplungsintegratorschaltungsanordnung 460 dazu ausgebildet sein, in einem Rückkopplungsintegrationsmodus zu arbeiten. Beispielsweise kann der Schalter S3 der analogen Rückkopplungsintegratorschaltungsanordnung 460 geöffnet werden, um die Eingänge der analogen Rückkopplungsintegratorschaltungsanordnung 460 mit den Ausgängen des Vorwärtstaktpfads 401 zu verbinden. Ferner können die Schalter S1 und S2 auch geöffnet werden, wie oben mit Bezug auf 6 erörtert.
  • Bei 718 kann ein Tastgrad eines Paares von Eingangstaktsignalen (z. B. das (2XFLO+')-Signal 222 und das (2xFLO-')-Signal 224) zum Beispiel durch die Steuerung 480 basierend auf Rückkopplungen, die durch die analoge Rückkopplungsintegratorschaltungsanordnung 460 bereitgestellt werden, kalibriert werden. Beispielsweise kann die Steuerung 480 einen digitalen Kalibrationscode 482 für die Grobabstimmungsschaltungsanordnung 430 bestimmen, sodass der Tastgrad der Eingangstaktsignale innerhalb eines Bereichs liegen kann, der durch die analoge Abstimmungsschaltungsanordnung 420 abgestimmt werden kann. Mechanismen zum Bestimmen des digitalen Kalibrationscodes 482 werden nachstehend mit Bezug auf 9-10 ausführlicher erörtert.
  • Bei 720 kann die Grobabstimmungsschaltungsanordnung 430 basierend auf der bei 718 durchgeführten Kalibration konfiguriert werden. Beispielsweise kann die Steuerung 480 den bestimmten digitalen Kalibrationscode in das DAC-Register 504 schreiben.
  • Nach dem Abschluss der Kalibrationsphase 702 kann die Betriebsverfolgungsphase 704 beginnen. Die Betriebsverfolgungsphase 704 kann das Durchführen von Operationen von 722 und 724 aufweisen. Beispielsweise wird bei 722 der Tastgrad des Paares von Eingangstaktsignalen unter Verwendung der analogen Abstimmungsschaltungsanordnung 420 dynamisch angepasst, um zum Beispiel einen Zieltastgrad von 50% für jedes Signal des Paares von Eingangstaktsignalen zu erreichen. In einigen Aspekten, während der Betriebsverfolgungsphase 704, können die digitalisierten Ausgänge vom Kalibrations-ADC 470 ignoriert werden, oder der Kalibrations-ADC 470 kann dazu ausgebildet sein, das Digitalisieren von Ausgängen der analogen Rückkopplungsintegratorschaltungsanordnung 460 zu stoppen.
  • Bei 724 können Quadraturtaktsignale (z. B. das I-FLO-Signal 242 und das Q-FLO-Signal 244) basierend auf dem Paar von Tastgrad-angepassten Taktsignalen unter Verwendung der Quadratur-Teilen-durch-zwei-Schaltungsanordnung 240 erzeugt werden.
  • Beispielhaftes Verfahren zur Kalibration der Tastgradkorrekturschaltungsanordnung
  • 8-10 werden in Beziehung zu 2-7 erörtert, um die Kalibration der Tastgradkorrekturschaltungsanordnung zu veranschaulichen. 8 ist ein Flussdiagramm eines beispielhaften Verfahrens 800 zum Kalibrieren der Tastgradkorrekturschaltungsanordnung, gemäß einigen Ausführungsformen der Offenbarung. Das Verfahren 800 kann durch die Steuerung 480 zum Beispiel basierend auf Firmware oder Programmierungscode durchgeführt werden, die/der in Speicher gespeichert ist und durch die Steuerung ausgeführt wird. Insbesondere kann das Verfahren 800 die Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 kalibrieren. Obwohl die Operationen des Verfahrens 800 mit Bezug auf bestimmte Ausführungsformen der hierin offenbarten Tastgradkorrekturschaltungsanordnung 230 und der Steuerung 480 veranschaulicht werden können, kann das Verfahren 800 unter Verwendung beliebiger geeigneter Hardwarekomponenten und/oder Softwarekomponenten durchgeführt werden. Operationen werden jeweils einmal und in einer bestimmten Reihenfolge in 8 veranschaulicht, aber die Operationen können nach Wunsch parallel, umgeordnet und/oder wiederholt durchgeführt werden.
  • Das Verfahren 800 kann als Teil der Operationen bei 712 und 714 des Verfahrens 700 durchgeführt werden. Beispielsweise kann das Verfahren 800 nach dem Konfigurieren der analogen Rückkopplungsintegratorschaltungsanordnung 460, um in einem Einheitsverstärkungsmodus zu arbeiten, beginnen. Bei einem hohen Pegel kann das Verfahren 800 eine Zielschwelle für Komparatoren bei dem Kalibrations-ADC 470 basierend auf einer Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 bestimmen.
  • Bei 802 kann die Steuerung 480 einen ADC-Schwellencode auf einen Wert von 1 setzen. Beispielsweise kann die Steuerung 480 den ADC-Schwellencode in das ADC-Schwellenregister 604 schreiben.
  • Bei 804 kann die Steuerung 480 bestimmen, ob beide digitalen Rückkopplungscodes DCMp 476 und DCMn 478 gleich 0 sind. Die digitalen Rückkopplungscodes DCMp 476 und DCMn 478 sind Ausgänge der analogen Rückkopplungsintegratorschaltungsanordnung 460, die durch den Kalibrations-ADC 470 digitalisiert und zu der Steuerung 480 gesendet werden. Da die Eingänge der analogen Rückkopplungsintegratorschaltungsanordnung 460 kurzgeschlossen sind und die Kondensatoren C1 und C2 umgangen werden, kann der Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung 460 die Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 repräsentieren. Falls beide digitalen Rückkopplungscodes DCMp 476 und DCMn 478 gleich 0 sind, kann die Steuerung 480 zu 806 übergehen.
  • Bei 806 kann die Steuerung 480 den ADC-Schwellencode anpassen, indem zum Beispiel das Maximum zwischen dem höchsten ADC-Schwellencode (z. B. 15) und einer Summe des ADC-Schwellencodes und eines Offsets (z. B. 1, 2, 3, 4 oder mehr) genommen wird. Der höchste ADC-Schwellencode kann für ein 4-Bit-ADC-Schwellenregister 604 15 betragen. Im Allgemeinen kann die höchste ADC-Schwelle von der Anzahl von Bits abhängen, die für die ADC-Schwellenkonfiguration verfügbar sind. Der zu dem ADC-Schwellencode hinzugefügte Offset kann dazu dienen, die ADC-Komparatorschwellenspannung so zu setzen, dass sie über der Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 liegt.
  • Bei 808 kann die Steuerung 480 den aus 806 bestimmten ADC-Schwellencode in das ADC-Schwellenregister 604 schreiben.
  • Zu 804 zurückkehrend, falls die digitalen Rückkopplungscodes DCMp 476 und DCMn 478 keine Nullen sind, kann die Steuerung 480 zu 812 übergehen. Bei 812 kann die Steuerung 480 bestimmen, ob der ADC-Schwellencode den höchsten ADC-Schwellencode 15 erreicht hat. Falls der ADC-Schwellencode nicht den höchsten ADC-Schwellencode 15 erreicht hat, kann die Steuerung 480 zu 810 übergehen, um den ADC-Schwellencode um 1 zu inkrementieren und die Operationen von 804 zu wiederholen. Ansonsten kann die Steuerung 480 zu 808 übergehen die Operationen von 808 durchführen.
  • Obwohl das Verfahren 800 die Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 durch Erhöhen der ADC-Schwellencodes von 1 auf einen Vollskala-ADC-Schwellencode kalibriert, können ähnliche Mechanismen angewendet werden, um durch die ADC-Schwellencodes in umgekehrter Reihenfolge (z. B. von dem Vollskala-ADC-Schwellencode zu 1) zu durchlaufen.
  • 9 ist ein Flussdiagramm eines beispielhaften Verfahrens 900 zum Kalibrieren der Tastgradkorrekturschaltungsanordnung, gemäß einigen Ausführungsformen der Offenbarung. Das Verfahren 900 kann durch die Steuerung 480 zum Beispiel basierend auf Firmware oder Programmierungscode durchgeführt werden, die/der in Speicher gespeichert ist und durch die Steuerung 480 ausgeführt wird. Obwohl die Operationen des Verfahrens 900 mit Bezug auf bestimmte Ausführungsformen der hierin offenbarten Tastgradkorrekturschaltungsanordnung 230 und der Steuerung 480 veranschaulicht werden können, kann das Verfahren 900 unter Verwendung beliebiger geeigneter Hardwarekomponenten und/oder Softwarekomponenten durchgeführt werden. Operationen werden jeweils einmal und in einer bestimmten Reihenfolge in 9 veranschaulicht, aber die Operationen können nach Wunsch parallel, umgeordnet und/oder wiederholt durchgeführt werden.
  • Das Verfahren 900 kann als Teil der Operationen bei 718 und 720 des Verfahrens 700 durchgeführt werden. Bei einem hohen Pegel kann das Verfahren 900 die analoge Abstimmungsschaltungsanordnung 420 deaktivieren und eine Obergrenze und eine Untergrenze (z. B. Extremwerte) des Abstimmungsbereichs der analogen Abstimmungsschaltungsanordnung 420 bestimmen. Das Verfahren 900 kann die Grobabstimmungsschaltungsanordnung 430 (z. B. den Strom-DAC) so konfigurieren, dass das (2XFLO+')-Signal 232 und das (2XFLO-')-Signal 234 um eine Mitte des Abstimmungsbereichs liegen. Beispielsweise kann das Verfahren 900 den Eingangscode in den DAC variieren und zur gleichen Zeit die Ausgänge der analogen Rückkopplungsintegratorschaltungsanordnung 460 auf eine Indikation überwachen, dass der differenzielle Tastgrad des (2XFLO+')-Signals 232 und des (2XFLO-')-Signals 224 von unter 50% zu 50% übergeht (z. B. ein erster Übergang), und auf eine andere Indikation überwachen, dass der differenzielle Tastgrad von 50% zu über 50% übergeht (z. B. ein zweiter Übergang). Das Verfahren 900 kann auch Eckfälle handhaben, bei denen der eingehende Takt mit einem hohen Tastgrad verzerrt ist oder mit einem niedrigen Tastgrad verzerrt ist.
  • Bei 902 kann die Steuerung 480 einen DAC-Code auf 15 entsprechend einem Vollskala-DAC-Code für ein 4-Bit-DAC setzen. Beispielsweise kann die Steuerung den DAC-Code in das DAC-Register 504 schreiben. Im Allgemeinen kann die Steuerung 480 den DAC auf den Vollskala-DAC-Code initialisieren, und somit kann sich der exakte DAC-Codewert in Abhängigkeit von N für ein N-Bit-DAC ändern.
  • Bei 904 kann die Steuerung 480 bestimmen, ob beide digitalen Rückkopplungscodes DOVp 472 und DOVn 474 gleich 0 sind. Die digitalen Rückkopplungscodes DOVp und DOVn sind Ausgänge (z. B. Tastgradfehlerausgangsspannung) der analogen Rückkopplungsintegratorschaltungsanordnung 460, die durch den Kalibrations-ADC 470 digitalisiert und zu der Steuerung 480 gesendet werden. Die digitalen Rückkopplungscodes DOVp 472 und DOVn 474 können Tastgradinformationen der Taktsignale (z. B. des (2XFLO+')-Signals 232 und des (2XFLO-')-Signals 234) an den Eingängen der analogen Rückkopplungsintegratorschaltungsanordnung 460 repräsentieren. Falls die digitalen Codes DOVp 472 und DOVn 474 beide 0 sind (was angibt, dass das (2XFLO+')-Signal 222 und das (2XFLO-')-Signal 224 den gleichen 50%-Tastgrad aufweisen, wodurch der erste Übergang erreicht wird), kann die Steuerung 480 zu 906 übergehen. Bei 906 kann die Steuerung 480 den DAC-Code einem oberen Grenzwert (der Obergrenze des Abstimmungsbereichs) zuweisen.
  • Als Nächstes kann die Steuerung 480 bei 914 bestimmen, ob der DAC-Code 0 ist (seinen Minimalwert oder den DAC-Nullskala-Code erreicht). Falls der DAC-Code nicht 0 ist, kann die Steuerung 480 zu 916 übergehen. Beispielsweise kann die Steuerung 480 dazu übergehen, nach dem DAC-Code zu suchen, der den zweiten Übergang verursacht, nachdem der erste Übergang lokalisiert ist. Bei 916 kann die Steuerung 480 den DAC-Code um 1 dekrementieren (durch Schreiben in das DAC-Register 504).
  • Bei 918 kann die Steuerung 480 bestimmen, ob die digitalen Rückkopplungscodes DOVp 472 und DOVn 474 0 bzw. 1 sind. Falls die digitalen Rückkopplungscodes DOVp 472 und DOVn 474 0 bzw. 1 sind (was angibt, dass der differenzielle Tastgrad zu hoch ist, wodurch der zweite Übergang erreicht wird), kann die Steuerung 480 zu 920 übergehen. Bei 920 kann die Steuerung 480 einen unteren Grenzwert (die Untergrenze des Abstimmungsbereichs) auf den DAC-Code setzen.
  • Als Nächstes kann die Steuerung 480 bei 924 einen Kalibrations-DAC-Code (z. B. den digitalen Kalibrationscode 482) basierend auf dem oberen Grenzwert und dem unteren Grenzwert berechnen. Beispielsweise kann der Kalibrations-DAC-Code ein Durchschnitt des oberen Grenzwerts und des unteren Grenzwerts sein.
  • Bei 926 kann die Steuerung 480 den Kalibrations-DAC-Code in das DAC-Register 504 schreiben.
  • Zu 904 zurückkehrend, falls die Steuerung 480 bestimmt, dass die digitalen Rückkopplungscodes DOVp 472 und DOVn 474 keine Nullen sind, kann die Steuerung 480 zu 910 übergehen. Beispielsweise kann der Vollskala-DAC-Code zu hoch sein, und somit kann die analoge Rückkopplungsintegratorschaltungsanordnung 460 kompensieren und eine 1 für DOVp 472 und eine 0 für DOVn 474 ausgeben. Bei 910 kann die Steuerung 480 bestimmen, ob der DAC-Code 0 ist. Falls der DAC-Code nicht 0 ist, kann die Steuerung 480 zu 908 übergehen, um den DAC-Code um 1 zu dekrementieren und zu 904 zurückzukehren (z. B. um nach dem ersten Übergang zu suchen). Falls der DAC-Code 0 ist (erreicht seinen Minimalwert oder den DAC-Nullskala-Code), kann die Steuerung 480 zu 912 übergehen. Bei 912 kann die Steuerung 480 den oberen Grenzwert auf 15 (den Vollskala-DAC-Code) und den unteren Grenzwert auf 0 (den Nullskala-DAC-Code) setzen und zu 924 übergehen. In einigen Fällen kann die Steuerung 480 912 erreichen, wenn der eingehende Takt 2XFLO mit einem niedrigen Tastgrad verzerrt ist.
  • Zu 914 zurückkehrend, falls die Steuerung 480 bestimmt, dass der DAC-Code 0 ist, kann die Steuerung 480 zu 922 übergehen. Bei 922 kann die Steuerung 480 den unteren Grenzwert auf 0 (den Nullskala-DAC-Code) setzen und zu 924 übergehen. In einigen Fällen kann die Steuerung 480 922 erreichen, wenn der eingehende Takt 2XFLO mit einem hohen Tastgrad verzerrt ist.
  • Zu 918 zurückkehrend, falls die Steuerung 480 bestimmt, dass die digitalen Rückkopplungscodes DOVp 472 und DOVn 474 nicht 0 bzw. 1 sind, kann die Steuerung 480 zu 914 übergehen.
  • Obwohl das Verfahren 900 die Kalibration oder die Grobabstimmung durch das Durchlaufen der DAC-Codes von einem Maximum oder Vollskala-DAC-Code zu einem Null-DAC-Code durchführt, können ähnliche Mechanismen angewendet werden, um die DAC-Codes in einer umgekehrten Reihenfolge (z. B. von dem Null-DAC-Code zu dem Vollskala-DAC-Code) zu durchlaufen. Ferner kann der Kalibrations-ADC 470, der zum Bereitstellen der digitalen Rückkopplungen DOVp und DOVn verwendet wird, die digitalen Tastgradfehlerspannungen am Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung 460 repräsentieren, eine beliebige geeignete Auflösung (z. B. eine Auflösung von 2, 3, 4 oder mehr Bits) aufweisen. Im Allgemeinen kann das Verfahren 900 durch die DAC-Codes laufen und nach einem DAC-Code suchen, der eine ADC-Auslesung bereitstellt, die eine Tastgradfehlerspannung von etwa null am Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung 460 angibt.
  • 10 ist ein Flussdiagramm eines beispielhaften Verfahrens 1000 zum Kalibrieren der Tastgradkorrekturschaltungsanordnung, gemäß einigen Ausführungsformen der Offenbarung. Das Verfahren 1000 kann durch die Steuerung 480 zum Beispiel basierend auf Firmware oder Programmierungscode durchgeführt werden, die/der in Speicher gespeichert ist und durch die Steuerung 480 ausgeführt wird. Das Verfahren 1000 kann ähnliche Mechanismen nutzen, wie oben mit Bezug auf 4-9 erörtert. Obwohl die Operationen des Verfahrens 1000 mit Bezug auf bestimmte Ausführungsformen der hierin offenbarten Tastgradkorrekturschaltungsanordnung 230 und der Steuerung 480 veranschaulicht werden können, kann das Verfahren 1000 unter Verwendung beliebiger geeigneter Hardwarekomponenten und/oder Softwarekomponenten durchgeführt werden. Operationen werden jeweils einmal und in einer bestimmten Reihenfolge in 10 veranschaulicht, aber die Operationen können nach Wunsch parallel, umgeordnet und/oder wiederholt durchgeführt werden.
  • Bei 1002 kann die Steuerung 480 einen Eingangscode in die DAC-Schaltungsanordnung (z. B. die Grobabstimmungsschaltungsanordnung 430) über eine Reihe von DAC-Codes zum Beispiel in absteigender Reihenfolge variieren, indem die Reihe von DAC-Codes herabgesetzt wird, wie oben mit Bezug auf 9 erörtert.
  • Bei 1004 kann die Steuerung 480 einen Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung 460 überwachen. Der Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung 460 kann Tastgradinformationen angeben, die mit einem Paar von Taktsignalen (z. B. das (2XFLO+')-Signal 232 und das (2XFLO-')-Signal 234 an den Eingängen der analogen Rückkopplungsintegratorschaltungsanordnung 460) assoziiert sind, und auf das Variieren des Eingangscodes bei der DAC-Schaltungsanordnung reagieren. Die analoge Rückkopplungsintegratorschaltungsanordnung 460 kann einen Ausgang oder eine Rückkopplung für jeden Eingangscode erzeugen, während der Eingangscode variiert wird. Zu diesem Zweck kann die analoge Rückkopplungsintegratorschaltungsanordnung 460 Differenzen zwischen dem Paar von Taktsignalen integrieren, um den Ausgang (z. B. die analogen Rückkopplungssignale OVp 462 und OVn 464) bereitzustellen, wie oben erörtert. Der Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung 460 kann durch den Kalibrations-ADC 470 zu digitalen Codes DOVp 472 und DOVn 474 digitalisiert werden, und die Steuerung 480 kann die digitalen Codes DOVp 472 und DOVn 474 lesen.
  • Bei 1006 kann die Steuerung 480 basierend auf dem Überwachen einen oberen Grenzwert und einen unteren Grenzwert bestimmen, die mit einem Abstimmungsbereich der analogen Abstimmschleifenschaltungsanordnung 408 (einschließlich der analogen Abstimmungsschaltungsanordnung 420 und der analogen Rückkopplungsintegratorschaltungsanordnung 460) assoziiert sind.
  • In einigen Aspekten kann das Bestimmen Suchen nach einem optimalen Eingangs-DAC-Code aufweisen, der einen ADC-Code (z. B. DOVp 472 und/oder DOVn 474) bereitstellt, der eine Zieltastgradfehlerspannung angibt (z. B. eine Fehlerspannung von etwa 0 V entsprechend etwa einem Tastgrad von etwa 50%). Beispielsweise kann das Bestimmen Vergleichen des ADC-Codes mit einem Zielcodewert entsprechend der Zieltastgradfehlerspannung aufweisen.
  • In einigen Aspekten kann das Bestimmen Zuweisen eines ersten DAC-Codes der Reihe von DAC-Codes zu dem oberen Grenzwert aufweisen. Das Zuweisen kann auf einem ersten Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung 460 als Reaktion darauf basieren, dass der erste DAC-Code angibt, dass ein Tastgrad des Paares von Taktsignalen einen Zieltastgrad erfüllt, zum Beispiel wenn eine Differenz zwischen dem Paar von Taktsignalen (den differenziellen Eingängen an der analogen Rückkopplungsintegratorschaltungsanordnung 460) einen 50%-Tastgrad oder einen DC-Offset von null aufweist. In einigen Fällen kann diese Bedingung entsprechen, dass DOVp 472 und DOVn 474 0 sind, wie oben erörtert.
  • In einigen Aspekten kann das Bestimmen Zuweisen, zu dem unteren Grenzwert, eines zweiten DAC-Codes der Reihe von DAC-Codes aufweisen. Das Zuweisen kann auf einem zweiten Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung 460 als Reaktion darauf basieren, dass der zweite DAC-Code angibt, dass der Tastgrad des Paares von Taktsignalen den Zieltastgrad durchquert (oder überschreitet), zum Beispiel wenn eine Differenz zwischen dem Paar von Taktsignalen (den differenziellen Eingängen an der analogen Rückkopplungsintegratorschaltungsanordnung 460) einen Tastgrad größer als 50% oder einen DC-Offset größer als 0 aufweist, In einigen Fällen kann diese Bedingung entsprechen, dass DOVp 472 0 ist und DOVn 474 1 ist, wie oben erörtert. In einigen Aspekten kann das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts Bestimmen, basierend auf dem Überwachen, aufweisen, dass kein Ausgang von der analogen Rückkopplungsintegratorschaltungsanordnung nach dem ersten Ausgang angibt, dass ein Tastgrad des Paares von Taktsignalen den Zieltastgrad durchquert (z. B. wenn das eingehende Takt-2XFLO-Signal in die Tastgradkorrekturschaltungsanordnung 230 mit einem hohen Tastgrad verzerrt ist). Als Reaktion darauf weist die Steuerung 480 dem niedrigen Grenzwert einen Nullskala-DAC-Code zu.
  • In einigen Aspekten kann das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts Bestimmen, basierend auf dem Überwachen, aufweisen, dass kein Ausgang von der analogen Rückkopplungsintegratorschaltungsanordnung 460 angibt, dass ein Tastgrad des Paares von Taktsignalen einen Zieltastgrad erfüllt (z. B. wenn das eingehende Takt-2XFLO-Signal in die Tastgradkorrekturschaltungsanordnung 230 mit einem niedrigen Tastgrad verzerrt ist). Als Reaktion darauf weist die Steuerung 480 dem oberen Grenzwert einen Vollskala-DAC-Code und dem unteren Grenzwert einen Nullskala-DAC-Code zu.
  • Bei 1008 kann die Steuerung 480 basierend auf dem oberen Grenzwert und dem unteren Grenzwert, die mit dem Abstimmungsbereich assoziiert sind, die DAC-Schaltungsanordnung mit einem Kalibrations-DAC-Code konfigurieren. Beispielsweise kann die Steuerung 480 den Kalibrations-DAC-Code basierend auf dem oberen Grenzwert und dem unteren Grenzwert, die mit dem Abstimmungsbereich assoziiert sind, zum Beispiel durch Berechnen eines Durchschnittswerts des oberen Grenzwerts und des unteren Grenzwerts berechnen.
  • In einigen Aspekten kann die Steuerung 480 den Kalibrations-DAC-Code ferner basierend auf einer Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 berechnen. In einigen Aspekten kann die Steuerung 480 ferner eine Komparatorschwelle für die ADC-Schaltungsanordnung (den Kalibrations-ADC 470) basierend auf der Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 konfigurieren. In einigen Aspekten basiert das Konfigurieren der Komparatorschwelle der ADC-Schaltungsanordnung ferner auf einem Offset. In einigen Aspekten kann die Steuerung 480 ferner die Schalter S1, S2 und S3 der analogen Rückkopplungsintegratorschaltungsanordnung 460 schließen, um Integrationskondensatoren (z. B. die Kondensatoren C1 und C2) und Eingänge der analogen Rückkopplungsintegratorschaltungsanordnung 460 kurzzuschließen, und die Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung 460 messen, während die Schalter S1, S2 und S3 geschlossen sind.
  • Beispiele
  • Beispiel 1 weist eine Frequenzwandleranordnung zum Umwandeln eines ersten Signals, das bei einer ersten Frequenz zentriert ist, zu einem zweiten Signal, das bei einer zweiten Frequenz, die sich von der ersten Frequenz unterscheidet, zentriert ist, auf, wobei die Frequenzwandleranordnung aufweist: eine Lokaloszillator(LO)-Schaltungsanordnung einschließlich einer Tastgradkorrekturschaltungsanordnung zum Anpassen eines Tastgrads eines Paares von Eingangstaktsignalen, wobei die Tastgradkorrekturschaltungsanordnung eine Grobabstimmungsschaltungsanordnung, die auf einen digitalen Kalibrationscode reagiert; und eine analoge Abstimmschleifenschaltungsanordnung aufweist; und einer Quadraturteilerschaltungsanordnung, die mit einem Ausgang der Tastgradkorrekturschaltungsanordnung gekoppelt ist, wobei die Quadraturteilerschaltungsanordnung ein In-Phase-LO-Signal und ein Quadraturphase-LO-Signal aus einem Paar von Ausgangstaktsignalen an Ausgängen der Tastgradkorrekturschaltungsanordnung erzeugt; und eine In-Phase-Quadraturphase(IQ)-Mischerschaltungsanordnung, die mit der LO-Schaltungsanordnung gekoppelt ist.
  • In Beispiel 2 kann die Frequenzwandleranordnung des Beispiels 1 optional aufweisen, dass die Grobabstimmungsschaltungsanordnung den Tastgrad des Paares von Eingangstaktsignalen zu innerhalb eines Abstimmungsbereichs der analogen Abstimmschleifenschaltungsanordnung anpasst.
  • In Beispiel 3 kann die Frequenzwandleranordnung eines der Beispiele 1-2 optional aufweisen, dass die analoge Abstimmschleifenschaltungsanordnung den Tastgrad des Paares von Eingangstaktsignalen als Reaktion auf eine Tastgradänderung in dem Paar von Eingangstaktsignalen anpasst.
  • In Beispiel 4 kann die Frequenzwandleranordnung eines der Beispiele 1-3 optional aufweisen, dass die analoge Abstimmschleifenschaltungsanordnung eine analoge Abstimmungsschaltungsanordnung und eine analoge Rückkopplungsintegratorschaltungsanordnung aufweist.
  • In Beispiel 5 kann die Frequenzwandleranordnung eines der Beispiele 1-4 optional aufweisen, dass die Tastgradkorrekturschaltungsanordnung ferner einen Vorwärtstaktpfad einschließlich der analogen Abstimmungsschaltungsanordnung und der Grobabstimmungsschaltungsanordnung; und einen Rückkopplungstaktpfad, der mit dem Vorwärtstaktpfad gekoppelt ist, wobei der Rückkopplungstaktpfad die analoge Rückkopplungsintegratorschaltungsanordnung aufweist, aufweist.
  • In Beispiel 6 kann die Frequenzwandleranordnung eines der Beispiele 1-5 optional aufweisen, dass die Grobabstimmungsschaltungsanordnung eine Digital-Analog-Wandler(DAC)-Schaltungsanordnung aufweist; und die Frequenzwandleranordnung ferner eine Steuerung aufweist, um, während einer Kalibrationsphase, einen Eingangscode in die DAC-Schaltungsanordnung über eine Reihe von DAC-Codes zu variieren; während der Kalibrationsphase, einen Zustand der analogen Rückkopplungsintegratorschaltungsanordnung als Reaktion auf das Variieren zu überwachen; und den digitalen Kalibrationscode als Reaktion auf das Überwachen zu berechnen.
  • In Beispiel 7 kann die Frequenzwandleranordnung eines der Beispiele 1-6 optional aufweisen, dass der Vorwärtstaktpfad ein Paar von differenziellen Taktpfaden aufweist, die jeweils mit einem Taktsignalen des Paares von Eingangstaktsignalen gekoppelt sind.
  • In Beispiel 8 kann die Frequenzwandleranordnung eines der Beispiele 1-7 optional aufweisen, dass die analoge Rückkopplungsintegratorschaltungsanordnung ein analoges Rückkopplungssignal einschließlich Tastgradinformationen des Paares von Ausgangstaktsignalen erzeugt; und die analoge Abstimmungsschaltungsanordnung ein Stromlenkelement aufweist, das mit dem Paar von differenziellen Taktpfaden gekoppelt ist, wobei das Stromlenkelement, als Reaktion auf das analoge Rückkopplungssignal, mindestens einen von einem ersten Strom zu einem Taktpfad des Paares von differenziellen Taktpfaden oder einem zweiten Strom zu dem anderen Taktpfad des Paares von differenziellen Taktpfaden lenkt.
  • In Beispiel 9 kann die Frequenzwandleranordnung eines der Beispiele 1-8 optional aufweisen, dass die Grobabstimmungsschaltungsanordnung einen stromlenkenden Digital-Analog-Wandler (DAC) aufweist, der mit dem Paar von differenziellen Taktpfaden gekoppelt ist, und wobei der stromlenkende DAC, als Reaktion auf den digitalen Kalibrationscode, einen Strom zu einem Taktpfad des Paares von differenziellen Taktpfaden oder zu dem anderen Taktpfad des Paares von differenziellen Taktpfaden lenkt.
  • In Beispiel 10 kann die Frequenzwandleranordnung eines der Beispiele 1-3 optional aufweisen, dass die Tastgradkorrekturschaltungsanordnung ferner eine Pegelanpassungsschaltungsanordnung aufweist, um Spannungspegel des Paares von Ausgangstaktsignalen basierend auf einer Schwelle zu beschränken; und die Spannungspegel des Paares von Ausgangstaktsignalen zu skalieren.
  • In Beispiel 11 kann die Frequenzwandleranordnung eines der Beispiele 1-10 optional aufweisen, dass die Tastgradkorrekturschaltungsanordnung ferner eine erste Schaltungsanordnung zum Umwandeln des Paares von Eingangstaktsignalen von CMOS(Komplementärer Metalloxid-Halbleiter)-Spannungspegeln zu CML(Gleichtaktlogik)-Spannungspegeln; und eine zweite Schaltungsanordnung zum Umwandeln des Paares von Ausgangstaktsignalen von den CML-Spannungspegeln zu den CMOS-Spannungspegeln aufweist.
  • In Beispiel 12 kann die Frequenzwandleranordnung eines der Beispiele 1-11 optional aufweisen, dass die LO-Schaltungsanordnung ferner einen spannungsgesteuerten Oszillator (VCO) mit einer Frequenz aufweist, die das Zweifache einer LO-Frequenz ist. In einigen Fällen mischt die IQ-Mischerschaltungsanordnung das erste Signal mit dem In-Phase-LO-Signal und dem Quadraturphase-LO-Signal, um eine I-Komponente und eine Q-Komponente des zweiten Signals zu erzeugen, zum Beispiel wenn die Frequenzwandleranordnung für einen Empfänger ist. In anderen Fällen mischt die IQ-Mischerschaltungsanordnung eine I-Komponente des ersten Signals mit dem In-Phase-LO-Signal und eine Q-Komponente des ersten Signals mit dem Quadraturphase-LO-Signal, um das zweite Signal zu erzeugen, zum Beispiel wenn die Frequenzwandleranordnung für einen Sender ist.
  • Beispiel 13 weist ein Verfahren zum Betreiben einer Tastgradkorrekturschaltungsanordnung mit einer analogen Abstimmungsschaltungsanordnung, einer analogen Rückkopplungsintegratorschaltungsanordnung und einer Digital-Analog-Wandler(DAC)-Schaltungsanordnung auf, wobei das Verfahren aufweist: Variieren eines Eingangscode in die DAC-Schaltungsanordnung über eine Reihe von DAC-Codes; Überwachen eines Ausgangs der analogen Rückkopplungsintegratorschaltungsanordnung, wobei der Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung Tastgradinformationen angibt, die mit einem Paar von Taktsignalen assoziiert sind, und auf das Variieren reagiert; Bestimmen, basierend auf dem Überwachen, eines oberen Grenzwerts und eines unteren Grenzwerts, die mit einem Abstimmungsbereich der analogen Abstimmungsschaltungsanordnung und der analogen Rückkopplungsintegratorschaltungsanordnung assoziiert sind; und Konfigurieren, basierend auf dem oberen Grenzwert und dem unteren Grenzwert, die mit dem Abstimmungsbereich assoziiert sind, der DAC-Schaltungsanordnung mit einem Kalibrations-DAC-Code.
  • In Beispiel 14 kann das Verfahren des Beispiels 13 optional aufweisen, dass das Überwachen des Ausgangs der analogen Rückkopplungsintegratorschaltungsanordnung Lesen, als Reaktion auf jeden DAC-Code von zumindest einigen der DAC-Codes in der Reihe, eines Analog-Digital(ADC)-Codes aufweist, der eine Tastgradfehlerspannung am Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung angibt; und dass das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts Suchen nach einem DAC-Code aufweist, der einen ADC-Code bereitstellt, der eine Zieltastgradfehlerspannung angibt.
  • In Beispiel 15 kann das Verfahren eines der Beispiele 13-14 optional aufweisen, dass das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts aufweist: Bestimmen, basierend auf dem Überwachen, dass kein Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung angibt, dass ein Tastgrad des Paares von Taktsignalen einen Zieltastgrad erfüllt; und Zuweisen von mindestens einem von einem Vollskala-DAC-Code zu dem oberen Grenzwert oder einem Nullskala-DAC-Code zu dem unteren Grenzwert, wobei das Zuweisen auf dem Bestimmen basiert, dass kein Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung angibt, dass der Tastgrad des Paares von Taktsignalen den Zieltastgrad erfüllt.
  • In Beispiel 16 kann das Verfahren eines der Beispiele 13-15 optional aufweisen, dass das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts Zuweisen, zu dem oberen Grenzwert, eines ersten DAC-Codes der Reihe von DAC-Codes aufweist, wobei das Zuweisen darauf basiert, dass ein erster Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung als Reaktion auf den ersten DAC-Code angibt, dass ein Tastgrad des Paares von Taktsignalen einen Zieltastgrad erfüllt.
  • In Beispiel 17 kann das Verfahren eines der Beispiele 13-16 optional aufweisen, dass das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts Zuweisen, zu dem oberen Grenzwert, eines zweiten DAC-Codes der Reihe von DAC-Codes aufweist, wobei das Zuweisen darauf basiert, dass ein zweiter Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung als Reaktion auf den zweiten DAC-Code angibt, dass der Tastgrad des Paares von Taktsignalen den Zieltastgrad durchquert.
  • In Beispiel 18 kann das Verfahren eines der Beispiele 13-17 optional aufweisen, dass das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts aufweist: Bestimmen, basierend auf dem Überwachen, dass kein Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung nach dem ersten Ausgang angibt, dass ein Tastgrad des Paares von Taktsignalen den Zieltastgrad durchquert; und Zuweisen eines Nullskala-DAC-Codes zu dem unteren Grenzwert basierend auf dem Bestimmen, dass kein Ausgang von der analogen Rückkopplungsintegratorschaltungsanordnung nach dem ersten Ausgang angibt, dass ein Tastgrad des Paares von Taktsignalen den Zieltastgrad durchläuft.
  • In Beispiel 19 kann das Verfahren eines der Beispiele 13-18 optional Berechnen des Kalibrations-DAC-Codes basierend auf dem oberen Grenzwert und dem unteren Grenzwert, die mit dem Abstimmungsbereich assoziiert sind, aufweisen.
  • In Beispiel 20 kann das Verfahren eines der Beispiele 13-19 optional aufweisen, dass das Berechnen des Kalibrations-DAC-Codes ferner auf einem Durchschnittswert des oberen Grenzwerts und des unteren Grenzwerts basiert, die mit dem Abstimmungsbereich assoziiert sind.
  • In Beispiel 21 kann das Verfahren eines der Beispiele 13-20 optional aufweisen, dass das Berechnen des Kalibrations-DAC-Codes ferner auf einer Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung basiert.
  • In Beispiel 22 kann das Verfahren eines der Beispiele 13-21 optional Konfigurieren einer Komparatorschwelle der ADC-Schaltungsanordnung basierend auf der Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung aufweisen.
  • In Beispiel 23 kann das Verfahren eines der Beispiele 13-22 optional aufweisen, dass das Konfigurieren der Komparatorschwelle der ADC-Schaltungsanordnung ferner auf einem Offset basiert.
  • In Beispiel 24 kann das Verfahren eines der Beispiele 13-23 optional Schließen eines oder mehrerer Schalter der analogen Rückkopplungsintegratorschaltungsanordnung, um Integrationskondensatoren und Eingänge der analogen Rückkopplungsintegratorschaltungsanordnung kurzzuschließen; und Messen der Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung, während der eine oder die mehreren Schalter geschlossen sind, aufweisen.
  • Beispiel 25 weist eine Einrichtung einschließlich einer Tastgradkorrekturschaltungsanordnung auf, die auf ein Paar von Taktsignalen reagiert, wobei die Tastgradkorrekturschaltungsanordnung aufweist: eine Grobabstimmungsschaltungsanordnung einschließlich eines stromlenkenden Digital-Analog-Wandlers (DAC); und eine analoge Abstimmschleifenschaltungsanordnung einschließlich eines Stromlenkelements und einer Rückkopplungsintegratorschaltungsanordnung; und eine Steuerung, die ausgebildet ist zum Variieren eines Eingangscodes in den stromlenkenden DAC über eine Reihe von DAC-Codes; Überwachen eines Ausgangs der Rückkopplungsintegratorschaltungsanordnung, wobei der Ausgang der Rückkopplungsintegratorschaltungsanordnung Tastgradinformationen angibt, die mit dem Paar von Taktsignalen assoziiert sind, und auf das Variieren reagiert; Bestimmen, basierend auf dem Überwachen, eines oberen Grenzwerts und eines unteren Grenzwerts, die mit einem Abstimmungsbereich der analogen Abstimmungsschaltungsanordnung assoziiert sind; und Konfigurieren, basierend auf dem oberen Grenzwert und dem unteren Grenzwert, die mit dem Abstimmungsbereich assoziiert sind, des DAC mit einem Kalibrations-DAC-Code.
  • In Beispiel 26 kann die Einrichtung des Beispiels 25 optional aufweisen, dass die Steuerung den oberen Grenzwert ferner bestimmt durch Identifizieren, basierend auf dem Überwachen, eines ersten DAC-Codes der Reihe von DAC-Codes, der bewirkt, dass der Ausgang der Rückkopplungsintegratorschaltungsanordnung von einem ersten Zustand zu einem zweiten Zustand übergeht, wobei der zweite Zustand angibt, dass ein Tastgrad des Paares von Taktsignalen einen Zieltastgrad erfüllt; und Zuweisen des ersten DAC-Codes zu dem oberen Grenzwert.
  • In Beispiel 27 kann die Einrichtung eines der Beispiele 25-26 optional aufweisen, dass die Steuerung den unteren Grenzwert ferner bestimmt durch Identifizieren, basierend auf dem Überwachen, eines ersten DAC-Codes der Reihe von DAC-Codes, der bewirkt, dass der Ausgang der Rückkopplungsintegratorschaltungsanordnung von einem ersten Zustand zu einem zweiten Zustand übergeht, wobei der erste Zustand angibt, dass ein Tastgrad des Paares von Taktsignalen einen Zieltastgrad erfüllt; und Zuweisen des ersten DAC-Codes zu dem unteren Grenzwert.
  • Variationen und Implementierungen
  • Obwohl Ausführungsformen der vorliegenden Offenbarung oben mit Bezug auf beispielhafte Implementierungen, wie in 1-10 gezeigt, beschrieben wurden, wird ein Fachmann auf dem Gebiet erkennen, dass verschiedene oben beschriebene Lehren auf eine große Vielfalt von anderen Implementierungen anwendbar sind.
  • In bestimmten Kontexten können die hierin erörterten Merkmale auf Kraftfahrzeugsysteme, sicherheitskritische Industrieanwendungen, medizinische Systeme, wissenschaftliche Instrumente, drahtlose und drahtgebundene Kommunikationen, Funk, Radar, industrielle Prozesskontrolle, Audio- und Videogeräte, Stromerfassung, Instrumentierung (die hochpräzise sein kann) und andere Systeme auf Basis von Digitalverarbeitung angewendet werden.
  • In der obigen Erörterung der Ausführungsformen können Komponenten eines Systems, wie etwa Filter, Wandler, Mischer, LO-Schaltungsanordnungen, und/oder andere Komponenten leicht ausgewechselt, ersetzt oder anderweitig modifiziert werden, um bestimmten Anforderungen von Schaltungsanordungen entgegenzukommen. Darüber hinaus sollte angemerkt werden, dass die Verwendung von komplementären elektronischen Vorrichtungen, Hardware, Software usw. eine gleichermaßen umsetzbare Option zum Implementieren der Lehren der vorliegenden Offenbarung bezüglich komplexer Abwärtswandler in verschiedenen Kommunikationssystemen bieten.
  • Teile von verschiedenen Systemen zum Implementieren komplexer Abwärtswandler, wie hierin vorgeschlagen, können eine elektronische Schaltungsanordnung aufweisen, um die hierin beschriebenen Funktionen durchzuführen. In einigen Fällen können ein oder mehrere Teile des Systems durch einen Prozessor bereitgestellt werden, der spezifisch zum Ausführen der hierin beschriebenen Funktionen ausgebildet ist. Beispielsweise kann der Prozessor eine oder mehrere anwendungsspezifische Komponenten aufweisen oder kann programmierbare Logikgatter aufweisen, die dazu ausgebildet sind, die hierin beschriebenen Funktionen auszuführen. Die Schaltungsanordnung kann in einer analogen Domäne, einer digitalen Domäne oder in einer Mischsignaldomäne arbeiten. In einigen Fällen kann der Prozessor dazu ausgebildet sein, die hierin beschriebenen Funktionen durch Ausführen von einer oder mehreren Anweisungen, die in einem nichtflüchtigen computerlesbaren Speichermedium gespeichert sind, auszuführen.
  • In einer beispielhaften Ausführungsform kann eine beliebige Anzahl von elektrischen Schaltungen der Kolleginnen Figuren auf einer Platine einer assoziierten elektronischen Vorrichtung implementiert werden. Die Platine kann eine allgemeine Schaltungsplatine sein, die verschiedene Komponenten des internen elektronischen Systems der elektronischen Vorrichtung halten und ferner Verbinder für andere Peripheriegeräte bereitstellen kann. Genauer gesagt kann die Platine die elektrischen Verbindungen bereitstellen, durch die die anderen Komponenten des Systems elektrisch kommunizieren können. Beliebige geeignete Prozessoren (einschließlich DSPs, Mikroprozessoren, unterstützende Chipsätze usw.), computerlesbare nichtflüchtige Speicherelemente usw. können zweckmäßig mit der Platine basierend auf bestimmten Konfigurationsbedürfnissen, Verarbeitungsanforderungen, Computerdesigns usw. gekoppelt sein. Andere Komponenten, wie etwa externe Speicherung, zusätzliche Sensoren, Steuerungen zur Audio-/Videoanzeige und Peripherievorrichtungen, können an der Platine als Plug-In-Karten, über Kabel oder in die Platine selbst integriert angebracht werden. In verschiedenen Ausführungsformen können die hierin beschriebenen Funktionalitäten in Emulationsform als Software oder Firmware implementiert werden, die in einem oder mehreren konfigurierbaren (z. B. programmierbaren) Elementen ausgeführt werden, die in einer Struktur angeordnet sind, die diese Funktionen unterstützt. Die Software oder Firmware, die die Emulation bereitstellt, kann in einem nichtflüchtigen computerlesbaren Speichermedium bereitgestellt werden, das Anweisungen aufweist, um einem Prozessor zu ermöglichen, diese Funktionalitäten auszuführen.
  • In einer anderen beispielhaften Ausführungsform können die elektrischen Schaltungen der vorliegenden Figuren als unabhängige Module implementiert werden (z. B. eine Vorrichtung mit assoziierten Komponenten und Schaltungsanordnungen, die dazu ausgelegt sind, eine spezifische Anwendung oder Funktion durchzuführen) oder als Plug-In-Module in anwendungsspezifische Hardware von elektronischen Vorrichtungen implementiert werden. Es ist anzumerken, dass bestimmte Ausführungsformen der vorliegenden Offenbarung leicht in einem System-on-Chip(SOC)-Gehäuse, entweder teilweise oder vollständig, eingeschlossen werden können. Ein SOC repräsentiert eine IC, die Komponenten eines Computers oder eines anderen elektronischen Systems in einen einzelnen Chip integriert. Es kann digitale, analoge, Mischsignal- und häufig HF-Funktionen enthalten, die alle auf einem einzelnen Chipsubstrat bereitgestellt werden können. Andere Ausführungsformen können ein Mehrchipmodul (MCM) aufweisen, wobei sich eine Vielzahl von separaten ICs in einem einzelnen elektronischen Gehäuse befinden und dazu ausgebildet sein können, über das elektronische Gehäuse eng miteinander zu interagieren.
  • Es ist auch zwingend erforderlich, anzumerken, dass alle der Spezifikationen, Abmessungen und Beziehungen, die hierin umrissen sind (z. B. die Anzahl von Komponenten der in 1-6 gezeigten Anordnungen), nur für Beispiel- und Lehrzwecke angeboten wurden. Solche Informationen können erheblich variiert werden, ohne von dem Gedanken der vorliegenden Offenbarung oder dem Schutzumfang der angehängten Ansprüche abzuweichen. Es sollte gewürdigt werden, dass das System auf eine beliebige geeignete Art und Weise zusammengelegt werden kann. Zusammen mit ähnlichen Designalternativen können beliebige der veranschaulichten Schaltungen, Komponenten, Module und Elemente der vorliegenden Figuren in verschiedenen möglichen Konfigurationen kombiniert werden, von denen alle deutlich innerhalb des breiten Schutzumfangs dieser Patentschrift liegen. In der vorstehenden Beschreibung wurden beispielhafte Ausführungsformen mit Bezug auf bestimmte Prozessor- und/oder Komponentenanordnungen beschrieben. Verschiedene Modifikationen und Änderungen können an derartigen Ausführungsformen vorgenommen werden, ohne vom Schutzumfang der angehängten Ansprüche abzuweichen. Die Beschreibung und die Zeichnungen sollen dementsprechend als veranschaulichend anstelle einschränkend angesehen werden.
  • Es ist anzumerken, dass mit den zahlreichen hierin bereitgestellten Beispielen eine Interaktion hinsichtlich von zwei, drei, vier oder mehr elektrischen Komponenten beschrieben sein kann. Dies wurde nur zum Zweck der Klarheit und des Beispiels getan. Es sollte gewürdigt werden, dass das System auf eine beliebige geeignete Art und Weise zusammengelegt werden kann. Zusammen mit ähnlichen Designalternativen können beliebige der veranschaulichten Komponenten, Module und Elemente der FIGUREN in verschiedenen möglichen Konfigurationen kombiniert werden, von denen alle deutlich innerhalb des breiten Schutzumfangs dieser Patentschrift liegen. In gewissen Fällen ist es möglicherweise einfacher, eine oder mehrere der Funktionalitäten eines gegebenen Satzes von Flüssen zu beschreiben, indem nur eine begrenzte Anzahl von elektrischen Elementen referenziert wird. Es sollte gewürdigt werden, dass die elektrischen Schaltungen der FIGUREN und ihre Lehren ohne Weiteres skalierbar sind und eine große Anzahl von Komponenten, sowie kompliziertere/komplexere Anordnungen und Konfigurationen unterbringen können. Dementsprechend sollten die bereitgestellten Beispiele nicht den Schutzumfang beschränken oder die breiten Lehren der elektrischen Schaltungen behindern, wie sie möglicherweise auf eine Vielzahl anderer Architekturen angewendet werden.
  • Es ist anzumerken, dass in dieser Patentschrift Bezüge auf verschiedene Merkmale (z. B. Elemente, Strukturen, Module, Komponenten, Schritte, Operationen, Charakteristiken usw.), die in „eine Ausführungsform“, „beispielhafte Ausführungsform“, „eine andere Ausführungsform“, „einige Ausführungsformen“, „verschiedene Ausführungsformen“, „andere Ausführungsformen“, „alternative Ausführungsformen“ und dergleichen eingeschlossen sind, bedeuten sollen, dass beliebige solcher Merkmale in einer oder mehreren Ausführungsformen der vorliegenden Offenbarung eingeschlossen sind, aber in den gleichen Ausführungsformen notwendigerweise kombiniert werden können oder nicht. Außerdem, wie hierin verwendet, einschließlich in den Ansprüchen, gibt „oder“, wie in einer Liste von Elementen verwendet (zum Beispiel einer Liste von Elementen, der ein Ausdruck wie etwa „mindestens eines von“ oder „eines oder mehrere von“ vorausgeht), eine inklusive Liste an, sodass zum Beispiel eine Liste von [mindestens eines von A, B oder C] A oder B oder C oder AB oder AC oder BC oder ABC (d. h. A und B und C) bedeutet.
  • Verschiedene Aspekte der veranschaulichenden Ausführungsformen sind unter Verwendung von Begriffen beschrieben, die gewöhnlich durch Fachleute auf dem Gebiet eingesetzt werden, um den Inhalt ihrer Arbeit für andere Fachleute auf dem Gebiet zu übermitteln. Zum Beispiel bedeutet der Begriff „verbunden“ eine direkte elektrische Verbindung zwischen den Dingen, die verbunden sind, ohne irgendwelche dazwischenliegende Vorrichtungen/Komponenten, während der Begriff „gekoppelt“ entweder eine direkte elektrische Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive dazwischenliegende Vorrichtungen/Komponenten bedeutet. In einem anderen Beispiel bedeutet der Begriff „Schaltung“ eine oder mehrere passive und/oder aktive Komponenten, die dazu eingerichtet sind, miteinander zu kooperieren, um eine gewünschte Funktion bereitzustellen. Wie hierin verwendet, können außerdem die Begriffe „im Wesentlichen“, „ungefähr“, „etwa“ usw. verwendet werden, um sich allgemein darauf zu beziehen, innerhalb von +/- 20% eines Zielwerts zu liegen, z. B. innerhalb von +/- 10% eines Zielwerts, basierend auf dem Kontext eines bestimmten Werts, wie hierin beschrieben oder in der Technik bekannt.
  • Zahlreiche andere Änderungen, Ersetzungen, Variationen, Abänderungen und Modifikationen können von einem Fachmann auf dem Gebiet festgestellt werden, und es wird beabsichtigt, dass die vorliegende Offenbarung alle solche Änderungen, Ersetzungen, Variationen, Abänderungen und Modifikationen als innerhalb des Schutzumfangs der Beispiele und der angehängten Ansprüche fallend einschließt. Es ist anzumerken, dass alle optionalen Merkmale der oben beschriebenen Einrichtung auch bezüglich des hierin beschriebenen Verfahrens oder Prozesses implementiert werden können, und spezifische Einzelheiten in den Beispielen irgendwo in einer oder mehreren Ausführungsformen verwendet werden können.
  • Es sind Systeme, Vorrichtungen und Verfahren bezüglich Frequenzwandleranordnungen bereitgestellt. Beispielsweise wandelt eine Frequenzwandleranordnung ein erstes Signal, das bei einer ersten Frequenz zentriert ist, zu einem zweiten Signal um, das bei einer zweiten Frequenz zentriert ist, die sich von der ersten Frequenz unterscheidet. Die Frequenzwandleranordnung weist eine Lokaloszillator(LO)-Schaltungsanordnung und eine In-Phase-Quadraturphase(IQ)-Mischerschaltungsanordnung, die mit der LO-Schaltungsanordnung gekoppelt ist, auf. Die LO-Schaltungsanordnung weist eine Tastgradkorrekturschaltungsanordnung auf, um einen Tastgrad eines Paares von Eingangstaktsignalen anzupassen. Die Tastgradkorrekturschaltungsanordnung weist eine Grobabstimmungsschaltungsanordnung, die auf einen digitalen Kalibrationscode reagiert, und eine analoge Abstimmschleifenschaltungsanordnung auf. Die LO-Schaltungsanordnung weist ferner eine Quadraturteilerschaltungsanordnung auf, die mit einem Ausgang der Tastgradkorrekturschaltungsanordnung gekoppelt ist, wobei die Quadraturteilerschaltungsanordnung ein In-Phase-LO-Signal und ein Quadraturphase-LO-Signal aus einem Paar von Ausgangstaktsignalen an Ausgängen der Tastgradkorrekturschaltungsanordnung erzeugt.

Claims (20)

  1. Frequenzwandleranordnung zum Umwandeln eines ersten Signals, das bei einer ersten Frequenz zentriert ist, zu einem zweiten Signal, das bei einer zweiten Frequenz, die sich von der ersten Frequenz unterscheidet, zentriert ist, wobei die Frequenzwandleranordnung aufweist: eine Lokaloszillator(LO)-Schaltungsanordnung, die aufweist: eine Tastgradkorrekturschaltungsanordnung zum Anpassen eines Tastgrads eines Paares von Eingangstaktsignalen, wobei die Tastgradkorrekturschaltungsanordnung aufweist: eine Grobabstimmungsschaltungsanordnung, die auf einen digitalen Kalibrationscode reagiert; und eine analoge Abstimmschleifenschaltungsanordnung; und eine Quadraturteilerschaltungsanordnung, die mit einem Ausgang der Tastgradkorrekturschaltungsanordnung gekoppelt ist, wobei die Quadraturteilerschaltungsanordnung ein In-Phase-LO-Signal und ein Quadraturphase-LO-Signal aus einem Paar von Ausgangstaktsignalen an Ausgängen der Tastgradkorrekturschaltungsanordnung erzeugt; und eine In-Phase-Quadraturphase(IQ)-Mischerschaltungsanordnung, die mit der LO-Schaltungsanordnung gekoppelt ist.
  2. Frequenzwandleranordnung nach Anspruch 1, wobei die Grobabstimmungsschaltungsanordnung den Tastgrad des Paares von Eingangstaktsignalen zu innerhalb eines Abstimmungsbereichs der analogen Abstimmschleifenschaltungsanordnung anpasst.
  3. Frequenzwandleranordnung nach einem der vorstehenden Ansprüche, wobei die analoge Abstimmschleifenschaltungsanordnung den Tastgrad des Paares von Eingangstaktsignalen als Reaktion auf eine Tastgradänderung in dem Paar von Eingangstaktsignalen anpasst.
  4. Frequenzwandleranordnung nach einem der vorstehenden Ansprüche, wobei die analoge Abstimmschleifenschaltungsanordnung eine analoge Abstimmungsschaltungsanordnung und eine analoge Rückkopplungsintegratorschaltungsanordnung aufweist.
  5. Frequenzwandleranordnung nach Anspruch 4, wobei die Tastgradkorrekturschaltungsanordnung ferner aufweist: einen Vorwärtstaktpfad, der die analoge Abstimmungsschaltungsanordnung und die Grobabstimmungsschaltungsanordnung aufweist; und einen Rückkopplungstaktpfad, der mit dem Vorwärtstaktpfad gekoppelt ist, wobei der Rückkopplungstaktpfad die analoge Rückkopplungsintegratorschaltungsanordnung aufweist.
  6. Frequenzwandleranordnung nach einem der vorstehenden Ansprüche, wobei: die Grobabstimmungsschaltungsanordnung eine Digital-Analog-Wandler(DAC)-Schaltungsanordnung aufweist; und die Frequenzwandleranordnung ferner eine Steuerung aufweist zum: Variieren, während einer Kalibrationsphase, eines Eingangscodes in die DAC-Schaltungsanordnung über eine Reihe von DAC-Codes; Überwachen, während der Kalibrationsphase, eines Zustands der analogen Rückkopplungsintegratorschaltungsanordnung als Reaktion auf das Variieren; und Berechnen des digitalen Kalibrationscodes als Reaktion auf das Überwachen.
  7. Frequenzwandleranordnung nach einem der vorstehenden Ansprüche, wobei der Vorwärtstaktpfad ein Paar von differenziellen Taktpfaden aufweist, die jeweils mit einem Taktsignal des Paares von Eingangstaktsignalen gekoppelt sind.
  8. Frequenzwandleranordnung nach einem der vorstehenden Ansprüche, wobei: die analoge Rückkopplungsintegratorschaltungsanordnung ein analoges Rückkopplungssignal einschließlich Tastgradinformationen des Paares von Ausgangstaktsignalen erzeugt; und die analoge Abstimmungsschaltungsanordnung ein Stromlenkelement aufweist, das mit dem Paar von differenziellen Taktpfaden gekoppelt ist, wobei das Stromlenkelement als Reaktion auf das analoge Rückkopplungssignal mindestens einen von einem ersten Strom zu einem Taktpfad des Paares von differenziellen Taktpfaden oder einem zweiten Strom zu dem anderen Taktpfad des Paares von differenziellen Taktpfaden lenkt.
  9. Frequenzwandleranordnung nach einem der vorstehenden Ansprüche, wobei die Grobabstimmungsschaltungsanordnung einen stromlenkenden Digital-Analog-Wandler (DAC) aufweist, der mit dem Paar von differenziellen Taktpfaden gekoppelt ist, und wobei der stromlenkende DAC, als Reaktion auf den digitalen Kalibrationscode, einen Strom zu einem Taktpfad des Paares von differenziellen Taktpfaden oder zu dem anderen Taktpfad des Paares von differenziellen Taktpfaden lenkt.
  10. Verfahren zum Betreiben einer Tastgradkorrekturschaltungsanordnung, die eine analoge Abstimmungsschaltungsanordnung, eine analoge Rückkopplungsintegratorschaltungsanordnung und eine Digital-Analog-Wandler(DAC)-Schaltungsanordnung aufweist, wobei das Verfahren aufweist: Variieren eines Eingangscodes in die DAC-Schaltungsanordnung über eine Reihe von DAC-Codes; Überwachen eines Ausgangs der analogen Rückkopplungsintegratorschaltungsanordnung, wobei der Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung Tastgradinformationen angibt, die mit einem Paar von Taktsignalen assoziiert sind, und auf das Variieren reagiert; Bestimmen, basierend auf dem Überwachen, eines oberen Grenzwerts und eines unteren Grenzwerts, die mit einem Abstimmungsbereich der analogen Abstimmungsschaltungsanordnung und der analogen Rückkopplungsintegratorschaltungsanordnung assoziiert sind; und Konfigurieren, basierend auf dem oberen Grenzwert und dem unteren Grenzwert, die mit dem Abstimmungsbereich assoziiert sind, der DAC-Schaltungsanordnung mit einem Kalibrations-DAC-Code.
  11. Verfahren nach Anspruch 10, wobei: das Überwachen des Ausgangs der analogen Rückkopplungsintegratorschaltungsanordnung aufweist: Lesen, als Reaktion auf jeden DAC-Code von zumindest einigen der DAC-Codes in der Reihe, eines Analog-Digital(ADC)-Codes, der eine Tastgradfehlerspannung am Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung angibt; und das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts aufweist: Suchen nach einem DAC-Code, der einen ADC-Code bereitstellt, der eine Zieltastgradfehlerspannung angibt.
  12. Verfahren nach Anspruch 10 oder 11, wobei das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts aufweist: Bestimmen, basierend auf dem Überwachen, dass kein Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung angibt, dass ein Tastgrad des Paares von Taktsignalen einen Zieltastgrad erfüllt; und Zuweisen von mindestens einem von einem Vollskala-DAC-Code zu dem oberen Grenzwert oder einem Nullskala-DAC-Code zu dem unteren Grenzwert, wobei das Zuweisen auf dem Bestimmen basiert, dass kein Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung angibt, dass der Tastgrad des Paares von Taktsignalen den Zieltastgrad erfüllt.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts aufweist: Zuweisen, zu dem oberen Grenzwert, eines ersten DAC-Codes der Reihe von DAC-Codes, wobei das Zuweisen darauf basiert, dass ein erster Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung als Reaktion auf den ersten DAC-Code angibt, dass ein Tastgrad des Paares von Taktsignalen einen Zieltastgrad erfüllt.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts aufweist: Zuweisen, zu dem unteren Grenzwert, eines zweiten DAC-Codes der Reihe von DAC-Codes, wobei das Zuweisen darauf basiert, dass ein zweiter Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung als Reaktion auf den zweiten DAC-Code angibt, dass der Tastgrad des Paares von Taktsignalen den Zieltastgrad durchquert.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei das Bestimmen des oberen Grenzwerts und des unteren Grenzwerts aufweist: Bestimmen, basierend auf dem Überwachen, dass kein Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung nach dem ersten Ausgang angibt, dass ein Tastgrad des Paares von Taktsignalen den Zieltastgrad durchquert; und Zuweisen eines Nullskala-DAC-Codes zu dem unteren Grenzwert basierend auf dem Bestimmen, dass kein Ausgang der analogen Rückkopplungsintegratorschaltungsanordnung nach dem ersten Ausgang angibt, dass ein Tastgrad des Paares von Taktsignalen den Zieltastgrad durchläuft.
  16. Verfahren nach einem der Ansprüche 10 bis 15, das ferner aufweist: Berechnen des Kalibrations-DAC-Codes basierend auf dem oberen Grenzwert und dem unteren Grenzwert, die mit dem Abstimmungsbereich assoziiert sind.
  17. Verfahren nach einem der Ansprüche 10 bis 16, wobei das Berechnen des Kalibrations-DAC-Codes ferner auf einer Gleichtaktspannung der analogen Rückkopplungsintegratorschaltungsanordnung basiert.
  18. Einrichtung, die aufweist: eine Tastgradkorrekturschaltungsanordnung, die auf ein Paar von Eingangstaktsignalen reagiert, wobei die Tastgradkorrekturschaltungsanordnung aufweist: eine Grobabstimmungsschaltungsanordnung, die einen stromlenkenden Digital-Analog-Wandler (DAC) aufweist; und eine analoge Abstimmschleifenschaltungsanordnung, die ein Stromlenkelement und eine Rückkopplungsintegratorschaltungsanordnung aufweist; und eine Steuerung, die ausgebildet ist zum: Variieren eines Eingangscodes in den stromlenkenden DAC über eine Reihe von DAC-Codes; Überwachen eines Ausgangs der Rückkopplungsintegratorschaltungsanordnung, wobei der Ausgang der Rückkopplungsintegratorschaltungsanordnung Tastgradinformationen angibt, die mit dem Paar von Taktsignalen assoziiert sind, und auf das Variieren reagiert; Bestimmen, basierend auf dem Überwachen, eines oberen Grenzwerts und eines unteren Grenzwerts, die mit einem Abstimmungsbereich der analogen Abstimmschleifenschaltungsanordnung assoziiert sind; und Konfigurieren, basierend auf dem oberen Grenzwert und dem unteren Grenzwert, die mit dem Abstimmungsbereich assoziiert sind, des DAC mit einem Kalibrations-DAC-Code.
  19. Einrichtung nach Anspruch 18, wobei die Steuerung den oberen Grenzwert ferner durch Folgendes bestimmt: Identifizieren, basierend auf dem Überwachen, eines ersten DAC-Codes der Reihe von DAC-Codes, der bewirkt, dass der Ausgang der Rückkopplungsintegratorschaltungsanordnung von einem ersten Zustand zu einem zweiten Zustand übergeht, wobei der zweite Zustand angibt, dass ein Tastgrad des Paares von Taktsignalen einen Zieltastgrad erfüllt; und Zuweisen des ersten DAC-Codes zu dem oberen Grenzwert.
  20. Einrichtung nach Anspruch 18 oder 19, wobei die Steuerung den unteren Grenzwert ferner durch Folgendes bestimmt: Identifizieren, basierend auf dem Überwachen, eines ersten DAC-Codes der Reihe von DAC-Codes, der bewirkt, dass der Ausgang der Rückkopplungsintegratorschaltungsanordnung von einem ersten Zustand zu einem zweiten Zustand übergeht, wobei der erste Zustand angibt, dass ein Tastgrad des Paares von Taktsignalen einen Zieltastgrad erfüllt; und Zuweisen des ersten DAC-Codes zu dem unteren Grenzwert.
DE102023108410.0A 2022-04-28 2023-04-03 Analoge verfolgungsschaltung zur verbesserung von dynamischer und statischer bildunterdrückung eines frequenzwandlers Pending DE102023108410A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/732,099 2022-04-28
US17/732,099 US20230353160A1 (en) 2022-04-28 2022-04-28 Analog tracking circuit to improve dynamic and static image rejection of a frequency converter

Publications (1)

Publication Number Publication Date
DE102023108410A1 true DE102023108410A1 (de) 2023-11-02

Family

ID=88306708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023108410.0A Pending DE102023108410A1 (de) 2022-04-28 2023-04-03 Analoge verfolgungsschaltung zur verbesserung von dynamischer und statischer bildunterdrückung eines frequenzwandlers

Country Status (3)

Country Link
US (1) US20230353160A1 (de)
CN (1) CN116979900A (de)
DE (1) DE102023108410A1 (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023557B2 (en) * 2007-12-31 2011-09-20 Silicon Laboratories Inc. Hardware synchronizer for 802.15.4 radio to minimize processing power consumption
US10963002B1 (en) * 2020-06-02 2021-03-30 Qualcomm Incorporated Clock generation architecture using a poly-phase filter with self-correction capability

Also Published As

Publication number Publication date
CN116979900A (zh) 2023-10-31
US20230353160A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
DE102014110488B4 (de) Breitbandquadraturfehlerkorrektur
DE60127763T2 (de) Spiegelfrequenzunterdrückung in Quadraturdemodulatoren
DE60038178T2 (de) Frequenzumsetzer unter verwendung eines aperiodischen überlagerungsoszillatorsignals
US7450913B2 (en) Circuit arrangement for a wideband mixer with predistortion and high linearity
US7660563B2 (en) Apparatus and method for calibrating mixer offset
DE10197085T5 (de) Quadratur-Oszillator mit Phasenfehlerkorrektur
DE60307963T2 (de) Linearisierungstechnik für Phasenregelschleifen mit Verwendung einer Differenzladungspumpenschaltung
DE102011050237A1 (de) IP2 calibration measurement and signal generation
US8482344B2 (en) Frequency-variable filter
DE102014103362B4 (de) Hochfrequenz-Digital-Analog-Wandler
DE102018120967A1 (de) Vorrichtungen und Verfahren zum Kompensieren von Hochfrequenzsendern bezüglich der Lokalszillatorleckage
DE102015107568A1 (de) Offsetkompensation in einem Empfänger
DE10245609B4 (de) Mischvorrichtung
US9274200B2 (en) Frequency detection circuits, radio frequency signal processing devices and methods for calibrating inductance and capacitance
US20110193606A1 (en) Radio frequency modulator and method thereof
DE102018009314A1 (de) Synthesizer-Leistungsverstärker-Schnittstelle in einer Funkschaltung
DE102021132337A1 (de) Techniken zum Messen der Flankensteilheit bei einem stromintegrierenden Phaseninterpolator
DE102005013497B4 (de) Steuerbare Frequenzteilerschaltung, Sende-Empfänger mit steuerbarer Frequenzteilerschaltung und Verfahren zur Durchführung eines Loop-Back-Tests
US20100164595A1 (en) Down-converter mixer
DE102005032060A1 (de) Sendeanordnung, Sende-Empfänger mit der Sendeanordnung und Verfahren zur Signalverarbeitung
DE102009034602A1 (de) Aufwärtskonvertierender Mischer mit Signalverarbeitung
DE102023108410A1 (de) Analoge verfolgungsschaltung zur verbesserung von dynamischer und statischer bildunterdrückung eines frequenzwandlers
DE102006043902B4 (de) Stromwandler, Frequenzmischer und Verfahren zur Frequenzmischung
DE102011008916B4 (de) Kommunikationsvorrichtung
CN111294012A (zh) 电容器电路及电容倍增式滤波器

Legal Events

Date Code Title Description
R012 Request for examination validly filed