DE10197085T5

DE10197085T5 - Quadratur-Oszillator mit Phasenfehlerkorrektur

Info

Publication number: DE10197085T5
Application number: DE10197085T
Authority: DE
Inventors: A. Michael Indilantic Straub; John S. Palm Bay Prentice
Original assignee: Intersil Americas LLC; Intersil Inc
Current assignee: Intersil Corp; Intersil Americas LLC
Priority date: 2000-12-21
Filing date: 2001-12-20
Publication date: 2004-04-15
Also published as: US20020039052A1; CN1483268A; JP2004519897A; WO2002067519A1; US6891440B2

Abstract

Quadratur-Oszillator mit einer Phasenfehlerkorrektur, bestehend aus:
– einem lokalen Oszillator, der ein unsymmetrisches Taktsignal liefert;
– einem mit dem lokalen Oszillator gekoppelten Wandler, der das unsymmetrische Taktsignal in ein symmetrisches Taktsignal überführt;
– einem mit dem Wandler gekoppelten Quadratur-Generator, der das symmetrische Taktsignal in ein gleichphasiges I-Trägersignal und ein Quadratur (um 90° phasenverschobenes) Q-Trägersignal umwandelt;
– einem mit dem Quadratur-Generator gekoppelter Phasenfehlerdetektor, der einen Phasenfehler zwischen den I- und Q-Trägersignalen ausmißt und ein Phasenfehlersignal liefert und
– einem mit dem Phasenfehlerdetektor und dem Quadratur-Generator gekoppelter Rückkopplungsverstärker, der das symmetrische Taktsignal auf der Basis des gemeinsamen Phasenfehlers modifiziert.

Description

Die vorliegende Anmeldung ist eine Continuation-in-Part der US-Patentanmeldung mit dem Titel "Kalibriertes Gleichstromkompensationssystem für eine drahtlose Kommunikationseinrichtung mit einer Null-Zwischenfrequenz-Architektur" USSNR 09/677,975, eingereicht am 2. Oktober 2000. Auf diese Anmeldung wird in ihrer Gesamtheit Bezug genommen. Die vorliegende Anmeldung bezieht sich auf die US-Patentanmeldung mit dem Titel "System und Verfahren zur Feststellung und zur Korrektur von Phasenfehlern zwischen Differenzsignalen" USSNR 09/747,138. Auf diese Anmeldung wird ebenfalls in ihrer Gesamtheit Bezug genommen.
Die vorliegende Erfindung betrifft ein Modulationssystem und im besonderen einen Quadratur-Oszillator mit Phasenfehlerkorrektur, der gleichphasige (I) und quadraturphasige (Q) Trägersignale zur Verfügung stellt.
Viele kleine Netzwerke sind herkömmlich verdrahtet. Derartige verdrahtete Netzwerke haben eine gewisse Annehmlichkeit, aber auch viele Begrenzungen, wie z. B. ein umfangreiches Kabelmanagement und Zweckmäßigkeitshindernisse. Aus vielen Gründen wurde daher die drahtlose Local Area Network Technology (WLAN) zunehmend populär. HF-Funkfrequenzübertragung erscheint deshalb die Technologie der Wahl für die Errichtung eines brauchbaren WLAN. Die typische Umgebung einer drahtlosen Kommunikation ist jedoch sehr geräuschbelastet und nicht für Kommunikation optimal. So gibt es z. B. in Wohnungen und Arbeitsstätten viele elektronische Geräte, die ein elektronisches Geräuschfeld aufbauen, das die WLAN-Kommunikation behindert. Derartige Geräte können Mikrowellenherde, elektrische Garagentoröffner, Radio-, Fernsehgeräte oder Computer usw. sein. Außerdem ändert sich das Kommunikationsmedium zwischen drahtlosen Geräten dynamisch und ununterbrochen. So befinden sich z. B. im Umgebungsfeld oder in den Räumen eine Vielzahl von reflektierenden Diensten, die Mehrwegrauschen auslösen. Das Verschieben von Gegenständen oder Geräten oder z. B. das Bewegen der Hände oder des Körpers sowie von Schmuckgegenständen, Mousepointers und dergleichen, das Betreiben elektronischer Geräte wie z. B. Ventilatoren oder dergleichen haben einen wesentlichen Einfluß auf die drahtlosen Übertragungswege und verschlechtern die drahtlosen Übertragungseigenschaften ganz wesentlich. Zusammenfassend heißt das, die drahtlose Kommunikation muß durch ein dynamisches und nicht vorher abschätzbares Medium erfolgen.
Trotz dieser Einschränkungen des drahtlosen Mediums fordern Konsumer drahtlose Anwendungen mit hoher Geschwindigkeit und einem hohen Qualitätsservice (QOS). Derartige Anwendungen umfassen Medienströme, die viele Kombinationen aus Fernseh- und Radioinformation und anderen Daten haben. Wegen der dynamischen und nicht vorhersagbaren Umgebungseinflüsse, durch welche die drahtlose Kommunikation stattfinden muß, sind diese drahtlosen Kommunikationswege in der Regel weniger robust und weniger zuverlässig als entsprechende drahtgebundene Kommunikationen. Außerdem wird ein bedeutender Anteil an zusätzlichen Erfordernissen für eine erfolgreiche drahtlose Kommunikation notwendig. So sind z. B. über ein drahtloses Medium zu übertragende Rahmen- oder Paketinformationen typischerweise mit einer Einleitung versehen, um der Empfangseinheit die Möglichkeit zu bieten, Geräusch- und Störungseffekte im drahtlosen Medium zu ermitteln. Kollisionsüberwachungstechniken, wie sie üblicherweise im verdrahteten Ethernet Verwendung finden, sind für eine drahtlose Übertragung nicht besonders nützlich, da die Empfänger nicht in der Lage sind, Signale während des Sendebetriebs zu empfangen. Daher müssen viele Regeln und Zeitbeschränkungen für die drahtlosen Einrichtungen beachtet werden, um miteinander im Halbduplex-Modus kommunizieren zu können.
Es ist eine imperative Forderung für drahtlose Transceiver, daß sie das drahtlose Medium in möglichst effizienter Weise benutzen, um den Datendurchsatz zu maximieren und die Bandbreitenanforderungen einzuhalten. Eine Technik sieht hierfür vor, daß die Informationen auf einem Trägersignal durch Modulation kodiert werden, wobei eine Amplitudenmodulation und Phasenwinkelmodulation Verwendung finden. Eine Phasenmodulation und Demodulation wird dadurch erreicht, daß paarweise Mischer mit Quadratursignalen eines lokalen Oszillator (LO) betrieben werden. Die beiden Phasen des lokalen Oszillators, die für den gleichphasigen Anteil mit I und für den Quadraturanteil mit Q bezeichnet werden, haben dieselbe Frequenz, jedoch ist die Q-Phase um eine Viertelperiode (90°) bezüglich der I-Phase verzögert. Der Datenumfang, der bei einer gegebenen Trägerfrequenz übertragen werden kann, ist proportional der Genauigkeit der I/Q-Phasenbeziehung.
Bei einer beispielsweisen Ausführungsform werden 2 lokale Oszillatorphasen von einem einzelnen spannungsgesteuerten Oszillator (VCO) hergeleitet, um Koherenz zu erhalten. Jedoch die Ungenauigkeit in der 90°-Phasenverschiebung und/oder in den Verteilerschaltungen erzeugen üblicherweise Quadraturphasenfehler. Um eine hohe Datenübertragungsrate zu erhalten, darf die I/Q-Phasenbeziehung nicht mehr als ein paar Grad von 90° abweichen. Diese Forderung hat sich als schwer einzuhalten erwiesen, insbesondere bei drahtlosen Transceiverkonfigurationen. Bei einer lokalen Oszillatorfrequenz von beispielsweise 2,5 Gigahertz (GHz) ergibt sich bei einem Zeitfehler von 1,1 Picosekunden (ps) bereits ein 1°-Phasenfehler. Innerhalb der Transceiverschaltung kann eine parasitäre Kapazität von 11 fempto Farad (fF) an 100 Ohm einen 1°-Phasenfehler auslösen. Eine Fehlanpassung der Transitfrequenz f_τ bei einem bipolaren Junctiontransistor (BJT) von 10% kann ebenfalls einen Phasenfehler für die HF-Frequenz auslösen.
Es ist daher wünschenswert, Phasenfehler zwischen den I/Q-Trägersignalen eines Quadratur-Oszillators festzustellen und zu reduzieren oder irgendwie zu eliminieren, um die Menge der Daten, welche mit Hilfe der HF-Quadratur-Modulationstechnik übertragen werden kann, zu verbessern.
Ein Quadratur-Oszillator mit einer Phasenfehlerkorrektur gemäß der vorliegenden Erfindung umfaßt:
einen lokalen Oszillator, der ein unsymmetrisches Taktsignal, liefert, einen Wandler, der ein unsymmetrisches Taktsignal in ein symmetrisches Taktsignal wandelt, einen Quadratur-Generator, der das symmetrische Taktsignal in ein gleichphasiges I-Trägersignal und ein Quadratur(Q-Trägersignal umwandelt, einen Phasenfehlerdetektor, der einen Phasenfehler zwischen den I- und den Q-Trägersignalen ausmißt und ein Phasenfehlersignal liefert und einen Rückkopplungsverstärker, der das symmetrische Taktsignal auf der Basis des gemessenen Phasenfehlers modifiziert. In einer speziellen Ausführungsform besteht der Wandler für die Umwandlung eines unsymmetrischen Taktsignals in ein symmetrisches Taktsignal aus zwei Stufen, die ein Paar symmetrische Taktsignale liefern. Der Quadratur-Generator teilt die Frequenz durch 2. Der Rückkopplungsverstärker liefert den gemessenen Phasenfehler als Gleichstrom-Versatz an ein Wechselstrom-Taktsignal.
Bei einer weiteren Ausführungsform liefert der lokale Oszillator das unsymmetrische Taktsignal als Spannungssignal und ferner der Wandler für die Umwandlung des unsymmetrischen in ein symmetrisches Signal dieses symmetrische Taktsignal als symmetrisches Spannungssignal. Eine Meßwerterfassung ist vorgesehen, welche das symmetrische Spannungs-Taktsignal in zwei Paare symmetrischer Stromtaktsignale umwandelt. In diesem Fall hat der Quadratur-Generator eine Master-Slave-Konfiguration (Flip Flop), welche ein ausgangsseitiges I- und Q-Stromsignal aus dem Paar symmetrischer Stromtaktsignalen erzeugt. Die Meßwerterfassung kann als duales Paar emittergekoppelter Transistoren implementiert sein und eine Stromquelle zwischen dem Emitter jedes der Transistorpaare und Masse haben. Jedes der Transistorpaare empfängt über einen basisseitigen Eingangsanschluß eine Komponente des symmetrischen Taktsignals, wogegen die Kollektoren jeweils zwei Paare der symmetrischen Stromtaktsignale liefern. Der Phasenfehlerdetektor erzeugt eine Phasenfehlerspannung, die den Phasenfehler zwischen den I- und Q-Trägersignalen anzeigt. Der Rückkopplungsverstärker umfaßt eine Meßwerterfassungsstufe, die eine Phasenfehlerspannung in einen Korrekturstrom umwandelt und diesen Korrekturstrom zu jedem der beiden symmetrischen Taktstromsignale addiert.
Der Quadratur-Oszillator kann ferner erste und zweite Pufferketten umfassen, die das I- und Q-Stromsignal verstärken, um entsprechend die I- und Q-Trägersignale zu liefern. Die Meßwerterfassungsstufe (transconductor stage) kann eine MOSFET-Stromquelle umfassen, die die Phasenfehlerspannung in ein Gleichstromversatzsignal umwandelt. Ferner kann der Rückkopplungsverstärker mit einem RC-Filter und einer Verstärkerstufe ausgestattet sein, wobei die Verstärkerstufe die Phasenfehlerspannung verstärkt.
In einer alternativen Ausführungsform umfaßt der Phasenfehlerdetektor erste und zweite Modus-Puffer, erste und zweite Phasenfehlerdetektoren und einen Modus-Schalter. Der erste Modus-Puffer erzeugt erste Modus-I und Q-Trägersignale, wogegen der zweite Modus-Puffer zweite Modus I- und Q-Trägersignale erzeugt. Der erste Phasenfehlerdetektor mißt den Phasenfehler zwischen den ersten Modus I- und Q-Trägersignalen und liefert ein erstes Modus-Phasenfehlersignal. Der zweite Phasenfehlerdetektor mißt einen Phasenfehler zwischen den zweiten Modus I- und Q-Trägersignalen und liefert ein zweites Modus-Phasenfehlersignal. Der Modusschalter koppelt den ersten Phasenfehlerdetektor mit dem Rückkopplungsverstärker in einem ersten Modus und koppelt ferner den zweiten Phasenfehlerdetektor an den Rückkopplungsverstärker in einem zweiten Modus. Diese Ausführungsform ist sehr vorteilhaft, insbesondere z. B. für eine mehrfachmodusintegrierte Schaltung wie z. B. für eine Halbduplex HF-Kommunikationsvorrichtung oder dergleichen.
Ein Quadratur-Oszillator mit einer Phasenfehlerkorrektur nach einer weiteren Ausführungsform der Erfindung umfaßt:
einen Wandler, der ein unsymmetrisches Taktsignal in ein symmetrisches Taktsignal umwandelt; eine Meßwerterfassungsstufe (transconductor stage), die das symmetrische Taktsignal in ein Paar symmetrischer Taktsignale überführt; einen Quadratur-Generator, der das Paar symmetrischer Taktsignale in ein I-Taktsignal und ein Q-Taktsignal umwandelt; eine erste Pufferkette, die ein I-Trägersignal als korrigierte Version des I-Taktsignals erzeugt; eine zweite Pufferkette, die ein Q-Trägersignal als korrigierte Version des Q-Taktsignals erzeugt; einen Phasenfehlerdetektor, der den Phasenfehler zwischen den I- und Q-Trägersignalen ermittelt und ein Phasenfehlersignal ableitet; einen Rückkopplungsverstärker, der das Phasenfehlersignal empfängt und daraus ein symmetrisches Rückkopplungssignal erzeugt sowie ein Paar von Abstimmelementen. Jedes Abstimmelemente ist an den Rückkopplungsverstärker und an eine entsprechende mittig liegende Rückkopplungsverbindung in der ersten und zweiten Pufferkette gekoppelt. Jedes der Abstimmelemente kann eine abstimmbare RC-Schaltung umfassen. In einer speziellen Ausführungsform besteht das Abstimmelement aus einer Serie von Widerständen, die zwischen aufeinanderfolgende Puffer der Pufferketten geschaltet sind und über einen abstimmbaren Varaktor an einen Widerstand und den Rückkopplungsverstärker gekoppelt sind.
Der Quadratur-Oszillator mit der Phasefehlerkorrektur umfaßt auch einen Taktgenerator, einen Taktteiler, erste und zweite Phasenverschiebenetzwerke und einen Phasendetektor. Der Taktgenerator liefert ein Taktsignal, welches im Taktteiler in erste und zweite Taktsignale aufgeteilt wird. Das erste Phasenschiebenetzwerk entwickelt ein erstes Trägersignal basierend auf dem ersten Taktsignal und entsprechend entwickelt das zweite Phasenschiebenetzwerk ein zweites Trägersignal basierend auf dem zweiten Taktsignal, wobei dieses zweite Taktsignal um 90° gegenüber dem ersten Trägersignal phasenverschoben ist. Der Phasendetektor bestimmt ein Phasenfehlersignal, das zur Steuerung des Phasenschiebenetzwerkes Verwendung findet. In einer Ausführungsform der Erfindung umfaßt der Quadratur-Oszillator eine Koppel- schaltung, welche den Phasendetektor und die Phasenteilerschaltung, welche das erste und zweite Taktsignal basierend auf dem Phasenfehlersignal abstimmt, miteinander verkoppelt. Bei einer anderen Ausführungsform entwickelt das erste und das zweite Phasenschiebenetzwerk jeweils ein entsprechendes erstes und zweites mittig abgegriffenes Trägersignal, wobei das Phasenschiebenetzwerk mit einer Koppelschaltung verbunden ist, die diese ersten und zweiten mittig abgegriffenen Trägersignale basierend auf dem Phasenfehlersignal anpaßt.
Ein Verfahren zur Erzeugung eines Quadratursignals mit einer Phasenfehlerkorrektur gemäß der Erfindung besteht darin, daß ein Taktsignal erzeugt wird, dieses Taktsignal in ein symmetrisches Taktsignal umgewandelt wird, das Taktsignal in ein erstes und ein zweites Taktsignal aufgeteilt wird und daraus ein symmetrisches, gleichphasiges I-Trägersignal und ein symmetrisches um 90° phasenverschobenes Q-Trägersignal gebildet wird, der Phasenfehler zwischen dem symmetrischen I- und Q-Trägersignalen ermittelt und daraus ein Phasenfehlerrückkopplungssignal erzeugt wird, um die Phasendifferenz zwischen den symmetrischen I- und Q-Trägersignalen auf der Basis des Phasenfehlerrückkopplungssignals abzustimmen. Diese Abstimmung der Phasendifferenz kann die Kopplung des Phasenfehlerrückkopplungssignals mit den ersten und den zweiten Taktsignalen umfassen. Alternativ umfaßt das Verfahren das Erzeugen mittlerer symmetrischer I- und Q-Trägersignale innerhalb der Pufferketten und das Verbinden des Phasenfehlerrückkopplungssignals mit diesen mittleren symmetrischen I- und Q-Trägersignalen.
Die Vorteile und Merkmale der Erfindung ergeben sich auch aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen:
1 ein vereinfachtes Blockdiagramm eines beispielsweise Funk-Transceivers mit einem Phasenfehlerdetektor gemäß einer Ausführungsform der vorliegenden Erfindung;
2 in einer etwas mehr detaillierteren Ausführung ein Blockdiagramm eines Funk-Transceivers mit einer Null-Zwischenfrequenzarchitektur (ZIF) gemäß einer Ausführungsform der Erfindung;
3 ein Blockdiagramm der beispielsweisen Ausführungsform eines Quadratur-Oszillators gemäß 2 mit einer Phasenfehlerkorrekturschleife gemäß einer Ausführungsform der Erfindung;
4 eine etwas detailliertere schematische Darstellung des Chip bzw. der integrierten Schaltungs-Packung (ICE) des Transceivers gemäß 2 mit einem Wandler und einer HF-Meßwerterfassungsstufe (transconductor stage);
5 ein detaillierteres Diagramm einer beispielsweisen emittergekoppelten (ECL) Master-Slave-Taktschaltung mit bipolaren Transistoren und Widerständen zur Verwirklichung der Master-Slave-Verriegelungen gemäß 3;
6 eine detailliertere schematische Darstellung der Rückkopplungsstufe zwischen dem Operationsverstärker der 3, welche das Rückkopplungsfehlersignal empfängt und mit den symmetrischen Takteingangsströmen summiert;
7 ein Blockdiagramm einer alternativen Ausführungsform, in welcher die Schleife außerhalb der Darstellung geschlossen ist, z. B. innerhalb der Pufferkette gemäß 3;
8 ein diagrammatisches Blockschaltbild, welche eine weitere Ausführungsform der Erfindung unter Verwendung von 2 umschaltbaren Phasenfehlerdetektoren in einem Halb-Duplex-Funksystem illustriert;
9 eine grafische Darstellung, in welcher die Takteingangsstromsignale und die sich daraus ergebenden Quadraturausgangsignale der Taktschaltung gemäß 5 über der Zeit dargestellt sind.
In 1 zeigt ein vereinfachtes Blockdiagramm eines beispielsweisen Funk-Transceiver 100, der mit einem Quadratur-Oszillator 109 mit Phasenfehlerkorrektur gemäß einer Ausführungsform der Erfindung implementiert ist. Der Funk-Transceiver 100 kann jede gewünschte Trägerfrequenz und Modulationstechnik verwenden, um entsprechende korrespondierende Datensignale zu verarbeiten. So kann z. B. der Funk-Transceiver 100 entsprechend der Anweisung IEEE 802.11b gemäß Institute of Electrical and Electronics Engineer konfiguriert sein und mit einer Trägerfrequenz von etwa 2,4 Gigahertz (GHz) und einem Datendurchsatz von 1, 2, 5.5 oder 11 Megabits pro Sekunde (Mbps) arbeiten. Alternativ dazu kann der Funk-Transceiver 100 auch gemäß der Anweisung IEEE 802.11a konfiguriert und mit einer Trägerfrequenz von etwa 5 Gigahertz für einen Datendurchsatz von 6, 12, 24, 36 oder 54 Megabits pro Sekunde (Mbps) ausgelegt sein. Es kann die Bandspreiz-Modulationstechnik (direct sequence spread spectrum (DSSS) modulation technique) Verwendung finden, obwohl vielen Kommunikations- und Modulationstechniken und -standards in Erwägung gezogen werden können. Es ist selbstverständlich, daß die vorliegende Erfindung nicht auf die beschriebenen speziellen Ausführungsformen begrenzt ist, sondern mit jeglicher Art von Funk-Transceivern mit einer Quadratur-Phasenmodulationstechnik Verwendung finden kann.
Die von dem Funk-Transceiver 100 über ein Interface 129 ausgesandten bzw. empfangenen digitale Daten werden in einer Zugangs-Steuerstufe (MAC) (medium access control device) 101 verarbeitet. Für den Sendebetrieb bestimmt die MAC-Stufe 101 die digitalen Datensignale für den Sender 103, welcher einen nicht dargestellten Kodierer umfaßt, der die Daten in Pakete für die Übertragung umsetzt, sowie einen nicht dargestellten Spreizkodierer, der eine Technik zur Quadraturerzeugung umfaßt, um gleichphasige (I) und quadraturphasige (Q)-Signale an entsprechende I- und Q-Kanäle zu liefern. Der Spreizkodierer ist entsprechend einem der verschiedenen bekannten Spreizalgorithmen ausgelegt. Die Signale des I- und Q-Kanals werden an nicht dargestellte Digital-Analog-Wandler (DAC) angelegt, welche entsprechende analoge I- und Q-Kanalsignale bestimmen. Diese analoge I- und Q-Kanalsignale werden vom Sender 103 ausgefiltert, der entsprechend TXI und TXQ-Signale für die Eingänge eines I-Kanalmischers 105 und eines Q-Kanalmischers 107 1iefert.
Der Quadratur-Oszillator 109 erzeugt 2 separate HF-Trägersignale einschließlich einem gleichphasigen Trägersignal I_C in einem quadraturphasigen Trägersignal Q_C. Diese Trägersignale I_C und Q_C sollen um 90° gegeneinander, d. h. um eine Viertelperiode phasenverschoben sein. Das I_C-Trägersignal wird an einen weiteren Eingang des I-Kanalmischers 105 und das Q_C-Trägersignal wird an einen anderen Eingang des Q-Kanalmischers 107 gelegt. Der I-Kanalmischer 105 verbindet das I_C-Trägersignal mit dem TXI-Signal, um das I-Kanalsendesignal in den für die Ausstrahlung gewünschten HF-Frequenzbereich zu überführen. Der Q-Kanalmischer 107 verbindet Q_C-Trägersignal mit dem TXQ-Signal, um das Q-Kanalsignal in den für die Ausstrahlung gewünschten Frequenzbereich umzusetzen. Die Ausgangssignale der I/Q-Kanalmischer 105 und 107 werden am Eingang eines Verstärkers 111 zusammengeführt. Dieser Verstärker 111 liefert ein kombiniertes, verstärktes Sendesignal an den Eingang einer HF-Sendestufe 113, die wiederum ein verstärktes HF-Signal an eine Antenne 117 über einen Sende-/Empfangsschalter 115 (T/R) im Sendemodus überträgt.
Der Sende-/Empfangsschalter 115 ist dafür ausgelegt, im Empfangsmodus von der Antenne 117 empfangene Signale an den Eingang einer HF-Empfangsstufe 119 weiterzuleiten. Diese HF-Empfangsstufe 119 liefert die empfangenen Signale an einen Verstärker 121, der ein verstärktes HF-Empfangssignal an die Eingänge eines I-Kanalmischers 123 und eines Q-Kanalmischers 125 weiterleitet. Der Quadratur-Oszillator 109 legt das I_C-Trägersignal an den anderen Eingang des I-Kanalmischers 123 und ebenso das QC-Trägersignal an den anderen Eingang des Q-Kanalmischers 125. Der I-Kanalmischer 123 trennt im empfangenen Signal das I_C-Trägersignal von dem empfangenen I-Kanalsignal RXI ab und legt das RXI-Signal an einen Empfänger 127 an. In gleicher Weise trennt der Q-Kanalmischer 125 das im empfangenen Kanal enthaltende Q_C-Trägersignal vom empfangenen Q-Kanalsignal RXQ ab und liefert dieses RXQ-Signal an den anderen Eingang des Empfängers 127.
Der Empfänger 127 führt grundsätzlich die entgegengesetzten Funktionen wie der Sender 103 aus. Im speziellen enthält der Empfänger 127 einen nicht dargestellten Analog-Digital-Wandler (ADC), der die analogen RXI- und RXQ-Signale digitalisiert. Der Empfänger 127 umfaßt ferner einen nicht dargestellten Spreizdekodierer, der die kodierten Pakete zurückgewinnt, sowie einen nicht dargestellten Paket-Dekodierer, der die Paket-Nutzsignale zurückgewinnt und eine Folge von empfangenen Datensignalen erzeugt. Diese empfangenen Datensignale werden vom Empfänger 227 an den Eingang der MAC-Stufer 101 angelegt, welche die empfangenen Datensignale an eine entsprechende Vorrichtung über das Interface 129 weiterleitet. Dieses Interface 129 kann in die MAC-Stufe 101 inkorporiert sein und zwar in Form einer PC-Karte oder dergleichen. Jedoch kann dieses Interface auch extern über entsprechende Anschlußverbindungen wie z. B. einem USB-Bus oder dergleichen zugeordnet sein.
In 2 ist in einem schematischen Blockdiagramm ein Transceiver 200 dargestellt, der einen Quadratur-Oszillator mit einer Phasenfehlerkorrektur entsprechend einer Ausführungsform der Erfindung umfaßt. Diese Schaltung stellt eine detailliertere Version des Transceivers 100 dar. Es ist selbstverständlich, daß der Funk-Transceiver 200 in einer WLAN-Konfiguration oder in einer anderen HF- bzw. drahtlosen Kommunikationskonfiguration Verwendung finden kann. Der Transceiver 200 ist in einer Null-Zwischenfrequenz-Architektur (ZIF) implementiert und umfaßt einen ZIF-Transceiver 201 und einen Basisbandprozessor 203. Diese ZIF-Architektur ermöglicht eine sehr einfache Konfiguration, indem Zwischenfrequenz-Logik und assoziierte Schaltungen eliminiert werden können. Auf diese Weise werden nur zwei primäre Module, Chips oder IC (Transceiver und Prozessor) in der ZIF-Architektur für die Verwirklichung der drahtlosen Kommunikation verwendet. Dieser ZIF-Transceiver 201 umfaßt einen Quadratur-Oszillator 227 mit einer nachfolgend beschriebenen Phasenfehlerkorrektur. Der Basisbandprozessor 203 führt viele Funktionen des Empfängers 127, des Senders 203 sowie der MAC-Stufe 101 aus und wird daher nicht im Detail beschrieben.
Der Transceiver 200 kann jede gewünschte Trägerfrequenz und Modulationstechnik verwenden, um einen entsprechenden Datendurchsatz zu erzielen. So kann der Transceiver 200 so konfiguriert sein, daß er entsprechend IEEE 802.11b des Institute of Electrical and Electronic Engineers (IEEE) mit einer Trägerfrequenz von etwa 2,4 Gigahertz (GHz) und einem Datendurchsatz von 1, 2, 5.5 oder 11 Megabits pro Sekunde (Mbps) arbeitet. Alternativ dazu kann der Transceiver 200 auch derart konfiguriert sein, daß er gemäß IEEE 802.11a mit einer Trägerfrequenz von etwa 5 Gigahertz und einem Datendurchsatz von 6, 12, 18, 24, 36 oder 54 Mbps arbeitet. In der dargestellten Ausführungsform arbeitet der Transceiver 200 gemäß IEEE 802.11b mit einer Trägerfrequenz von 2,4 GHz und einem Datendurchsatz von 1, 2, 5.5 oder 11 Mbps. Es wird eine Bandspreiz-Modulationstechnik (direct sequence spread spectrum (DSSS) modulation technique) verwendet, obwohl selbstverständlich die vorliegende Erfindung nicht auf diese oder irgendeine andere Kommunikations- oder Modulationstechnik bzw. -standard begrenzt ist.
Vom Transceiver 200 empfangene oder von diesem gesendete Datensignale werden in einem Basisbandprozessor 203 verarbeitet. Für die Übertragung funktioniert der Basisbandprozessor 203 in der oben für den Sender 103 beschriebenen Weise und wandelt die empfangenen Daten in entsprechende analoge I- und Q-Kanalsignale um. Das analoge I-Kanal-Ausgangsignal wird an ein nicht faltendes Tiefpassfilter AA-LPF 215 (anti-aliasing lowpass filter) angelegt, welches ein I-Kanalsendesignal TX1 an ein Tiefpassfilter 219 innerhalb des ZIF-Transceivers 201 überträgt. Der breitbandige Basisbandprozessor 203 legt analoge Q-Kanalausgangssignale an ein anderes Tiefpassfilter 217, welches ein Q-Kanalsendesignal TXQ an den Eingang eines weiteres Tiefpassfilters 221 innerhalb des ZIF-Transsceivers 201 überträgt.
Ein externer, spannungsgeregelter Oszillator (VCO) 229 liefert ein lokales Oszillatorausgangsignal mit etwa 4,8 bis 5 GHz an einen Eingang des Quadratur-Oszillators 227. In einer Ausführungsform wird ein Kristall benutzt, um den spannungsgeregelten Oszillator 229 mit Hilfe der Spannungsregelung auf 4,8 bis 5 GHz abzustimmen. Es sei bemerkt, daß der Quadratur-Oszillator 109 eine vereinfachte Version des Quadratur-Oszillators 227 und des Oszillators 229 repräsentiert. Der Quadratur-Oszillator 227 teilt das lokale Oszillator-Signal durch 2 und erzeugt 4 separate 2,4 GHz Trägersignale aus zwei gleichphasigen I-Trägersignalen und zwei Quadratur-Q-Trägersignalen, die jeweils ein symmetrisches Signal darstellen. Im speziellen enthält das I-Trägersignal ein symmetrisches I-Trägersendesignal (I_T+, I_T–) und ein symmetrisches I-Trägerempfangssignal (I_R+, I_R–), wogegen die Q-Trägersignale ein symmetrisches Q-Trägersendesignal (Q_T+; Q_T–) und ein symmetrisches Q-Trägerempfangssignal (Q_R+, Q_R–) umfassen. Die I- und Q-Trägersignale sollen um 90° gegeneinander phasenverschoben sein. Das I-Trägersendesignal wird an den einen Eingang eines I-Kanalmischers 223, der dem Kanalmischer 105 entspricht, über einen Treiber 232 zugeführt. Das Q-Trägersendesignal wird an den einen Eingang eines Q-Kanalmischers 225, der dem Kanalmischer 107 entspricht, über einen weiteren Treiber 234 zugeführt. Der andere Eingang des Q-Kanalmischers 223 wird mit dem Ausgangssignals des Tiefpassfilters 219 beaufschlagt, was auch für den anderen Eingang des Q-Kanalmischers 225 zutrifft, der mit dem Ausgangsignal des Tiefpassfilters 221 beaufschlagt wird. Der I-Kanalmischer 223 verbindet das I-Trägersignal mit dem I-Kanalsendesignal, um den I-Kanal vom Basisband auf eine Hochfrequenz von 2,4 GHz zu konvertieren. Der Q-Kanalmischer 225 verbindet das Q-Trägersignal mit dem Q-Kanalsendesignal, um den Q-Kanal vom Basisband auf eine Hochfrequenz von 2,4 GHz zu konvertieren. Die Ausgangssignale der I/Q-Kanalmischer 223 und 225 werden am Eingang eines Verstärkers variabler Verstärkung (VGA) 233 zusammengeführt. Dieser Verstärker 233 liefert ein verstärktes Sendesignal an den Eingang eines Verstärkers 235 mit konstanter Verstärkung, der seinerseits ein ausgangsseitiges Sendesignal an die ausgangsseitige Übertragungsschaltung abgibt, wie dies für die HF-Sendeschaltung 113 bereits beschrieben wurde.
Ein das Senden detektierende Rückkopplungssignal (TX DET) wird von der externen Sendeschaltung wie z. B. der HF-Sendestufe 113 zurück zum Basisbandprozessor 203 übertragen. Der Basisbandprozessor 203 bringt einen Leistungssteueralgorithmus zur Anwendung, der das übertragene Ausgangssignal über das detektierende Rückkopplungssignal TX, DET feststellt und weiter ein automatisch verstärkungsgeregeltes Sendesignal (TX AGC) an den ZIF-Transceiver 201 zur Steuerung der Verstärkung des Verstärkers mit variabler Verstärkung 232 liefert. Der ZIF-Transceiver 201 umfaßt ferner eine Bezugsspannungsquelle 255, welche eine Bezugsspannung (VREF) für den ZIF-Transceiver 201 und für den Basisbandprozessor 203 liefert. Dieses VREF-Signal kann jede beliebige geeignete Spannung, wie z. B. 1,2 Volt oder dergleichen haben. Ferner liefert auch eine Taktquelle 257 ein Bezugstaktsignal (CREF) an den ZIF-Transceiver 201 und den Basisbandprozessor 203.
Von einer externen Schaltung, z. B. der HF-Empfangsstufe 119 oder dergleichen wird ein HF-Eingangssignal R_RF empfangen und an den Eingang eines veränderbaren LNA 261 innerhalb des ZIF-Transceivers 201 gelegt. Der LNA 261 überträgt sein Ausgangssignal an den Eingang eines LNA 263 mit konstanter Verstärkung. Dieser LNA 263 überträgt das verstärkte HF-Empfangssignal an die entsprechenden Eingänge eines I-Kanalmischers 265, der dem Kanalmischer 123 entspricht und an einen Q-Kanalmischer 267, der dem Kanalmischer 125 entspricht. Quadratur-Oszillator 227 speist einerseits das I-Trägerempfangssignal (I_R+, I_R–) an den anderen Eingang des I-Kanalmischers 265 und zwar über einen Treiber 236, wie andererseits das Q-Trägerempfangssignal (Q_R+, Q_R–) über den anderen Treiber 238 an den anderen Eingang des Q-Kanalmischers 267. Der I-Kanalmischer 265 trennt die I-Trägerfrequenz von dem I-Kanalausgangssignal im HF-Empfangssignal und legt das I-Kanalausgangssignal an ein Tiefpaßfilter LPF 269. In gleicher Weise trennt der Q-Kanalmischer 267 die Q-Trägerfrequenz vom Q-Kanalausgangssignal im HF-Empfangssignal und überträgt das Q-Kanalausgangssignal an einen Tiefpaßfilter LPF 271.
Das Ausgangsignal des LPF 269 wird an den Eingang des variablen Basisbandverstärkers (BB AGC) 273 mit automatischer Verstärkungsregelung angelegt. In entsprechender Weise liefert das Tiefpaßfilter LPF 271 sein Ausgangsignal an den Eingang eines anderen variablen Basisbandverstärkers (BB AGC) 275. Der variable Basisbandverstärker (BB AGC) 273 überträgt ein verstärktes analoges I-Kanalempfangssignal (RXI) an den Eingang eines I-Kanalempfängers AA LPF 277, dessen Ausgangssignal an einen I-Kanaleingang des Basisbandprozessors 203 übertragen wird. Der BB AGC-Verstärker 275 überträgt ein verstärktes analoges Q-Kanalempfangssignal (RXQ) an den Eingang eines Q-Kanals AA LPF 279, der seiner seits sein Ausgangssignal an einen Q-Kanaleingang des Basisbandprozessors 203 anlegt. Der Basisbandprozessor 203 erfüllt die Funktionen des zuvor beschriebenen Empfänger 127 und erzeugt eine Folge von empfangenen Datensignalen.
Ein Überlastdetektor (OD) 289 innerhalb des ZIF-Transceivers 201 hat erste und zweite Eingänge, die mit entsprechenden Ausgängen der LPF 269 und LPF 271 verkoppelt sind, um eine Überlast im empfangenen Eingangssignal festzustellen. Dieser Überlastdetektor 289 liefert ein Basisband-Überlastsignal (BB OVLD) an ein Kompensationssystem innerhalb des Basisbandprozessors 203. Auf diese Weise stellt das Kompensationssystem eine Überlast im empfangenen Signal fest und liefert ein HI/LO-Signal zur Steuerung des variablen LNA 261 des ZIF-Transceivers 201. In der dargestellten Ausführungsform hat das veränderliche LNA 261 etwa eine Differenz von 33 Dezibel (dB) zwischen einer hohen Verstärkung (HI) und einer niederen Verstärkung (LO). Die Verstärkung wird anfänglich auf einen hohen Wert gesetzt, um schwache Signale festzustellen, und dann auf einen niederen Wert umgeschaltet, wenn im Empfangssignal eine Überlastbedingung durch den Überlastdetektor 289 festgestellt wird.
Das Kompensationssystem regelt auch die Verstärkung des Empfangssignals auf ein gewünschtes Leistungsniveau, indem es ein analoges Rückkopplungssignal GAIN ADJUST liefert, um die Verstärkung sowohl des variablen Basisverstärkers BB AGC 273 und des BB AGC 275 zu regeln. Ein einziges Verstärkungsregelsignal wird für beide Basisverstärker 273 und 275 vorgesehen, so daß die Verstärkung des I- und Q-Kanals des Empfangssignals sich in geeigneter Weise im Gleichlauf befinden. Das Kompensationssystem legt ferner entsprechende digitale Gleichstromversetzungssignale für den I- und Q-Kanal I-OFFSET und Q-OFFSET an die Tiefpaßfilter PV 269 und 271. Auf diese Weise versucht das Kompensationssystem den Gleichstromversatz für das Empfangssignal innerhalb des ZIF-Transceivers 201 für den I- und Q-Kanal zu messen und zu reduzieren bzw. zu eliminieren.
In der gezeigten Ausführungsform empfängt ein Phasenfehlerdetektor 228 das symmetrische Q-Trägerempfangssignal (Q_R+, Q_R–) und das symmetrische I-Trägerempfangssignal (I_R+, I_R–) und erzeugt ein symmetrisches Empfangsphasenfehlersignal ER mit positiven und negativen Komponenten (E_R+, E_R–). In gleicher Weise empfängt ein anderer Phasenfehlerdetektor 230 das symmetrische Q-Trägersendesignal (Q_T+, Q_T–) und das symmetrische I-Trägerempfangssignal (I_T+, I_T–) und erzeugt ein symmetrisches Sendephasenfehlersignal E_T mit positiven und negativen Komponenten (E_T+, E_T–). Jede der beiden Phasendetektoren 228 und 230 mißt den relativen Phasenfehler der Quadratur zwischen den korrespondierenden symmetrischen I- und Q-Trägersignalen und wandelt den gemessenen Fehler in eine Phasenfehlerspannung um, welche die Gleichstromkomponente des Ausgangssignals der Phasenfehlerdetektoren 228 und 230 ist. Die Phasenfehlersignale E_R und E_T werden an den Quadratur-Oszillator 227 übertragen, welcher die I- und Q-Trägersignale entsprechend abstimmt, wie nachfolgend erläutert wird.
Die dargestellte Ausführungsform zeigt ferner, daß der Phasenfehlerdetektor 228 in der Nähe der Empfangsmischer 265 und 267 für eine genauere Phasenfehlerbestimmung in der Empfangsschaltung angeordnet ist. In gleicher Weise ist der Phasenfehlerdetektor 230 in der Nähe der Sendemischer 223 und 225 angeordnet, um eine genauere Phasenbestimmung in der Sendeschaltung zu erhalten. Die Verwendung separater Detektoren, welche bei oder in der Nähe der Mischer angeordnet sind, erlaubt das höchste Genauigkeitsniveau für die Phasenfehlerbestimmung und Korrektur. Es sei jedoch bemerkt, daß verschiedene Ausführungsformen und Konfigurationen der Phasenfehlerdetektorfunktion möglich sind wie noch beschrieben wird. Bei einer Alternative wird nur einer der Phasenfehlerdetektoren 228 und 230 benutzt, um ein Phasenfehlerrückkopplungssignal für beide, d. h. den Sendemischer und den Empfangsmischer zu liefern. Entsprechend können alternativ auch die Phasenfehlerdetektoren 228 und 230 durch einen einzigen Phasenfehlerdetektor ersetzt werden. Dieser einzelne Phasenfehlerdetektor kann irgendwo im ZIF-Transceiver 201 angeordnet sein, wie z. B. am Eingang oder innerhalb des Quadratur-Oszillators 227. Für einen Halb-Duplex-Betrieb kann, wie nachfolgend beschrieben, auch ein einzelner umschaltbarer Phasenfehlerdetektor in Erwägung gezogen werden.
In 3 ist in einem Blockdiagramm die Architektur der beispielsweisen Ausführungsform eines Quadratur-Oszillators 227 mit einer Phasenfehlerkorrekturschleife gemäß der Erfindung dargestellt. Der spannungsgeregelte Oszillator VCO 229 liefert ein unsymmetrisches, sinusförmiges, lokales Oszillatorsignal LO an die eine Seite eines Anpassungswiderstandes R1, dessen andere Seite mit einem Eingangs-Ausgangs(I/O)-Stift eines Wandlers 301, der aus dem unsymmetrischen Signal ein symmetrisches Signal erstellt, innerhalb des ZIF-Transceivers 201 gekoppelt ist. Der VCO 229 und der Widerstand R1 stellen eine HF-Quelle dar. In der dargestellten Ausführungsform hat der Widerstand R1 einen Wert von 50 Ohm. Der Wandler 301 für die Umwandlung eines unsymmetrischen in ein symmetrisches Signal verwendet drei I/O-Stifte, wovon der erste Stift PIN1 von der HF-Quelle angesteuert, der zweite Stift PIN2 zur Ableitung des HF-Signals mit Masse verbunden und der dritte Stift PIN3 mit einem Erssatzlastwiderstand R2 gekoppelt ist, dessen andere Seite ebenfalls an Masse liegt. Dieser Ersatzlastwiderstand R2 dient als Referenz für die symmetrische HF und hat in der dargestellten Ausführungsform ebenfalls einen Wert von 50 Ohm. Der Wandler 301 und die Widerstände R1 und R2 liefern eine angemessene konjugierte Anpassung, welche das lokale Oszillatorsignal vom unsymmetrischen Modus in einen symmetrischen Modus DLO+ und DLO– umwandelt, indem der Gleichtaktanteil des symmetrischen Signals zwischen den Stiften 1 und 3 über den Stift 2 zur HF-Quelle zurückgeleitet wird. Es können Entkopplungskondensatoren C1 und C2 vorgesehen sein, die in Serie zwischen die Leitungen DLO+ und DLO– des symmetrischen lokalen Oszillator-Ausgangsignals geschaltet sind.
Die DLO+ und DLO– Komponenten des symmetrischen Ausgangssignals des Wandlers 301 werden als positive und negative Eingangssignale an eine nicht-lineare HF-Meßwerterfassungsstufe (transconductor stage) 303 angelegt. Diese Stufe 303 liefert ein erstes symmetrisches Taktsignal Ca an den Takteingang einer D-Verriegelungsstufe und ein zweites symmetrischen Taktsignal Cb an den Takteingang einer weiteren Verriegelungsstufe 307. Diese Verriegelungsstufen 305 und 307 können als Flip Flop oder dergleichen aufgebaut sein. Sie sind in einer Master-Slave-Konfiguration miteinander gekoppelt, bei der der nicht invertierende Ausgang der Verriegelungsstufe 305 an den D-Eingang der Verriegelungsstufe 307 gelegt ist und bei der der invertierende Ausgang der Verriegelungsstufe 307 mit dem D-Eingang der Verriegelungsstufe 305 gekoppelt ist. Auf diese Weise wirken die Master-Slave-Verriegelungsstufen 305 und 307 wie ein Quadratur-Generator, der das Taktfrequenzausgangssignal der HF-Meßwerterfassungsstufe 303 durch 2 teilt und ein Quadratur-I-Ausgangsignal sowie Quadratur-Q-Ausgangssignal erzeugt. Im speziellen erzeugt der nichtinvertierende Ausgang der Verriegelungsstufe 305 ein symmetrisches I-Ausgangssignal und der nicht-invertierende Ausgang der Verriegelungsstufe 307 ein symmetrisches Q-Ausgangssignal, von denen jedes etwa die halbe Frequenz der ersten und zweiten symmetrischen Taktsignale Ca und Cb hat.
Die symmetrischen I- und Q-Ausgangssignale werden über eine Kette aus Verstärkerstufen und/oder Pufferstufen 309 und 311 zur Verfügung gestellt. Sie bezieht sich ganz allgemein auf eine oder mehrere Pufferstufen, Verstärkerstufen, Verstärker, Treiberstufen usw. Jede Kette derartiger Pufferstufen 309 und 311 enthält soviele Pufferstufen oder Verstärkerstufen als notwendig sind, um die gewünschten Ausgangsniveaus und die Ansteuerfähigkeit zum Ansteuern der entsprechenden Mischer 223, 225, 265 und 267 zu erhalten. Jede Kette dieser Pufferstufen 309 und 311 kann jede beliebige Form oder Topologie annehmen. Die spezielle Verstärkung über jede Pufferkette 309 bzw. 311 ist nicht die primäre Priorität, da das Signal generell ein Zeitsignal, d. h. ein Phasen- und Phasendifferenzsignal ist. Deshalb ist die Phasenverzögerung über die jeweilige Pufferkette 309 und 311 von besonderer Bedeutung, da sonst eine Stabilisierung schwierig sein würde, wenn eine kurze Schleifenerfassungszeit wünschenswert ist. Die Pufferkette 309 liefert das symmetrische I-Trägersignal für die Mischer 107 und 265, wogegen die Pufferkette 307 das symmetrische Q-Trägersignal für die Mischer 105 und 267 bereitstellt.
Es sei bemerkt, daß abhängig von der speziellen Konfiguration jede Pufferkette 309 bzw. 311 eine oder mehrere Pufferstufen innerhalb des Quadratur-Oszillators 227 und einen oder mehrere Pufferstufen außerhalb des Quadratur-Oszillators 227 hat. Eine der Ausführungsformen z. B. die Pufferkette 309 hat entsprechend einen oder mehrere Pufferstufen innerhalb des Quadratur-Oszillators 227, einen oder mehrere Sendepufferstufen zwischen den Quadratur-Oszillator 227, dem Mischer 223 sowie eine oder mehrere Empfängerpufferstufen zwischen dem Quadratur-Oszillator 227 und dem Mischer 265. Die Sendepufferstufen umfassen den Treiber 232, der zur Ansteuerung des Mischers 223 Verwendung findet, und die Empfangspufferstufen umfassen den Treiber 236, der zur Ansteuerung des Mischers 265 Verwendung findet. In entsprechender Weise umfaßt die Pufferkette 311 eine oder mehrere Pufferstufen innerhalb des Quadratur-Oszillators 227, eine oder mehrere Sendepufferstufen zwischen dem Quadratur-Oszillators 227, dem Mischer 225 und dem Treiber 234 sowie eine oder mehrere Empfangspufferstufen zwischen dem Quadratur-Oszillator 227 und dem Mischer 267 einschließlich dem Driver 238. Die Anzahl der Pufferstufen in der Sendekette bzw. der Empfangskette muß gleich sein und kann von der speziellen Anordnung der Sende- bzw. Empfangsschaltung auf dem Chip abhängen. Es sei ferner bemerkt, bei in einer Halb-Duplex-Kommunikationskonfiguration die externen Empfangspufferstufen während des Sendemodus mit geringerer Leistung betrieben werden, ebenso werden die externen Sendepufferstufen während des Empfangsmodus mit geringerer Leistung betrieben werden, um Energie zu sparen.
Die symmetrischen I- und Q-Trägersignale werden auch an einen Quadratur-Phasenfehlerdetektor 313 angelegt, der den relativen Phasenfehler der Quadratur zwischen den symmetrischen I- und Q-Trägersignalen mißt und diesen Fehler in ein Phasenfehlersignal E1 umwandelt. Dieser Phasenfehlerdetektor 313 repräsentiert entweder einen oder beide der Phasenfehlerdetektoren 228 und 230 oder einen einzelnen Phasenfehlerdetektor, der innerhalb des Quadratur-Oszillators 227 bei einer alternativen Ausführungsform angeordnet ist. Das Signal E1 ist die Gleichstromkomponente des Ausgangssignals des Phasenfehlerdetektors 313. Obwohl das Signal E1 als unsymmetrisches Signal dargestellt ist, kann es auch in einer anderen Ausführungsform als symmetrisches Signal ausgebildet sein. Dieses Signal E1 wird über ein RC-Filter 315 übertragen, der die Grundfrequenz des lokalen Oszillators (LO) und ihre Harmonischen unterdrückt, um ein bandbreitenbegrenztes Phasenfehlersignal E2 zu erhalten. Das Signal E2 ist ebenfalls als unsymmetrisches Signal dargestellt ist. Obwohl es als unsymmetrisches Signal dargestellt ist, kann es auch in einer anderen Ausführungsform als symmetrisches Signal vorgesehen sein. In der dargestellten Ausführungsform umfaßt das RC-Filter 315 einen Serienwiderstand R3, der zwischen den Signalen E1 und E2 angeordnet ist, sowie einen Kondensator C3, der zwischen E2 und Masse liegt. Auch das RC-Filter kann sowohl unsymmetrisch als auch symmetrisch in Abhängigkeit von den Signalen E1 und E2 aufgebaut sein. Dieses RC-Filter 315 wird dazu benutzt, um alle übermäßig großen lokalen Oszillator-Signale LO von kleinen Phasenfehlersignal abzuhalten und um eine lineare Rückkopplungsschleife zu schaffen. Das RC-Filter 315 hat einen Pol bei etwa der Frequenz f_p, welche nicht der dominante Pol der Schleife ist. Bei einer Ausführungsform beträgt die Größe f_p etwa 100 Megahertz (MHz). Variationen dieser Architektur können einen Phasendetektor umfassen, der eine Breitbandunterdrückung der lokalen Oszillator-Frequenz und ihrer Harmonischen bewirkt, indem der Vorteil der symmetrischen Natur der I- und Q-Trägersignale ausgenutzt wird, welche den f_p-Pol der Schleife eliminiert und damit eine schnellere Erfassung ermöglicht.
Das bandbreitenbegrenzte Phasenfehlersignal E2 wird dann an einen Eingang einer Verstärkerstufe mit hoher Verstärkung oder eines Operationsverstärkers (opamp) 317 übertragen. Das Ausgangssignal des opamp 317 wird an einen Eingang einer linearen Meßwerterfassungsstufe 319 angelegt. Die Ausgangssignale dieser Stufe 319 werden mit den Ca- und Cb-Signalen summiert, um die Schleife zu schließen.
In 4 wird detailliert in einem schematischen Diagramm die Chip- bzw. integrierte Schaltungsanordnung 401 (IC) des ZIF-Transceivers 201 gezeigt, welche den Wandler 301 zur Umwandlung unsymmetrischer in symmetrische Signale und die HF-Meßwertertfassungsstufe 303 (transconductor stage) umfaßt. Jeder der Stifte PIN 1, PIN 2 und PIN 3 der IC-Anordnung 401 enthält eine entsprechende Induktivität La, Lb und Lc. Die Induktivität La am Stift PIN 1 erzeugt das DLO+-Signal, welches an die eine Seite einer Induktivität L1 einer Gleichtaktableitung 403 (common mode shunt) und an die Basis von 2 in Emitterschaltung betriebener Transistoren Q1 und Q2 angelegt wird. Die Induktivität Lc am Stift PIN 3 erzeugt das Signal DLO-, welches am anderen Ende einer weiteren Induktivität L2 der Gleichtaktableitung 403 und an der Basis weiterer zwei in Emitterschaltung betriebener Transistoren Q3 und Q4 angelegt wird. Die beiden anderen Enden der Induktivitäten L1 und L2 sind zusammengeschaltet und hängen auf der einen Seite eines Kondensators C der Gleichtaktableitung 403. Die andere Seite des Kondensators C ist mit dem Stift PIN 2 über die Induktivität Lb verbunden. In der dargestellten Ausführungsform werden als Transistoren Q1 bis Q4 bipolare Transistoren verwendet. Die Emitter dieser Transistoren Q1 bis Q4 sind zusammengeschaltet und an die eine Seite einer Stromquelle 405 angeschlossen, deren andere Seite an Masse liegt. Die Kollektoren der Transistoren Q1 und Q3 liefern das symmetrische Taktsignal Ca mit den Komponenten Ca+ und Ca-. Die Kollektoren der Transistoren Q2 und Q4 liefern das symmetrische Taktsignal Cb mit den Komponenten Cb+ und Cb–. Auf diese Weise wird das symmetrische lokale Oszillatorsignal DLO+ und DLO– in zwei Paare differentieller Ströme Ca+, Ca– und Cb+, Cb– umgewandelt.
In 5 ist schematisch ein Beispiel einer Master-Salve-Taktschaltung 500 mit emittergekoppelter Logik (ECL) aus bipolaren Transistoren (T) und Widerständen (R) für die Implementierung der Master-Slave-Regelungsstufen 305, 307 dargestellt. Die Taktschaltung 500 wird mit den zwei Paar symmetrischer Ströme Ca+, Ca– und Cb+, Cb– beaufschlagt und erzeugt ausgangsseitig symmetrische I- und Q-Taktsignale mit entsprechenden Komponenten I+, I– und Q+, Q–. Eine derartige Schaltung ist an sich bekannt und wird daher nicht weiter erläutert. Jede geeignete Taktschaltung mit einem Teiler 1:2 genügt diesen Anforderungen.
6 ist eine detaillierte Darstellung der Rückkopplungsstufe zwischen den Operationsverstärker 317, der mit dem Signal E2 beaufschlagt wird und der Summation der symmetrischen Ströme Ca+, Ca- und Cb+, Cb- dient. Dieser Operationsverstärker 317 überträgt in offener Schleife sein Ausgangssignal an den Eingang einer zweiten Verstärkerstufe 601 mit einer Miller-Kompensation. Diese Miller-Kompensation ist als in Serie geschaltete RC-Rückkopplungsschleife dargestellt, welche den Eingang und den Ausgang des Verstärkers 601 verbindet. Diese Verstärker legen den dominanten Pol und die Ansprechzeit der gesamten Rückkopplungsschleife fest. Die Verstärker legen auch den korrekten Phasenfehler im eingeschwungenen Zustand fest. Je größer die Verstärkung ist, um so kleiner ist der korrigierte Phasenfehler im eingeschwungenen Zustand. Wenn die Verstärkung groß genug ist, wird der korrigierte Phasenfehler in der geschlossenen Schleife nur durch die Genauigkeit des Phasendetektors bestimmt. Dies erlaubt eine Verringerung der Genauigkeit für alle anderen Blocks, wie z. B. die Pufferketten 309 und 311 und die Teilungsfunktion durch 2 im Hinblick auf den Phasenversatz. Je größer diese Verstärkung, um so größer ist auch die Linearität der geschlossenen Schleifenoperation aufgrund des Unterdrückungseffektes bezüglich der nicht linearen Verzerrungen durch die hohe Verstärkung der negativen Rückkopplungsverstärker.
Der Verstärker 601 wandelt das verstärkte Phasenfehlersignal E2 in einen Strom um und summiert dieses Signal mit den symmetrischen Strömen Ca+, Ca– und Cb+, Cb– an den Summierungspunkten 603 und 605 am Eingang der Master-Slave-Verriegelungsstufen 305 und 307. In einer Ausführungsform ist der Verstärker 601 aus Metalloxid-Feldeffekttransistoren (MOSFET) als Stromquelle aufgebaut, die die Spannung in Strom umwandeln. Die Summierungspunkte 603 und 605 können Leitungsverbindungen sein, welche eine Gleichstrom-Rückkopplungskomponente mit dem Wechselstrom-Oszillatorsignal kombinieren. Es sei bemerkt, daß das Signal E2 des Operationsverstärkers 317 und der Verstärker 601 der Rückkopplungsstufe als unsymmetrische Schaltung dargestellt sind, obwohl diese selbstverständlich auch als symmetrische Schaltung ausgeführt sein können.
In 9 sind in einer grafischen Darstellung die eingangsseitigen Taktsignale Ca+ und Ca– sowie die resultierenden Quadratur-Ausgangssignale I+, I–, Q+ und Q– der Taktschaltung 500 über der Zeit dargestellt. Wie man erkennt, erzeugt der Phasenfehlerstrom von der Rückkopplungsschleife einen Gleichspannungsversatz gegenüber den symmetrischen Wechselstrom-Eingangstaktsignalen Ca+, Ca– (und Cb+, Cb–), welcher in Form eines Stromes an dieser Stelle auftritt und einen Phasenversatz durch die Quadratur erzeugt. Dieser Phasenversatz ist eine Funktion der Anstiegs- und/oder Abfallzeiten des Taktsignals und des Gleichstromversatzes. Diese Transferfunktion des Stromversatzes gegenüber dem Phasenversatz ist verhältnismäßig kompliziert, jedoch kann sie durch Messung der Anstiegszeit des Taktsignalstromes und eine linearisierende Abschätzung auf der Annahme einer konstant ansteigenden Flanke gegenüber einer expotentiellen Anstiegszeit abgeschätzt werden, was bei einem rein linear angenommenen Elementensystem der Fall sein würde. Die Schaltcharakteristik eines bipolaren Transistors (PJT) tendiert dazu, eine konstante Anstiegszeit aufgrund der starken nicht linearen Aktivität während der Umschaltung zu haben. Deshalb ist es eine gute Abschätzung, wobei Experimente zeigen, daß ein vernünftig großer linearer Dynamikbereich für diesen Transferblock existiert.
Zusammenfassend gilt, daß der Phasenfehlerdetektor 313 den Phasenfehler der Quadratur an den lokalen Oszillator-Eingängen der Empfangs-/Sendemischer mißt. Der Rückkopplungsverstärker liefert ein invertiertes Signal (negative Rückkopplung) und eine verstärkte Version dieses Signals zurück an die durch 2 teilende Taktschaltung. Dies zieht die Phase zurück zur Quadratur und reduziert dadurch den Gesamtphasenfehler, der durch irgendwelche Unvollkommenheiten bei der Umwand-lung von unsymmetrischen zu symmetrischen Signalen, der Teilung durch 2 und der inherenten Fehlanpassungen bei der Verzögerung zwischen der I- und Q-LO-Treiber/Pufferketten entsteht, welche für die passende Mischerperformance notwendig sind. Wenn der gesamte Schleifengewinn groß genug ist, kann der korrigierte Phasenfehler im eingeschwungenen Zustand vernachlässigt und lediglich die Phasenfehlerkomponente berücksichtigt werden, welche wenn überhaupt, sich aus dem Phasenfehlerdetektor selbst ergibt. Deshalb ist der Phasenfehler aufgrund der Quadratur nur so groß wie der Phasenfehlerversatz, der vom Phasenfehlerdetektor erzeugt wird, da die Schleife andere Beiträge zum Phasenversatz ausgleicht.
In 7 ist in einem Blockdiagramm eine alternative Ausführungsform dargestellt, in welcher die Schleife irgendwo geschlossen ist, wie z.B. innerhalb der Pufferketten 309 und 311. Anstatt die Schleife am Takteingang der Master-Slave-Verriegelungsstufen 305 und 307 unter Verwendung eines Gleichstromversatzes zu schließen, wird die Schleife irgendwo in den Pufferketten unter Verwendung abstimmbarer Verzögerungsstufen geschlossen. In der dargestellten Ausführungsform ist ein Widerstand RI in Serie am Verbindungspunkt zweier Stufen der Pufferketten 309 angeordnet und die Kathode eines abstimmbaren Varaktors (VI) mit dem Verbindungspunkt zwischen dem Widerstand RI und dem Eingang der nächsten Stufe der Pufferketten 309 gekoppelt. In entsprechender Weise ist ein Widerstand RQ in Serie zu einem Verbindungspunkt zweier Stufen der Pufferkette 311 plaziert und die Kathode eines weiteren abstimmbaren Varaktors VQ im Verbindungspunkt zwischen dem Widerstand RQ und dem Eingang der nächsten Stufe der Pufferkette 311 angekoppelt. Das Ausgangsignal des Phasenfehlerdetektors 313 liegt am Eingang eines Verstärkers 701, der ein Operationsverstärker oder dergleichen sein kann und dessen nichtinvertierender Ausgang mit der Anode des Varaktors VI und dessen invertierender Ausgang mit der Anode des Varaktors VQ gekoppelt ist.
Im Betrieb arbeiten die Varaktoren VI und VQ als kapazitive Abstimmelemente, welche eine abstimmbare RC-Verzögerung für die I- bzw- Q-Trägersignale bewirken. Die ausgangsseitige Spannung des Verstärkers 701 wird zur Ansteuerung der Abstimmspannung der Varaktoren benutzt. In einer beispielsweisen Ausführungsform ergibt sich eine maximale Verstärkung aus diesem Transferblock, wenn die mittlere Zeitkonstante der RC-Stufe derart eingestellt ist, daß sich ein 3dB-Abfall für die Grundfrequenz des lokalen Oszillators ergibt. Ein Nachteil besteht in der Tendenz die oberen Harmonischen des Oszillatorsignals auszufiltern und bezüglich der Phase zu verschieben. Diese Tendenz stellt in der Regel kein Problem dar, da die nachfolgenden Pufferstufen üblicherweise aus einem Satz von begrenzenden Verstärkern bestehen, welche dazu tendieren, die Flanken des lokalen Oszillatorsignals rechtwinkelig zu machen, um den Filtereffekt zu kompensieren.
Das Blockschaltbild gemäß 8 zeigt eine weitere Ausführungsform, welche zwei schaltbare Phasenfehlerdetektoren in einem Halb-Duplex-System verwenden. In den meisten Halb-Duplex-Systemen werden die Sende- oder Empfangsbereiche mit aufsteigender und absteigender Leistung für die Erhaltung des Versorgungsstromes betrieben und zwar in Abhängigkeit davon, ob Funksignale gesendet oder zu einer bestimmten Zeit empfangen werden. Bei dieser Ausführungsform können sowohl Sendemischer als auch der Empfangsmischer eine eigens zugeordnete Pufferkette und einen verbindenden Leitungsaufbau benötigen. Die Darstellung zeigt, daß ein durch 2 teilender Quadratur-Oszillator 801 ein I-Trägersignal und eine I-Kanal-Sendepufferkette 803 und an eine I-Kanal-Empfängerpufferkette 807 anlegt. In gleicher Weise liefert der Quadratur-Oszillator 801 ein Q-Trägersignal an eine Q-Kanal-Sendepufferkette 805 und an eine Q-Kanal-Empfängerpufferkette 809. Die Pufferketten 803 bis 809 treiben entsprechend die Sende- und Empfangsmischer 222 bis 227 wie bereits gezeigt an.
Ein erster Phasenfehlerdetektor 811 stellt den Phasenfehler zwischen I- und Q-Trägersendesignalen und ein zweiter Phasenfehlerdetektor 813 stellt den Phasenfehler zwischen den I- und Q-Trägerempfangssignalen fest. Ein Umschalter 815 koppelt den Phasenfehlerdetektor 811 an den Eingang eines Operationsverstärkers 817 im Sendemodus und den Phasenfehlerdetektor 813 an den Eingang des Operationsverstärkers 817 im Empfangsmodus. Diese beiden Phasendetektoren 811 und 813 werden mit aufsteigender oder absteigender Leistung mit der entsprechenden Sendepufferkette bzw. Empfangspufferkette betrieben und können analog mit wesentlich niedrigeren Frequenzen im Eingang des Operationsverstärkers 817 summiert werden. Es kann einige Zeit für die Erfassung zwischen dem Sende- und dem Empfangsmodus erfordern. Eine derartige Umschaltung kann üblicherweise vorgenommen werden, während die Sende- bzw. Empfangskette wirksam ist.
Obwohl vorausstehend ein System und ein Verfahren gemäß der vorliegenden Erfindung in Verbindung mit einem oder mehreren Ausführungsbeispielen beschrieben wurde, ist die Erfindung nicht auf diese spezielle Form der Ausführung begrenzt, vielmehr kann sie auch Alternativen, Modifikationen und Äquivalente erfassen, die der Idee und dem Schutzumfang der Erfindung gemäß der beigefügten Ansprüche entsprechen.
Zusammenfassung
Quadratur-Oszillator (227) mit Phasenfehlerkorrektur hat einen lokalen Oszillator (229) zur Erzeugung eines unsymmetrischen Taktsignals und ferner einen ein unsymmetrisches in ein symmetrisches Signal umformenden Wandler (301, 303), der das Taktsignal in ein symmetrisches Taktsignal umwandelt. Ein Quadratur-Generator (305, 307), der das symmetrische Taktsignal in ein I-Trägersignal und ein Q-Trägersignal umwandelt und einen Phasenfehlerdetektor (313) enthält, der einen Phasenfehler zwischen dem I-Trägersignal und dem Q-Trägersignal ausmißt, ist mit einem Rückkopplungsverstärker (317, 319) versehen, der das symmetrische Taktsignal basierend auf einem gemessenen Phasenfehler modfiziert. Der Rückkopplungsverstärker legt den gemessenen Phasenfehler als Gleichstromversatz an ein symmetrisches Wechselstromtaktsignal. Eine Meßwerterfassungsstufe Q1 bis Q4 (405) wandelt symmetrische Taktspannungssignale in zwei symmetrische Taktstromsignale Ca und Cb um, während der Quadratur-Generator ausgangsseitig I- und Q-Stromsignale aus den zwei Paaren der symmetrischen Taktstromsignale ableitet. Der Phasenfehlerdetektor erzeugt eine Phasenfehlerspannung E2, wobei der Rückkopplungsverstärker mit einer Meßwerterfassungsstufe (601, 603, 605) die Phasenfehlerspannung in einen Korrekturstrom umwandelt und diesen Korrekturstrom zu jedem der beiden Paare der symmetrischen Wechselstromtaktsignale addiert.
(3)

Claims

Quadratur-Oszillator mit einer Phasenfehlerkorrektur, bestehend aus: – einem lokalen Oszillator, der ein unsymmetrisches Taktsignal liefert; – einem mit dem lokalen Oszillator gekoppelten Wandler, der das unsymmetrische Taktsignal in ein symmetrisches Taktsignal überführt; – einem mit dem Wandler gekoppelten Quadratur-Generator, der das symmetrische Taktsignal in ein gleichphasiges I-Trägersignal und ein Quadratur (um 90° phasenverschobenes) Q-Trägersignal umwandelt; – einem mit dem Quadratur-Generator gekoppelter Phasenfehlerdetektor, der einen Phasenfehler zwischen den I- und Q-Trägersignalen ausmißt und ein Phasenfehlersignal liefert und – einem mit dem Phasenfehlerdetektor und dem Quadratur-Generator gekoppelter Rückkopplungsverstärker, der das symmetrische Taktsignal auf der Basis des gemeinsamen Phasenfehlers modifiziert.
Quadratur-Oszillator nach Anspruch 1 mit einem ein unsymmetrisches in ein symmetrisches Signal umsetzender Wandler mit einer zweiten Stufe, welche ein Paar symmetrische Taktsignale erzeugt.
Quadratur-Oszillator nach Anspruch 1, bei dem der Quadratur-Generator die Frequenz durch 2 teilt.
Quadratur-Oszillator nach Anspruch 1, bei dem ein Rückkopplungsverstärker den gemessenen Phasenfehler als Gleichstrom(DC)-Versatz eines symmetrischen Wechselstrom(AC)-Taktsignals liefert.
Quadratur-Oszillator nach Anspruch 1, bei welchem: – der lokale Oszillator das unsymmetrische Taktsignal als Spannungssignal liefert; – der ein unsymmetrisches in ein symmetrisches Signal überführende Wandler das symmetrische Taktsignal als ein symmetrisches Spannungssignal zur Verfügung stellt; – eine Meßwerterfassungsstufe (transconductor stage), die mit dem Wandler und dem Quadratur-Generator gekoppelt ist, und die das symmetrische Spannungssignal für den Takt in zwei Paar symmetrische Stromsignale für den Takt umwandelt und – bei welchem der Quadratur-Generator in einer Master-Slave-Verriegelungskonfiguration mit der Messwerterfassungsstufe gekoppelt ist, welche von den beiden Paaren der symmetrischen Taktsignale ausgangseitig I- und Q-Stromsignale erzeugt.
Quadratur-Oszillator nach Anspruch 5, bei welchem die Meßwerterfassungsstufe umfaßt: – zwei Paar emittergekoppelte Transistoren, wobei jedes Paar am Basiseingang eine Komponente des symmetrischen Taktsignals empfängt und jedes Paar kollektorseitig ein entsprechendes Paar eines symmetrischen Stromsignals als Takt erzeugt und bei welchem zwischen die Emitter der beiden Transistorpaare und Masse eine Stromquelle geschaltet ist.
Quadratur-Oszillator nach Anspruch 5, weiter bestehend aus: – einer ersten Pufferketten, welche das ausgangsseitige I-Stromsignal verstärkt, um ein I-Trägersignal zu liefern, und – einer zweiten Pufferkette, welche das ausgangsseitige Q-Stromsignal verstärkt und das Q-Trägersignal liefert.
Quadratur-Oszillator nach Anspruch 7, in welchem der Phasenfehlerdetektor eine Phasenfehlerspannung erzeugt, die den Phasenfehler zwischen dem I- und dem Q-Trägersgignal anzeigt.
Quadratur-Oszillator nach Anspruch 8, bei welchem der Rückkopplungsverstärker umfaßt: – eine Meßwerterfassungsstufe, welche mit dem Phasenfehlerdetektor und dem Quadratur-Generator gekoppelt ist und eine Phasenfehlerspannung in einen Korrekturstrom umwandelt sowie diesen Korrekturstrom zu jedem der beiden Paare der symmetrischen Stromsignale für den Takt hinzufügt.
Quadratur-Oszillator nach Anspruch 9, bei dem die Meßwerterfassungsstufe eine MOSFET-Stromquelle umfaßt.
Quadratur-Oszillator nach Anspruch 9, bei dem der Rückkopplungsverstärker ferner umfaßt: – ein RC-Filter, das mit dem Phasenfehlerdetektor gekoppelt ist und – eine Verstärkerstufe, die mit dem RC-Filter und der Meßwerterfassungsstufe gekoppelt ist und die Phasenfehlerspannung verstärkt.
Quadratur-Oszillator nach Anspruch 11, bei welchem der Phasenfehlerdetektor umfaßt: – einen ersten Modus-Puffer, der mit dem Quadratur-Generator gekoppelt ist und erste Modus I- und Q-Trägersignale erzeugt; – einen zweiten Modus-Puffer, welcher mit dem Quadratur-Generator gekoppelt ist und zweite Modus I- und Q-Trägersignale erzeugt; – einen ersten Phasenfehlerdetektor, der einen Phasenfehler zwischen den ersten Modus I- und Q-Trägersignalen feststellt und daraus ein erstes Modus-Phasenfehlersignal ableitet; – einen zweiten Phasenfehlerdetektor, der den Phasenfehler zwischen den zweiten Modus I- und Q-Trägersignalen feststellt und ein zweites Modus-Phasenfehlersignal liefert und – einen Modusschalter, der mit dem ersten und dem zweiten Phasenfehlerdetektor und dem Rückkopplungsverstärker gekoppelt ist und welcher den ersten Phasenfehlerdetektor mit dem Rückkopplungsverstärker im ersten Modus und den zweiten Phasenfehlerdetektor mit dem Rückkopplungsverstärker im zweiten Modus verkoppelt.
Lokaler Quadratur-Oszillator mit Phasenfehlerkorrektur bestehend aus: – einem Wandler, der das unsymmetrische Taktsignal in ein symmetrisches Taktsignal umwandelt, – eine Meßwerterfassungsstufe, die mit dem ein unsymmetrisches in ein symmetrisches Signal umformenden Wandler gekoppelt ist und das symmetrische Taktsignal in ein Paar symmetrischer Taktsignale umformt; – einem mit der Meßwerterfassungsstufe gekoppelten Quadratur-Generator, der das Paar symmetrischer Taktsignale in ein unsymmetrisches I-Taktsignal und ein 90°-phasenverschobenes Q-Taktsignal umwandelt; – einer ersten mit dem Quadratur-Generator gekoppelte Pufferkette, welche ein I-Trägersignal als korrigierte Version des I-Taktsignals erzeugt und einen zwischenliegenden Rückkopplungsanschluß hat; – einer zweiten mit dem Quadratur-Generator gekoppelten Pufferkette, welche ein Q-Trägersignal als korrigierte Version des Q-Taktsignals erzeugt und einen zwischenliegenden Rückkopplungsanschluß hat; – einen mit der ersten und zweiten Pufferkette gekoppelter Phasenfehlerdetektor, der den Phasenfehler zwischen dem I- und dem Q-Trägersignal ausmißt und ein Phasenfehlersignal liefert; – einem mit dem Phasenfehlerdetektor gekoppelter Rückkopplungsverstärker, der das Phasenfehlersignal empfängt und daraus ein symmetrisches Rückkopplungssignal erzeugt und – einem Paar Abstimmelemente, welche mit dem Rückkopplungsverstärker einem entsprechenden mittig liegenden Rückkopplungsanschluß der ersten und zweiten Pufferkette verbunden sind.
Quadratur-Oszillator nach Anspruch 13, in welchem das Paar Abstimmelemente abstimmbare RC-Schaltungen sind.
Quadratur-Oszillator nach Anspruch 13, in welchem das Paar Abstimmelemente einen zwischen Pufferstufen der Pufferkette angeschlossenen Serienwiderstand aufweisen, welche einen abstimmbaren Varaktor umfassen, die mit dem Widerstand und mit dem Rückkopplungsverstärker verbunden sind.
Quadratur-Oszillator mit Phasenfehlerkorrektur bestehend aus: – einem Taktgenerator, der ein Taktsignal liefert; – eine Taktteilerschaltung, welche mit dem Taktgenerator gekoppelt ist und das Taktsignal in ein erstes und zweites Taktsignal unterteilt; – einem ersten Phasenverschiebenetzwerk, das mit der Taktteilerschaltung gekoppelt ist und ein erstes Trägersignal basierend auf dem ersten Taktsignal liefert; – einem zweiten Phasenverschiebenetzwerk, welches mit der Taktteilerschaltung gekoppelt ist und ein zweites Trägersignal basierend auf dem zweiten Taktsignal liefert, wobei das zweite Taktsignal um 90° phasenverschoben relativ zum ersten Trägersignal ist und – einem Phasendetektor, der mit dem ersten und zweiten Phasenverschiebenetzwerk gekoppelt ist und ein Phasenfehlersignal zur Steuerung des Phasenverschiebenetzwerkes verwendet.
Quadratur-Oszillator nach Anspruch 16 mit einer mit dem Phasendetektor und der Taktteilerschaltung gekoppelten Verbindungsschaltung, welche das erste und zweite Taktsignal basierend auf dem Phasenfehlersignal anpaßt.
Quadratur-Oszillator nach Anspruch 16, bei welchem das erste und zweite Phasenverschiebenetzwerk jeweils ein entsprechendes erstes und zweites mittleres Trägersignal liefert und bei welchem eine Verbindungsschaltung mit dem Phasendetektor und dem ersten sowie zweiten Phasenverschiebenetzwerke gekoppelt ist, um die ersten und zweiten mittleren Trägersignale basierend auf dem Phasenfehlersignal abzustimmen.
Verfahren zur Erzeugung von Quadratur-Signalen mit Phasenfehlerkorrektur zum: – Erzeugen eines Taktsignals; – Umwandeln des Taktsignals in ein symmetrisches Taktsignal; – Aufteilen des Taktsignal in ein erstes und zweites Taktsignal; – Erzeugen eines symmetrischen gleichphasigen I-Trägersignals und eines um 90° phasenverschobenes symmetrisches Q-Trägersignal basierend auf den ersten und zweiten Taktsignalen; – Feststellen des Phasenfehlers zwischen den symmetrischen I- und Q-Trägersignalen und zum Erzeugen eines Phasenfehlerrückkopplungssignals und zum – Abstimmen der Phasendifferenz zwischen den symmetrischen I- und Q-Trägersignalen basierend auf dem Phasenfehlerrückkopplungssignal.
Verfahren nach Anspruch 19, zum – Abstimmen der Phasendifferenz durch Verbinden des Phasenfehlerrückkopplungssignals mit den ersten und zweiten Taktsignalen.
Verfahren nach Anspruch 19, zum – Erzeugen von mittleren symmetrischen I- und Q-Trägersignalen innerhalb der Pufferketten und zum – Abstimmen der Phasendifferenz durch Verbindung des Phasenfehlerrückkopplungssignnals mit dem mittleren symmetrischen I- und Q-Trägersignalen.