KR100778338B1 - 스타트업 회로가 구비된 4위상 전압 제어 발진기 - Google Patents

스타트업 회로가 구비된 4위상 전압 제어 발진기 Download PDF

Info

Publication number
KR100778338B1
KR100778338B1 KR1020060095677A KR20060095677A KR100778338B1 KR 100778338 B1 KR100778338 B1 KR 100778338B1 KR 1020060095677 A KR1020060095677 A KR 1020060095677A KR 20060095677 A KR20060095677 A KR 20060095677A KR 100778338 B1 KR100778338 B1 KR 100778338B1
Authority
KR
South Korea
Prior art keywords
resonator
phase difference
phase
clock signal
signal
Prior art date
Application number
KR1020060095677A
Other languages
English (en)
Inventor
변상진
김천수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060095677A priority Critical patent/KR100778338B1/ko
Priority to US11/644,506 priority patent/US7436266B2/en
Application granted granted Critical
Publication of KR100778338B1 publication Critical patent/KR100778338B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 스타트업 회로가 구비된 4위상 전압 제어 발진기(LC Quadrature VCO)에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 위상 검출기(phase detector)와 조정기(controller)를 사용해 스타트업 회로(startup circuit)를 4위상 전압 제어 발진기에 구현함으로서, 4위상 전압 제어 발진기에서 발생시키는 2개의 클럭간 위상 차이를 +90° 또는 -90°중 어느 하나로 정확하게 선택할 수 있도록 하는, 스타트업 회로가 구비된 4위상 전압 제어 발진기를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은 ±90°의 위상 차이를 갖는 클럭신호를 외부의 신호처리장치에게 제공하기 위한 4위상 전압 제어 발진기(LC Quadrature VCO)에 있어서, 제2 클럭신호[CLK90] 및 제4 클럭신호[CLK270]를 발생시키는 제1 LC 공진기; 제1 클럭신호[CLK0] 및 제3 클럭신호[CLK180]를 발생시키는 제2 LC 공진기; 상기 제1 LC 공진기 및 상기 제2 LC 공진기 각각에서 발생시킨 클럭신호의 클럭간 위상 차이가 +90° 또는 -90° 중 어느 것인지를 검출하는 위상 검출기; 및 상기 위상 검출기에서 검출한 클럭간 위상 차이가 외부의 신호처리장치로부터 요구받았던 클럭간 위상 차이와 일치하는지를 판별하고서, 상기 클럭간 위상 차이 일치 판별 결과를 토대로 상기 제1 LC 공진기 또는 상기 제2 LC 공진기의 동작 모드를 변경시키는 조정기를 포함함.
4. 발명의 중요한 용도
본 발명은 전압 제어 발진기(VCO) 등에 이용됨.
LC Quadrature VCO(4위상 전압 제어 발진기), 스타트업 회로, 위상 검출기, 조정기, 이중 동작 모드, 클럭간 위상 차이

Description

스타트업 회로가 구비된 4위상 전압 제어 발진기{LC Quadrature VCO having a Startup Circuit}
도 1은 일반적인 LC Quadrature VCO에 대한 일실시예 구성도.
도 2는 선형 분석을 위한 도 1의 LC Quadrature VCO에 대한 간략 회로도.
도 3은 본 발명에 따른 스타트업 회로가 구비된 LC Quadrature VCO에 대한 일실시예 구성도.
도 4는 도 3의 위상 검출기에 대한 일실시예 상세 회로도.
도 5는 도 3의 조정기에 대한 일실시예 상세 회로도.
도 6 및 도 7 각각은 도 5의 조정기 내부에서 입출력되는 신호의 파형을 보여주기 위한 일실시예 설명도.
* 도면의 주요 부분에 대한 부호 설명
110 : 제1 LC 공진기(LC tank)
120 : 제2 LC 공진기(LC tank)
310 : 위상 검출기(phase detector)
320 : 조정기(controller)
본 발명은 4위상 전압 제어 발진기(LC Quadrature VCO)에 관한 것으로, 더욱 상세하게는 위상 검출기(phase detector)와 조정기(controller)를 사용해 스타트업 회로(startup circuit)를 4위상 전압 제어 발진기에 구현함으로서, 4위상 전압 제어 발진기에서 발생시키는 2개의 클럭간 위상 차이를 +90° 또는 -90°중 어느 하나로 정확하게 선택할 수 있도록 하는, 스타트업 회로가 구비된 4위상 전압 제어 발진기에 관한 것이다.
일반적으로, LC Quadrature VCO(일명 4위상 전압 제어 발진기, 이하 "LC Quadrature VCO"라 함)는 내부에 구비된 2개의 LC 공진기(LC tank)를 통해 위상 차이가 서로 90°가 되는 클럭, 예컨대 0°, 90°, 180° 및 270°의 클럭을 발생시킨다.
한편, LC Quadrature VCO는 2개의 동작 모드를 갖는데, 첫번째 동작 모드는 클럭간 위상 차이가 +90°가 되도록 내부에서 클럭을 발생시키는 동작이며, 두번째 동작 모드는 클럭간 위상 차이가 -90°가 되도록 내부에서 클럭을 발생시키는 동작이다.
그럼, 도 1 및 도 2를 참조하여 앞서 언급한 2개의 동작 모드를 갖는 LC Quadrature VCO에 살펴보기로 한다.
도 1은 일반적인 LC Quadrature VCO에 대한 일실시예 구성도이며, 도 2는 선형 분석(linear analysis)을 위한 도 1의 LC Quadrature VCO에 대한 간략 회로도이다.
도 1에 도시된 바와 같이, 일반적인 LC Quadrature VCO는 2개의 LC 공진기, 예컨대 제1 LC 공진기(110)와 제2 LC 공진기(120)로 이루어지며, 제1 LC 공진기(110)의 출력단 및 제2 LC 공진기(120)의 출력단 각각에서 서로 ±90°의 위상 차이를 갖는 클럭, 예컨대 "CLK0", "CLK90", "CLK180" 및 "CLK270"이 발생된다.
도 1에 도시된 LC Quadrature VCO는 가장 기본적인 구성 형태로서, 이러한 LC Quadrature VCO 자체의 공진 주파수는 2개의 LC 공진기 각각의 공진 주파수와는 서로 다른, 예컨대 제1 LC 공진기(110)와 제2 LC 공진기(120)간의 커플링 크기(coupling strength)에 비례해서 약간 이동된 주파수로 결정된다.
한편, 도 2에는 선형 분석을 위한 도 1의 LC Quadrature VCO에 대한 간략 회로도가 도시되어 있는데, 제1 LC 공진기(110)에서 발생시킨 클럭과 제2 LC 공진기(120)에서 발생시킨 클럭간의 위상 차이를 θ로 정의하면, 루프에 있어서의 클럭간 위상 합은 "2θ + π"와 같으며, 이러한 θ를 다음의 [수학식 1] 내지 [수학식 3]으로서 나타낼 수 있다.
Figure 112006071501802-pat00001
Figure 112006071501802-pat00002
Figure 112006071501802-pat00003
상기 [수학식 3]을 통해 알 수 있듯이, 제1 LC 공진기(110)에서 발생시킨 클럭과 제2 LC 공진기(120)에서 발생시킨 클럭간의 위상 차이 θ는 +90° 또는 -90° 중 어느 하나이며, 이는 서두에서 언급한 바와 같이 2개의 동작 모드를 의미한다.
한편, 서두에서 언급한 바와 같이 LC Quadrature VCO에서 발생시킨 클럭간 위상 차이를 토대로 클럭 복원장치, 데이터 복원장치, 잡음신호 제거장치에서는 각 기능을 수행한다.
그런데, 상기와 같은 일반적인 LC Quadrature VCO에서는 +90° 또는 -90°의 위상 차이를 갖는 클럭을 발생시키는 2개의 동작 모드가 랜덤(random) 방식으로 선택되기 때문에, 제1 LC 공진기(110)에서 발생시킨 클럭과 제2 LC 공진기(120)에서 발생시킨 클럭간의 위상 차이가 클럭 복원장치, 데이터 복원장치, 잡음신호 제거장기가 진정으로 원하는 클럭간의 위상 차이와 다를 수 있는 문제점이 있다.
전술한 바와 같은 문제점을 극복하기 위한 종래 기술로는 미국 등록특허 제6970048호(발명의 명칭: "Inductive Capacitive (LC) Based Quadrature Voltage Controlled Oscillator (VCO) with Deterministic Quadrature Signal Phase Relationship")가 있다.
상기와 같은 종래 기술에서는 제1 LC 공진기(110)와 제2 LC 공진기(120) 각각의 사이에 동일한 2개의 위상 이동회로(phase shifter)를 삽입시켜, 2개의 클럭간 위상 차이가 +90° 또는 -90°중 어느 하나로 선택될 수 있도록 하고 있다.
그러나, 위와 같은 종래 기술에서도 LC Quadrature VCO에 추가된 위상 이동회로에서 발생하는 위상 오차가 LC Quadrature VCO 자체에서 발생시키는 클럭간 위상 차이에 더해지며, 이로 인해 2개의 클럭간 위상 차이를 +90° 또는 -90°중 어느 하나로 정확하게 선택하지는 못하는 문제점이 있다.
따라서, 2개의 LC 공진기로 구현되는 LC Quadrature VCO에서 발생시키는 2개의 클럭간 위상 차이를 +90° 또는 -90°중 어느 하나로 정확하게 선택할 수 있도록 하는 기술이 절실히 요구되고 있다.
본 발명은 상기와 같은 문제점을 해결하고 상기와 같은 요구에 부응하기 위하여 제안된 것으로, 위상 검출기(phase detector)와 조정기(controller)를 사용해 스타트업 회로(startup circuit)를 4위상 전압 제어 발진기에 구현함으로서, 4위상 전압 제어 발진기에서 발생시키는 2개의 클럭간 위상 차이를 +90° 또는 -90°중 어느 하나로 정확하게 선택할 수 있도록 하는, 스타트업 회로가 구비된 4위상 전압 제어 발진기를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은, ±90°의 위상 차이를 갖는 클럭신호를 외부의 신호처리장치에게 제공하기 위한 4위상 전압 제어 발진기(LC Quadrature VCO)에 있어서, 제2 클럭신호[CLK90] 및 제4 클럭신호[CLK270]를 발생시키는 제1 LC 공진기; 제1 클럭신호[CLK0] 및 제3 클럭신호[CLK180]를 발생시키는 제2 LC 공진기; 상기 제1 LC 공진기 및 상기 제2 LC 공진기 각각에서 발생시킨 클럭신호의 클럭간 위상 차이가 +90° 또는 -90° 중 어느 것인지를 검출하는 위상 검출기; 및 상기 위상 검출기에서 검출한 클럭간 위상 차이가 외부의 신호처리장치로부터 요구받았던 클럭간 위상 차이와 일치하는지를 판별하고서, 상기 클럭간 위상 차이 일치 판별 결과를 토대로 상기 제1 LC 공진기 또는 상기 제2 LC 공진기의 동작 모드를 변경시키는 조정기를 포함한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
본 발명에서는 2개의 LC 공진기로 구현되는 LC Quadrature VCO에서 발생시키는 2개의 클럭간 위상 차이가 +90° 또는 -90°중 어느 하나로 정확하게 선택될 수 있도록 하기 위해, 위상 검출기(phase detector)와 조정기(controller)를 사용해 스타트업 회로(startup circuit)를 LC Quadrature VCO에 구현한다.
즉, 본 발명에서 제시하는 스타트업 회로는, 클럭 복원장치, 데이터 복원장치, 잡음신호 제거장치 등으로부터 요구받았던 클럭간 위상 차이가 LC Quadrature VCO에서 발생될 수 있도록, 제1 LC 공진기와 제2 LC 공진기에서 각각 발생시킨 클럭간 위상 차이를 반복적으로 검출, 판별한 결과를 토대로 제1 LC 공진기 및/또는 제2 LC 공진기의 구동 온/오프를 제어해, 2개의 동작 모드 중 해당 동작 모드를 선택해 2개의 클럭간 위상 차이가 +90° 또는 -90° 중 어느 하나의 위상 차이로 정확하게 나도록 하는 것이다.
그럼, 이하 도 3 내지 도 7을 참조하여 본 발명의 스타트업 회로가 구비된 LC Quadrature VCO에 대해 살펴보기로 한다.
도 3은 본 발명에 따른 스타트업 회로가 구비된 LC Quadrature VCO에 대한 일실시예 구성도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 스타트업 회로가 구비된 LC Quadrature VCO는 2개의 LC 공진기, 예컨대 제1 LC 공진기(110)와 제2 LC 공진기(120)를 기본적으로 포함하며, 특히 스타트업 회로(startup circuit)로서 위상 검출기(phase detector)(310) 및 조정기(controller)(320)를 포함한다.
상기 제1 LC 공진기(110)의 출력단 및 제2 LC 공진기(120)의 출력단 각각에서는 서로 ±90°의 위상 차이를 갖는 클럭, 예컨대 "CLK0", "CLK90", "CLK180" 및 "CLK270"을 발생시킨다. 여기서, "CLK0" 및 "CLK90"간의 위상 차이는 LC Quadrature VCO의 동작 모드에 따라 +90° 또는 -90° 중 어느 하나가 선택되는 것이다.
특히, 상기 위상 검출기(310)는 제1 LC 공진기(110)의 출력단과 제2 LC 공진기(120)의 출력단 모두에 연결되어져, 이 제1 LC 공진기(110) 및 제2 LC 공진기(120)에서 발생시킨 클럭["CLK0", "CLK90", "CLK180" 및 "CLK270"]을 모두 입력받도록 설계된다. 다른 예로, 위상 검출기(310)를 제1 LC 공진기(110)의 (+)출력단과 제2 LC 공진기(120)의 (-)출력단에 연결시켜, 모든 클럭을 입력받지 않고서 "CLK0" 및 "CLK90"와 같은 2개의 클럭만을 입력받도록 설계할 수도 있다.
위와 같이 설계된 위상 검출기(310)는 제1 LC 공진기(110) 및 제2 LC 공진기(120) 각각에서 발생시킨 클럭을 입력받아 그 클럭간 위상 차이가 +90° 또는 -90° 중 어느 것인지를 검출한다[즉 위상 정보 검출].
그리고 나서, 상기 위상 검출기(310)는 위상 정보 검출 결과를 조정기(320)에게 전달하는데, 클럭간 위상 차이가 +90°이면 출력신호(phase information)를 "1"로 설정해 조정기(320)로 입력시키며, 클럭간 위상 차이가 -90°이면 출력신호를 "0"으로 설정해 조정기(320)로 입력시킨다. 즉, 위상 검출기(310)에서 출력되는 위상 정보가 "1"인 경우에는 LC Quadrature VCO의 동작 모드가 클럭간 위상 차이가 +90°가 나도록 클럭을 발생시키는 모드이며, 위상 검출기(310)에서 출력되는 위상 정보가 "0"인 경우에는 LC Quadrature VCO의 동작 모드가 클럭간 위상 차이가 -90°가 나도록 클럭을 발생시키는 모드임을 알 수 있는 것이다.
부가적으로, 위상 검출기(310)를, 클럭간 위상 차이가 +90°이면 출력신호를 "0"으로 설정하고 클럭간 위상 차이가 -90°이면 출력신호를 "1"로 설정되도록 설계할 수도 있다.
한편, 상기 조정기(320)는 위상 검출기(310)로부터 "0" 또는 "1"의 값을 갖는 위상 정보를 입력받는데, 이러한 위상 정보를 통해 클럭간 위상 차이가 +90°인지 -90°인지를 인지한 상태에서 클럭 복원장치, 데이터 복원장치, 잡음신호 제거장치 등으로부터 요구받았던 클럭간 위상 차이에 맞는지를 판별해[원하는 위상 차이를 갖는 클럭이 LC Quadrature VCO에서 발생되었는지를 판별해], 이 클럭간 위상 차이 판별 결과를 토대로 LC Quadrature VCO의 동작 모드를 변경시킨다.
예컨대, 상기 조정기(320)는 클럭 복원장치, 데이터 복원장치, 잡음신호 제거장치 등으로부터 요구받았던 클럭간 위상 차이에 맞는 클럭이 발생될 수 있도록, 제1 LC 공진기(110) 및 제2 LC 공진기(120) 각각을 구동 온/오프시키거나 제1 LC 공진기(110) 또는 제2 LC 공진기(120) 중 어느 하나의 LC 공진기를 구동 온/오프시키는 동작을 수행해 LC Quadrature VCO의 동작 모드를 변경시킨다.
앞서 언급한 바와 같이, 조정기(320)의 제어신호[구동 온/오프]에 따라 제1 LC 공진기(110) 및/또는 제2 LC 공진기(120)는 껐다 켜질 때마다 그 동작 모드를 랜덤 방식으로 재선택하게 되며, 이와 같은 제1 LC 공진기(110)와 제2 LC 공진기(120)에서 각각 발생시킨 클럭간 위상 차이를 반복적으로 검출, 판별해서 원하는 위상 차이를 갖는 클럭이 LC Quadrature VCO에서 발생되면 그 제어 동작을 중지한다.
그럼, 전술한 위상 검출기(310) 및 조정기(320)의 실제 구현 회로도에 대해 도 4 및 도 5를 참조하여 설명하기로 한다.
도 4는 도 3의 위상 검출기에 대한 일실시예 상세 회로도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 위상 검출기(310)는 D 플립플롭(D Flip Flop)으로 구현될 수 있다.
도 4에 도시된 위상 검출기(310)는 "CLK0", "CLK90", "CLK180" 및 "CLK270"을 모두 입력받는 디퍼런셜(differential)한 형태의 D 플립플롭으로 구현된 회로이며, 다른 예로서 "CLK0" 및 "CLK90"을 입력받는 싱글-엔디드(single-ended)한 형태의 D 플립플롭 회로로 위상 검출기(310)를 구현할 수도 있다.
한편, 상기와 같이 D 플립플롭 회로로서 구현되는 위상 검출기(310)는 전류모드로직(CML; current mode logic) 또는 씨모스 로직(CMOS logic) 등으로 구현할 수도 있다. 여기서, 전류모드로직, 씨모스 로직은 반도체 논리 디바이스의 일종으로서, 전류모드로직은 씨모스 로직에 비해 상대적으로 고속으로 논리 신호 처리가 가능하다. 예컨대, 본 발명에서는 위상 검출기(310)를 D 플립플롭 회로로서 구현하는데 있어 위상 검출 대상 클럭 신호를 고속으로 처리하고자 하는 경우에는 전류모드로직으로서 상기 D 플립플롭 회로를 구현하면 된다.
도 5는 도 3의 조정기에 대한 일실시예 상세 회로도이다.
도 5에 도시된 바와 같이, 본 발명에 따른 조정기(320)는 2개의 XOR 게이트(XOR gate), 예컨대 제1 XOR 게이트(321)과 제2 XOR 게이트(323)와, 1개의 D 플립플롭(D Flip Flop)(322) 및 1개의 NOT 게이트(inverter)(324)로 구현될 수 있다.
도 5에 도시된 조정기(320)에 있어, 위상 검출기(310)에서 출력되는 위상 정보("0" 또는 "1")가 제1 XOR 게이트(321)의 입력단 일측에 입력되며, D 플립플롭(322)의 출력단 일측에서 출력되는 Z신호가 제1 XOR 게이트(321)의 입력단 다른 일측에 입력되며, 제1 XOR 게이트(321)의 출력단에서 출력되는 X신호와 트리거신호(trigger)가 D 플립플롭(322)의 입력단에 입력되어져 이 D 플립플롭(322)의 출력단 일측에서 출력되는 Y신호가 제2 XOR 게이트(323)의 입력단의 일측에 입력되며, 이에 NOT 게이트(324)를 거친 인에이블신호(enable)와 D 플립플롭(322)의 Y신호를 입력받은 제2 XOR 게이트(323)가 출력단을 통해 제어신호[LC 공진기 구동 온/오프]를 제1 LC 공진기(110) 및/또는 제2 LC 공진기(120)로 출력하게 된다.
도 5에 도시된 조정기(320)에 대한 구현 회로도는 이외에도 다른 로직 게이트의 조합으로부터 구현될 수 있다. 예컨대, 직렬로 연결시킨 3개의 NOT 게이트를 구현해 하나의 NOT 게이트와 같은 동일한 기능을 하도록 하며, 직렬로 연결시킨 NOT 게이트와 NOR 게이트를 구현해 하나의 OR 게이트와 같은 기능을 하도록 할 수도 있다.
그럼, 도 4와 같은 회로로 구현된 위상 검출기(310)와 도 5와 같은 회로로 구현된 조정기(320)에서 입출력되는 신호간의 관계에 대해 도 6 및 도 7을 각각 참조하여 살펴보기로 한다.
도 6 및 도 7 각각은 도 5의 조정기 내부에서 입출력되는 신호의 파형을 보여주기 위한 일실시예 설명도이며, 도 6은 위상 검출기(310)에서 출력신호로서 "1"을 조정기(320)로 입력시킨 경우를 나타내며, 도 7은 위상 검출기(310)에서 출력신호로서 "0"을 조정기(320)로 입력시킨 경우를 나타낸다.
도 6에 도시된 바와 같이, 위상 검출기(310)에서 "1"을 출력한 경우는 LC Quadrature VCO의 동작 모드가 원하는 동작 모드에 상응되며, 이러한 경우에는 조정기(320)에서 트리거신호에 상관없이 LC 공진기(110, 120)를 제어하기 위한 제어신호를 항시 "1"로서 출력하며, 이에 제1 LC 공진기(110) 및 제2 LC 공진기(120) 모두가 온 구동 상태를 그대로 유지하게 된다.
이에 반해, 도 7에 도시된 바와 같이, 위상 검출기(310)에서 "0"을 출력한 경우는 LC Quadrature VCO의 동작 모드가 원하지 않는 동작 모드에 상응되며, 이러한 경우에는 조정기(320)에서 트리거신호의 변화에 따라 "1" => "0" => "1"로서 제어신호를 변경시켜 가면서 LC 공진기(110, 120)로 출력하며, 이에 제1 LC 공진기(110) 및/또는 제2 LC 공진기(120)가 구동 온/오프를 번갈아 가면서 동작하게 된다.
위와 같이 제1 LC 공진기(110) 및/또는 제2 LC 공진기(120)가 그 구동 온/오프를 번갈아 가면서 수행됨에도 불구하고, 위상 검출기(310)의 출력신호가 "0"으로서 계속 유지되면 조정기(320)에서 트리거신호의 변화에 따라 "1" => "0" => "1" => "0"과 같은 제어신호 출력 동작을 반복적으로 수행해서, 제1 LC 공진기(110) 및/또는 제2 LC 공진기(120)에서 발생시킨 클럭간 위상 차이가 +90° 또는 -90° 중 어느 하나의 위상 차이로서 원하던 위상 차이가 날 때까지 반복적으로 수행한다[즉 위상 검출기(310)의 출력신호가 "1"이 되면 중지].
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은 LC Quadrature VCO에서 발생시키는 2개의 클럭간 위상 차이를 +90° 또는 -90°중 어느 하나로 정확하게 선택할 수 있도록 하는 효과가 있다.
또한, 본 발명은 저가의 회로 소자를 사용한 것만으로 LC Quadrature VCO에 스타트업 회로를 구현해 LC Quadrature VCO의 이중 동작 모드를 제어할 수 있는 효과와, 기존 LC 공진기와 함께 스타트업 회로를 LC Quadrature VCO에 집적화하는데 용이한 효과가 있다.
또한, 본 발명은 신호 처리 장치, 예컨대 클럭 복원장치, 데이터 복원장치, 잡음신호 제거장치 등으로부터 요구받았던 클럭간 위상 차이가 LC Quadrature VCO에서 정확하게 발생될 수 있도록 하는 효과가 있으며, 이에 신호 처리 장치의 정상 동작 수행을 보장할 수 있도록 하는 효과가 있다.

Claims (7)

  1. ±90°의 위상 차이를 갖는 클럭신호를 외부의 신호처리장치에게 제공하기 위한 4위상 전압 제어 발진기(LC Quadrature VCO)에 있어서,
    제2 클럭신호[CLK90] 및 제4 클럭신호[CLK270]를 발생시키는 제1 LC 공진기;
    제1 클럭신호[CLK0] 및 제3 클럭신호[CLK180]를 발생시키는 제2 LC 공진기;
    상기 제1 LC 공진기 및 상기 제2 LC 공진기 각각에서 발생시킨 클럭신호의 클럭간 위상 차이가 +90° 또는 -90° 중 어느 것인지를 검출하는 위상 검출기; 및
    상기 위상 검출기에서 검출한 클럭간 위상 차이가 외부의 신호처리장치로부터 요구받았던 클럭간 위상 차이와 일치하는지를 판별하고서, 상기 클럭간 위상 차이 일치 판별 결과를 토대로 상기 제1 LC 공진기 또는 상기 제2 LC 공진기의 동작 모드를 변경시키는 조정기
    를 포함하는 스타트업 회로가 구비된 4위상 전압 제어 발진기.
  2. 제 1 항에 있어서,
    상기 위상 검출기는,
    상기 제1 LC 공진기 및 상기 제2 LC 공진기 각각에서 발생시킨 클럭신호의 클럭간 위상 차이가 +90°임에 따라 위상 정보(phase information)를 "1"로 설정해 조정기로 입력시키며, 상기 제1 LC 공진기 및 상기 제2 LC 공진기 각각에서 발생시킨 클럭신호의 클럭간 위상 차이가 -90°임에 따라 위상 정보를 "0"으로 설정해 조정기로 입력시키는 것을 특징으로 하는 스타트업 회로가 구비된 4위상 전압 제어 발진기.
  3. 제 1 항에 있어서,
    상기 위상 검출기는,
    상기 제1 LC 공진기의 모든 출력단과 상기 제2 LC 공진기의 모든 출력단 각각에 연결되어져 설계되거나, 상기 제1 LC 공진기의 (+)출력단과 상기 제2 LC 공진기의 (-)출력단에 연결되어져 설계되는 것을 특징으로 하는 스타트업 회로가 구비된 4위상 전압 제어 발진기.
  4. 제 1 항에 있어서,
    상기 조정기는,
    상기 제1 LC 공진기 또는 상기 제2 LC 공진기로 구동 온신호 및 구동 오프신호를 입력시켜 해당 LC 공진기의 클럭신호 발생을 위한 동작 모드를 변경시키는 것을 특징으로 하는 스타트업 회로가 구비된 4위상 전압 제어 발진기.
  5. 제 4 항에 있어서,
    상기 조정기는,
    상기 구동 온신호 및 구동 오프신호를 번갈아 가면서 상기 제 1 LC 공진기 또는 상기 제 2 LC 공진기로 입력시키되, 상기 위상 검출기에서 검출한 클럭간 위상 차이가 외부의 신호처리장치로부터 요구받았던 클럭간 위상 차이와 일치하는 경우에 상기 구동 온신호 및 구동 오프신호 입력 동작을 중지하는 것을 특징으로 하는 스타트업 회로가 구비된 4위상 전압 제어 발진기.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 위상 검출기는,
    상기 제1 클럭신호, 제2 클럭신호, 제3 클럭신호 및 제4 클럭신호를 입력받아 상기 입력 클럭신호의 클럭간 위상 차이를 출력하는 D 플립플롭(D Flip Flop)으로 구현되거나,
    상기 제1 클럭신호 및 제2 클럭신호를 입력받아 상기 입력 클럭신호의 클럭간 위상 차이를 출력하는 D 플립플롭(D Flip Flop)으로 구현되는 것을 특징으로 하는 스타트업 회로가 구비된 4위상 전압 제어 발진기.
  7. 삭제
KR1020060095677A 2006-09-29 2006-09-29 스타트업 회로가 구비된 4위상 전압 제어 발진기 KR100778338B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060095677A KR100778338B1 (ko) 2006-09-29 2006-09-29 스타트업 회로가 구비된 4위상 전압 제어 발진기
US11/644,506 US7436266B2 (en) 2006-09-29 2006-12-22 LC quadrature VCO having startup circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095677A KR100778338B1 (ko) 2006-09-29 2006-09-29 스타트업 회로가 구비된 4위상 전압 제어 발진기

Publications (1)

Publication Number Publication Date
KR100778338B1 true KR100778338B1 (ko) 2007-11-22

Family

ID=39080410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095677A KR100778338B1 (ko) 2006-09-29 2006-09-29 스타트업 회로가 구비된 4위상 전압 제어 발진기

Country Status (2)

Country Link
US (1) US7436266B2 (ko)
KR (1) KR100778338B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258885B2 (en) * 2010-08-09 2012-09-04 Fujitsu Limited Frequency-coupled LCVCO
EP3062189B1 (en) * 2013-09-12 2020-06-24 Socionext Inc. Circuitry useful for clock generation and distribution
US9419634B1 (en) 2015-06-26 2016-08-16 Stmicroelectronics Sa Low-noise multiple phase oscillator
EP3566302B1 (en) * 2017-01-04 2021-03-10 Telefonaktiebolaget LM Ericsson (publ) Quadrature oscillator
EP3675362B1 (en) * 2017-09-19 2021-10-27 Mitsubishi Electric Corporation Local oscillator

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000023315A (ko) * 1998-09-22 2000-04-25 윌리엄 비. 켐플러 쿼드라춰 출력 오실레이터 장치
US20020039052A1 (en) 2000-10-02 2002-04-04 Straub A. Michael Quadrature oscillator with phase error correction
KR20040011742A (ko) * 2002-07-30 2004-02-11 한국과학기술원 직각위상차 신호발생기
US20050275469A1 (en) 2004-06-10 2005-12-15 Emmanuel Metaxakis Quadrature voltage controlled oscillators with phase shift detector
KR20060047261A (ko) * 2004-04-21 2006-05-18 텍사스 인스트루먼츠 인코포레이티드 교차 결합된 전압 제어 발진기
KR100602192B1 (ko) 2005-02-14 2006-07-19 삼성전자주식회사 위상 오차를 보정하기 위한 링 오실레이터 및 위상 오차 보정 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406098B1 (ko) 2001-12-26 2003-11-14 주식회사 메디슨 가중된 직교 쳐프 신호를 이용한 동시 다중 송신 집속기반의 초음파 영상 형성 장치 및 방법
KR100451414B1 (ko) 2001-12-31 2004-10-06 한국과학기술연구원 인돌 유도체 및 그 제조 방법
TW588508B (en) 2003-05-15 2004-05-21 Avid Electronics Corp Quadrature oscillator
JP3973621B2 (ja) * 2003-12-11 2007-09-12 シャープ株式会社 ９０度移相器
US6970048B1 (en) 2003-12-12 2005-11-29 National Semiconductor Corporation Inductive-capacitive (LC) based quadrature voltage controlled oscillator (VCO) with deterministic quadrature signal phase relationship
KR100825862B1 (ko) * 2006-09-29 2008-04-28 한국전자통신연구원 쿼드러쳐 전압제어발진기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000023315A (ko) * 1998-09-22 2000-04-25 윌리엄 비. 켐플러 쿼드라춰 출력 오실레이터 장치
US20020039052A1 (en) 2000-10-02 2002-04-04 Straub A. Michael Quadrature oscillator with phase error correction
KR20040011742A (ko) * 2002-07-30 2004-02-11 한국과학기술원 직각위상차 신호발생기
KR20060047261A (ko) * 2004-04-21 2006-05-18 텍사스 인스트루먼츠 인코포레이티드 교차 결합된 전압 제어 발진기
US20050275469A1 (en) 2004-06-10 2005-12-15 Emmanuel Metaxakis Quadrature voltage controlled oscillators with phase shift detector
KR100602192B1 (ko) 2005-02-14 2006-07-19 삼성전자주식회사 위상 오차를 보정하기 위한 링 오실레이터 및 위상 오차 보정 방법

Also Published As

Publication number Publication date
US20080079508A1 (en) 2008-04-03
US7436266B2 (en) 2008-10-14

Similar Documents

Publication Publication Date Title
KR100778338B1 (ko) 스타트업 회로가 구비된 4위상 전압 제어 발진기
US7940088B1 (en) High speed phase frequency detector
US8368439B2 (en) Phase locked loop circuit, method of detecting lock, and system having the circuit
US7321269B2 (en) High frequency ring oscillator with feed-forward paths
US8040156B2 (en) Lock detection circuit and lock detecting method
US20070285082A1 (en) Lock Detecting Circuit, Lock Detecting Method
JP2019154032A (ja) 判定帰還等化器及び表示装置
US6714083B2 (en) Lock detector and phase locked loop circuit
EP1184987B1 (en) Phase-locked loop
JP2001186112A (ja) データ抽出回路およびデータ抽出システム
WO2021259235A1 (zh) 用于对时钟信号进行升频的方法、时钟电路和数字处理设备
CN104716955A (zh) 一种锁相环中的时间数字转换器
US8138800B2 (en) Phase detecting circuit and PLL circuit
US7825709B2 (en) Tri-state delay-typed phase lock loop
EP1199806A3 (en) PLL circuit and optical communication reception apparatus
KR100825862B1 (ko) 쿼드러쳐 전압제어발진기
KR20040014161A (ko) 반도체 집적 회로
RU95439U1 (ru) Импульсный частотно-фазовый дискриминатор
JP5521282B2 (ja) 位相比較器、位相同期回路及び位相比較制御方法
US5774006A (en) Clock generator and method for generating a clock signal
US7622959B2 (en) Phase comparator and semiconductor device with phase comparator
US20080042719A1 (en) Clock signal control method in the common clock and integrated circuit device
JP2005086789A (ja) クロックデータリカバリ回路
JP4862588B2 (ja) クロック制御回路および半導体集積回路
US6563386B1 (en) Self-starter for PLL synthesizers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee