RU95439U1 - Импульсный частотно-фазовый дискриминатор - Google Patents

Abstract

Импульсный частотно-фазовый дискриминатор, содержащий блок фазового сравнения, первый и второй входы которого являются соответственно первым и вторым входами импульсного частотно-фазового дискриминатора, а также первый и второй триггеры, синхровходы которых соединены со вторым входом блока фазового сравнения, отличающийся тем, что информационные входы первого и второго триггеров подсоединены соответственно к первому и второму выходу блока фазового сравнения, при этом первый выход блока фазового сравнения является первым выходом импульсного частотно-фазового дискриминатора, а выходы первого и второго триггеров являются выходами импульсного частотно-фазового дискриминатора, кроме того, в импульсный частотно-фазовый дискриминатор введен элемент ИЛИ-НЕ, первый и второй входы которого соединены соответственно с выходами первого и второго триггеров, при этом выход элемента ИЛИ-НЕ является выходом дискриминатора.

Description

Полезная модель относится к области автоматики и вычислительной техники и может быть использована в качестве логического элемента сравнения частоты следования импульсов задающего генератора, определяющего частоту вращения двигателя в дискретных астатических электроприводах, и частоты следования импульсов датчика обратной связи, расположенного на валу двигателя, а также в других системах фазовой синхронизации.

Известен частотно-фазовый компаратор (а.с. СССР №484621 МКИ⁴ H03D 13/00, 1975 г.), содержащий блок фазового сравнения, два блокирующих триггера, три элемента И-НЕ и схему логической блокировки, причем входы блока фазового сравнения подключены к клеммам источников контролируемой и эталонной частоты и к входам двух элементов И-НЕ, ко вторым входам которых подключены соответственно единичный и нулевой выходы блока фазового сравнения, а к выходам - первые входы блокирующих триггеров, нулевые выходы которых соединены с их вторыми входами через третий элемент И-НЕ, а единичные выходы - с первым и третьим входами схемы логической блокировки, второй вход которой подключен к нулевому выходу блока фазового сравнения.

Недостатком данного устройства является ненадежная работа при совпадении во времени входных импульсов, что обуславливает сбои блока фазового сравнения и блокирующих триггеров при одновременном приходе импульсов эталонной и контролируемой частот. Работоспособность компаратора в значительной степени зависит от длительности входных импульсов, что определяет необходимость использования на входе компаратора дополнительных формирователей коротких импульсов, усложняющих компаратор.

Наиболее близким техническим решением к заявляемому устройству является частотно-фазовый дискриминатор (а.с. СССР №1589373 МКИ⁵ H03D 13/00, 1990 г.), содержащий блок фазового сравнения, первый и второй блокирующие триггеры, дешифратор и блок логической блокировки, причем первый и второй входы блока фазового сравнения являются соответственно первым и вторым входами частотно-фазового дискриминатора, а первый и второй выходы блока фазового сравнения являются соответственно первым и вторым входами дешифратора, первый и второй выходы которого соединены с информационными входами соответственно первого и второго блокирующих триггеров, тактовые входы которых соединены со вторым входом блока фазового сравнения, при этом выходы первого и второго блокирующих триггеров соединены соответственно с третьим и четвертым входами дешифратора, а также соответственно с первым и третьим входами блока логической блокировки, второй и четвертый входы которого соединены соответственно с первым и вторым выходами блока фазового сравнения, при этом выход блока логической блокировки является выходом частотно-фазового дискриминатора.

Недостатком такого устройства можно считать сложность его практической реализации вследствие наличия в схеме большого количества элементов. Также в данном устройстве отсутствует индикация режимов работы: насыщение при f_к>f_э, фазовое сравнение и насыщение при f_к<f_э.

Задачей являлась разработка более простой схемы частотно-фазового дискриминатора и расширение его функциональных возможностей (индикация режимов работы: насыщение при f_к>f_э, фазовое сравнение и насыщение при f_к<f_э).

Поставленная задача решена за счет того, что в известном частотно-фазовом дискриминаторе, содержащем блок фазового сравнения, первый и второй входы которого являются соответственно первым и вторым входами импульсного частотно-фазового дискриминатора, а также первый и второй триггеры, синхровходы которых соединены со вторым входом блока фазового сравнения, согласно заявляемому техническому решению, информационные входы первого и второго триггеров подсоединены соответственно к первому и второму выходу блока фазового сравнения, при этом первый выход блока фазового сравнения является первым выходом импульсного частотно-фазового дискриминатора, а выходы первого и второго триггеров являются выходами импульсного частотно-фазового дискриминатора, кроме того в импульсный частотно-фазовый дискриминатор введен элемент ИЛИ-НЕ, первый и второй входы которого соединены соответственно с выходами первого и второго триггеров, при этом выход элемента ИЛИ-НЕ является выходом дискриминатора.

Сущность технического решения пояснена чертежами, где на фиг.1 приведена функциональная электрическая схема предлагаемого устройства; на фиг.2 приведена схема блока фазового сравнения предлагаемого устройства, выполненного в виде упрощенной схемы импульсного частотно-фазового дискриминатора без индикации режимов работы; на фиг.3 приведен граф работы блока фазового сравнения предлагаемого устройства; на фиг.4 приведен полный граф работы предлагаемого устройства.

Импульсный частотно-фазовый дискриминатор содержит блок фазового сравнения 1, триггеры 2 и 3, элемент ИЛИ-НЕ 4. Входы блока фазового сравнения 1 подключены к источникам контролируемой f_к и эталонной f_э частоты. Первый выход блока фазового сравнения 1 подключен к информационному D-входу триггера 2, синхровход С которого подключен к источнику эталонной частоты f_э; второй выход блока фазового сравнения 1 подключен к информационному D-входу триггера 3, синхровход С которого подключен к источнику эталонной частоты f_э. Выход триггера 2 подключен к первому входу элемента ИЛИ-НЕ 4 и является выходом дискриминатора, индицирующим режим насыщения дискриминатора при f_к<f_э. Инверсный выход триггера 3 подключен ко второму входу элемента ИЛИ-НЕ 4 и является выходом дискриминатора, индицирующим режим насыщения дискриминатора при f_к>f_э. Инверсный выход элемента ИЛИ-НЕ 4 является выходом дискриминатора, индицирующим режим фазового сравнения дискриминатора.

Импульсный частотно-фазовый дискриминатор работает следующим образом.

Импульсы эталонной f_э и контролируемой f_к частот поступают на вход блока фазового сравнения 1. Блок фазового сравнения 1 служит для фазового сравнения импульсов эталонной и контролируемой частот и формирования в режиме фазового сравнения последовательности импульсов на первом выходе блока фазового сравнения 1, период следования которых равен периоду эталонной частоты, а длительность пропорциональна величине фазового рассогласования сравниваемых частот.

В качестве блока фазового сравнения 1 можно использовать упрощенную схему импульсного частотно-фазового дискриминатора без индикации режимов работы (Стребков В.И. Импульсный частотно-фазовый дискриминатор на интегральных микросхемах // Электронная техника в автоматике / Под ред. Ю.И.Конева. - М.: Советское радио, 1977. - Вып.9. - С.223-230), состоящую из двухразрядного реверсивного счетчика импульсов 5, элементов И 6 и 7, элемента И-НЕ 8 и элемента ИЛИ 9. Первый и второй входы синхронного счетчика импульсов 5 подключены соответственно к выходам элементов И 6 и 7. Первый выход реверсивного счетчика импульсов 5 подключен к первому входу элемента И-НЕ 8 и к первому входу элемента ИЛИ 9. Второй выход синхронного счетчика импульсов 5 подключен ко второму входу элемента И-НЕ 8, ко второму входу элемента ИЛИ 9 и является выходом блока фазового сравнения 1. Выход элемента И-НЕ 8 подключен к первому входу элемента И 6, второй вход которой подключен к источнику эталонной частоты и является первым входом блока фазового сравнения 1. Выход элемента ИЛИ 9 является выходом блока фазового сравнения 1 и подключен ко второму входу элемента И 7, первый вход которой подключен к источнику контролируемой частоты и является вторым входом блока фазового сравнения 1.

Реверсивный счетчик импульсов 5 служит для подсчета количества импульсов эталонной частоты (суммирующий вход) с насыщением в состоянии 11 и вычитания импульсов контролируемой частоты с насыщением в состоянии 00.

Алгоритм работы импульсного частотно-фазового дискриминатора отображен на фиг.3 в виде графа переходов с четырьмя выходными состояниями (Т, ТП, РП, Р) дискриминатора: состояние Т соответствует выходному коду счетчика импульсов 500, состояние ТП - выходному коду 01, состояние РП - выходному коду 10, состояние Р - выходному коду 11.

Каждый входной импульс частоты f_э переводит импульсный частотно-фазовый дискриминатор в соседнее состояние в направлении от Т к Р, а каждый импульс частоты f_к - в обратном направлении. Режиму фазового сравнения соответствует поочередная смена состояний ТП и РП, при этом выходной сигнал γ представляет собой последовательность импульсов частоты f_э с длительностью, пропорциональной разности фаз Δφ сравниваемых сигналов. Режимам насыщения соответствует поочередная смена состояний Т и ТП (при f_к>f_э, γ=0) или РП и Р (при f_к<f_э, γ=1). Переход из одного режима в другой возможен только при приходе двух (или более) импульсов одной частоты между двумя соседними импульсами другой частоты в соответствии с графом переходов.

Двухразрядный реверсивный счетчик импульсов 5 имеет насыщение при значениях выходного двоичного кода 11 (состояние F) или 00 (состояние 7) в зависимости от направления подсчета импульсов. Состояния ТП (код 01) и РП (код 10) на графе переходов соответствуют одновременно режиму фазового сравнения и режимам насыщения импульсного частотно-фазового дискриминатора.

Информация в триггеры записывается по приходу импульса частоты f_э.

Если при приходе импульса частоты f_э реверсивный счетчик импульсов 5 находится в состоянии 00, то сигнал Н на выходе элемента ИЛИ 9 равен логическому 0, который записывается в триггер 3, и на его инверсном выходе появляется логическая 1 (сигнал 7), что соответствует режиму насыщения дискриминатора при f_к>f_э.

Если при приходе импульса частоты f_э реверсивный счетчик импульсов 5 находится в состоянии 01, то сигнал Н на выходе элемента ИЛИ 9 равен логической 1, на выходе блока фазового сравнения 1 γ=0, при этом на выходах триггеров 2 и 3 появляется логический 0, вследствие чего на выходе элемента ИЛИ-НЕ 4 появляется логическая 1 (сигнал П), что соответствует режиму фазового сравнения дискриминатора.

Если при приходе импульса частоты f_э реверсивный счетчик импульсов 5 находится в состоянии 10 или 11 (γ=1), то на выходе блока фазового сравнения 1 γ=1, этот сигнал записывается в триггер 2, и на его инверсном выходе появляется логическая 1 (сигнал Р), что соответствует режиму насыщения дискриминатора при f_к<f_э.

Полный граф переходов предлагаемого импульсного частотно-фазового дискриминатора изображен на фиг.4. В этом графе разделены состояния Т, П и Р, переход между ними осуществляется по приходу импульса частоты f_э.

Таким образом, предлагаемое техническое решение позволяет упростить схему частотно-фазового дискриминатора. Соответствующее подключение триггеров 2 и 3, а также введение элемента ИЛИ-НЕ позволяет расширить функциональные возможности дискриминатора, вследствие чего появилась возможность определять режим его работы: насыщение при f_к>f_э, фазовое сравнение и насыщение при f_к<f_э.

Claims (1)

1. Импульсный частотно-фазовый дискриминатор, содержащий блок фазового сравнения, первый и второй входы которого являются соответственно первым и вторым входами импульсного частотно-фазового дискриминатора, а также первый и второй триггеры, синхровходы которых соединены со вторым входом блока фазового сравнения, отличающийся тем, что информационные входы первого и второго триггеров подсоединены соответственно к первому и второму выходу блока фазового сравнения, при этом первый выход блока фазового сравнения является первым выходом импульсного частотно-фазового дискриминатора, а выходы первого и второго триггеров являются выходами импульсного частотно-фазового дискриминатора, кроме того, в импульсный частотно-фазовый дискриминатор введен элемент ИЛИ-НЕ, первый и второй входы которого соединены соответственно с выходами первого и второго триггеров, при этом выход элемента ИЛИ-НЕ является выходом дискриминатора.