JPH05344112A - ビット位相同期回路 - Google Patents

ビット位相同期回路

Info

Publication number
JPH05344112A
JPH05344112A JP4152267A JP15226792A JPH05344112A JP H05344112 A JPH05344112 A JP H05344112A JP 4152267 A JP4152267 A JP 4152267A JP 15226792 A JP15226792 A JP 15226792A JP H05344112 A JPH05344112 A JP H05344112A
Authority
JP
Japan
Prior art keywords
clock
clocks
input data
phase
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4152267A
Other languages
English (en)
Inventor
Hideki Ishibashi
英樹 石橋
Takehiko Atsumi
武彦 渥味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4152267A priority Critical patent/JPH05344112A/ja
Publication of JPH05344112A publication Critical patent/JPH05344112A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】この発明の目的は、バッファメモリへの書込み
/読出しに際してデータ信号の欠落や重複が生じること
なく、即時にビット位相同期を確立することのできるビ
ット位相同期回路を提供することにある。 【構成】この発明は、システムクロックと同周期で互い
に位相の異なる三相以上のクロックを発生するクロック
発生手段と、この手段で発生された各クロックのタイミ
ングで入力データ信号の状態を取り込んでいずれのクロ
ック間で状態変化するかを識別する状態変化識別手段
と、前記クロック発生手段で発生された各クロックのい
ずれかを書込みクロックとし、前記システムクロックを
読出しクロックとして前記入力データの各ビットデータ
を入出力するバッファメモリと、前記状態変化識別手段
の識別結果に応じて前記書込みクロックとするクロック
を切り替えるクロック切替手段とを具備して構成され
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、データ通信装置等に
用いられるビット位相同期回路に関する。
【0002】
【従来の技術】周知のように、データ通信にあっては入
力データのビット位相をシステムクロックに合わせる必
要がある。これはビット位相同期回路によって行われ
る。従来のビット位相同期回路の一般的な構成を図3に
示す。
【0003】図3において、入力データ信号DinはDラ
ッチフリップフロップ1,2のD端子に供給される共
に、バッファメモリ3に供給される。一方、システムク
ロックCKとインバータ4の反転クロックCK′はクロ
ック選択部5により選択的に第1、第2のクロックライ
ン6,7に導出される。
【0004】上記フリップフロップ1は第1のクロック
ライン6からのクロックに応じて入力データDinをラッ
チし、フリップフロップ2はクロックライン7からのク
ロックに応じて入力データDinをラッチする。各フリッ
プフロップ1,2のラッチ出力はEX−OR(排他的論
理和)ゲート8に送られる。このEX−ORゲート8は
各フリップフロップ1,2の出力の一致(Lレベル)、
不一致(Hレベル)を検出するためのもので、その結果
はDラッチフリップフロップ9,10のD端子に送られ
る。
【0005】上記フリップフロップ9は第1のクロック
ライン6からのクロックに応じて入力EX−OR出力を
ラッチし、フリップフロップ10はクロックライン7か
らのクロックに応じてEX−OR出力をラッチする。各
フリップフロップ9,10のラッチ出力はEX−ORゲ
ート11に送られる。
【0006】このEX−ORゲート11も各フリップフ
ロップ9,10の出力の一致(Lレベル)、不一致(H
レベル)を検出するためのもので、その結果はクロック
切替信号としてクロック選択部5に供給される。クロッ
ク選択部5はクロック切替信号がLからHに、HからL
に切り替わるとき、両入力クロックCK,CK′の出力
ラインを入れ替える。
【0007】上記バッファメモリ3は第1のクロックラ
イン6からのクロックを書込みクロックとして入力し、
そのタイミングで入力データDinを格納する。また、シ
ステムクロックCKを読出しクロックとして出力し、そ
のタイミングで格納したデータを読出す。これにより、
システムクロックCKに同期したデータ信号Dout を得
ることができる。
【0008】図4に上記回路構成の各部出力タイミング
を示す。同図(a)は入力データ信号Din、(b)はシ
ステムクロック(メモリ3の読出しクロック)CK、
(c)は反転システムクロックCK′、(d)はフリッ
プフロップ1のQ出力、(e)はフリップフロップ2の
Q出力、(f)はEX−ORゲート8の出力、(g)は
フリップフロップ9のQ出力、(h)はフリップフロッ
プ10のQ出力、(i)はEX−ORゲート11の出力
(クロック切替信号)、(j)は第1のクロックライン
の伝送クロック(メモリ3の書込みクロック)、(k)
はバッファメモリ3の格納データ、(l)は出力データ
信号Dout を示している。
【0009】しかしながら、上記構成の従来のビット位
相同期回路では、ジッタ等によって選択クロックが切り
替わった場合に、クロックの切替が180°間隔の2種
類しかないために、クロック切替時にクロックパルスの
Hレベルが重なったり、パルスが抜け落ちたりすること
がある。この場合、図4からも明らかなように、バッフ
ァメモリへの書込み/読出しに際してデータ信号の欠落
や重複を生じる等の問題があった。
【0010】
【発明が解決しようとする課題】以上述べたように、従
来のビット位相同期回路では、選択クロックの切り替え
後、バッファメモリへの書込み/読出しに際してデータ
信号の欠落や重複が生じる等の問題があった。
【0011】この発明は上記の課題を解決するためにな
されたもので、選択クロックの切り替え後、バッファメ
モリへの書込み/読出しに際してデータ信号の欠落や重
複が生じることなく、即時にビット位相同期を確立する
ことのできるビット位相同期回路を提供することを目的
とする。
【0012】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、入力データ信号の各ビットデータをシス
テムクロックに同期させるビット位相同期回路におい
て、前記システムクロックと同周期で互いに位相の異な
る三相以上のクロックを発生するクロック発生手段と、
この手段で発生された各クロックのタイミングで入力デ
ータ信号の状態を取り込んでいずれのクロック間で状態
変化するかを識別する状態変化識別手段と、前記クロッ
ク発生手段で発生された各クロックのいずれかを書込み
クロックとし、前記システムクロックを読出しクロック
として前記入力データの各ビットデータを入出力するバ
ッファメモリと、前記状態変化識別手段の識別結果に応
じて前記書込みクロックとするクロックを切り替えるク
ロック切替手段とを具備して構成される。
【0013】
【作用】上記構成によるビット位相同期回路では、シス
テムクロックと同周期で互いに位相の異なる三相以上の
クロックを発生し、各クロックのタイミングで入力デー
タ信号の状態を取り込んでいずれのクロック間で状態変
化するかを識別する。一方、クロック発生回路で発生さ
れた各クロックのいずれかをバッファメモリの書込みク
ロックとし、バッファメモリに入力データ信号の各ビッ
トデータを書込んでいく。書込みクロックは上記の状態
変化識別結果に応じて切り替えられる。システムクロッ
クは読出しクロックとしてバッファメモリに与えられ
る。
【0014】
【実施例】以下、図面を参照してこの発明の一実施例を
詳細に説明する。
【0015】図1はこの発明に係るビット位相同期回路
の構成を示すもので、入力データ信号Dinはバッファメ
モリ3に供給されると共に、データ変化検出回路12を
構成する第1乃至第3のDラッチフリップフロップ12
1〜123に供給される。一方、システムクロックCK
はバッファメモリ3に読出しクロックとして供給される
と共に、4相クロック生成回路13に供給される。
【0016】上記4相クロック生成回路13は入力した
システムクロックCKからそれぞれ0°、90°、18
0°、270°位相のずれた第1乃至第4のクロックC
K1〜CK4を生成する。ここで生成されたクロックC
K1〜CK4は出力ラインシフト回路14に供給され
る。この出力ラインシフト回路14は入力クロックCK
1〜CK4をシフト制御信号に応じて第1乃至第4のク
ロックラインLa〜Ldに割り当てる。このクロック割
り当ては、(+)のシフト制御信号が与えられた場合に
は各ライン上のクロック位相が90°進む方向にシフト
し、(−)のシフト制御信号が与えられた場合には位相
が90°遅れる方向にシフトする。
【0017】第1乃至第3のクロックラインLa〜Lc
に割り当てられたクロックCKa〜CKcはそれぞれ上
記Dラッチフリップフロップ121〜124のクロック
入力端に供給され、第2のクロックラインLbの伝送ク
ロックCKbはバッファメモリ3に書込みクロックとし
て供給され、第4のクロックラインLdの伝送クロック
CKdはシフト制御回路15を構成するDラッチフリッ
プフロップ151,152のクロック入力端に供給され
る。
【0018】上記データ変化検出回路12は、第1乃至
第3のフリップフロップ121〜123により、連続し
て90°ずつ位相のずれた3つのクロックCKa,CK
b,CKcの入力時点で入力データDinをラッチする。
そして、第1のEX−ORゲート124により、最も位
相の進んだクロックCKaで入力データDinをラッチし
た第1のフリップフロップ121と中間の位相のクロッ
クCKbで入力データDinをラッチした第2のフリップ
フロップ122のQ出力との排他的論理和を求める。ま
た、第2のEX−ORゲート125により、中間の位相
のクロックCKbで入力データDinをラッチした第2の
フリップフロップ122のQ出力と最も位相の遅れたク
ロックCKcで入力データDinをラッチした第3のフリ
ップフロップ123との排他的論理和を求める。
【0019】すなわち、このデータ変化検出回路12に
おいて、第1、第2のゲート124,125の出力が共
にL(=0)レベルのときは、「各クロック間でデータ
の変化なし」を意味し、第1のゲート124の出力がH
(=1)レベルのときは、「位相の進んでいる方の2つ
のクロック間でデータの変化あり」を意味し、第2のゲ
ート125の出力がHレベルのときは、「位相の遅れて
いる方の2つのクロック間でデータの変化あり」を意味
する。第1、第2のゲート124,125の出力はそれ
ぞれシフト制御回路15のフリップフロップ151,1
52に供給される。
【0020】このシフト制御回路15は、フリップフロ
ップ151,152により、第4のクロックラインLd
の伝送クロックCKd(CKa〜CKcよりも位相が遅
れている)のタイミングで上記EX−ORゲート12
4,125の出力をラッチし、フリップフロップ151
の出力Q(=H)を(−)シフト制御信号として、フリ
ップフロップ152の出力Q(=H)を(+)シフト制
御信号として、それぞれ出力ラインシフト回路14に送
出する。
【0021】上記構成において、以下、図2を参照して
その動作を説明する。尚、図2は入力データDinのビッ
トクロックの周波数に対して、システムクロックCKの
周波数がやや高い場合を示している。
【0022】図2において、(a)は入力データDin、
(b)〜(e)は4相クロック生成回路13でシステム
クロックCKの位相をそれぞれ0°、90°、180
°、270°ずらして生成される第1乃至第4のクロッ
クCK1〜CK4、(f)〜(i)は出力ラインシフト
回路14から第1乃至第4のクロックラインLa〜Ld
に送出される伝送クロックCKa〜CKd、(j)〜
(l)はデータ変化検出回路12のフリップフロップ1
21〜123のラッチ出力、(m),(n)はデータ変
化検出回路12のEX−ORゲート124,125のゲ
ート出力、(o),(p)はシフト制御回路15のフリ
ップフロップ151,152のラッチ出力(シフト制御
信号)、(q)はバッファメモリ3の書込みクロック
(クロックラインLbの伝送クロックCKb)、(r)
はバッファメモリ3の書込みデータ、(s)はバッファ
メモリ3の読出しデータを示している。
【0023】いま、図2(a)に示す入力データ信号D
inが与えられ、4相クロック生成回路13で図2(b)
〜(e)に示すシステムクロックCKの位相をそれぞれ
0°、90°、180°、270°ずらした第1乃至第
4のクロックCK1〜CK4が生成されている。そし
て、出力ラインシフト回路14は、初期状態において、
図2(f)〜(i)に示すように、CK1をLaに、C
K2をLbに、CK3をLcに、CK4をLdに割り当
てるものとする。
【0024】このとき、第1乃至第3のクロックライン
La,Lb,Lcに割り当てられたクロックCKa(=
CK1),CKb(=CK2),CKc(=CK3)は
上記データ変化検出回路12に供給される。このデータ
変化検出回路12はフリップフロップ121〜123に
より連続した3つのクロックCKa〜CKcの入力時点
で入力データDinの値を読む。そして、第1のEX−O
Rゲート124で121,122のQ出力の排他的論理
和をとり、第2のEX−ORゲート125で122,1
23のQ出力の排他的論理和をとることによって、(1)
各クロック間でデータの変化なし、(2)位相の進んでい
る方の2つのクロック間でデータの変化あり、(3)位相
の遅れている方の2つのクロック間でデータの変化あ
り、の3つの状態を識別する。
【0025】但し、状態識別は同一タイミングで行う必
要がある。そこで、シフト制御回路15において、第
1、第2のEX−ORゲート124,125の各出力を
それぞれフリップフロップ151,152に入力し、第
4のクロックラインL4に割り当てられたクロックCK
4(=CKd)の入力時点でラッチする。 (1)の場合は
そのままとし、 (2)の場合はフリップフロップ15から
クロック位相を90°遅らせる(−)シフト制御信号を
出力ラインシフト回路14に送出し、 (3)の場合はフリ
ップフロップ16からクロック位相を90°進ませる
(+)シフト制御信号を出力ラインシフト回路14に送
出する。
【0026】図2では、時刻tで (2)の状態が識別さ
れ、直ちに(−)シフト制御信号が出力ラインシフト回
路14に送出される。すると、各クロックラインLa〜
Ld上の伝送クロックCKa〜CKdはそれぞれCK
2,CK3,CK4,CK1にシフトされ、結果的に9
0°位相が遅らされる。これにより、バッファメモリ3
の書込みクロックはCK2からCK3に切り替わる。
【0027】すなわち、書込みクロックをCK2のまま
継続すると、入力データDinの変化点と書込みタイミン
グが近付いていき、ついには書込みタイミングが入力デ
ータDinの変化点を追い越して、書込みデータが重複し
てしまうことになる。そこで、上記構成の実施例では、
書込みクロックをCK2からCK3に切り替えて90°
位相を遅らせることにより、書込みタイミングが入力デ
ータDinの変化点を追い越さないようにして、書込みデ
ータの重複を防止している。
【0028】以上、システムクロックCKの周波数が入
力データDinのビットクロックの周波数に対してやや高
い場合について説明したが、逆にやや低い場合には、入
力データDinの変化点と書込みタイミングが次第に離れ
ていき、ついには書込みタイミングが次の入力データD
inの変化点を追い越して、書込みデータの抜けが生じて
しまうことになる。しかし、上記実施例の構成によれ
ば、書込みタイミング(CKb)が次の入力データDin
の変化点に近付き、位相差が90°以内になった時点で
(+)シフト制御信号が出力される。よって、書込みク
ロックの位相は90°進むようになり、これによって書
込みタイミングは入力データDinの次の変化点を追い越
さず、書込みデータの抜けは防止される。
【0029】したがって、上記構成によるビット位相同
期回路は、選択クロックの切り替え後、バッファメモリ
への書込み/読出しに際してデータ信号の欠落や重複が
防止され、即時にビット位相同期を確立することができ
る。
【0030】尚、上記実施例では4相クロックを用いて
構成したが、この発明はこれに限定されるものではな
く、3相以上のクロックで実現可能である。その他、こ
の発明の要旨を逸脱しない範囲で種々変形しても、同様
に実施可能であることはいうまでもない。
【0031】
【発明の効果】以上のようにこの発明によれば、選択ク
ロックの切り替え後、バッファメモリへの書込み/読出
しに際してデータ信号の欠落や重複が生じることなく、
即時にビット位相同期を確立することのできるビット位
相同期回路を提供することができる。
【図面の簡単な説明】
【図1】この発明に係るビット位相同期回路の一実施例
の構成を示す構成図。
【図2】同実施例の各部出力タイミングを示すタイミン
グ図。
【図3】従来のビット位相同期回路の構成を示す構成
図。
【図4】図3の回路の各部出力タイミングを示すタイミ
ング図。
【符号の説明】
1,2,9,10…Dラッチフリップフロップ、3…バ
ッファメモリ、4…インバータ、5…クロック選択部、
6,7…クロックライン、8,11…EX−ORゲー
ト、12…データ変化検出回路、121〜123…Dラ
ッチフリップフロップ、124,125…EX−ORゲ
ート、13…4相クロック生成回路、14…出力ライン
シフト回路、15…シフト制御回路、151,152…
Dラッチフリップフロップ、La〜Ld…クロックライ
ン。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力データ信号の各ビットデータをシステ
    ムクロックに同期させるビット位相同期回路において、
    前記システムクロックと同周期で互いに位相の異なる三
    相以上のクロックを発生するクロック発生手段と、この
    手段で発生された各クロックのタイミングで入力データ
    信号の状態を取り込んでいずれのクロック間で状態変化
    するかを識別する状態変化識別手段と、前記クロック発
    生手段で発生された各クロックのいずれかを書込みクロ
    ックとし、前記システムクロックを読出しクロックとし
    て前記入力データの各ビットデータを入出力するバッフ
    ァメモリと、前記状態変化識別手段の識別結果に応じて
    前記書込みクロックとするクロックを切り替えるクロッ
    ク切替手段とを具備するビット位相同期回路。
JP4152267A 1992-06-11 1992-06-11 ビット位相同期回路 Pending JPH05344112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4152267A JPH05344112A (ja) 1992-06-11 1992-06-11 ビット位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4152267A JPH05344112A (ja) 1992-06-11 1992-06-11 ビット位相同期回路

Publications (1)

Publication Number Publication Date
JPH05344112A true JPH05344112A (ja) 1993-12-24

Family

ID=15536760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4152267A Pending JPH05344112A (ja) 1992-06-11 1992-06-11 ビット位相同期回路

Country Status (1)

Country Link
JP (1) JPH05344112A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057697A (ko) * 2001-01-05 2002-07-12 윤종용 범용 직렬 버스용 클록 복원 회로
US6614863B1 (en) 1998-12-07 2003-09-02 Nec Corporation Bit synchronization method and bit synchronization device
US7254205B2 (en) 1999-08-13 2007-08-07 Agere Systems Inc. Signal processing method and apparatus for ensuring a desired relationship between signals
WO2010026863A1 (ja) * 2008-09-03 2010-03-11 日本電気株式会社 多重回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614863B1 (en) 1998-12-07 2003-09-02 Nec Corporation Bit synchronization method and bit synchronization device
US7254205B2 (en) 1999-08-13 2007-08-07 Agere Systems Inc. Signal processing method and apparatus for ensuring a desired relationship between signals
KR20020057697A (ko) * 2001-01-05 2002-07-12 윤종용 범용 직렬 버스용 클록 복원 회로
WO2010026863A1 (ja) * 2008-09-03 2010-03-11 日本電気株式会社 多重回路
JP5246608B2 (ja) * 2008-09-03 2013-07-24 日本電気株式会社 多重回路

Similar Documents

Publication Publication Date Title
US4970405A (en) Clock selection circuit for selecting one of a plurality of clock pulse signals
JP2512786B2 (ja) 位相整合回路
JPH10117185A (ja) データを転送するためのシンクロナイザ、方法及びシステム
JPH04320109A (ja) データエツジ遷移位相判別回路
JP2001186112A (ja) データ抽出回路およびデータ抽出システム
JP2695535B2 (ja) タイマ入力制御回路及びカウンタ制御回路
JP3593104B2 (ja) クロック切替回路
JP2005506798A (ja) 遷移検出、妥当正確認および記憶回路
KR100886354B1 (ko) 다중 위상 클럭신호를 사용하는 통신 시스템 및 통신 방법
JPH05344112A (ja) ビット位相同期回路
US4034348A (en) Apparatus, including delay means, for sampling and recovering data recorded by the double transition recording technique
US5012138A (en) Interface circuit for asychronous data transfer
JPH0590970A (ja) Cmiエンコーダ回路
JP2869981B2 (ja) ビットバッファ回路
JP2795942B2 (ja) 同期信号選択回路及びそれを用いたpll装置
JPH06188695A (ja) 情報保持回路
EP0929168B1 (en) System and/or method for recognizing and tracking the sampling phase in digital synchronous transmission systems
JPH0964858A (ja) 位相同期回路
JPH09270781A (ja) ディジタル信号同期化回路
JPS63122066A (ja) クロツク同期回路
JPS61225927A (ja) デジタルロジツクpll回路の位相比較器
JPH06188866A (ja) データ乗換回路
JPS59188254A (ja) ビツト位相同期回路
JPH0314335A (ja) シリアル通信装置
JPH03282805A (ja) クロック信号切換回路