JP5246608B2

JP5246608B2 - 多重回路

Info

Publication number: JP5246608B2
Application number: JP2010527744A
Authority: JP
Inventors: 泰天宮; 栄実野口; 信秀吉田; 知行山瀬
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-09-03
Filing date: 2009-08-14
Publication date: 2013-07-24
Anticipated expiration: 2029-08-14
Also published as: JPWO2010026863A1; WO2010026863A1

Description

本発明は、高速のデータ信号をクロック信号でリタイミングする識別回路（フリップフロップ、Ｄ−Ｆ／Ｆ）およびそれらで構成される信号多重回路（以下、多重回路）に関する。

多重回路は、並列の複数のデータ信号を直列のデータ信号に多重化するものである。この多重回路は、基本的な要素ブロックである複数の２：１多重回路を具備している。図１は、２：１多重回路の構成を示している。図２に示されるように、多重回路は、複数の２：１多重回路がツリー型に組み合わされることにより、多数の並列信号を１つに多重化することができる。

図１に示されるように、２：１多重回路は、２個の低速識別回路と、セレクタ回路と、高速識別回路と、分周回路と、を具備している。低速識別回路、高速識別回路としては、Ｄ−Ｆ／Ｆが用いられる。分周回路は、高速クロック信号ＣＫ１を１／２分周して低速クロック信号ＣＫ２を生成するＴ−Ｆ／Ｆ回路を含んでいる。２個の低速識別回路には、低速データ信号が並列入力される。２個の低速識別回路の各々は、低速クロック信号ＣＫ２に同期して、低速データ信号の信号レベルとしてハイレベル“１”又はロウレベル“０”を確定（識別）し、その結果を出力信号として出力する。Ｄ−Ｆ／Ｆ回路は、クロック信号に同期してデータ信号の信号レベルを識別するため、識別回路とも呼ばれる。セレクタ回路は、低速クロック信号ＣＫ２に同期して、２個の低速識別回路からの出力信号を１つのデータ信号に多重化し、高速データ信号として出力する。高速識別回路は、高速クロック信号ＣＫ１に同期して、セレクタ回路からの高速データ信号の信号レベルを識別し、その結果を出力信号として出力する。

図１に示されるように、多重回路においては、データ信号は低速側から高速側へと多重化される。これに対して、クロック信号は高速側から低速側へと分周される。このように、データ信号とクロック信号とは互いに逆方向に進む。従って、低速側、高速側の両方のＤ−Ｆ／Ｆ回路を用いてデータ信号とクロック信号のタイミングを設計で合わせこむことは難しい。特に、高速のデータ通信においては、位相余裕が少なくタイミング設計は大きな課題となる。そのため、クロック信号の各データ処理段への入力位相を最適化できるような何らかの位相調整機能が求められる。

例えば、特開２０００−１２４８７０号公報では、図３に示されるように、高速側クロック信号のパスに位相を外部から選択する機構を設けることが提案されている。しかしながら、最適な位相に調整するためには、どこが最適位相なのかを判定する必要がある。一般には、出力信号の波形やエラーレイトなどを測定して、どこが最適位相かを判断し、外部端子を介して調整を加えていかなくてはならない。これらの位相余裕の判定と最適値への調整を全て、回路内部で自動化することが望まれる。

特開２０００−１２４８７０号公報

上述した多重回路では常に良好な出力信号を得ることができないという問題（課題）がある。従って、本発明の目的は、データ信号に対してクロック信号の位相を自動的に最適化し、常に良好な出力信号を得ることができる多重回路を提供することにある。

本発明の多重回路は、分周回路と、低速データ信号が並列入力される複数の低速識別回路と、セレクタ回路と、多相クロック生成回路と、複数の高速識別回路と、選択部と、を具備している。分周回路は、高速クロック信号を１／２分周して低速クロック信号を生成する。複数の低速識別回路は、低速クロック信号に同期して、低速データ信号の信号レベルを識別し、その結果を出力信号として出力する。セレクタ回路は、低速クロック信号に同期して、複数の低速識別回路からの出力信号を１つのデータ信号に多重化し、高速データ信号として出力する。多相クロック生成回路は、高速クロック信号から、異なる位相を表す複数のクロック信号を生成する。複数の高速識別回路は、それぞれ、複数のクロック信号に同期して、高速データ信号の信号レベルを識別し、その結果を出力信号として出力する。選択部は、複数の高速識別回路からの出力信号の信号レベルを比較し、その比較の結果に基づいて、複数のクロック信号の中から、高速データ信号に対して位相が最適なクロック信号を検知し、複数の高速識別回路のうちの、最適なクロック信号に同期する最適高速識別回路を選択し、最適高速識別回路からの出力信号を最適出力信号として出力する。本発明の多重回路によれば、高速データ信号に対して高速クロック信号の位相を自動的に最適化することにより、高速データ信号を上記の最適出力信号として出力することができる。従って、常に良好な出力信号を得ることができる。

上記発明の目的、効果、特徴は、添付される図面と連携して実施の形態の記述から、より明らかになる。

図１は、一般的な２：１多重回路のブロック構成図である。図２は、一般的な多重回路の構成図である。図３は、特開２０００−１２４８７０号公報に記載された多重回路の構成図である。図４は、本発明の実施形態による多重回路の概要構成図である。図５は、本発明の第１実施形態による多重回路の構成図である。図６Ａは、本発明の実施形態として、クロック位相自動最適選択の考え方を示す図である。図６Ｂは、本発明の実施形態として、クロック位相自動最適選択の考え方を示す図である。図６Ｃは、本発明の実施形態として、クロック位相自動最適選択の考え方を示す図である。図７は、本発明の第２実施形態による多重回路の構成図である。図８は、本発明の第３実施形態による多重回路の構成図である。図９は、本発明の第４実施形態による多重回路の構成図である。図１０は、本発明の実施形態として、４相出力の分周回路（Ｔ−Ｆ／Ｆ）の実現例を示す図である。図１１は、本発明の第５実施形態による多重回路の構成図である。

以下に添付図面を参照して、本発明の実施形態による２：１多重回路（以下、多重回路）について詳細に説明する。

図４は、本発明の実施形態による多重回路の概要構成図である。

本発明の実施形態による多重回路は、第１、第２の低速識別回路１−１、１−２（以下、低速識別回路１−１、１−２）と、セレクタ回路２と、制御部３と、を具備している。低速識別回路１−１、１−２としては、Ｄ−Ｆ／Ｆが用いられる。

制御部３は、分周回路１７と、多相クロック生成回路１６と、高速識別回路１１−１、１１−２、１１−３、…と、選択部１２と、を具備している。高速識別回路１１−１、１１−２、１１−３、…としては、Ｄ−Ｆ／Ｆが用いられる。

分周回路１７は、高速クロック信号ＣＫ１を１／２分周して低速クロック信号ＣＫ２を生成する。低速識別回路１−１、１−２には、低速データ信号が並列入力される。低速識別回路１−１、１−２の各々は、低速クロック信号ＣＫ２に同期して、低速データ信号の信号レベルとしてハイレベル“１”又はロウレベル“０”を確定（識別）し、その結果を出力信号として出力する。セレクタ回路２は、低速クロック信号ＣＫ２に同期して、低速識別回路１−１、１−２からの出力信号を１つの（直列の）データ信号に多重化し、高速データ信号として出力する。多相クロック生成回路１６は、高速クロック信号ＣＫ１から、異なる位相を表す複数のクロック信号を生成する。高速識別回路１１−１、１１−２、１１−３、…は、複数のクロック信号に同期して、セレクタ回路２からの高速データ信号の信号レベルを識別し、その結果を出力信号として出力する。選択部１２は、高速識別回路１１−１、１１−２、１１−３、…からの出力信号の信号レベルを比較する。選択部１２は、その比較の結果に基づいて、複数のクロック信号の中から、高速データ信号に対して位相が最適なクロック信号を検知する。この場合、選択部１２は、高速識別回路１１−１、１１−２、１１−３、…のうちの、最適なクロック信号に同期する最適高速識別回路を選択し、最適高速識別回路からの出力信号を最適出力信号として出力する。

このように、本発明の実施形態による多重回路によれば、高速データ信号に対して高速クロック信号の位相を自動的に最適化することにより、高速データ信号を上記の最適出力信号として出力することができる。従って、常に良好な出力信号を得ることができる。

（第１実施形態）
本発明の第１実施形態による多重回路では、位相が異なる３つのクロック信号により高速データ信号を識別し、そのクロック信号のうちの、最適なクロック信号により識別した高速データ信号を上記の最適出力信号として出力する。

第１実施形態では、上記の実施形態と重複する説明を省略する。

図５は、本発明の第１実施形態による多重回路の構成図である。

多相クロック生成回路１６（以下、３相クロック生成回路１６）は、高速クロック信号ＣＫ１から、第１のクロック信号“０°”と、第１のクロック信号“０°”に対して位相が所定値だけ遅い第２のクロック信号“−９０°”と、第１のクロック信号“０°”に対して位相が所定値だけ速い第３のクロック信号“９０°”と、を上記の複数のクロック信号として生成する。

以下、第１〜第３のクロック信号をクロック信号“０°”、“−９０°”、“９０°”と称する。また、高速識別回路１１−１、１１−２、１１−３、…のうちの第１〜第３の高速識別回路を高速識別回路１１−１〜１１−３）と称する。高速識別回路１１−１〜１１−３は、それぞれ、クロック信号“０°”、“−９０°”、“９０°”に同期して、高速データ信号の信号レベルを識別し、その結果を出力信号として出力する。

ここで、本発明の実施形態の考え方について図６Ａ〜６Ｃを用いて説明する。

例えば、高速データ信号が高速データ信号Ｄｎ−１、Ｄｎ、Ｄｎ＋１、…の順に生成されるものとする。前回の高速データ信号Ｄｎ−１から今回の高速データ信号Ｄｎに切り替わるタイミングから、今回の高速データ信号Ｄｎから次回の高速データ信号Ｄｎ＋１に切り替わるタイミングまでの時間をＴとする。

まず、クロック信号“０°”、“−９０°”、“９０°”のうちの、位相が中心位相であるクロック信号“０°”が最適である。この場合、図６Ａに示されるように、クロック信号“０°”、“−９０°”、“９０°”の信号レベルは、“１”のときにハイレベルであり、“０”のときにロウレベルである。クロック信号“０°”、“−９０°”、“９０°”のクロックエッジ（立ち上がり）のタイミングは、時間Ｔ内にあるものとする。また、クロック信号“０°”のクロックエッジのタイミングは、時間Ｔの半分の時間１／２Ｔであるものとする。このとき、高速識別回路１１−１〜１１−３は、それぞれ、クロック信号“０°”、“−９０°”、“９０°”に同期して、高速データ信号Ｄｎの信号レベルを誤りなく識別することができる。即ち、高速識別回路１１−１〜１１−３からの出力信号は一致する。

図６Ｂに示されるように、クロック信号“０°”のクロックエッジのタイミングは、時間１／２Ｔに対して９０°以上早めにずれているものとする。この場合、クロック信号“０°”、“−９０°”、“９０°”のうちのクロック信号“９０°”が最適であり、クロック信号“９０°”のクロックエッジのタイミングは、時間１／２Ｔであるものとする。また、クロック信号“０°”、“９０°”のクロックエッジのタイミングは、時間Ｔ内にあるが、クロック信号“−９０°”のクロックエッジのタイミングは、時間Ｔ内にないものとする。このとき、高速識別回路１１−１、１１−３は、それぞれ、クロック信号“０°”、“９０°”に同期して、高速データ信号Ｄｎの信号レベルを誤りなく識別することができる。一方、高速識別回路１１−２は、クロック信号“−９０°”に同期して、高速データ信号Ｄｎの１つ前の高速データ信号Ｄｎ−１の信号レベルを識別してしまう。即ち、高速識別回路１１−２からの出力信号は、高速識別回路１１−１、１１−３からの出力信号とは異なる。

図６Ｃに示されるように、クロック信号“０°”のクロックエッジのタイミングは、時間１／２Ｔに対して９０°以上遅めにずれているものとする。この場合、クロック信号“０°”、“−９０°”、“９０°”のうちのクロック信号“−９０°”が最適であり、クロック信号“−９０°”のクロックエッジのタイミングは、時間１／２Ｔであるものとする。また、クロック信号“０°”、“−９０°”のクロックエッジのタイミングは、時間Ｔ内にあるが、クロック信号“９０°”のクロックエッジのタイミングは、時間Ｔ内にないものとする。このとき、高速識別回路１１−１、１１−２は、それぞれ、クロック信号“０°”、“−９０°”に同期して、高速データ信号Ｄｎの信号レベルを誤りなく識別することができる。一方、高速識別回路１１−３は、クロック信号“９０°”に同期して、高速データ信号Ｄｎの１つ後の高速データ信号Ｄｎ＋１の信号レベルを識別してしまう。即ち、高速識別回路１１−３からの出力信号は、高速識別回路１１−１、１１−２からの出力信号とは異なる。

そこで、選択部１２は、高速識別回路１１−１、１１−２、１１−３からの出力信号の信号レベルを比較する。その比較として、選択部１２は、高速識別回路１１−１、１１−２からの出力信号の信号レベルに対して、排他的論理輪（ＥＸＯＲ）を施し、その結果（値）をＸとする。選択部１２は、高速識別回路１１−１、１１−３からの出力信号の信号レベルに対して、排他的論理輪を施し、その結果をＹとする。

次に、選択部１２は、その比較の結果に基づいて、クロック信号“０°”、“−９０°”、“９０°”の中から、高速データ信号に対して位相が最適なクロック信号を検知する。（Ｘ、Ｙ）が（０、０）の場合、クロック信号“０°”が最適なクロック信号である（図６Ａ参照）。（Ｘ、Ｙ）が（１、０）の場合、クロック信号“９０°”が最適なクロック信号である（図６Ｂ参照）。（Ｘ、Ｙ）が（０、１）の場合、クロック信号“−９０°”が最適なクロック信号である（図６Ｃ参照）。

選択部１２は、高速識別回路１１−１、１１−２、１１−３のうちの、最適なクロック信号に同期する最適高速識別回路を選択し、最適高速識別回路からの出力信号を最適出力信号として出力する。

これを実現するために、図５に示されるように、選択部１２は、第１、第２のＥＸＯＲ回路（以下、ＥＸＯＲ回路１３−１、１３−２）と、ＮＯＲ回路１４と、第１〜第３の出力アンプ（以下、出力アンプ１５−１〜１５−３）と、を具備している。

ＥＸＯＲ回路１３−１の入力は、高速識別回路１１−１、１１−２の出力に接続されている。ＥＸＯＲ回路１３−２の入力は、高速識別回路１１−１、１１−３の出力に接続されている。ＮＯＲ回路１４の入力は、ＥＸＯＲ回路１３−１、１３−２の出力に接続されている。出力アンプ１５−１〜１５−３の入力は、それぞれ、高速識別回路１１−１〜１１−３に接続されている。出力アンプ１５−１は、ＮＯＲ回路１４の出力に接続され、出力アンプ１５−１には、ＮＯＲ回路１４からの出力としてイネーブル信号が供給される。出力アンプ１５−２は、ＥＸＯＲ回路１３−２の出力に接続され、出力アンプ１５−２には、ＥＸＯＲ回路１３−２からの出力としてイネーブル信号が供給される。出力アンプ１５−３は、ＥＸＯＲ回路１３−１の出力に接続され、出力アンプ１５−３には、ＥＸＯＲ回路１３−１からの出力としてイネーブル信号が供給される。

ＥＸＯＲ回路１３−１は、高速識別回路１１−１、１１−２の出力に基づいて排他的論理和を施し、その結果を出力する。ＥＸＯＲ回路１３−２は、高速識別回路１１−１、１１−３の出力に基づいて排他的論理和を施し、その結果を出力する。ＮＯＲ回路１４は、ＥＸＯＲ回路１３−１、１３−２の出力に基づいて否定論理和を施し、その結果を出力する。

ＥＸＯＲ回路１３−１、１３−２の出力の信号レベルの各々がロウレベルである。この場合、ＮＯＲ回路１４の出力の信号レベルがハイレベルである。出力アンプ１５−１は、ＮＯＲ回路１４の出力“ハイレベル”に応じて、高速識別回路１１−１からの出力信号を上記の最適出力信号として出力する。

ＥＸＯＲ回路１３−１、１３−２の出力の信号レベルがそれぞれハイレベル、ロウレベルである。この場合、出力アンプ１５−３は、ＥＸＯＲ回路１３−１の出力“ハイレベル”に応じて、高速識別回路１１−３からの出力信号を上記の最適出力信号として出力する。

ＥＸＯＲ回路１３−１、１３−２の出力の信号レベルがそれぞれロウレベル、ハイレベルである。この場合、出力アンプ１５−２は、ＥＸＯＲ回路１３−２の出力“ハイレベル”に応じて、高速識別回路１１−２からの出力信号を上記の最適出力信号として出力する。

このように、本発明の第１実施形態による多重回路によれば、位相が異なる３つのクロック信号“０°”、“−９０°”、“９０°”により高速データ信号を識別し、クロック信号“０°”、“−９０°”、“９０°”のうちの、最適なクロック信号により識別した高速データ信号を上記の最適出力信号として出力する。従って、常に良好な出力信号を得ることができる。

また、本発明の第１実施形態による多重回路によれば、ＥＸＯＲ回路１３−１、１３−２の出力に基づいて最適なクロック信号を自動選択することができる。これにより、外部からの位相調整が不要となり、より簡易に位相最適化を実現することができる。

（第２実施形態）
本発明の第２実施形態による多重回路では、ＥＸＯＲ回路１３−１、１３−２の出力を３相クロック生成回路１６にフィードバックして、３相クロック生成回路１６が、ＥＸＯＲ回路１３−１、１３−２の出力に基づいて、最適なクロック信号の位相を中心位相として、高速クロック信号ＣＫ１からクロック信号“０°”、“−９０°”、“９０°”を生成する。

第２実施形態では、第１実施形態と重複する説明を省略する。

図７は、本発明の第２実施形態による多重回路の構成図である。

３相クロック生成回路１６は、ＥＸＯＲ回路１３−１、１３−２の出力に接続されている。

３相クロック生成回路１６は、ＥＸＯＲ回路１３−１、１３−２の出力の信号レベルに応じて、クロック信号“０°”、“−９０°”、“９０°”のうちの１つのクロック信号をクロック信号“０°”として、高速クロック信号ＣＫ１からクロック信号“０°”、“−９０°”、“９０°”を生成する。

３相クロック生成回路１６の動作について具体的に説明する。

ＥＸＯＲ回路１３−１、１３−２の出力の信号レベルの各々がロウレベルである。この場合、３相クロック生成回路１６は、高速クロック信号ＣＫ１からクロック信号“０°”、“−９０°”、“９０°”を生成する。

ＥＸＯＲ回路１３−１、１３−２の出力の信号レベルがそれぞれハイレベル、ロウレベルである。この場合、３相クロック生成回路１６は、クロック信号“９０°”をクロック信号“０°”として、高速クロック信号ＣＫ１からクロック信号“０°”、“−９０°”、“９０°”を生成する。

ＥＸＯＲ回路１３−１、１３−２の出力の信号レベルがそれぞれロウレベル、ハイレベルである。この場合、３相クロック生成回路１６は、クロック信号“−９０°”をクロック信号“０°”として、高速クロック信号ＣＫ１からクロック信号“０°”、“−９０°”、“９０°”を生成する。

このように、本発明の第２実施形態による多重回路によれば、ＥＸＯＲ回路１３−１、１３−２の出力を３相クロック生成回路１６にフィードバックして、３相クロック生成回路１６が、ＥＸＯＲ回路１３−１、１３−２の出力に基づいて、最適なクロック信号の位相を中心位相として、高速クロック信号ＣＫ１からクロック信号“０°”、“−９０°”、“９０°”を生成する。これにより、動作中にクロック信号“０°”、“−９０°”、“９０°”の位相が変動しても自動最適化を実現することができる。

（第３実施形態）
第３実施形態では、第２実施形態と重複する説明を省略する。

図８は、本発明の第３実施形態による多重回路の構成図である。

選択部１２は、第２実施形態におけるＮＯＲ回路１４、出力アンプ１５−１〜１５−３に代えて、出力アンプ３５を具備している。出力アンプ３５の入力は、高速識別回路１１−１に接続されている。

出力アンプ３５は、高速識別回路１１−１からの出力信号を上記の最適出力信号として出力する。それ以外の動作については、第２実施形態と同じである。

このように、本発明の第３実施形態による多重回路によれば、第２実施形態と同じ効果を達成し、第２実施形態に対して回路規模を削減できる。

（第４実施形態）
本発明の第４実施形態による多重回路では、ＥＸＯＲ回路１３−１、１３−２の出力を後述の位相調整回路にフィードバックして、位相調整回路が、ＥＸＯＲ回路１３−１、１３−２の出力に基づいて、低速クロック信号ＣＫ２の位相を調整する。

第４実施形態では、第１実施形態と重複する説明を省略する。

図９は、本発明の第４実施形態による多重回路の構成図である。

制御部３は、位相調整回路４１を更に具備している。分周回路１７と位相調整回路４１は、クロック位相可変回路４０として構成される。

位相調整回路４１は、低速識別回路１−１、１−２、セレクタ回路２と分周回路１７との間に設けられ、第１、第２のＥＸＯＲ回路１３−１、１３−２の出力に接続されている。

クロック位相可変回路４０は、例えば、図１０に示されるように、マスター側の差動出力回路、スレーブ側の差動出力回路を更に具備している。クロック位相可変回路４０は、分周回路１７により低速クロック信号ＣＫ２を得て、マスター側の差動出力回路、スレーブ側の差動出力回路により、低速クロック信号ＣＫ２から、設定値として互いに９０°ずつ位相がずれた４相のクロック信号を取り出す。位相調整回路４１は、ＥＸＯＲ回路１３−１、１３−２の出力に基づいて、４相のクロック信号のうちの１つのクロック信号を低速クロック信号ＣＫ２とすることにより、低速クロック信号ＣＫ２の位相を調整する。

位相調整回路４１の動作について図９を用いて具体的に説明する。

ＥＸＯＲ回路１３−１の出力の信号レベルがハイレベルである。この場合、クロック信号“０°”に対して高速データ信号が遅れている。このため、位相調整回路４１は、低速クロック信号ＣＫ２の位相を設定値だけ進ませて、低速識別回路１−１、１−２、セレクタ回路２に出力する。

ＥＸＯＲ回路１３−２の出力の信号レベルがハイレベルである。この場合、クロック信号“０°”に対して高速データ信号が進んでいる。このため、位相調整回路４１は、低速クロック信号ＣＫ２の位相を設定値だけ遅らせて、低速識別回路１−１、１−２、セレクタ回路２に出力する。

このように、本発明の第４実施形態による多重回路によれば、ＥＸＯＲ回路１３−１、１３−２の出力を位相調整回路４１にフィードバックして、位相調整回路４１が、ＥＸＯＲ回路１３−１、１３−２の出力に基づいて、低速クロック信号ＣＫ２の位相を調整する。これにより、動作中にクロック信号“０°”、“−９０°”、“９０°”の位相が変動しても自動最適化を実現することができる。

（第５実施形態）
第５実施形態では、第４実施形態と重複する説明を省略する。

図１１は、本発明の第５実施形態による多重回路の構成図である。

選択部１２は、第４実施形態におけるＮＯＲ回路１４、出力アンプ１５−１〜１５−３に代えて、出力アンプ３５を具備している。出力アンプ３５の入力は、高速識別回路１１−１に接続されている。

出力アンプ３５は、高速識別回路１１−１からの出力信号を上記の最適出力信号として出力する。それ以外の動作については、第４実施形態と同じである。

このように、本発明の第５実施形態による多重回路によれば、第４実施形態と同じ効果を達成し、第４実施形態に対して回路規模を削減できる。

以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

この出願は、２００８年９月３日に出願された特許出願番号２００８−２２６１９１号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims

高速クロック信号を１／２分周して低速クロック信号を生成する分周回路と、
低速データ信号が並列入力され、前記低速クロック信号に同期して、前記低速データ信号の信号レベルを識別し、その結果を出力信号として出力する複数の低速識別回路と、
前記低速クロック信号に同期して、前記複数の低速識別回路からの出力信号を１つのデータ信号に多重化し、高速データ信号として出力するセレクタ回路と、
前記高速クロック信号から、異なる位相を表す複数のクロック信号を生成する多相クロック生成回路と、
それぞれ、前記複数のクロック信号に同期して、前記高速データ信号の信号レベルを識別し、その結果を出力信号として出力する複数の高速識別回路と、
前記複数の高速識別回路からの出力信号の信号レベルを比較し、その比較の結果に基づいて、前記複数のクロック信号の中から、前記高速データ信号に対して位相が最適なクロック信号を検知し、前記複数の高速識別回路のうちの、前記最適なクロック信号に同期する最適高速識別回路を選択し、前記最適高速識別回路からの出力信号を最適出力信号として出力する選択部と、
を具備し、
前記多相クロック生成回路は、前記高速クロック信号から、第１のクロック信号、前記第１のクロック信号に対して位相が遅い第２のクロック信号、前記第１のクロック信号に対して位相が速い第３のクロック信号を前記複数のクロック信号として生成し、
前記複数の高速識別回路である第１〜第３の高速識別回路は、それぞれ、前記第１〜第３のクロック信号に同期して、前記高速データ信号の信号レベルを識別し、その結果を出力信号として出力し、
前記選択部は、
前記第１、第２の高速識別回路の出力に基づいて排他的論理和を施し、その結果を出力する第１のＥＸＯＲ回路と、
前記第１、第３の高速識別回路の出力に基づいて排他的論理和を施し、その結果を出力する第２のＥＸＯＲ回路と、
前記第１、第２のＥＸＯＲ回路の出力に基づいて否定論理和を施し、その結果を出力するＮＯＲ回路と、
前記ＮＯＲ回路の出力に接続され、前記第１、第２のＥＸＯＲ回路の出力の信号レベルの各々がロウレベルである場合、前記第１の高速識別回路からの出力信号を前記最適出力信号として出力する第１の出力アンプと、
前記第２のＥＸＯＲ回路の出力に接続され、前記第１、第２のＥＸＯＲ回路の出力の信号レベルがそれぞれロウレベル、ハイレベルである場合、前記第２の高速識別回路からの出力信号を前記最適出力信号として出力する第２の出力アンプと、
前記第１のＥＸＯＲ回路の出力に接続され、前記第１、第２のＥＸＯＲ回路の出力の信号レベルがそれぞれハイレベル、ロウレベルである場合、前記第３の高速識別回路からの出力信号を前記最適出力信号として出力する第３の出力アンプと、
を具備する
多重回路。
前記多相クロック生成回路は、前記第１、第２のＥＸＯＲ回路の出力に接続され、前記第１、第２のＥＸＯＲ回路の出力の信号レベルに応じて、前記第１〜第３のクロック信号のうちの１つのクロック信号を前記第１のクロック信号として、前記高速クロック信号から前記第１〜第３のクロック信号を生成する、
請求項１に記載の多重回路。
前記多相クロック生成回路は、
前記第１、第２のＥＸＯＲ回路の出力の信号レベルの各々がロウレベルである場合、前
記第１のクロック信号の位相を中心位相として、前記高速クロック信号から前記第１〜第
３のクロック信号を生成し、
前記第１、第２のＥＸＯＲ回路の出力の信号レベルがそれぞれロウレベル、ハイレベルである場合、前記第２のクロック信号を前記第１のクロック信号として、前記高速クロック信号から前記第１〜第３のクロック信号を生成し、
前記第１、第２のＥＸＯＲ回路の出力の信号レベルがそれぞれハイレベル、ロウレベルである場合、前記第３のクロック信号を前記第１のクロック信号として、前記高速クロック信号から前記第１〜第３のクロック信号を生成する、
請求項２に記載の多重回路。
前記複数の低速識別回路、前記セレクタ回路と前記分周回路との間に設けられ、前記第１、第２のＥＸＯＲ回路の出力に接続された位相調整回路、
を更に具備し、
前記位相調整回路は、
前記第１のＥＸＯＲ回路の出力の信号レベルがハイレベルである場合、前記第１のクロック信号に対して前記高速データ信号が遅れているため、前記低速クロック信号の位相を設定値だけ進ませて、前記複数の低速識別回路、前記セレクタ回路に出力し、
前記第２のＥＸＯＲ回路の出力の信号レベルがハイレベルである場合、前記第１のクロック信号に対して前記高速データ信号が進んでいるため、前記低速クロック信号の位相を前記設定値だけ遅らせて、前記複数の低速識別回路、前記セレクタ回路に出力する、
請求項１に記載の多重回路。