JP3973621B2 - 90度移相器 - Google Patents

90度移相器 Download PDF

Info

Publication number
JP3973621B2
JP3973621B2 JP2003413635A JP2003413635A JP3973621B2 JP 3973621 B2 JP3973621 B2 JP 3973621B2 JP 2003413635 A JP2003413635 A JP 2003413635A JP 2003413635 A JP2003413635 A JP 2003413635A JP 3973621 B2 JP3973621 B2 JP 3973621B2
Authority
JP
Japan
Prior art keywords
input
output
signal
variable current
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003413635A
Other languages
English (en)
Other versions
JP2005175937A (ja
Inventor
伸之 芦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003413635A priority Critical patent/JP3973621B2/ja
Priority to US11/007,212 priority patent/US7342987B2/en
Priority to CNB2004101039151A priority patent/CN100483942C/zh
Publication of JP2005175937A publication Critical patent/JP2005175937A/ja
Application granted granted Critical
Publication of JP3973621B2 publication Critical patent/JP3973621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/16Networks for phase shifting
    • H03H11/22Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration

Description

本発明は、90度移相器に関し、特にTフリップフロップを用いて構成される90度移相器に関する。
従来の90度移相器の一構成例を図3に示す。図3に示す従来の90度移相器は、Tフリップフロップを用いて構成される90度移相器であって、トランジスタQ1〜Q12と、抵抗R1〜R4と、入力端子1及び2と、定電流源3及び4と、定電圧源5と、出力端子6〜9とを備えている。
デューティ比が50%である所定周波数の入力信号を入力端子1に入力すると、入力端子1にベースが接続されている入力トランジスタQ1及びQ8は、前記入力信号に応じてオン、オフを繰り返す。また、前記入力信号の相補信号を入力端子2に入力すると、入力端子2にベースが接続されている入力トランジスタQ2及びQ7は、入力トランジスタQ1及びQ8のオン、オフと逆のタイミングでオン、オフを繰り返す。
その結果、前記入力信号を1/2分周した信号であってゼロクロスが前記入力信号の立ち上がりゼロクロスに同期する第1の分周信号(0°信号)が出力端子6から出力され、第1の分周信号の相補信号(180°信号)が出力端子7から出力され、前記入力信号を1/2分周した信号であってゼロクロスが前記入力信号の立ち下がりゼロクロスに同期する第2の分周信号(90°信号)が出力端子8から出力され、第2の分周信号の相補信号(270°信号)が出力端子9から出力される。
前記入力信号がDCオフセットや歪みのない信号である場合、入出力信号のタイムチャートは例えば図4に示すようになる。図4中のAは入力端子1に入力する入力信号を、バーAは入力端子2に入力する入力信号を、Bは出力端子6から出力される出力信号を、バーBは出力端子7から出力される出力信号を、Cは出力端子8から出力される出力信号を、バーCは出力端子9から出力される出力信号をそれぞれ示している。入力信号Aのような理想的な入力信号に対してTフリップフロップが理想的に動作すると、2つの出力信号(出力信号B及びC)の位相差は正確に90度になる。
一方、前記入力信号がDCオフセット及び/又は歪みを有する信号である場合やTフリップフロップを構成する素子に相対的な特性ばらつきがある場合、2つの出力信号の位相差が90度からずれるという問題が発生する。例えば、前記入力信号がDCオフセットを有する信号である場合、入出力信号のタイムチャートは例えば図5に示すようになる。図5中のA’は入力端子1に入力する入力信号を、バーA’は入力端子2に入力する入力信号を、B’は出力端子6から出力される出力信号を、バーB’は出力端子7から出力される出力信号を、C’は出力端子8から出力される出力信号を、バーC’は出力端子9から出力される出力信号をそれぞれ示している。入力信号A’はDCオフセットを有するためにデューティ比が50%からずれており、このずれによって2つの出力信号(出力信号B’及びC’)の位相差は90度からずれる。
このような問題を解決するための90度移相器が特許文献1において提案されている。特許文献1において提案されている90度移相器は図6に示すような構成である。なお、図6において図3と同一の部分には同一の符号を付す。
図6に示す従来の90度移相器は、図3に示す従来の90度移相器に90度位相比較器10と、ローパスフィルタ11と、DC増幅器12と、コンデンサC1及びC2とを新たに設けた構成である。
図6に示す従来の90度移相器では、90度位相比較器10が90度からの位相ずれを検出し、ローパスフィルタ11及びDC増幅器がその位相ずれに対応した直流成分を90度位相比較器10の出力から取り出して各入力トランジスタQ1、Q2、Q7、及びQ8の制御端子(ベース)に帰還する。これにより、90度からの位相ずれが補正できるように各入力トランジスタQ1、Q2、Q7、及びQ8のベースに直流バイアスがかかり、90度からの位相ずれがなくなる。
特開平8−237077号公報(第1図) Behzad Razavi,"RF microelectoronics" ,Prentice Hall PTR,1998年,p.290-291
しかしながら、図6に示す従来の90度移相器は、90度からの位相ずれを電圧で帰還しているため、ノイズの影響を受けやすい。また、図6に示す従来の90度移相器は、90度からの位相ずれを電圧で帰還しているため、90度からの位相ずれを帰還する際に生じる配線抵抗による電圧降下の影響が多くなる。なお、90度移相器は通常集積回路内に設けられるので、前記配線抵抗の値は比較的大きい場合が多い。
図6に示す従来の90度移相器は、上記ノイズの影響や配線抵抗による電圧降下の影響によって、正確に90度位相差を有する出力信号を出力できないおそれがあった。
本発明は、上記の問題点に鑑み、正確に90度位相差を有する出力信号をより確実に出力することができる90度移相器を提供することを目的とする。
上記目的を達成するために本発明に係る90度移相器においては、入力信号を制御端子に入力する第1の入力トランジスタ及び第2の入力トランジスタ、前記入力信号の相補信号を制御端子に入力する第3の入力トランジスタ及び第4の入力トランジスタ、並びに前記第1〜4の入力トランジスタのスイッチングに応じて動作する双差動回路を有するTフリップフロップと、前記第1の入力トランジスタと前記双差動回路との接続ノードに接続される第1の可変電流源と、前記第2の入力トランジスタと前記双差動回路との接続ノードに接続される第2の可変電流源と、前記第3の入力トランジスタと前記双差動回路との接続ノードに接続される第3の可変電流源と、前記第4の入力トランジスタと前記双差動回路との接続ノードに接続される第4の可変電流源と、前記Tフリップフロップから出力される信号間の位相差を比較し、その比較結果に応じた信号を出力する位相比較器と、を備え、前記第1〜4の可変電流源が前記位相比較器の出力に基づく信号によって制御され、前記位相比較器と前記第1〜4の可変電流源との間の各配線の長さを、前記第1〜4の入力トランジスタと前記双差動回路の各接続ノードから前記第1〜4の可変電流源までの各配線の長さよりも短くするようにする。
このような構成によると、Tフリップフロップから出力される信号間の位相差の90度からのずれを第1〜4の可変電流源の電流で帰還しているので、DCオフセットが有りデューティ比が50%でない所定周波数の入力信号が入力された場合でも、Tフリップフロップから出力される信号間の位相差が正確に90度になるように調整することができる。
そして、90度からの位相ずれを第1〜4の可変電流源の電流で帰還しているため、ノイズの影響を受けにくい。また、90度からの位相ずれを電流で帰還しているため、位相比較器と第1〜4の可変電流源との間の各配線を短くすれば、たとえ第1〜4の入力トランジスタと双差動回路の各接続ノードから第1〜4の可変電流源までの各配線が長くなっても、90度からの位相ずれを帰還する際に生じる配線抵抗による電圧降下の影響が少なくなる。したがって、正確に90度位相差を有する出力信号をより確実に出力できる。
また、上記構成の90度移相器において、前記位相比較器と前記第1〜4の可変電流源との間にローパスフィルタを設けてもよい。
このような構成によると、位相比較器の出力信号に含まれる交流成分を除去することができるので、位相比較器の位相比較結果に応じたフィードバック制御を正確に行うことができる。これにより、より正確に90度位相差を有する出力信号を出力することができる。
また、上記いずれかの構成の90度移相器において、前記位相比較器と前記第1〜4の可変電流源との間に増幅器を設けてもよい。
このような構成によると、フィードバックループのループゲインが高くなるので、フィードバック制御を高精度に行うことができる。これにより、より正確に90度位相差を有する出力信号を出力することができる。
また、上記いずれかの構成の90度移相器において、前記第1〜4の可変電流源の可動範囲を制限する制限手段を設けてもよい。
このような構成によると、Tフリップフロップを構成する素子の相対的な特性ばらつきがあっても双差動回路のバランスが大きくずれることがないので、動作開始時においても確実にTフリップフロップが1/2分周動作を行う。そして、Tフリップフロップにおいてひとたび1/2分周動作が開始されれば、フィードバック制御により正確に90度位相差を有する出力信号を出力することができる。
本発明によると、正確に90度位相差を有する出力信号をより確実に出力することができる90度移相器を実現することができる。
本発明の一実施形態について図面を参照して以下に説明する。本発明に係る90度移相器の一構成例を図1に示す。なお、図1において図6と同一の部分には同一の符号を付す。
図1に示す本発明に係る90度移相器は、図3に示す従来の90度移相器に90度位相比較器10と、ローパスフィルタ11と、DC増幅器12と、リミッタ回路13と、可変電流源14〜17とを新たに設けた構成である。
NPN型トランジスタQ1〜Q12と、入力端子1及び2と、定電流源3及び4と、抵抗R1からR4と、定電圧源5と、出力端子6〜9と、によって、1/2分周器として機能するTフリップフロップが構成される。入力端子1が入力トランジスタQ1のベースと入力トランジスタQ8のベースに接続され、入力端子2が入力トランジスタQ2のベースと入力トランジスタQ7のベースに接続される。入力トランジスタQ1のエミッタと入力トランジスタQ2のエミッタは共通接続され、定電流源3を介して接地される。また、入力トランジスタQ7のエミッタと入力トランジスタQ8のエミッタは共通接続され、定電流源4を介して接地される。
入力トランジスタQ1のコレクタはトランジスタQ3のエミッタとトランジスタQ4のエミッタの接続ノードに接続され、入力トランジスタQ2のコレクタはトランジスタQ5のエミッタとトランジスタQ6のエミッタの接続ノードに接続される。
入力トランジスタQ7のコレクタはトランジスタQ9のエミッタとトランジスタQ10のエミッタの接続ノードに接続され、入力トランジスタQ8のコレクタはトランジスタQ11のエミッタとトランジスタQ12のエミッタの接続ノードに接続される。
トランジスタQ3のベースは、トランジスタQ11のベース、出力端子9、トランジスタQ10のコレクタ、及びトランジスタQ12のコレクタに接続されるとともに、抵抗R4を介して定電圧源5の正極に接続される。また、トランジスタQ5のベースは、トランジスタQ10のベース、出力端子7、トランジスタQ6のコレクタ、及びトランジスタQ4のコレクタに接続されるとともに、抵抗R2を介して定電圧源5の正極に接続される。
トランジスタQ6のベースは、トランジスタQ9のベース、出力端子6、トランジスタQ3のコレクタ、及びトランジスタQ5のコレクタに接続されるとともに、抵抗R1を介して定電圧源5の正極に接続される。また、トランジスタQ4のベースは、トランジスタQ12のベース、出力端子8、トランジスタQ9のコレクタ、及びトランジスタQ11のコレクタに接続されるとともに、抵抗R3を介して定電圧源5の正極に接続される。そして、定電圧源5の負極は接地される。
90度位相比較器10は、上記構成の1/2分周器として機能するTフリップフロップの出力を入力し、出力端子6から出力される出力信号と出力端子8から出力される出力信号の位相差を検出し、検出した位相差の90度からのずれに応じた電圧差を有する二相の直流電圧を出力する。90度位相比較器10の出力信号は、通常、位相比較結果を示す直流成分の他に90度位相比較器10が入力する信号の周波数に関連した周波数の交流成分を含んでいる。この交流成分を含んだままだと位相比較結果に応じたフィードバック制御を正確に行えないので、本実施形態では90度位相比較器10の次段にローパスフィルタ11を設けている。ローパスフィルタ11は90度位相比較器10の出力信号から交流成分を除去する。
フィードバック制御を高精度に行うためには、フィードバックループにおいてある程度高いループゲインが要求される。このため、本実施形態ではローパスフィルタ11の次段にDC増幅器12を設けている。DC増幅器12は、ローパスフィルタ11の出力信号を増幅する。
また、本実施形態ではローパスフィルタ11の次段にリミッタ回路13を設けている。リミッタ回路13は、DC増幅器12の出力信号が所定の範囲内であればそのまま出力し、DC増幅器12の出力信号が所定の範囲外であれば所定の範囲内になるように補正したのち出力する。
リミッタ回路13から出力される二相の直流電圧の一方によって可変電流源14及び17の電流値が制御され、リミッタ回路13から出力される二相の直流電圧のもう一方によって可変電流源15及び16の電流値が制御される。
可変電流源14は入力トランジスタQ1のコレクタとトランジスタQ3のエミッタとトランジスタQ4のエミッタとの接続ノードから電流を引き抜き、可変電流源15は入力トランジスタQ2のコレクタとトランジスタQ5のエミッタとトランジスタQ6のエミッタとの接続ノードから電流を引き抜く。また、可変電流源16は、入力トランジスタQ7のコレクタとトランジスタQ9のエミッタとトランジスタQ10のエミッタとの接続ノードから電流を引き抜く。また、可変電流源17は、入力トランジスタQ8のコレクタとトランジスタQ11のエミッタとトランジスタQ12のエミッタとの接続ノードから電流を引き抜く。
ここで、DCオフセットや歪みのないデューティ比が50%である所定周波数の入力信号が入力端子1に入力され、入力端子1に入力された入力信号の相補信号が入力端子2に入力された場合について説明する。入力端子1に入力される入力信号のデューティ比が50%であるので、出力端子6から出力される信号と出力端子8から出力される信号との位相差は正確に90度になる。
このため、90度位相比較器10が出力する二相の直流電圧は同一の値となり、可変電流源14及び17と可変電流源15及び16とは同一値(零でも構わない)の電流を流す。可変電流源14〜17が同一値の電流を流すことにより、トランジスタQ3〜Q6とトランジスタQ9〜Q12によって構成される双差動回路のバランスがずれないため、出力端子6から出力される信号と出力端子8から出力される信号との位相差は正確に90度を保つ。
続いて、DCオフセットが有りデューティ比が50%でない所定周波数の入力信号が入力端子1に入力され、入力端子1に入力された入力信号の相補信号が入力端子2に入力された場合について説明する。この場合の入出力信号のタイムチャートは例えば図2に示すようになる。図2中のA’’は入力端子1に入力する入力信号を、バーA’ ’は入力端子2に入力する入力信号を、B’’は出力端子6から出力される出力信号を、バーB’’は出力端子7から出力される出力信号を、C’’は出力端子8から出力される出力信号を、バーC’ ’は出力端子9から出力される出力信号をそれぞれ示している。
入力信号A’ ’はDCオフセットを有するためにデューティ比が50%からずれているので、出力端子6から出力される信号と出力端子8から出力される信号との位相差90度からずれることになる。入力信号A’ ’のデューティ比が50%より大きいので、90度位相比較器10によって電圧差を有する二相の直流電圧が出力され、可変電流源14及び17が流す電流は可変電流源15及び16が流す電流より大きい値となり、トランジスタQ3〜Q6とトランジスタQ9〜Q12によって構成される双差動回路のバランスがずれるため、図2に示すように、出力端子6から出力される出力信号B’ ’は入力信号A’ ’を1/2分周した信号であってゼロクロスが入力信号A’ ’の立ち上がりゼロクロスに対して所定の位相だけ遅れる信号となり、出力端子7から出力される出力信号バーB’ ’は出力端子6から出力される出力信号B’ ’の相補信号となり、出力端子8から出力される出力信号C’ ’は入力信号A’ ’を1/2分周した信号であってゼロクロスが入力信号A’ ’の立ち下がりゼロクロスに対して所定の位相だけ進んだ信号となり、出力端子9から出力される出力信号バーC’ ’は出力端子8から出力される出力信号C’ ’の相補信号となる。
このようなフィードバック制御により、DCオフセットが有りデューティ比が50%でない所定周波数の入力信号が入力端子1に入力され、入力端子1に入力された入力信号の相補信号が入力端子2に入力された場合でも、出力端子6から出力される信号と出力端子8から出力される信号との位相差が正確に90度になるように調整することができる。
なお、入力端子1に入力される入力信号のデューティ比が50%より小さい場合、可変電流源14及び17が流す電流は可変電流源15及び16が流す電流より小さい値となる。
図1に示す本発明に係る90度移相器は、90度からの位相ずれを可変電流源14〜17の電流で帰還しているため、ノイズの影響を受けにくい。また、図1に示す本発明に係る90度移相器は、90度からの位相ずれを電流で帰還しているため、90度位相比較器10と可変電流源14〜17との間の配線を短くすれば、たとえ入力トランジスタQ1のコレクタとトランジスタQ3のエミッタとトランジスタQ4のエミッタとの接続ノードから可変電流源14までの配線、入力トランジスタQ2のコレクタとトランジスタQ5のエミッタとトランジスタQ6のエミッタとの接続ノードから可変電流源15までの配線、入力トランジスタQ7のコレクタとトランジスタQ9のエミッタとトランジスタQ10のエミッタとの接続ノードから可変電流源16までの配線、或いは入力トランジスタQ8のコレクタとトランジスタQ11のエミッタとトランジスタQ12のエミッタとの接続ノードから可変電流源17までの配線が長くなっても、90度からの位相ずれを帰還する際に生じる配線抵抗による電圧降下の影響が少なくなる。したがって、図1に示す本発明に係る90度移相器は正確に90度位相差を有する出力信号を出力でき、その確実性は図6に示す従来の90度移相器よりも高くなる。
なお、ここではDCオフセットが有りデューティ比が50%でない所定周波数の入力信号が入力端子1に入力された場合について説明したが、歪みが有りデューティ比が50%でない所定周波数の入力信号が入力端子1に入力された場合についても図1に示す本発明に係る90度移相器は同様の動作を行う。
次に、本実施形態においてリミッタ回路13を設けた理由について説明する。リミッタ回路13は、DC増幅器12の出力信号が所定の範囲内であればそのまま出力し、DC増幅器12の出力信号が所定の範囲外であれば所定の範囲内になるように補正したのち出力することによって、1/2分周器として機能するTフリップフロップが正常に動作する範囲に可変電流源14〜17の可動範囲を制限している。
ここで、可変電流源14〜17の可変範囲を制限することによる効果を考察するため、リミッタ回路13を設けない場合すなわち可変電流源14〜17の可変範囲を制限しない場合におけるTフリップフロップが動作し始める時の動作について考える。このとき、Tフリップフロップを構成する素子の相対的な特性ばらつきによって、90度位相比較器10から出力される二相の直流電圧の電圧差(DCオフセット)が大きくなり、それに伴って可変電流源14〜17の電流が大きく変化した場合、トランジスタQ3〜Q6及びトランジスタQ9〜Q12によって構成される双差動回路のバランスが大きくずれ、入力トランジスタQ1、Q2、Q7、及びQ8が入力信号又は入力信号の相補信号によりスイッチングしたとしても、Tフリップフロップが1/2分周動作をしなくなる。これに対して、リミッタ回路13を設け、Tフリップフロップが正常に動作する範囲に可変電流源14〜17の可変範囲を制限した場合は、Tフリップフロップを構成する素子の相対的な特性ばらつきがあってもトランジスタQ3〜Q6及びトランジスタQ9〜Q12によって構成される双差動回路のバランスが大きくずれることがないので、動作開始時においても確実にTフリップフロップが1/2分周動作を行う。そして、Tフリップフロップにおいてひとたび1/2分周動作が開始されれば、フィードバック制御により正確に90度位相差を有する出力信号を出力することができる。
なお、本実施形態では、1/2分周器として機能するTフリップフロップを構成するトランジスタにバイポーラトランジスタを用いたが、バイポーラトランジスタの代わりに電界効果トランジスタを用いても構わない。
は、本発明に係る90度移相器の構成を示す図である。 は、図1に示す90度移相器にDCオフセットが有る入力信号を入力した場合における入出力信号のタイムチャートの一例を示す図である。 は、従来の90度移相器の構成を示す図である。 は、図3に示す90度移相器にDCオフセットや歪みのない入力信号を入力した場合における入出力信号のタイムチャートの一例を示す図である。 は、図3に示す90度移相器にDCオフセットが有る入力信号を入力した場合における入出力信号のタイムチャートの一例を示す図である。 は、従来の90度移相器の他の構成を示す図である。
符号の説明
1、2 入力端子
3、4 定電流源
5 定電圧源
6〜9 出力端子
10 90度位相比較器
11 ローパスフィルタ
12 DC増幅器
13 リミッタ回路
14〜17 可変電流源
Q1〜Q12 トランジスタ

Claims (4)

  1. 入力信号を制御端子に入力する第1の入力トランジスタ及び第2の入力トランジスタ、前記入力信号の相補信号を制御端子に入力する第3の入力トランジスタ及び第4の入力トランジスタ、並びに前記第1〜4の入力トランジスタのスイッチングに応じて動作する双差動回路を有するTフリップフロップと、
    前記第1の入力トランジスタと前記双差動回路との接続ノードに接続される第1の可変電流源と、
    前記第2の入力トランジスタと前記双差動回路との接続ノードに接続される第2の可変電流源と、
    前記第3の入力トランジスタと前記双差動回路との接続ノードに接続される第3の可変電流源と、
    前記第4の入力トランジスタと前記双差動回路との接続ノードに接続される第4の可変電流源と、
    前記Tフリップフロップから出力される信号間の位相差を比較し、その比較結果に応じた信号を出力する位相比較器と、
    を備え、
    前記第1〜4の可変電流源が前記位相比較器の出力に基づく信号によって制御され
    前記位相比較器と前記第1〜4の可変電流源との間の各配線の長さを、前記第1〜4の入力トランジスタと前記双差動回路の各接続ノードから前記第1〜4の可変電流源までの各配線の長さよりも短くすることを特徴とする90度移相器。
  2. 前記位相比較器と前記第1〜4の可変電流源との間にローパスフィルタを備える請求項1に記載の90度移相器。
  3. 前記位相比較器と前記第1〜4の可変電流源との間に増幅器を備える請求項1又は請求項2に記載の90度移相器。
  4. 前記第1〜4の可変電流源の可動範囲を制限する制限手段を備える請求項1〜3のいずれかに記載の90度移相器。
JP2003413635A 2003-12-11 2003-12-11 90度移相器 Expired - Fee Related JP3973621B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003413635A JP3973621B2 (ja) 2003-12-11 2003-12-11 90度移相器
US11/007,212 US7342987B2 (en) 2003-12-11 2004-12-09 90-degree phase shifter
CNB2004101039151A CN100483942C (zh) 2003-12-11 2004-12-10 90度移相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003413635A JP3973621B2 (ja) 2003-12-11 2003-12-11 90度移相器

Publications (2)

Publication Number Publication Date
JP2005175937A JP2005175937A (ja) 2005-06-30
JP3973621B2 true JP3973621B2 (ja) 2007-09-12

Family

ID=34650512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003413635A Expired - Fee Related JP3973621B2 (ja) 2003-12-11 2003-12-11 90度移相器

Country Status (3)

Country Link
US (1) US7342987B2 (ja)
JP (1) JP3973621B2 (ja)
CN (1) CN100483942C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101467384B (zh) * 2006-03-31 2012-10-24 安立股份有限公司 数据信号产生装置
KR100778338B1 (ko) * 2006-09-29 2007-11-22 한국전자통신연구원 스타트업 회로가 구비된 4위상 전압 제어 발진기
WO2011017829A1 (en) * 2009-08-10 2011-02-17 Mediatek Inc. Phase shifter and related load device with linearization technique employed therein
US10972075B2 (en) 2015-12-11 2021-04-06 GM Global Technology Operations LLC Active quadrature circuits for high frequency applications
US10727586B2 (en) 2018-07-17 2020-07-28 California Institute Of Technology Non-reciprocal transceiver array architecture with a single non-reciprocal element
EP3726730B1 (en) * 2019-04-17 2021-08-25 Goodix Technology (HK) Company Limited Peak current limiter
CN117434334A (zh) * 2023-12-21 2024-01-23 广州智光储能科技有限公司 一种电压暂降检测方法、装置、设备及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663594A (en) * 1984-09-13 1987-05-05 Motorola, Inc. Electronic phase shifter circuit and method
US4857777A (en) * 1987-03-16 1989-08-15 General Electric Company Monolithic microwave phase shifting network
JPH0730346A (ja) 1991-01-11 1995-01-31 Sony Corp サーボ回路
JPH0870464A (ja) 1994-08-26 1996-03-12 Clarion Co Ltd 映像信号移相回路
JP2950189B2 (ja) 1995-02-28 1999-09-20 日本電気株式会社 90゜移相器
US6160434A (en) * 1998-05-14 2000-12-12 Mitsubishi Denki Kabushiki Kaisha Ninety-degree phase shifter
JP2001119269A (ja) * 1999-10-19 2001-04-27 Nec Corp 90度移相器
US6452434B1 (en) * 2000-01-27 2002-09-17 Fujitsu Limited Phase shifter circuit
JP3553871B2 (ja) 2000-11-09 2004-08-11 松下電器産業株式会社 自動調整フィルタ回路

Also Published As

Publication number Publication date
US7342987B2 (en) 2008-03-11
CN1627637A (zh) 2005-06-15
CN100483942C (zh) 2009-04-29
JP2005175937A (ja) 2005-06-30
US20050129157A1 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
US6111445A (en) Phase interpolator with noise immunity
JP2008011132A (ja) 90度移相器
US20200052705A1 (en) Charge pump circuit and phase-locked loop
GB2415102A (en) PLL circuit and frequency-setting circuit
KR0146287B1 (ko) 단안정 멀티 바이브레이터
US20050195301A1 (en) Charge pump circuit and PLL circuit using the same
JP3973621B2 (ja) 90度移相器
US7301409B2 (en) Oscillator
JPH0556049B2 (ja)
JP2005244276A (ja) 差動増幅回路
US8604885B2 (en) Differential ring oscillator-type voltage control oscillator
US7439783B2 (en) Phase-locked loop systems and methods
US7327179B2 (en) Pulse generator, optical disk writer and tuner
JP4453463B2 (ja) 三角波生成回路
US6979990B2 (en) Reference voltage generator for frequency divider and method thereof
US7642867B2 (en) Simple technique for reduction of gain in a voltage controlled oscillator
JP6148953B2 (ja) Pll回路
US20050218948A1 (en) Charge pump for a low-voltage wide-tuning range phase-locked loop
GB2202700A (en) A phase-locked loop fm detection system
US20230318552A1 (en) Four-phase generation circuit with feedback
JP4725061B2 (ja) 可変遅延回路、電圧制御遅延回路及び電圧制御発振回路
JP6891888B2 (ja) スイッチング回路、自動利得制御回路および位相同期回路
US6950482B2 (en) Phase detector circuit for a phase control loop
JP2005064991A (ja) 90度移相器
US20090322431A1 (en) Self-biased bipolar ring-oscillator phase-locked loops with wide tuning range

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20061215

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070612

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees