JP6891888B2 - スイッチング回路、自動利得制御回路および位相同期回路 - Google Patents

Description

本技術は、スイッチング回路、自動利得制御回路および位相同期回路に関する。詳しくは、信号のレベルに応じてオン状態またはオフ状態に移行するトランジスタを備えるスイッチング回路、自動利得制御回路および位相同期回路に関する。

従来より、音響機器や通信機器などにおいて、信号の振幅を一定に維持するために、その信号に対するゲインを動的に制御するＡＧＣ（Automatic Gain Control）回路が用いられている。このＡＧＣ回路は、一般に、信号の振幅に応じた制御電圧を出力する検波回路と、その制御電圧に応じたゲインで信号を増幅する可変ゲインアンプとを備える。この検波回路には、例えば、入力信号と参照信号とを比較する比較器と、その比較結果に応じてオンオフするトランジスタと、リカバー電流源とアタック電流源とが設けられる。そのリカバー電流源と、比較結果により制御されたアタック電流源による制御電流を充放電して制御電圧を生成するコンデンサとが設けられる（例えば、特許文献１参照。）。このコンデンサの一端は、リカバー電流源およびトランジスタの接続点と可変ゲインアンプとに接続される。

特開２００７−２５５９０９号公報

上述のＡＧＣ回路の時定数Ｔｃは、コンデンサの容量Ｃに比例し、トランジスタからの制御電流Ｉｃｏｎに反比例する。この時定数Ｔｃを大きくすれば、高周波遮断周波数を小さくして信号における交流成分を低減し、信号品質を高くすることができる。容量Ｃが一定の下で時定数Ｔｃを大きくするには、制御電流Ｉｃｏｎを小さくすればよい。しかしながら、制御電流Ｉｃｏｎを小さくすると、トランジスタがオフ状態の際に流れるリーク電流が相対的に大きくなる。そして、そのリーク電流の増大により、ゲインを制御する制御電圧が設計値と異なる値になり、ゲインが想定値から外れてしまうという問題がある。

ここで、バイポーラトランジスタよりもリーク電流が低いＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）をトランジスタとして用いれば、リーク電流の影響を緩和することができる。ただし、ＭＯＳＦＥＴでは、低域ノイズ（１／ｆノイズ）がバイポーラトランジスタよりも大きくなってしまう。このように、上述の従来技術では、低域ノイズを低減しつつ、リーク電流を抑制することが困難である。

本技術はこのような状況に鑑みて生み出されたものであり、信号のレベルに応じてオン状態またはオフ状態に移行するトランジスタを備えるＡＧＣ回路において、低域ノイズを低減しつつ、リーク電流を低減することを目的とする。

本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、第１のバイポーラトランジスタと、上記第１のバイポーラトランジスタに接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第２のバイポーラトランジスタと、入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を上記第１のバイポーラトランジスタのベースと上記接続点とに出力する比較部とを具備するスイッチング回路である。これにより、カスコード接続された第１および第２のバイポーラトランジスタが一対の差動出力信号により制御されるという作用をもたらす。

また、この第１の側面において、上記比較部の入力段は、一対の差動トランジスタを備えてもよい。これにより、一対の差動トランジスタによって一対の差動出力信号が出力されるという作用をもたらす。

また、この第１の側面において、上記一対の差動トランジスタは、バイポーラトランジスタであってもよい。これにより、一対のバイポーラトランジスタによって一対の差動出力信号が出力されるという作用をもたらす。

また、この第１の側面において、上記一対の差動トランジスタは、ＭＯＳ(Metal Oxide Semiconductor)トランジスタであってもよい。これにより、一対のＭＯＳトランジスタによって一対の差動出力信号が出力されるという作用をもたらす。

また、本技術の第２の側面は、第１のバイポーラトランジスタと、上記第１のバイポーラトランジスタに接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第２のバイポーラトランジスタと、入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を上記第１のバイポーラトランジスタのベースと上記接続点とに出力する比較部と、一定の電流を供給するリカバー電流源と、上記リカバー電流源と上記第２のバイポーラトランジスタとに接続されたコンデンサと、上記コンデンサの充放電電圧に応じてゲインを変化させる可変ゲインアンプとを具備する自動利得制御回路である。これにより、カスコード接続されたバイポーラトランジスタとリカバー電流源とに接続されたコンデンサの充放電電圧に応じてゲインが変化するという作用をもたらす。

また、この第２の側面において、上記比較部の入力は、上記可変ゲインアンプの入力でも良い。

また、この第２の側面において、上記比較部の入力は、上記可変ゲインアンプの出力でもよい。

また、本技術の第３の側面は、入力信号と帰還信号との位相差および周波数差を検出して当該検出結果を示す第１および第２の出力信号を出力する検出器と、第１のバイポーラトランジスタと、上記第１のバイポーラトランジスタに第１の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第２のバイポーラトランジスタと、上記第１の出力信号と当該第１の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を上記第１のバイポーラトランジスタのベースと上記第１の接続点とに出力する第１の比較部と、第３のバイポーラトランジスタと、上記第３のバイポーラトランジスタに第２の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第４のバイポーラトランジスタと、上記第２の出力信号と当該第２の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を上記第３のバイポーラトランジスタのベースと上記第２の接続点とに出力する第２の比較部と、上記第２および第４のバイポーラトランジスタの接続点に接続されたコンデンサと、上記コンデンサの充放電圧に応じた周波数の周期信号を出力する電圧制御発振器と、上記周期信号を分周して上記帰還信号として上記検出器に帰還させる分周器とを具備する位相同期回路である。これにより、カスコード接続されたバイポーラトランジスタに接続されたコンデンサの充放電電圧に応じた周波数の周期信号が生成されるという作用をもたらす。

本技術によれば、トランジスタを備えるＡＧＣ回路において、低域ノイズを低減しつつ、リーク電流を低減することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

本技術の第１の実施の形態における電流スイッチング回路の一構成例を示す回路図である。 本技術の第２の実施の形態における電子装置の一構成例を示すブロック図である。 本技術の第２の実施の形態におけるＡＧＣ回路の一構成例を示す回路図である。 本技術の第２の実施の形態におけるピーク検波回路の一構成例を示す回路図である。 本技術の第２の実施の形態における入力電圧が参照電圧より高いときのスイッチング回路の状態の一例を示す図である。 本技術の第２の実施の形態における入力電圧が参照電圧以下のときのスイッチング回路の状態の一例を示す図である。 本技術の比較例におけるＡＧＣ回路の一構成例を示す回路図である。 本技術の第２の実施の形態における入力電圧と出力電圧との変動の一例を示すタイミングチャートである。 本技術の第２の実施の形態におけるＡＧＣ回路の動作の一例を示すタイミングチャートである。 本技術の第２の実施の形態におけるＡＧＣ回路の動作の一例を示すフローチャートである。 本技術の第２の実施の形態の変形例におけるＡＧＣ回路の一構成例を示すブロック図である。 本技術の第３の実施の形態における電子装置の一構成例を示すブロック図である。 本技術の第３の実施の形態におけるチャージポンプの一構成例を示す回路図である。 本技術の第３の実施の形態におけるチャージポンプの動作の一例を示すタイミングチャートである。

以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（電流スイッチング回路内のトランジスタをカスコード接続した例）
２．第２の実施の形態（ＡＧＣ回路内のトランジスタをカスコード接続した例）
３．第３の実施の形態（チャージポンプ内のトランジスタをカスコード接続した例）
＜１．第１の実施の形態＞
［電流スイッチング回路の構成例］

図１は、第１の実施の形態における電流スイッチング回路２４０の一構成例を示す回路図である。この電流スイッチング回路２４０は、比較部２５０と、バイポーラトランジスタ２４１および２４２とを備える。これらのバイポーラトランジスタ２４１および２４２は、例えば、ｎｐｎ型である。

バイポーラトランジスタ２４１のベースには、一定のバイアス電圧Ｖｂが印加される。このバイアス電圧Ｖｂは、例えば、バイポーラトランジスタ２４１の閾値電圧を下回らない値に設定される。

バイポーラトランジスタ２４１のコレクタは、電流スイッチング回路２４０の出力端子に接続される。また、バイポーラトランジスタ２４１は、バイポーラトランジスタ２４２にカスコード接続される。なお、バイポーラトランジスタ２４２は、特許請求の範囲に記載の第１のトランジスタの一例である。また、バイポーラトランジスタ２４１は、特許請求の範囲に記載の第２のトランジスタの一例である。

比較部２５０は、入力電圧Ｖｉｎと参照電圧Ｖｒｅｆとを比較するものである。この比較部は、比較結果を示す差動出力信号をバイポーラトランジスタ２４２のベースと、バイポーラトランジスタ２４１および２４２の接続点とに出力する。入力電圧Ｖｉｎの入力端子を正側入力端子とし、参照電圧Ｖｒｅｆの入力端子を負側入力端子とすると、正側の差動出力信号の出力電圧Ｖｏｐは、バイポーラトランジスタ２４２のベースに出力される。また、負側の差動出力信号の出力電圧Ｖｏｎは、バイポーラトランジスタ２４１および２４２の接続点に出力される。

また、比較部２５０は、定電流源２６０と、スイッチ２７０および２８０と、バイポーラトランジスタ２５１および２５２とを備える。これらのバイポーラトランジスタ２５１および２５２は、例えば、ｎｐｎ型である。

定電流源２６０は、一定の電流を供給するものである。スイッチ２７０は、参照電圧Ｖｒｅｆに対する入力電圧Ｖｉｎの値に応じて導通状態（すなわち、オン状態）および非導通状態（すなわち、オフ状態）のいずれかに移行するものである。例えば、入力電圧Ｖｉｎが参照電圧Ｖｒｅｆより高い場合にスイッチ２７０はオフ状態に移行する。スイッチ２８０は、スイッチ２７０と排他的に動作するものである。なお、スイッチ２７０および２８０は、特許請求の範囲に記載の一対の差動トランジスタの一例である。

バイポーラトランジスタ２５１のエミッタは接地され、コレクタは、スイッチ２７０に接続される。また、バイポーラトランジスタ２５１のコレクタおよびベースは短絡（いわゆる、ダイオード接続）される。バイポーラトランジスタ２５１のベースは、バイポーラトランジスタ２４２のベースにも接続される。

バイポーラトランジスタ２５２のエミッタは接地され、コレクタは、スイッチ２８０に接続される。また、バイポーラトランジスタ２５２は、ダイオード接続されており、そのベースは、バイポーラトランジスタ２４１および２４２の接続点にも接続される。

上述の構成により、入力電圧Ｖｉｎが参照電圧Ｖｒｅｆより高い場合には、バイポーラトランジスタ２４１および２４２がオフ状態となる。一方、入力電圧Ｖｉｎが参照電圧Ｖｒｅｆ以下の場合には、バイポーラトランジスタ２４１および２４２がオン状態となる。バイポーラトランジスタ２４１および２４２は、カスコード接続されているため、電流スイッチング回路２４０の出力端子から見た出力抵抗は、バイポーラトランジスタ１つのみでスイッチングする際の比較例より高くなる。これにより、リーク電流を小さくすることができる。また、バイポーラトランジスタ２４１および２４２によりスイッチングするため、ＭＯＳトランジスタを用いる場合と比較して１／ｆノイズを低減することができる。

このように、本技術の第１の実施の形態によれば、比較部２５０によりオンオフされる２つのバイポーラトランジスタがカスコード接続されているため、トランジスタが１つのみの場合よりも出力抵抗が高くなる。これにより、それらのトランジスタのリーク電流を少なくすることができる。

＜２．第２の実施の形態＞
［電子装置の構成例］
図２は、第２の実施の形態における電子装置１００の一構成例を示すブロック図である。この電子装置１００は、アナログ信号を処理する装置であり、アナログ信号出力部１１０、ＡＧＣ回路２００および信号処理部１２０を備える。電子装置１００としては、例えば、無線通信装置、音響装置や映像再生装置などが想定される。

アナログ信号出力部１１０は、入力電圧Ｖｉｎのアナログ信号をＡＧＣ回路２００に信号線１１９を介して出力するものである。アナログ信号出力部１１０として、例えば、無線通信装置におけるアンテナや、センサー（イメージセンサーやマイクなど）が想定される。

ＡＧＣ回路２００は、アナログ信号の振幅に応じたゲインにより、その信号の入力電圧Ｖｉｎを増減するものである。このＡＧＣ回路２００は、振幅調整した電圧を出力電圧Ｖｏｕｔとして信号処理部１２０に信号線２０９を介して供給する。なお、ＡＧＣ回路２００は、特許請求の範囲に記載の自動利得制御回路の一例である。

信号処理部１２０は、出力電圧Ｖｏｕｔのアナログ信号に対して所定の処理を行うものである。この信号処理部１２０は、例えば、ＡＤ変換処理や、無線信号を復号する復号処理などを実行する。

［ＡＧＣ回路の構成例］
図３は、第２の実施の形態におけるＡＧＣ回路２００の一構成例を示す回路図である。このＡＧＣ回路２００は、可変ゲインアンプ２１０およびピーク検波回路２２０を備える。また、ピーク検波回路２２０は、参照電圧供給部２２１、コンデンサ２２２、バイアス電圧供給部２３０および電流スイッチング回路２４０を備える。電流スイッチング回路２４０の構成は、一定の電流を供給するリカバー電流源２９０が追加されている点以外は、第１の実施の形態と同様である。このリカバー電流源２９０は、バイポーラトランジスタ２４１および出力端子に接続される。

参照電圧供給源２２１は、所望の出力信号Ｖｏｕｔの振幅を得るために、入力電圧信号Vinの下限の閾値レベルを比較部２５０に供給するものである。バイアス電圧供給部２３０は、一定のバイアス電圧Ｖｂを電流スイッチング回路２４０に供給するものである。

コンデンサ２２２の一端は、電流スイッチング回路２４０の出力端子と可変ゲインアンプ２１０とに接続される。このコンデンサ２２２は、電流スイッチング回路２４０の出力端子からの制御電流Ｉｃｏｎを充放電して制御電圧Ｖｃを生成する。

可変ゲインアンプ２１０は、制御電圧Ｖｃに応じてゲインを変化させるものである。例えば、制御電圧Ｖｃが高いほど、ゲインが大きくなる。この可変ゲインアンプ２１０は、制御電圧Ｖｃに応じたゲインで入力電圧Ｖｉｎを増減し、増減した電圧を出力電圧Ｖｏｕｔとして信号処理部１２０に出力する。

［ピーク検波回路の構成例］
図４は、第２の実施の形態におけるピーク検波回路２２０の一構成例を示す回路図である。ピーク検波回路２２０において、定電流源２６０は、例えば、バイポーラトランジスタ２６１および２６２を備える。また、スイッチ２７０として、バイポーラトランジスタ２７１が用いられ、スイッチ２８０としてバイポーラトランジスタ２８１が用いられる。また、バイアス電圧供給部２３０は、バイポーラトランジスタ２３１および２３３と、抵抗２３２とを備える。リカバー電流源２９０は、ＭＯＳ(Metal Oxide Semiconductor)トランジスタ２９１を備える。

バイポーラトランジスタ２３１、２６１、２６２、２７１および２８１は、例えば、ｐｎｐ型であり、バイポーラトランジスタ２３３は、例えば、ｎｐｎ型である。また、ＭＯＳトランジスタ２９１は、例えば、Ｐ型である。

バイポーラトランジスタ２６１のエミッタは電源に接続され、ベースはバイポーラトランジスタ２６２および２３１のベースに接続される。また、バイポーラトランジスタ２６１は、ダイオード接続されており、そのコレクタは、参照電流Ｉｒｅｆを供給する定電流源（不図示）に接続される。

バイポーラトランジスタ２６２のエミッタは電源に接続され、コレクタは、バイポーラトランジスタ２７１および２８１のエミッタに接続される。このようなカレントミラー回路により、参照電流Ｉｒｅｆが複製される。

バイポーラトランジスタ２７１のベースには、入力電圧Ｖｉｎが入力され、コレクタはバイポーラトランジスタ２５１に接続される。バイポーラトランジスタ２８１のベースには、参照電圧Ｖｒｅｆが入力され、コレクタはバイポーラトランジスタ２５２に接続される。

バイポーラトランジスタ２３１のエミッタは電源に接続され、コレクタは、抵抗２３２とバイポーラトランジスタ２４１のベースとに接続される。また、バイポーラトランジスタ２３３は、ダイオード接続され、抵抗２３２と接地端子との間に挿入される。バイポーラトランジスタ２３１により、参照電流Ｉｒｅｆを複製した電流が生成され、その電流と抵抗２３２およびバイポーラトランジスタ２３３とにより、バイアス電圧Ｖｂが生成される。

ＭＯＳトランジスタ２９１はダイオード接続され、そのドレインがバイポーラトランジスタ２４１とコンデンサ２２２とに接続される。

上述したように、参照電流Ｉｒｅｆを複製した電流を用いて比較部２５０が出力電圧ＶｏｐおよびＶｏｎを生成する。同様に、参照電流Ｉｒｅｆを複製した電流を用いてバイアス電圧供給部２３０が、バイアス電圧Ｖｂを生成する。このため、プロセス、電圧や温度などの条件（ＰＶＴ条件）により参照電流Ｉｒｅｆにばらつきが生じても、その電流に応じてバイアス電圧Ｖｂ、出力電圧ＶｏｐおよびＶｏｎが同程度に増減する。

図５は、第２の実施の形態における入力電圧Ｖｉｎが参照電圧Ｖｒｅｆより高いときの電流スイッチング回路２４０の状態の一例を示す図である。スイッチ２７０およびバイポーラトランジスタ２５１に流れる電流が減少し、スイッチ２８０およびバイポーラトランジスタ２５２に流れる電流が増大する。これにより、バイポーラトランジスタ２４２のベース電位（Ｖｏｐ）が低下し、バイポーラトランジスタ２４１のエミッタ電位（Ｖｏｎ）が上昇する。

ベース電位の低下によりバイポーラトランジスタ２４２はオフ状態に移行する。また、バイポーラトランジスタ２４１のベースにバイアス電圧Ｖｂが印加されているため、バイポーラトランジスタ２４１のベース−エミッタ間電圧は閾値電圧未満となる。このため、バイポーラトランジスタ２４１もオフ状態に移行する。

バイポーラトランジスタ２４１および２４２がオフ状態であるため、リカバー電流源２９０の電流Ｉｒが、ほとんどそのまま制御電流Ｉｃｏｎとして出力され、その電流によりコンデンサ２２２が充放電される。この結果、制御電圧Ｖｃが時間の経過に伴って上昇する

図６は、第２の実施の形態における入力電圧Ｖｉｎが参照電圧Ｖｒｅｆ以下のときの電流スイッチング回路２４０の状態の一例を示す図である。スイッチ２７０およびバイポーラトランジスタ２５１に流れる電流が増大し、スイッチ２８０およびバイポーラトランジスタ２５２に流れる電流が減少する。これにより、バイポーラトランジスタ２４２のベース電位（Ｖｏｐ）が上昇し、バイポーラトランジスタ２４１のエミッタ電位（Ｖｏｎ）が低下する。

ベース電位の上昇によりバイポーラトランジスタ２４２はオン状態に移行する。また、バイポーラトランジスタ２４１のベースにバイアス電圧Ｖｂが印加されているため、バイポーラトランジスタ２４１のベース−エミッタ間電圧は閾値電圧以上となる。このため、バイポーラトランジスタ２４１もオン状態に移行する。

オン状態のバイポーラトランジスタ２４１および２４２に流れるアタック電流Ｉａによりコンデンサ２２２の蓄積電荷が引き抜かれ、制御電圧Ｖｃが時間の経過に伴って低下する。

図７は、比較例におけるＡＧＣ回路の一構成例を示す回路図である。この比較例では、比較部の出力によりオンオフするトランジスタが１つのみ設けられる。ここで、ＡＧＣ回路の時定数Ｔｂは、一般に、トランジスタからの制御電流をＩｃｏｎとし、コンデンサの容量をＣとすると、次の式により表される。
Ｔｃ＝Ｃ／Ｉｃｏｎ

比較例において、時定数Ｔｃを大きくするには、上式より制御電流Ｉｃｏｎを小さくするか、容量Ｃを大きくすればよい。容量Ｃを大きくすると、コンデンサのサイズが増大し、回路のレイアウト面積が広くなってしまう。容量Ｃを増大せずに時定数Ｔｃを大きくするには、制御電流Ｉｃｏｎを小さくすればよい。ところが、制御電流Ｉｃｏｎを小さくすると、トランジスタがオフ状態の際に流れるリーク電流が相対的に大きくなるおそれがある。そして、そのリーク電流の増大により、コンデンサから電流を引き抜くためのアタック電流Ｉａが所望値より少なくなり、ＡＧＣ回路の動作点が設計値と異なる値となってしまう。

これに対して、電流スイッチング回路２４０では、比較部２５０の出力段にカスコード接続されたバイポーラトランジスタ２４１および２４２を設けている。電流スイッチング回路２４０の出力端子から見た出力抵抗は、バイポーラトランジスタ１つのみでスイッチングする際の比較例より高くなる。これにより、比較例よりもリーク電流を小さくすることができる。また、バイポーラトランジスタ２４１および２４２によりスイッチングするため、ＭＯＳトランジスタを用いる場合と比較して１／ｆノイズを低減することができる。

なお、ＡＧＣ回路２００内のトランジスタは、１／ｆノイズを低減する観点から、バイポーラトランジスタとすることが望ましいが、一部をＭＯＳトランジスタとすることもできる。

［ＡＧＣ回路の動作例］
図８は、第２の実施の形態における入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの変動の一例を示すタイミングチャートである。同図に例示するように、時刻Ｔ１から時刻Ｔ２までの間において、入力電圧Ｖｉｎの振幅が低下したものとする。この場合にＡＧＣ回路２００は、比較的大きなゲインにより入力電圧Ｖｉｎを増減して出力電圧Ｖｏｕｔとして出力する。そして、時刻Ｔ２以降において、入力電圧Ｖｉｎの振幅が上昇したものとする。この場合にＡＧＣ回路２００は、比較的小さなゲインにより入力電圧Ｖｉｎを増減して出力電圧Ｖｏｕｔとして出力する。このような制御により、出力電圧Ｖｏｕｔの振幅を一定にすることができる。

図９は、第２の実施の形態におけるＡＧＣ回路２００の動作の一例を示すタイミングチャートである。時刻ｔ０から時刻ｔ１までの期間において、入力電圧Ｖｉｎは、参照電圧Ｖｒｅｆより高くなる。この期間においてＡＧＣ回路２００は、リカバー電流源からの電流Ｉｒによりコンデンサ２２２を充放電し、制御電圧Ｖｃが時間の経過に伴って上昇する。

時刻ｔ１から時刻ｔ２までの期間において入力電圧Ｖｉｎは、参照電圧Ｖｒｅｆ以下である。この期間においてＡＧＣ回路２００は、コンデンサ２２２をアタック電流Ｉａにより放電し、制御電圧Ｖｃが時間の経過に伴って低下する。

また、時刻ｔ２から時刻ｔ３までの期間において、入力電圧Ｖｉｎは、参照電圧Ｖｒｅｆより高くなり、制御電圧Ｖｃが時間の経過に伴って上昇する。

時刻ｔ０からｔ３までの期間を、入力電圧Ｖｉｎの周期Ｐとし、時刻ｔ１からｔ２までの期間をＰ１とすると、上述の動作の繰り返しにより次の式が成立する。
Ｉｒ×Ｐ＝Ｉａ×Ｐ１

上式の右辺または左辺により表される電流の積分値に応じた制御電圧Ｖｃが、コンデンサ２２２により生成される。リーク電流を小さく出来れば、制御電流Ｉｃｏｎを小さくすることが出来、小さな容量Ｃでも大きな時定数Ｔｃを実現可能である。

図１０は、第２の実施の形態におけるＡＧＣ回路２００の動作の一例を示すフローチャートである。この動作は、例えば、ＡＧＣ回路２００にアナログ信号が入力されたときに開始する。

ＡＧＣ回路２００は、入力電圧Ｖｉｎが参照電圧Ｖｒｅｆより高いか否かを判断する（ステップＳ９０１）。入力電圧Ｖｉｎが参照電圧Ｖｒｅｆ以下の場合に（ステップＳ９０１：Ｎｏ）、ＡＧＣ回路２００は、制御電圧Ｖｃを徐々に低下させる（ステップＳ９０２）。制御電圧Ｖｃの低下に応じてゲインは小さくなる。

一方、入力電圧Ｖｉｎが参照電圧Ｖｒｅｆより高い場合に（ステップＳ９０１：Ｙｅｓ）、ＡＧＣ回路２００は、制御電圧Ｖｃを徐々に上昇させる（ステップＳ９０３）。制御電圧Ｖｃの上昇に応じてゲインは大きくなる。ステップＳ９０２またはＳ９０３の後に、ＡＧＣ回路２００は、そのゲインにより入力電圧Ｖｉｎを増減する（ステップＳ９０４）。

このように、本技術の第２の実施の形態によれば、比較部２５０によりオンオフされる２つのバイポーラトランジスタがカスコード接続されているため、トランジスタが１つのみの場合よりも出力抵抗が高くなる。これにより、それらのトランジスタのリーク電流を少なくすることができる。

［変形例］
上述の第２の実施の形態では、ピーク検波回路２２０は、増減前の入力電圧Ｖｉｎから制御電圧Ｖｃを生成するフィードフォワード制御を行っていたが、フィードバック制御でも実現できる。

図１１は、第２の実施の形態の変形例におけるＡＧＣ回路２００の一構成例を示すブロック図である。このＡＧＣ回路２００において、可変ゲインアンプ２１０は、出力電圧Ｖｏｕｔをピーク検波回路２２０に入力する（言い換えれば、帰還させる）。そして、ピーク検波回路２２０は、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆとを比較して制御電圧Ｖｃを生成する。

このように本技術の第２の実施の形態の変形例によれば、可変ゲインアンプ２１０が出力電圧Ｖｏｕｔをピーク検波回路２２０に帰還させるため、フィードバック制御を行うことができる。

＜３．第３の実施の形態＞
上述の第１の実施の形態では、カスコード接続のトランジスタをＡＧＣ回路２００に設けていたが、スイッチング動作を行う回路であれば、チャージポンプなど、ＡＧＣ回路２００以外の回路にカスコード接続のトランジスタを設けることもできる。この第２の実施の形態の電子装置は、チャージポンプにカスコード接続のトランジスタを設けた点において第１の実施の形態と異なる。

図１２は、第３の実施の形態における電子装置１０１の一構成例を示すブロック図である。この電子装置１０１は、位相同期回路１３０および信号処理部１４０を備える。

位相同期回路１３０は、位相雑音の低い外部クロックＣＬＫｉｎを基準信号として電圧制御発振器の発振周波数を安定化させる目的で利用される。クロック信号ＣＬＫｉｎは、水晶発振器などにより生成される。この位相同期回路１３０は、位相／周波数検出器１３１、チャージポンプ３００、電圧制御発振器１３２および分周器１３３を備える。

位相／周波数検出器１３１は、クロック信号ＣＬＫｉｎと、分周器１３３から帰還したクロック信号ＣＬＫｆｂとの位相差および周波数差を検出するものである。この位相／周波数検出器１３１は、検出結果を示す出力信号ＶｏａおよびＶｏｂをチャージポンプ３００に供給する。なお、位相／周波数検出器１３１は、特許請求の範囲に記載の検出器の一例である。

チャージポンプ３００は、位相差および周波数差に応じた制御電圧Ｖｃを生成するものである。このチャージポンプ３００は、制御電圧Ｖｃを電圧制御発振器１３２に供給する。

電圧制御発振器１３２は、制御電圧Ｖｃに応じた周波数の信号を周期信号ＶＣＯｏｕｔとして生成するものである。この電圧制御発振器１３２は、周期信号ＶＣＯｏｕｔを信号処理部１４０および分周器１３３に供給する。

分周器１３３は、所定の分周比により周期信号ＶＣＯｏｕｔを分周するものである。この分周器１３３は、分周した信号をクロック信号ＣＬＫｆｂとして位相／周波数検出器１３１に帰還させる。

信号処理部１４０は、周期信号ＶＣＯｏｕｔに同期して、所定の信号処理を実行するものである。

図１３は、第３の実施の形態におけるチャージポンプ３００の一構成例を示す回路図である。このチャージポンプ３００は、インバータ３１０および３１１と、定電流源３２１および３３５と、バイポーラトランジスタ３２２乃至３２５と、バイポーラトランジスタ３３１乃至３３４とを備える。また、チャージポンプ３００は、バイポーラトランジスタ３４１乃至３４４と、コンデンサ３５０とを備える。

バイポーラトランジスタ３２２、３２４、３３１、３３３、３４１、３４２は、例えば、ｐｎｐ型であり、バイポーラトランジスタ３２３、３２５、３３２、３３４、３４３および３４４は、例えば、ｎｐｎ型である。

バイポーラトランジスタ３２２および３２４のエミッタは、定電流源３２１に接続される。また、バイポーラトランジスタ３２２のベースは、インバータ３１０の出力端子に接続され、バイポーラトランジスタ３２４のベースには、出力信号Ｖｏｂが入力される。バイポーラトランジスタ３２２のコレクタは、バイポーラトランジスタ３２３のコレクタに接続され、バイポーラトランジスタ３２４のコレクタは、バイポーラトランジスタ３２５のコレクタに接続される。インバータ３１０は、出力信号Ｖｏｂを反転する。

また、バイポーラトランジスタ３２３のコレクタは、バイポーラトランジスタ３２３自身のベースと、バイポーラトランジスタ３４４のベースとに接続される。バイポーラトランジスタ３２５のコレクタは、バイポーラトランジスタ３２５自身のベースと、バイポーラトランジスタ３４３および３４４の接続点とに接続される。バイポーラトランジスタ３２３および３２５のエミッタは接地される。

バイポーラトランジスタ３３２および３３４のエミッタは、定電流源３３５に接続される。また、バイポーラトランジスタ３３２のベースは、インバータ３１１の出力端子に接続され、バイポーラトランジスタ３３４のベースには、出力信号Ｖｏａが入力される。バイポーラトランジスタ３３２のコレクタは、バイポーラトランジスタ３３１のコレクタに接続され、バイポーラトランジスタ３３４のコレクタは、バイポーラトランジスタ３３３のコレクタに接続される。インバータ３１１は、出力信号Ｖｏａを反転する。

また、バイポーラトランジスタ３３３のコレクタは、バイポーラトランジスタ３３３自身のベースと、バイポーラトランジスタ３４１のベースとに接続される。バイポーラトランジスタ３３１のコレクタは、バイポーラトランジスタ３３１自身のベースと、バイポーラトランジスタ３４１および３４２の接続点とに接続される。バイポーラトランジスタ３３１および３３３のエミッタは電源に接続される。

バイポーラトランジスタ３４１および３４２はカスコード接続されており、また、バイポーラトランジスタ３４３および３４４もカスコード接続されている。バイポーラトランジスタ３４１のエミッタは電源に接続され、バイポーラトランジスタ３４４のエミッタは接地される。バイポーラトランジスタ３４２のコレクタは、バイポーラトランジスタ３４３のコレクタと接続される。また、バイポーラトランジスタ３４２のベースにはバイアス電圧Ｖｂ１が印加され、バイポーラトランジスタ３４３のベースにはバイアス電圧Ｖｂ２が印加される。これらのバイアス電圧を供給する回路（不図示）は、チャージポンプ３００内に配置される。コンデンサ３５０の一端は、バイポーラトランジスタ３４２および３４３の接続点と、チャージポンプ３００の出力端子とに接続され、他端は接地される。

上述の構成において、定電流源３２１と、バイポーラトランジスタ３２２乃至３２５と、バイポーラトランジスタ３４３および３４４とからなる回路は、図１の電流スイッチング回路２４０と同様の機能を有する。また、定電流源３３５と、バイポーラトランジスタ３３１乃至３３４と、バイポーラトランジスタ３４１および３４２とからなる回路も、図１の電流スイッチング回路２４０と同様の機能を有する。これらの電流スイッチング回路のそれぞれは、出力信号ＶｏａおよびＶｏｂの値に応じてオンオフする。なお、バイポーラトランジスタ３４１乃至３４４は、特許請求の範囲に記載の第１乃至第４のトランジスタの一例である。

バイポーラトランジスタ３４１および３４２を流れる電流をＩｄ１とし、バイポーラトランジスタ３４３および３４４を流れる電流をＩｄ２とすると、次の式により表される制御電流Ｉｃｏｎがコンデンサ２２２に出力される。
Ｉｃｏｎ＝Ｉｄ１−Ｉｄ２

この制御電流Ｉｃｏｎによりコンデンサ２２２は充放電され、その充放電電圧が制御電圧Ｖｃとして出力される。

図１４は、第３の実施の形態におけるチャージポンプ３００の動作の一例を示すタイミングチャートである。タイミングＴ１０において出力信号Ｖｏａがローレベルからハイレベルに移行し、その後のタイミングＴ１１において出力信号Ｖｏｂがローレベルからハイレベルに移行したものとする。また、その後のタイミングＴ１２において出力信号ＶｏａおよびＶｏｂはローレベルに移行したものとする。

この場合に、タイミングＴ１０からタイミングＴ１２までの間にバイポーラスイッチ３４１および３４２がオン状態に移行して電流Ｉｄ１が増大する。一方、タイミングＴ１１からタイミングＴ１２までの間にバイポーラスイッチ３４３および３４４がオン状態に移行して電流Ｉｄ２が増大する。

ここで、バイポーラトランジスタ３４１および３４２はカスコード接続されているため、それらがオフ状態の期間においてリーク電流が低減し、電流Ｉｄ１はほぼ零となる。同様に、バイポーラトランジスタ３４３および３４４もカスコード接続されているため、それらがオフ状態の期間においてリーク電流が低減し、電流Ｉｄ２はほぼ零となる。これに対して、カスコード接続されていない比較例では、リーク電流が発生してしまう。図１４における点線は、比較例の電流および電圧である。

また、電流Ｉｄ１およびＩｄ２の差分の制御電流Ｉｃｏｎは、タイミングＴ１０からタイミングＴ１１までの間に増大する。比較例では、リーク電流の発生により、この制御電流Ｉｃｏｎの増大量が小さくなってしまう。

タイミングＴ１０からタイミングＴ１１までの間に流れる制御電流Ｉｃｏｎにより、コンデンサ３５０が充電され、制御電圧Ｖｃが上昇する。比較例では、リーク電流の発生により、この制御電圧Ｖｃの上昇量が小さくなってしまう。

このように、本技術の第３の実施の形態によれば、チャージポンプ３００内にカスコード接続したトランジスタを設けたため、チャージポンプ３００のリーク電流を低減することができる。

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

なお、本技術は以下のような構成もとることができる。
（１）第１のバイポーラトランジスタと、
前記第１のバイポーラトランジスタに接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第２のバイポーラトランジスタと、
入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を前記第１のバイポーラトランジスタのベースと前記接続点とに出力する比較部と
を具備するスイッチング回路。
（２）前記比較部の入力段は、一対の差動トランジスタを備える
前記（１）記載のスイッチング回路。
（３）前記一対の差動トランジスタは、バイポーラトランジスタである
前記（２）記載のスイッチング回路。
（４）前記一対の差動トランジスタは、ＭＯＳ(Metal Oxide Semiconductor)トランジスタである
前記（２）記載のスイッチング回路。
（５）第１のバイポーラトランジスタと、
前記第１のバイポーラトランジスタに接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第２のバイポーラトランジスタと、
入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を前記第１のバイポーラトランジスタのベースと前記接続点とに出力する比較部と、
一定の電流を供給するリカバー電流源と、
前記リカバー電流源と前記第２のバイポーラトランジスタとに接続されたコンデンサと、
前記コンデンサの充放電電圧に応じてゲインを変化させる可変ゲインアンプと
を具備する自動利得制御回路。
（６）前記比較部の入力は、前記可変ゲインアンプの入力である
前記（５）記載の自動利得制御回路。
（７）前記比較部の入力は、前記可変ゲインアンプの出力である
前記（５）記載の自動利得制御回路。
（８）入力信号と帰還信号との位相差および周波数差を検出して当該検出結果を示す第１および第２の出力信号を出力する検出器と、
第１のバイポーラトランジスタと、
前記第１のバイポーラトランジスタに第１の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第２のバイポーラトランジスタと、
前記第１の出力信号と当該第１の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を前記第１のバイポーラトランジスタのベースと前記第１の接続点とに出力する第１の比較部と、
第３のバイポーラトランジスタと、
前記第３のバイポーラトランジスタに第２の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第４のバイポーラトランジスタと、
前記第２の出力信号と当該第２の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を前記第３のバイポーラトランジスタのベースと前記第２の接続点とに出力する第２の比較部と、
前記第２および第４のバイポーラトランジスタの接続点に接続されたコンデンサと、
前記コンデンサの充放電圧に応じた周波数の周期信号を出力する電圧制御発振器と、
前記周期信号を分周して前記帰還信号として前記検出器に帰還させる分周器と
を具備する位相同期回路。

１００、１０１ 電子装置
１１０ アナログ信号出力部
１２０ 信号処理部
１３０ 位相同期回路
１３１ 位相／周波数検出器
１３２ 電圧制御発振器
１３３ 分周器
１４０ 信号処理部
２００ ＡＧＣ回路
２１０ 可変ゲインアンプ
２２０ ピーク検波回路
２２１ 参照電圧供給源
２２２、３５０ コンデンサ
２３０ バイアス電圧供給部
２３１、２３３、２４１、２４２、２５１、２５２、２６１、２６２、２７１、２８１、３２２〜３２５、３３１〜３３４、３４１〜３４４ バイポーラトランジスタ
２３２ 抵抗
２４０ 電流スイッチング回路
２５０ 比較部
２６０、３２１、３３５ 定電流源
２７０、２８０ スイッチ
２９０ リカバー電流源
２９１ ＭＯＳトランジスタ
３００ チャージポンプ
３１０、３１１ インバータ

Claims (4)

1. 第１のバイポーラトランジスタと、
   前記第１のバイポーラトランジスタに接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第２のバイポーラトランジスタと、
   入力信号と所定の参照信号とを比較して当該比較結果を示す一対の差動出力信号を前記第１のバイポーラトランジスタのベースと前記接続点とに出力する比較部と、
   一定の電流を供給するリカバー電流源と、
   前記リカバー電流源と前記第２のバイポーラトランジスタとに接続されたコンデンサと、
   前記コンデンサの充放電電圧に応じてゲインを変化させる可変ゲインアンプと
   を具備し、
   前記比較部は、
   各々がダイオード接続された一対のダイオード接続バイポーラトランジスタと、
   前記一対のダイオード接続バイポーラトランジスタのそれぞれのコレクタ電流を、前記入力信号および前記参照信号の大小関係に基づいて制御する一対の差動トランジスタと
   を備え、
   前記一対のダイオード接続バイポーラトランジスタは、前記一対の差動出力信号を出力する
   自動利得制御回路。
2. 前記比較部の入力は、前記可変ゲインアンプの入力である
   請求項１記載の自動利得制御回路。
3. 前記比較部の入力は、前記可変ゲインアンプの出力である
   請求項１記載の自動利得制御回路。
4. 入力信号と帰還信号との位相差および周波数差を検出して当該検出結果を示す第１および第２の出力信号を出力する検出器と、
   第１のバイポーラトランジスタと、
   前記第１のバイポーラトランジスタに第１の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第２のバイポーラトランジスタと、
   前記第１の出力信号と当該第１の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を前記第１のバイポーラトランジスタのベースと前記第１の接続点とに出力する第１の比較部と、
   第３のバイポーラトランジスタと、
   前記第３のバイポーラトランジスタに第２の接続点でカスコード接続され、閾値電圧を下回らない一定のバイアス電圧がベースに印加された第４のバイポーラトランジスタと、
   前記第２の出力信号と当該第２の出力信号を反転した信号とを比較して当該比較結果を示す一対の差動出力信号を前記第３のバイポーラトランジスタのベースと前記第２の接続点とに出力する第２の比較部と、
   前記第２および第４のバイポーラトランジスタの接続点に接続されたコンデンサと、
   前記コンデンサの充放電圧に応じた周波数の周期信号を出力する電圧制御発振器と、
   前記周期信号を分周して前記帰還信号として前記検出器に帰還させる分周器と
   を具備する位相同期回路。

Images