KR100416589B1 - 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 - Google Patents

스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 Download PDF

Info

Publication number
KR100416589B1
KR100416589B1 KR10-2001-0000842A KR20010000842A KR100416589B1 KR 100416589 B1 KR100416589 B1 KR 100416589B1 KR 20010000842 A KR20010000842 A KR 20010000842A KR 100416589 B1 KR100416589 B1 KR 100416589B1
Authority
KR
South Korea
Prior art keywords
voltage
charge pump
current
node
response
Prior art date
Application number
KR10-2001-0000842A
Other languages
English (en)
Other versions
KR20020057767A (ko
Inventor
양성기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0000842A priority Critical patent/KR100416589B1/ko
Priority to US09/946,701 priority patent/US6586976B2/en
Priority to JP2001392680A priority patent/JP3952268B2/ja
Publication of KR20020057767A publication Critical patent/KR20020057767A/ko
Application granted granted Critical
Publication of KR100416589B1 publication Critical patent/KR100416589B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electronic Switches (AREA)

Abstract

충전전류 및 방전전류의 매칭 및 스위칭 특성을 개선하고 동시에 누설전류를 줄일 수 있는 전하펌프 회로 및 이를 구비하는 위상 동기 루프를 제공하는 것이다. 전하펌프 회로는 제 1바이어스 전압에 응답하여 제 1노드로 전류를 소싱하는 제1전류원; 상기 제 1노드 및 상기 전하 펌프회로의 출력단 사이에 접속되며, 제 2바이어스 전압에 응답하여 상기 전하 펌프회로의 출력단으로 전류를 소싱하는 제 2전류원; 전원전압과 상기 제 1전류원사이에 접속되고, 제 1제어신호에 응답하여 스위칭되는 제 1스위칭 소자; 상기 제 1제어신호에 응답하여 상기 제 1전류원과 상기 제 1스위칭 소자의 접속노드의 전압을 접지전압으로 풀-다운하는 제 1풀다운 소자; 및 상기 제 1제어신호에 응답하여 상기 제 1노드의 전압을 상기 접지전압으로 풀다운하는 제 2풀다운 소자를 구비한다.

Description

스위칭 특성을 개선하고 누설전류를 감소시키는 전하 펌프회로 및 이를 구비하는 위상동기 루프{Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same}
본 발명은 반도체 회로에 관한 것으로, 특히 스위칭 특성을 개선하고 누설전류를 감소시킬 수 있는 전하펌프 회로 및 이를 구비하는 위상동기루프에 관한 것이다.
위상동기 루프(phase-locked-loop 이하 'PLL'라 한다.)는 입력 신호의 주파수에 전압 제어발진기의 출력 신호의 주파수를 동기시키는 회로 구조로, 신호의 동기화나 주파수 합성 등에 응용된다.
일반적으로 PLL은 위상 검출기, 전하펌프 회로, 루프필터 및 전압 제어 발진기를 직렬로 구비한다. 위상 검출기는 입력신호와 전압 제어 발진기의 출력신호 사이의 위상 차이를 모니터링하여 업 제어신호 및 다운 제어신호를 루프필터로 출력한다.
일반적으로 용량이 큰 커패시터를 구비하는 루프 필터는 업 제어신호에 응답하여 루프 필터의 상기 커패시터로 전하를 충전시켜 출력전압을 증가시킨다. 그리고 전압 제어 발진기는 루프 필터의 출력전압에 응답하여 출력 주파수를 증가시킨다.
또한 루프필터는 다운 제어신호에 응답하여 상기 커패시터의 전하를 방전시켜 루프 필터의 직류 출력전압을 감소시킨다. 그리고 전압 제어발진기는 루프 필터의 직류 출력전압에 응답하여 출력 주파수를 감소시킨다.
즉, 전하 펌프 회로는 업 제어신호가 활성화(예컨대 논리 '하이(high)) 일 때 충전전류를 루프 필터의 상기 커패시터로 공급하고, 다운 제어신호가 활성화 일 때 상기 충전전류와 같은 크기의 방전전류를 루프 필터의 상기 커패시터로부터 끌어낸다. 결국 전하펌프 회로는 루프 필터의 출력 전압을 조절하는 회로이다.
PLL에서는 미세한 위상오차를 검출하지 못하는 데드 죤(dead zone)을 없애기 위해, 락(lock)상태에서도 짧은 시간동안 업 및 다운 제어신호가 동시에 활성화된다. 이때 루프 필터로/로부터 흐르는 충방전 전류가 완전히 같아야만 루프 필터의 출력전압이 일정하게 유지되어 전압 제어 발진기의 출력주파수가 안정화된다.
그러나 충방전 전류에 오차가 존재하면, 전압 제어 발진기의 출력신호의 스펙트럼에 스퓨리어스 (spurious)가 발생한다. 충방전 전류가 완전히 동일하려면 정상 상태뿐만 아니라 업 및 다운 제어신호에 응답하는 스위칭 특성도 동일하여야 한다.
또한, 업 및 다운 제어신호가 비활성화될 때, 전하 펌프 회로의 출력 임피이던스가 무한대가 되어, 루프 필터로/로부터 흐르는 누설전류가 매우 작아야 루프 필터의 출력전압이 일정하게 유지될 수 있다.
도 1은 종래의 드레인-스위치방식의 전하펌프 회로(drain-switched charge pump; 10)를 나타내는 회로도이다. 도 1을 참조하면, 드레인-스위치방식의 전하펌프 회로(10)는 제 1기준 전류원(11), 피모스 트랜지스터(P1 및 P2) 및 제 1커패시터(C1)로 구성되는 제 1전류복사(current mirror)회로, 업 제어신호(UP)에 응답하는 제 1스위칭 트랜지스터(P3), 제 2기준 전류원(13), 엔모스 트랜지스터(N1 및 N2) 및 제 2커패시터(C2)로 구성되는 제 2전류 복사 회로 및 다운 제어신호(DN)에 응답하는 제 2스위칭 트랜지스터(N3)를 구비한다.
P1 및 P2의 외형비(W/L)가 동일하다고 가정하고, P3이 턴-온되면, P3의 드레인에는 제 1기준전류(IUP.REF) 즉, 충전전류가 흐르고, 마찬가지로 N1 및 N2의 외형비, 즉 채널의 폭(Width)과 채널의 길이(length)의 비가 동일하다고 가정하고 N3이 턴온되면, N3의 드레인에는 제 2기준전류 (IDN.REF)즉, 방전전류가 접지전원(Vss)쪽으로 흐른다.
드레인-스위치방식의 전하펌프 회로(10)의 P3 및 N3이 온(on), 오프(off)되는 순간에 직렬 연결된 트랜지스터 (P2, N2)와 제 1 및 제 2스위칭 트랜지스터 (P3, N3)의 드레인-소스 전압 차이에 의하여 큰 피크(peak) 전류가 발생하며, 따라서 스위칭 순간에서의 충전전류(IUP.REF)와 방전전류(IDN.REF)의 매칭 특성이 매우 나쁘다.
도 2는 종래의 게이트-스위치방식의 전하펌프 회로(gate-switched charge pump; 20)를 나타내는 회로도이다. 도 2를 참조하면, 게이트-스위치방식의 전하펌프 회로(20)는 제 1기준 전류원(21), 제 1커패시터(C3) 및 피모스 트랜지스터(P21, P22, P23, P24)로 구성되는 충전부, 제 2기준 전류원(23), 제 2커패시터(C4) 및 엔모스 트랜지스터들(N21, N22, N23, N24)로 구성되는 방전부를 구비한다.
충전부는 충전 트랜지스터(P22), 충전 트랜지스터(P22)를 스위칭하기 위한제 1스위칭 트랜지스터(P23), 피모스 트랜지스터(P21)의 스위칭부하를 감소시키고, 제 1스위칭 트랜지스터(P23)와 상보적으로 스위칭하는 제 2스위칭 트랜지스터(P24)를 구비한다. 따라서 제 2스위칭 트랜지스터(P24)에 의하여 스위칭 시 P24의 소오스의 전압은 변하지 않는다.
방전부는 방전 트랜지스터(N22), 방전 트랜지스터(N22)를 스위칭하기 위한 제 3스위칭 트랜지스터(N23), 엔모스 트랜지스터(N21)의 스위칭부하를 감소시키고, 제 3스위칭 트랜지스터(N23)와 상보적으로 스위칭하는 제 4스위칭 트랜지스터(N24)를 구비한다. 따라서 제 4스위칭 트랜지스터(N24)에 의하여 스위칭 시 N24의 드레인 전압은 변하지 않는다.
그러나 종래의 게이트-스위치방식의 전하펌프 회로(20)는 업 제어신호(UP), 업 제어신호의 반전신호(/UP), 다운 제어신호(DN) 및 다운 제어신호의 반전신호 (/DN)를 발생시키고, 이에 응답하는 각각의 스위칭 트랜지스터(P23, P24, N23, N24)를 게이트-스위치방식의 전하펌프 회로(20)에 구현해야 되는 문제점이 있다.
또한, 스위칭 트랜지스터(P23, P24)는 스위칭 순간에 동시에 온(on)되는 기간이 존재하여 커패시터(C3)에 저장된 전하가 전원전압(Vdd)으로 방전되고, 트랜지스터 (N23, N24)도 스위칭 순간에 동시에 온(on)되는 기간이 존재하여 커패시터 (C4)에 저장된 전하가 접지전압(Vss)으로 방전된다.
따라서 P24의 소오스전압 및 N24의 드레인 전압이 스위칭 전후에 일정하게 유지되지 않으므로 제 1기준전류(IUP.REF)와 제 2기준전류(IDN.REF)가 충전전류와 방전전류로 각각 정확히 복사되지 않는다. 그러므로 충전전류와 방전전류의 매칭 특성이 매우 나쁘다.
도 3은 종래의 소오스-스위치방식의 전하펌프회로(source-switched charge pump; 30)를 나타내는 회로도이다. 도 3을 참조하면, 소오스-스위치방식의 전하펌프회로(30)는 제 1기준 전류원(31), 피모스 트랜지스터들(P31, P32)로 구성되는 제 1전류복사회로, 제 1스위칭 트랜지스터(P33), 제 1스위칭 트랜지스터(P33)에서 발생되는 전압 강하를 매칭(match)시키기 위한 제 1매칭트랜지스터(P34), 제 2기준 전류원(33), 피모스 트랜지스터들(N31, N32)로 구성되는 제 2전류복사회로, 제 2스위칭 트랜지스터(N33) 및 제 2스위칭 트랜지스터(N33)에서 발생되는 전압 강하를 매칭시키기 위한 제 2매칭트랜지스터(N34)를 구비한다.
업 제어신호(UP)가 활성화되어 제 1스위칭 트랜지스터(P33)가 온(on)되는 경우 노드(a)는 빠르게 전원전압(Vdd)으로 충전된다. 그러나 제 1스위칭 트랜지스터(P33)가 오프(off)되는 경우 노드(a)가 충전될 경로가 차단된다. 또한, 다운 제어신호 (DN)가 활성화되어 제 2스위칭 트랜지스터(N33)가 온(on)되는 경우 노드(b)는 빠르게 접지전압(Vss)으로 방전된다. 그러나 제 2스위칭 트랜지스터 (P33)가 오프(off)되는 경우 노드(b)가 충전될 경로가 차단된다.
따라서 스위칭 특성이 매우 느려지므로 충전전류(IUP.REF)와 방전전류(IDN.REF)의 매칭특성도 열화되는 문제점이 있다.
도 1, 2 및 3의 전하 펌프 회로(10, 20, 30)는 off 상태에서 출력 트랜지스터들(P2, N2, P22, N22,P32, N32)의 게이트-소오스 전압이 0V이므로 문턱전압보다 충분히 작지 않다. 따라서, 업 제어신호 및 다운 제어신호가 모두 비활성화(예컨대논리 '로우')일 때에도 상당한 누설 전류가 발생하게 된다.
특히, 전하펌프의 동작 온도가 상승함에 따라 누설 전류는 지수적으로 증가하므로 PLL의 동작에 악 영향을 발생한다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 충전전류 및 방전전류의 매칭 및 스위칭 특성을 개선하고 동시에 누설전류를 줄일 수 있는 전하펌프 회로 및 이를 구비하는 위상 동기 루프를 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 드레인-스위치방식의 전하펌프를 나타내는 도면이다.
도 2는 종래의 게이트-스위치방식의 전하펌프를 나타내는 도면이다.
도 3은 종래의 소오스-스위치방식의 전하펌프를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 소오스-스위치방식의 전하펌프를 구비하는 위상동기루프를 나타내는 블럭도이다.
도 5는 본 발명의 일 실시예에 따른 소오스-스위치방식의 전하펌프를 나타내는 도면이다.
도 6은 본 발명의 다른 실시에에 따른 캐스코드 전류원방식의 전하펌프를 나타내는 도면이다.
도 7은 전하펌프의 출력전류 파형을 나타내는 도면이다.
도 8은 온도에 따른 전하펌프의 오프 상태에서 누설전류 특성을 나타내는 도면이다.
상기 기술적 과제를 달성하기 위한 실시예에 따른 전하펌프 회로는 제 1전류원, 제 2전류원, 제 1스위칭 소자, 제 1풀다운 소자 및 제 2풀다운 소자를 구비한다.
상기 제 1전류원은 제 1바이어스 전압에 응답하여 제 1노드로 전류를 소싱하며, 상기 제 2전류원은 상기 제 1노드 및 상기 전하 펌프회로의 출력단 사이에 접속되며 제 2바이어스 전압에 응답하여 상기 전하 펌프회로의 출력단으로 전류를 소싱한다.
상기 제 1스위칭 소자는 전원전압과 상기 제 1전류원사이에 접속되고 제 1제어신호에 응답하여 스위칭되며, 상기 제 1풀-다운 소자는 상기 제 1제어신호에 응답하여 상기 제 1전류원과 상기 제 1스위칭 소자의 접속노드의 전압을 접지전압으로 풀-다운하며, 상기 제 2풀다운 소자는 상기 제 1제어신호에 응답하여 상기 제 1노드의 전압을 상기 접지전압으로 풀다운한다.
상기 전하 펌프 회로는 제 3전류원, 제 4전류원, 제 2스위칭 소자, 제 1풀업 소자 및 제 2풀업 소자를 더 구비한다. 상기 제 3전류원은 제 3바이어스 전압에 응답하여 제 2노드로부터 전류를 싱킹하며, 상기 제 4전류원은 상기 제 3전류원 및 상기 전하 펌프회로의 출력단 사이에 접속되며 제 4바이어스 전압에 응답하여 상기 전하 펌프회로의 출력단으로부터 전류를 싱킹한다.
상기 제 2스위칭 소자는 상기 제 3전류원 및 상기 접지전압사이에 접속되고, 제 2제어신호에 응답하여 스위칭되며, 상기 제 1풀업 소자는 상기 제 2제어신호에 응답하여 상기 제 3전류원과 상기 제 2스위칭 소자의 접속노드의 전압을 상기 전원전압으로 풀업하며, 상기 제 2풀업 소자는 상기 제 2제어신호에 응답하여 상기 제 2노드의 전압을 상기 전원전압으로 풀업한다.
상기 기술적 과제를 달성하기 위한 위상 동기루프는 루프 필터, 전압 제어 발진기, 위상 검출기 및 전하 펌프회로를 구비한다. 상기 전압 제어 발진기는 상기 루프필터의 출력신호에 응답하여 내부신호를 출력한다.
상기 위상 검출기는 기준신호 및 상기 내부신호의 위상 차이를 검출하여 제 1제어신호 또는 제 2제어신호를 출력하며, 전하 펌프회로는 상기 위상 검출기 및 상기 루프필터 사이에 접속되고, 상기 제 1제어신호 또는 제 2제어신호에 응답하여 상기 루프필터의 출력전압을 조절한다. 상기 위상 동기루프에 사용되는 전하 펌프회로는 상술한 본 발명의 실시예에 따른 전하펌프 회로이다.
본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시예에 따른 소오스-스위치방식의 전하펌프 (44)를 구비하는 위상동기루프 (40)를 나타내는 블럭도이다.
PLL (40)은 집적회로(IC)에 구현되며, 위상 검출기(42), 전하펌프(44), 루프 필터(46), 전압 제어발진기(48) 및 분주기(N-divider; 50)를 구비한다.
위상 검출기(42)는 기준신호(REF)와 분주기(50)의 출력신호 사이의 위상 차이를 모니터링하여 업 제어신호(UP) 또는 다운 제어신호(DN)를 전하펌프 (44)로 출력한다. 분주기(50)는 전압 제어 발진기(48)의 출력신호(OUT)를 N (N은 자연수)분주한다.
전하 펌프(44)는 업 제어신호(UP)에 응답하여 충전전류를 출력단(45)을 통하여 루프필터(46)로 출력한다. 루프 필터(46)는 충전전류에 의하여 커패시터(미 도시)의 전하를 증가시켜, 직류출력전압을 증가시킨다. 따라서 전압 제어 발진기(48)는 루프 필터(46)의 출력전압에 응답하여 출력신호(OUT)의 주파수를 증가시킨다.
또한 전하펌프(44)는 다운 제어신호(DN)에 응답하여 루프 필터(46)의 커패시터에 충전되어 있던 전하를 방전시켜 루프 필터(46)의 직류출력전압을 감소시킨다. 따라서 전압 제어발진기(48)는 루프 필터(46)의 직류 출력전압에 응답하여 출력신호(OUT)의 주파수를 감소시킨다.
기준 신호(REF)의 주파수와 분주기(50)의 출력신호의 주파수가 일치하는 경우 PLL(40)은 락(lock)되므로 이 때의 루프 필터(46)의 직류 출력전압은 실질적으로 상수가 된다.
도 4의 PLL(40)은 분주기(50)를 구비하지 않고, 전압 제어발진기(48)의 출력신호(OUT)를 직접 위상검출기(42)의 하나의 입력으로 사용될 수 있음은 당업계에서 자명하다.
도 5는 본 발명의 일 실시예에 따른 소오스-스위치방식의 전하펌프 회로(44)를 나타내는 회로도이다. 도 5를 참조하면, 소오스-스위치방식의 전하펌프 회로 (44)는 제 1바이어스 회로(50), 제 1전류원(P42), 제 1스위칭 트랜지스터(P43) 및 풀-다운(pull-down) 트랜지스터(N45)를 구비한다.
소오스-스위치방식의 전하펌프 회로(44)는 제 2바이어스 회로 (57), 제 2전류원(N42), 제 2스위칭 트랜지스터(N43) 및 풀-업(pull-up) 트랜지스터(P45)를 더 구비한다.
제 1바이어스 회로(50)는 전원전압(Vdd)에 소오스가 접속되며 접지전원(Vss)에 게이트가 접속되는 제 1매칭 트랜지스터(P44), 제 1매칭 트랜지스터(P44)의 드레인에 소오스가 접속되며, 노드(Noda')에 게이트 및 드레인이 접속되는 피모스 트랜지스터(P41), 피모스 트랜지스터(P41)의 드레인과 접지전압(Vss)사이에 접속되는 제 1기준 전류원(41) 및 노드(Noda') 및 전원전압(Vdd)사이에 접속되는 제 1커패시터(C41)를 구비한다.
제 1매칭 트랜지스터(P44)는 피모스 트랜지스터로, 업 제어신호(UP)가 활성화(예컨대 논리 하이)가 되어 피모스 트랜지스터인 제 1스위칭 트랜지스터(P43)가 턴-온(turn-on)되는 경우, 제 1스위칭 트랜지스터(P43)에 의한 전압 강하 즉, 전원 전압(Vdd)과 노드(Noda)사이의 전압 강하와 매치시키기 위한 것이다. 그러므로 제 1매칭 트랜지스터(P44)는 제 1스위칭 트랜지스터(P43)와 동일한 임피이던스를 갖는 다른 물질로 대체될 수 있다.
제 1매칭 트랜지스터(P44) 및 제 1스위칭 트랜지스터(P43)의 채널 길이(length) 및 채널 폭(width)은 동일한 것이 바람직하다. 그리고 제 1매칭 트랜지스터(P44)의 게이트가 전원전압(Vdd)에 접속되어 있어 항상 턴-온 되어 있다.
제 1커패시터(C41)는 노드(Noda')의 바이어스 전압의 급격한 변화를 방지하여 제 1전류원(P42)의 드레인에 흐르는 전류를 안정시키기 위한 것이다.
제 1전류원(P42)은 피모스 트랜지스터이며, 제 1전류원(P42)의 게이트는 노드(noda')에 접속되며, 드레인은 전하펌프 회로(44)의 출력단(45)에 접속되며, 소오스는 노드(Noda)에 접속된다.
제 1스위칭 트랜지스터(P43)의 소오스는 전원전압(Vdd)에 접속되며, 게이트로 제 1제어신호(UP)의 반전신호(/UP)가 입력되며, 드레인은 노드(Noda)에 접속된다.
풀 다운(pull-down) 트랜지스터(N45)는 엔모스 트랜지스터이며, 풀 다운 트랜지스터(N45)의 게이트로 제 1제어신호(UP)의 반전신호(/UP)가 입력되며, 드레인은 노드(Noda)에 접속되며, 소오스는 접지전압(Vss)에 접속된다.
풀-다운(pull-down) 트랜지스터(N45)는 제 1제어신호(UP)가 비활성화(예컨대 논리 '로우')되는 경우 턴온되어 노드(Noda)의 전압을 접지전압(Vss 예컨대 0볼트)으로 풀-다운시키는 역할을 한다.
풀-다운(pull-down) 트랜지스터(N45)는 제 1스위칭 트랜지스터(P43)보다 1/10정도의 구동능력을 갖도록 하여도 정상적인 동작을 하기 때문에 제 1스위칭 트랜지스터(P43)의 입력 부하가 크게 증가되지 않는다. 또한, 풀-다운(pull-down) 트랜지스터의 구동능력은 가변할 수 있다.
제 1바이어스 회로(50)의 피모스 트랜지스터(P41)와 제 1전류원(P42)는 전류 복사회로(current mirror)를 구성하며, 높은 출력 임피이던스를 갖도록 채널길이를 길게 한다. 제 1스위칭 트랜지스터(P43)와 제 1매칭 트랜지스터(P44)는 입력 측의 부하를 줄이기 위하여 채널 길이를 짧게한다.
제 1스위칭 트랜지스터(P43)가 턴온되고 피모스 트랜지스터(P41)와 제 1전류원(P42)이 동일한 특성을 갖는 경우, 제 1기준 전류원(41)에 의하여 발생된 제 1기준전류(IUP.REF)는 제 1전류원(P42)의 드레인에 복사(mirror)되어 출력단(45)을 통하여 루프 필터(46)로 출력 즉, 소싱(sourcing)된다.
제 2바이어스 회로(57)는 전원전압(Vdd)과 노드(Nodb')사이에 접속되는 제 2기준 전류원(43), 노드(Nodb')에 게이트 및 드레인에 접속되는 엔모스 트랜지스터 (N41), 제 2트랜지스터(N41)의 소오스에 드레인이 접속되며, 전원전압 (Vdd)이 게이트로 공급되며 소오스로 접지전압(Vss)이 공급되는 제 2매칭 트랜지스터(N44) 및 노드(Nodb')와 접지전압(Vss)사이에 접속되는 제 2커패시터(C43)를 구비한다.
제 2매칭 트랜지스터(N44)는 엔모스 트랜지스터로, 다운 제어신호(DN)가 활성화(예컨대 논리 하이)가 되어 엔모스 트랜지스터인 제 2스위칭 트랜지스터(N43)가 턴온되는 경우, 제 2스위칭 트랜지스터(N43)에서의 전압 강하 즉, 노드(Nodb)와 접지전압(Vss)사이의 전압 강하와 매치시키기 위한 것이다.
제 2매칭 트랜지스터(N44) 및 제 2스위칭 트랜지스터(N43)의 채널길이 (length) 및 채널 폭(width)은 동일한 것이 바람직하다. 제 2매칭 트랜지스터(N44)의 게이트가 전원전압(Vdd)에 접속되어 있어 항상 턴-온 되어 있다.
제 2커패시터(C43)는 노드(Nodb')의 바이어스 전압의 급격한 변화를 방지하여 방전 트랜지스터(N42)의 드레인에 흐르는 전류를 안정시키기 위한 것이다.
제 2전류원(N42)은 엔 모스 트랜지스터이며, 제 2전류원(N42)의 게이트는 노드(Nodb')에 접속되며 드레인은 전하펌프의 출력단(45)에 접속되며, 소오스는 노드 (Nodb)에 접속된다.
제 2 스위칭 트랜지스터(N43)의 게이트로 다운 제어신호(DN)가 입력되며, 소오스는 접지전압(Vss)에 접속되며, 드레인은 노드(Nodb)에 접속된다.
풀-업 트랜지스터(P45)는 피모스 트랜지스터이며, 풀-업 트랜지스터(P45)의 게이트로 다운 제어신호(DN)가 입력되며, 소오스는 전원전압(Vdd)에 접속되며, 드레인은 노드(Nodb)에 접속된다.
풀-업 트랜지스터(P45)는 제 2제어신호가 비활성화(예컨대 논리 '로우')되는 경우 노드(Nodb)의 전압을 전원전압(Vdd)레벨로 풀-업시킨다. 풀-업 트랜지스터 (P45)는 제 2스위칭 트랜지스터(N43)보다 1/10정도의 구동능력을 갖도록 하여도 정상적인 동작을 하기 때문에 제 2스위칭 트랜지스터(N43)의 입력 부하가 크게 증가되지 않는다. 또한, 풀-업 트랜지스터(P45)의 구동능력은 가변할 수 있다.
엔모스 트랜지스터(N41) 및 제 2전류원(N42)은 전류 복사회로를 구성하며, 높은 출력 임피이던스를 갖도록 채널 길이를 길게 한다. 또한, 제 2 스위칭 트랜지스터(N43) 및 제 2매칭 트랜지스터(N44)는 입력 측의 부하를 줄이기 위하여 채널 길이를 짧게 설계하는 것이 바람직하다.
제 2스위칭 트랜지스터(N43)가 턴온되고 엔모스 트랜지스터(N41)와 제 2전류원(P42)이 동일한 특성을 갖는 경우, 제 2기준 전류원(43)에 의하여 발생된 제 2기준전류(IDN.REF)는 엔모스 트랜지스터(N42)의 드레인에 복사되므로 루프 필터(46)의 커패시터의 충전전류는 출력단(45)을 통하여 접지전압(Vss)으로 방전 즉, 싱킹 (sinking)된다.
도 5를 참조하여 본 발명에 따른 소오스-스위치 전하펌프의 동작이 상세히 설명된다. 제 1제어신호(UP)가 활성화되면(이때 /UP는 논리 '로우'가 된다.) 제 1스위칭 트랜지스터(P43)가 턴온된다. 따라서 노드(Noda)의 전압은 전원전압(Vdd)에서 제 1스위칭 트랜지스터(P43)에 의하여 발생된 전압강하의 차로 빠르게 충전되고, 각각의 트랜지스터들(P41, P42, P43, P44)은 정상적인 전류복사회로를 구성한다.
따라서 제 1전류원(P42)의 드레인에는 제 1기준전류(IUP.REF)가 복사된 충전전류가 루프필터(46)로 흐른다.
반대로 제 1제어신호가 비활성화(이때 /UP는 논리 '하이'가 된다.)되면, 제 1스위칭 트랜지스터(P43)는 턴-오프되고 풀-다운 트랜지스터(N45)가 턴-온되어 노드(Noda)의 전압을 빠르게 접지전압으로 방전시킨다. 따라서 제 1전류원(P42)의 게이트-소오스 전압은 노드(Noda')의 전압과 같으므로, 제 1전류원(P42)이 턴-오프되어 충전전류가 더 강하게 차단된다.
종래의 전하펌프 회로(10, 20, 30)의 스위칭 트랜지스터(P3,P23, P33)가 턴-오프되는 경우, 각 트랜지스터(P3, P22, P32)의 게이트-소오스 전압은 0볼트이다.그러나 본 발명에 의한 제 1전류원(P42)의 게이트-소오스 전압은 양(positive)의 값을 가지므로 제 1전류원(P42)이 빠르게 턴-오프되어 누설 충전전류의 상당히 감소한다.
또한, 제 2제어신호(DN)가 활성화되는 경우, 제 2스위칭 트랜지스터(N43)가 턴온되어 노드(Nodb)의 전압은 빠르게 접지전압(vss)에 가까운 전압으로 방전된다. 따라서 각 엔모스 트랜지스터(N41, N42, N43, N44)는 정상적인 전류복사회로를 구성한다.
따라서 제 2전류원(N42)의 드레인에는 제 2기준전류(IDN.REF)가 복사된 방전전류가 루프필터로부터 접지전압(Vss)으로 흐른다.
반대로 제 2제어신호(DN)가 비활성화되면, 제 2스위칭 트랜지스터(N43)는 턴-오프되고 풀-업 트랜지스터(P45)가 턴-온되어 노드(Nodd)의 전압을 빠르게 전원전압 (Vdd)으로 충전시킨다. 따라서 제 2전류원(N42)의 게이트-소오스 전압은 노드 (Nodb')의 전압과 전원전압(Vdd)의 차에 해당하는 전압이 되므로, 제 2전류원(N42)이 턴-오프되어 방전전류가 빠르게 차단된다.
종래의 전하펌프 회로(10, 20, 30)의 스위칭 트랜지스터(N3,N23, N33)가 턴-오프되는 경우, 각 트랜지스터(N2, N22, N32)의 게이트-소오스 전압은 0볼트이다. 그러나 본 발명에 의한 제 2전류원(N42)의 게이트-소오스 전압은 음(negative)의 값, 즉 -(Vdd- 노드(nodb')의 전압)을 가지므로 누설 방전전류의 상당히 감소한다.
도 6은 본 발명의 다른 실시예에 따른 캐스코드 전류원방식의 전하펌프 회로를 나타내는 도면이다. 캐스코드 전류원방식의 전하펌프 회로는 출력 임피이던스를상당히 높이기 위하여 사용된다.
도 6을 참조하면, 캐스코드 전류원방식의 전하펌프 회로는 제 1바이어스 회로(70), 제 1 전류원(P52), 제 2전류원(P58), 제 1스위칭 트랜지스터(P53), 제 1풀 -다운 트랜지스터(N55) 및 제 2 풀-다운 트랜지스터(N56)를 구비한다.
캐스코드 전류원방식의 전하펌프 회로는 제 2바이어스 회로(80), 제 3전류원(N52), 제 4전류원(N58), 제 2스위칭 트랜지스터(N53), 제 1풀-업 트랜지스터(P55) 및 제 2 풀-업 트랜지스터(P56)를 더 구비한다.
제 1바이어스 회로(70)는 제 1기준 전류원(51), 제 1매칭 트랜지스터(P54), 제 1피모스 트랜지스터(P51), 제 2피모스 트랜지스터(P57) 및 커패시터(C51, C53)를 구비한다. 제 1바이어스 회로(70)는 제 1전류원 (P52)의 게이트로 제 1바이어스 전압 및 제 2전류원(P58)의 게이트로 제 2바이어스전압을 공급한다.
제 1기준 전류원(51)은 노드(Nodc')와 제 2전원(Vss)사이에 접속되며, 제 2피모스 트랜지스터(P57)의 게이트 및 드레인은 노드(Nodc')에 접속되며, 소오스는 노드(Noda')에 접속된다.
제 1피모스 트랜지스터(P51)의 드레인 및 게이트는 노드(Noda')에 접속된다. 제 1매칭 트랜지스터(P54)의 소오스는 전원전압(Vdd)에 접속되며, 게이트는 접지전압(Vss)에 접속되고, 드레인은 제 1피모스 트랜지스터(P51)의 소오스에 접속된다.
제 1매칭 트랜지스터(P54)는 제 1스위칭 트랜지스터(P53)의 임피이던스와 매칭시키기 위한 것으로 제 1스위칭 트랜지스터(P53)와 동일한 특성을 갖는 것이 바람직하다. 제 1매칭 트랜지스터(P54)대신에 제 1스위칭 트랜지스터(P53)의 임피이던스와 동일한 임피이던스를 갖는 물질을 사용할 수도 있다.
제 1커패시터(C51)는 전원전압(Vdd)과 노드(Noda')사이에 접속되어 노드 (Noda')의 급격한 전압변동을 방지하여 제 1노드(Nodc)으로 흐르는 전류를 안정화시킨다. 제 2커패시터(C53)는 전원전압(Vdd)과 노드(Nodc')사이에 접속되어 노드 (Nodc')의 급격한 전압변동을 방지하여 제 2전류원(P58)의 드레인을 통하여 출력단 (45)으로 흐르는 전류, 즉 충전전류를 안정화시킨다.
제 2전류원(P58)의 게이트는 노드(Nodc')에 접속되고, 드레인은 출력단(45), 소오스는 제 1노드(Nodc)에 각각 접속된다. 제 1전류원(P52)의 게이트는 노드 (Noda')에 접속되고, 드레인은 제 1노드(Nodc), 소오스는 노드(Noda)에 각각 접속된다.
제 1스위칭 트랜지스터(P53)의 게이트로 제 1제어신호(UP)의 반전신호(/UP)가 입력되고, 소오스는 전원전압(Vdd), 드레인은 노드(Noda)에 각각 접속된다. 따라서 제 1스위칭 트랜지스터(P53)는 제 1제어신호(UP)가 활성화되는 경우 턴-온되어 전원전압(Vdd)에서 제 1스위칭 트랜지스터(P53)에 의한 전압강하의 차에 해당하는 전압을 노드(Noda)로 전송한다.
제 1풀-다운 트랜지스터(N55)는 엔모스 트랜지스터로, 게이트로 제 1제어신호(UP)의 반전신호(/UP)가 입력되고, 드레인은 노드(Noda), 소오스는 접지전압 (Vss)에 각각 접속된다. 제 1풀-다운 트랜지스터(N55)는 제 1제어신호(UP)가 비활성화되면 턴-온되어 노드(Noda)의 전압을 빠르게 0 볼트로 풀-다운시킨다.
또한, 제 1풀-다운 트랜지스터(N55)는 제 1스위칭 트랜지스터(P53)에 비하여 1/10 정도의 구동능력을 갖는 경우에도 정상적인 동작을 하므로 제 1스위칭 트랜지스터(P53)의 입력부하는 크게 증가하지 않는다. 제 1풀-다운 트랜지스터(N55)의 구동 능력은 조절할 수 있다.
제 2풀-다운 트랜지스터(N56)는 엔모스 트랜지스터로, 게이트로 제 1제어신호(UP)의 반전신호(/UP)가 입력되고, 드레인은 제 1노드(Nodc), 소오스는 접지전압 (Vss)에 각각 접속된다. 제 2풀-다운 트랜지스터(N56)는 제 1제어신호(UP)가 비활성화되면 턴-온되어 제 1노드(Nodc)의 전압을 빠르게 0 볼트로 풀-다운시킨다.
또한, 제 2풀-다운 트랜지스터(N56)는 제 1스위칭 트랜지스터(P53)에 비하여 1/10 정도의 구동능력을 갖는 경우에도 정상적인 동작을 하므로 제 1스위칭 트랜지스터(P53)의 입력부하는 크게 증가하지 않는다.
제 2바이어스 회로(80)는 제 2기준 전류원(53), 제 2매칭 트랜지스터(N54), 제 1엔모스 트랜지스터(N51), 제 2엔모스 트랜지스터(N57) 및 커패시터(C55, C57)를 구비한다. 제 2바이어스 회로(80)는 제 3전류원(N52)에 제 3바이어스 전압을, 제 4전류원(N58)에 제 4바이어스 전압을 공급한다.
제 2기준 전류원(53)은 노드(Nodd')와 제 1전원(Vdd)사이에 접속되며, 제 2엔모스 트랜지스터(N57)의 게이트 및 드레인은 노드(Nodd')에 접속되며, 소오스는 노드(Nodb')에 접속된다.
제 1엔모스 트랜지스터(N51)의 드레인 및 게이트는 노드(Nodb')에 접속된다. 제 2매칭 트랜지스터(N54)의 소오스는 접지전압(Vss)에 접속되며, 게이트는전원전압(Vdd)에 접속되고, 드레인은 제 1엔모스 트랜지스터(N51)의 소오스에 접속된다.
제 2매칭 트랜지스터(N54)는 제 2스위칭 트랜지스터(N53)의 임피이던스와 매칭시키기 위한 것으로 제 2스위칭 트랜지스터(N53)와 동일한 특성을 갖는 것이 바람직하다. 제 2매칭 트랜지스터(N54)대신에 제 2스위칭 트랜지스터(N53)의 임피이던스와 동일한 임피이던스를 갖는 물질을 사용할 수도 있다.
제 3커패시터(C55)는 접지전압(Vss)과 노드(Nodb')사이에 접속되어 노드 (Nodb')의 급격한 전압변동을 방지하여 제 2노드(Nodd)로부터 접지전압(Vss)으로 흐르는 전류를 안정시킨다. 제 4커패시터(C57)는 접지전압(Vss)과 노드(Nodd')사이에 접속되어 노드(Nodd')의 급격한 전압변동을 방지하여 출력단(45)으로부터 제 2노드(Nodd)로 흐르는 전류를 안정시킨다.
제 3전류원(N52)의 게이트는 노드(Nodb')에 접속되고, 드레인은 제 2노드 (Nodd), 소오스는 노드(Nodb)에 각각 접속된다. 제 4전류원(N58)의 게이트는 노드 (Nodd')에 접속되고, 드레인은 출력단(45), 소오스는 제 2노드(Nodd)에 각각 접속된다.
제 2스위칭 트랜지스터(N53)의 게이트로 제 2제어신호(DN)가 입력되고, 소오스는 접지전압(Vss), 드레인은 노드(Nodb)에 각각 접속된다. 제 1풀-업 트랜지스터 (P55)는 피모스 트랜지스터로, 게이트로 제 2제어신호 (DN)가 입력되고, 드레인은 노드(Nodb), 소오스는 전원전압(Vdd)에 각각 접속된다.
제 1풀-업 트랜지스터(P55)는 제 2제어신호(DN)가 비활성화되는 경우 턴-온되어, 노드(Nodb)의 전압을 빠르게 전원전압(Vdd)으로 풀업시킨다. 또한, 제 1풀-업 트랜지스터(P55)는 제 2스위칭 트랜지스터(N53)에 비하여 1/10 정도의 구동능력을 갖는 경우에도 정상적인 동작을 하므로 제 2스위칭 트랜지스터(N53)의 입력부하는 크게 증가하지 않는다.
제 2풀-업 트랜지스터(P56)는 피모스 트랜지스터로, 게이트로 제 2제어신호 (DN)가 입력되고, 드레인은 제 2노드(Nodd), 소오스는 전원전압(Vdd)에 각각 접속된다.
제 2풀-업 트랜지스터(P56)는 제 2제어신호(DN)가 비활성화되는 경우 턴-온되어, 제 2노드(Nodd)의 전압을 빠르게 전원전압(Vdd)으로 풀업시킨다. 또한, 제 2풀-업 트랜지스터(P56)는 제 2스위칭 트랜지스터(N53)에 비하여 1/10 정도의 구동능력을 갖는 경우에도 정상적인 동작을 하므로 제 2스위칭 트랜지스터(N53)의 입력부하는 크게 증가하지 않는다. 제 1 및 제 2풀-업 트랜지스터(P55, P56)의 구동능력은 조절할 수 있다.
도 6을 참조하여 본 발명의 다른 실시에에 따른 캐스코드 전류원방식의 전하펌프 회로의 동작을 설명하면 다음과 같다.
우선, 제 1제어신호(UP)가 활성화되면 /UP가 비활성화 되므로, 제 1스위칭 트랜지스터(P53)는 턴온된다. 따라서 피모스 트랜지스터 P53과 P54가 동일한 특성을 가지면, 피모스 트랜지스터 P51과 P52는 제 1전류복사회로를 구성하며, 또한, 피모스 트랜지스터 P57과 P58도 제 2전류복사회로를 구성한다.
피모스 트랜지스터 P51, P52, P57, P58이 동일한 특성을 갖는다면, 제 1기준전류(IUP.REF)는 제 1노드(Nodc)로 복사되고, 또한 제 2전류원(P58)의 드레인으로 복사되어 출력단(45)을 통하여 루프필터(46)로 출력된다.
제 1전류복사회로를 구성하는 피모스 트랜지스터 P51과 P52의 채널길이 및 채널 폭을 조절하거나, 제 2전류 복사회로를 구성하는 피모스 트랜지스터 P57과 P58의 채널길이 및 채널 폭을 조절하면, 제 2전류원(P58)의 드레인에 흐르는 전류는 제 1기준 전류(IUP.REF)와 다르게 조절될 수 있다.
또한, 제 2제어신호(DN)가 활성화되면, 제 2스위칭 트랜지스터(N53)는 턴온된다. 따라서 N53과 N54가 동일한 특성을 가지면, 엔모스 트랜지스터 N51과 N52는 제 3전류복사회로를 구성하며, 또한, 엔모스 트랜지스터 N57과 N58도 제 4전류복사회로를 구성한다.
제 1전류 복사회로를 구성하는 트랜지스터 (N51, N52) 및 제 2전류 복사회로 를 구성하는 트랜지스터 (N57, N58)이 동일한 특성을 갖는다면, 제 2기준 전류 (IDN.REF)와 동일한 크기의 전류는 제 2노드 및 제 3전류원(N52)의 드레인으로 복사되어 출력단 (45)을 통하여 접지전압(Vss)으로 방전된다.
제 3전류 복사회로(N51과 N52)의 채널길이 및 채널 폭을 조절하거나, 제 4전류 복사회로(N57과 N58)의 채널길이 및 채널 폭을 조절하면, 제 4전류원(N58)의 드레인에 흐르는 전류는 제 2기준 전류(IDN.REF)와 다르게 조절될 수 있다.
제 1제어신호(UP)가 비활성화되면, 제 1스위칭 트랜지스터(P53)는 턴오프되고 제 1풀-다운 트랜지스터(N55) 및 제 2풀-다운 트랜지스터(N56)가 턴-온되어, 노드(Noda) 및 제 1노드(Nodc)는 접지전압(Vss)으로 빠르게 풀-다운된다. 따라서 노드(Nodc') 및 제 1노드(Nodc)의 양(positive)의 전압에 의하여 제 2전류원(P58)은 턴-오프되고, 제 2전류원(P58)의 드레인에 흐르는 전류는 빠르게 차단된다. 따라서 제 2전류원(P58)의 드레인에 흐르는 누설전류는 빠르게 감소한다.
또한, 제 2제어신호(DN)가 비활성화되면, 제 2스위칭 트랜지스터(N53)는 턴오프되고 제 1풀업 트랜지스터(P55) 및 제 2풀업 트랜지스터(P56)가 턴-온되어, 제 2노드(Nodd) 및 노드(Nodb)는 전원전압(Vdd)으로 빠르게 풀-업되므로 노드(Nodd') 및 제 2노드(Nodd)의 음(negative)의 전압에 의하여 제 4전류원(N58)는 턴-오프되고 제 4전류원(N58)의 드레인에 흐르는 전류는 빠르게 차단된다. 따라서 제 2노드(Nodd)의 드레인에 흐르는 전류는 빠르게 차단되고, 제 4전류원(N58)의 드레인을 통하여 루프 필터(46)로 흐르는 누설전류는 빠르게 감소한다.
도 7은 전하펌프 회로의 출력전류 파형을 나타내는 도면이다. 도 7을 참조하면, 제 1제어신호(UP) 및 제 2제어신호(DN)가 동시에 논리 '로우'에서 논리 '하이' 그리고 논리 '하이'에서 논리 '로우'로 변하는 경우, 충전전류(IUP) 및 방전전류 (IDN)의 출력 파형을 나타낸다.
각 전하펌프 회로(10, 20, 30, 44)의 제 1기준 전류원(11, 21, 31, 41) 및 제 2기준 전류원(13, 23, 33, ,43)에 흐르는 전류는 0.1mA로 하고, 각 충전 트랜지스터(P2, P22, P32, P42) 및 각 방전 트랜지스터(N2, N22, N32, N42)의 각각의 드레인에 흐르는 전류는 1mA 되도록 각각의 전류복사회로(P1 및 P2), ( N1, N2),(P21, P22),(N21, N22), (P31, P32), (N31, N32), (P41, P42), (N41, N42)의 채널 길이 및 채널 폭을 스케일링하였다.
도 (a)는 종래의 드레인-스위치방식의 전하펌프 회로(10)의 충방전전류의 특성을 시뮬레이션한 파형도이다. 도 (a)를 참조하면, 드레인-스위치방식의 전하펌프 회로(10)의 충전전류(IUP) 및 방전전류(IDN)는 스위칭 시 매우 심한 스파이크(spike)를 보인다.
도 (b)는 종래의 게이트-스위치방식의 전하펌프 회로(20)의 충방전전류의 특성을 시뮬레이션한 파형도이다. 도 (b)를 참조하면, 게이트-스위치방식의 전하펌프 회로(20)의 충전전류(IUP) 및 방전전류(IDN)는 비교적 안정된 스위칭 파형을 갖지만, 정상상태에서 1mA가 되지 않는다.
도 (c)는 종래의 소오스-스위치방식의 전하펌프 회로(30)의 충방전전류의 특성을 시뮬레이션한 파형도이다. 도 (c)를 참조하면, 소오스-스위치방식의 전하펌프 회로(30)의 제 1제어신호(UP) 및 제 2제어신호(DN)가 활성화(예컨대 논리 '로우'에서 논리 '하이'로 천이하는 경우)되는 경우의 충전전류(IUP) 및 방전전류(IDN)의 파형은 우수하다.
그러나 제 1제어신호(UP) 및 제 2제어신호(DN)가 비활성화(예컨대 논리 '하이'에서 논리 '로우'로 천이하는 경우)되는 경우의 충전전류(IUP) 및 방전전류(IDN)의 파형은 길게 늘어지며, 충전전류(IUP) 및 방전전류(IDN)의 비대칭성도 증가한다.
도 (d)는 본 발명의 일 실시예에 따른 소오스-스위치방식의 전하펌프 회로(44)의 충방전전류의 특성을 시뮬레이션한 파형도이다. 도 (d)를 참조하면, 소오스 -스위치방식의 전하펌프 회로(44)는 안정된 스위칭 특성과 충전전류(IUP) 및 방전전류(IDN)의 매칭 특성을 갖는다. 또한, 누설전류도 상당히 감소한다.
도 8은 온도에 따른 전하펌프회로의 오프 상태에서 누설전류 특성을 나타내는 도면이다. 도 8을 참조하면, (a)은 종래의 드레인-스위치방식의 전하펌프회로 (10), (b)은 종래의 게이트-스위치방식의 전하펌프 회로(20), (c)은 종래의 소오스 -스위치방식의 전하펌프 회로(30), (d)은 본 발명의 일 실시예에 따른 소오스-스위치방식의 전하펌프 회로(44)의 누설전류 특성을 각각 나타낸다.
(a), (b) 및 (c)의 누설전류는 온도에 따라 지수적으로 증가하나, (d)의 누설전류는 종래의 (a), (b), (c)의 누설전류보다 상당히 감소한다.
도 4는 본 발명의 실시에에 따른 소오스-스위치방식의 전하펌프 회로(44) 또는 본 발명의 다른 실시에에 따른 캐스코드 전류원방식의 전하펌프 회로를 구비하는 위상동기 루프를 나타낸다. 위상동기 루프에 사용되는 전하 펌프 회로는 본 발명의 실시예에 따른 전하펌프 회로를 사용하므로, 전하 펌프 회로에 대한 상세한 설명은 생략한다.
본 발명의 실시예에 따른 전하 펌프 회로는 안정된 스위칭 특성과 전류 매칭특성을 갖는다. 또한 상기 전하펌프 회로에 매우 작은 누설전류가 흐르므로, 상기 전하 펌프를 구비하는 위상동기 루프의 특성도 개선되는 장점이 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 전하펌프 회로는 안정된 스위칭 특성과 전류 매칭특성을 갖는다. 또한 상기 전하펌프 회로에 매우 작은 누설전류가 흐르므로 전하펌프 회로 및 상기 전하 펌프를 구비하는 위상동기 루프의 특성도 개선되는 장점이 있다.

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 전하펌프 회로에 있어서,
    제1바이어스 전압에 응답하여 제1노드로 전류를 소싱하는 제1전류원;
    상기 제1노드 및 상기 전하 펌프회로의 출력단사이에 접속되며, 제2바이어스 전압에 응답하여 상기 전하 펌프회로의 출력단으로 전류를 소싱하는 제2전류원;
    전원전압과 상기 제1전류원사이에 접속되고, 제1제어신호에 응답하여 스위칭되는 제1스위칭 소자;
    상기 제1제어신호에 응답하여 상기 제1전류원과 상기 제1스위칭 소자의 접속노드의 전압을 접지전압으로 풀-다운하는 제1풀다운 소자;
    상기 제1제어신호에 응답하여 상기 제1노드의 전압을 상기 접지전압으로 풀다운하는 제2풀다운 소자;
    제3바이어스 전압에 응답하여 제2노드로부터 전류를 싱킹하는 제3전류원;
    상기 제2노드 및 상기 전하 펌프회로의 출력단사이에 접속되며, 제4바이어스 전압에 응답하여 상기 전하 펌프회로의 출력단으로부터 전류를 싱킹하는 제4전류원;
    상기 제3전류원 및 상기 접지전압사이에 접속되고, 제2제어신호에 응답하여 스위칭되는 제2스위칭 소자;
    상기 제2제어신호에 응답하여 상기 제3전류원과 상기 제2스위칭 소자의 접속노드의 전압을 상기 전원전압으로 풀-업하는 제1풀업 소자; 및
    상기 제2제어신호에 응답하여 상기 제2노드의 전압을 상기 전원전압으로 풀-업하는 제2풀-업소자를 구비하는 것을 특징으로 하는 전하펌프회로.
  17. 제16항에 있어서, 상기 전하펌프는,
    상기 제1바이어스 전압 및 상기 제2바이어스 전압을 발생하는 제1바이어스 회로를 더 구비하는 것을 특징으로 하는 전하펌프회로.
  18. 제16항에 있어서, 상기 전하펌프는,
    상기 제3바이어스 전압 및 상기 제4바이어스 전압을 발생하는 제2바이어스 회로를 더 구비하는 것을 특징으로 하는 전하펌프회로.
  19. 삭제
  20. 루프 필터;
    상기 루프필터의 출력신호에 응답하여 내부신호를 출력하는 전압 제어발진기;
    기준신호 및 상기 내부신호의 위상 차이를 검출하여 제 1제어신호 또는 제 2제어신호를 출력하는 위상검출기;
    상기 위상 검출기 및 상기 루프필터 사이에 접속되고, 상기 제 1제어신호 또는 제 2제어신호에 응답하여 상기 루프필터의 출력전압을 조절하는 전하펌프회로를 구비하는 위상 동기루프를 구비하고,
    상기 전하펌프 회로는,
    제1바이어스 전압에 응답하여 제1노드로 전류를 소싱하는 제1전류원;
    상기 제1노드 및 상기 전하 펌프회로의 출력단사이에 접속되며, 제2바이어스 전압에 응답하여 상기 전하 펌프회로의 출력단으로 전류를 소싱하는 제2전류원;
    전원전압과 상기 제1전류원 사이에 접속되고, 제1제어신호에 응답하여 스위칭되는 제1스위칭 소자;
    상기 제1제어신호에 응답하여 상기 제1전류원과 상기 제1스위칭 소자의 접속노드의 전압을 접지전압으로 풀-다운하는 제1풀다운 소자;
    상기 제1제어신호에 응답하여 상기 제1노드의 전압을 상기 접지전압으로 풀다운하는 제2풀다운 소자;
    제3바이어스 전압에 응답하여 제2노드로부터 전류를 싱킹하는 제3전류원;
    상기 제3전류원 및 상기 전하 펌프회로의 출력단사이에 접속되며, 제4바이어스 전압에 응답하여 상기 전하 펌프회로의 출력단으로부터 전류를 싱킹하는 제4전류원;
    상기 제2노드 및 상기 접지전압사이에 접속되고, 제2제어신호에 응답하여 스위칭되는 제2스위칭 소자;
    상기 제2제어신호에 응답하여 상기 제3전류원과 상기 제2스위칭 소자의 접속노드의 전압을 상기 전원전압으로 풀-업하는 제1풀-업 소자; 및
    상기 제2제어신호에 응답하여 상기 제2노드의 전압을 상기 전원전압으로 풀-업하는 제2풀-업소자를 구비하는 것을 특징으로 하는 위상동기루프.
  21. 제20항에 있어서, 상기 전하펌프는,
    상기 제1바이어스 전압 및 상기 제2바이어스 전압을 발생하는 제1바이어스 회로를 더 구비하는 것을 특징으로 하는 위상동기루프.
  22. 제20항에 있어서, 상기 전하펌프는,
    상기 제3바이어스 전압 및 상기 제4바이어스 전압을 발생하는 제2바이어스 회로를 더 구비하는 것을 특징으로 하는 위상동기루프.
KR10-2001-0000842A 2001-01-06 2001-01-06 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 KR100416589B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0000842A KR100416589B1 (ko) 2001-01-06 2001-01-06 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프
US09/946,701 US6586976B2 (en) 2001-01-06 2001-09-05 Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same
JP2001392680A JP3952268B2 (ja) 2001-01-06 2001-12-25 電荷ポンプ回路及び電荷ポンプ回路を備える位相同期ループ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0000842A KR100416589B1 (ko) 2001-01-06 2001-01-06 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프

Publications (2)

Publication Number Publication Date
KR20020057767A KR20020057767A (ko) 2002-07-12
KR100416589B1 true KR100416589B1 (ko) 2004-02-05

Family

ID=19704343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0000842A KR100416589B1 (ko) 2001-01-06 2001-01-06 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프

Country Status (3)

Country Link
US (1) US6586976B2 (ko)
JP (1) JP3952268B2 (ko)
KR (1) KR100416589B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793318B1 (ko) * 2006-09-29 2008-01-11 한국전자통신연구원 디지털 방식으로 누설전류를 보상하는 전하 펌프 회로 및이를 구비한 튜닝 회로
KR100895025B1 (ko) 2006-04-19 2009-04-24 내셔널 세미컨덕터 저머니 아게 위상 고정 루프용 제어 전류원
KR101379637B1 (ko) * 2006-11-30 2014-03-31 모사이드 테크놀로지스 인코퍼레이티드 차지 펌프

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750059B1 (ko) * 2001-11-20 2007-08-16 매그나칩 반도체 유한회사 전류 제어 수단을 구비한 전하 펌핑 회로
US6717214B2 (en) * 2002-05-21 2004-04-06 Koninklijke Philips Electronics N.V. SOI-LDMOS device with integral voltage sense electrodes
TW541801B (en) * 2002-05-23 2003-07-11 Ind Tech Res Inst Charge-pump circuit for suppressing current sharing
KR100948696B1 (ko) * 2002-07-12 2010-03-22 매그나칩 반도체 유한회사 차지 펌프 회로
US6989698B2 (en) * 2002-08-26 2006-01-24 Integrant Technologies Inc. Charge pump circuit for compensating mismatch of output currents
DE10251695A1 (de) * 2002-11-06 2004-05-27 Infineon Technologies Ag Stromquellenschaltung zur Erzeugung eines rauscharmen Stroms
DE10257680A1 (de) * 2002-12-10 2004-07-15 Infineon Technologies Ag Schaltungsanordnung zur Leckstrombegrenzung, Abtast-Halte-Schaltung mit der Schaltungsanordnung sowie Ladungspumpenschaltung mit der Schaltungsanordnung
KR100512937B1 (ko) * 2003-01-14 2005-09-07 삼성전자주식회사 차동 전하 펌프 및 방법, 이를 이용한 위상 동기 루프 및방법
US7015736B1 (en) * 2003-07-17 2006-03-21 Irf Semiconductor, Inc. Symmetric charge pump
CN100420154C (zh) * 2003-08-20 2008-09-17 华邦电子股份有限公司 电荷泵电路的方法及装置
US7005896B2 (en) * 2003-09-29 2006-02-28 Via Technologies, Inc. High-speed low-noise charge pump
US7130225B1 (en) * 2004-03-03 2006-10-31 Atheros Communications, Inc. Charge pump with large bypass capacitors
US8155018B2 (en) * 2004-03-03 2012-04-10 Qualcomm Atheros, Inc. Implementing location awareness in WLAN devices
US7132865B1 (en) * 2004-03-03 2006-11-07 Atheros Communications, Inc. Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop
KR100551474B1 (ko) * 2004-07-21 2006-02-14 삼성전자주식회사 기판 잡음 최소화를 위한 오픈 드레인 드라이버 및 그전류 구동방법
EP1805893A1 (en) * 2004-10-11 2007-07-11 Frontier Silicon Limited Charge pump circuits
JP4480547B2 (ja) * 2004-11-05 2010-06-16 パナソニック株式会社 チャージポンプ回路
US7190231B2 (en) * 2005-04-11 2007-03-13 Ana Semiconductor High-performance charge-pump circuit for phase-locked loops
DE102005038316B4 (de) 2005-08-11 2007-12-27 Zentrum Mikroelektronik Dresden Ag Schaltungsanordnung zur Erzeugung eines definierten Ausgangssignals
GB2430088B (en) * 2005-09-08 2010-09-15 Sony Uk Ltd Charge pump circuit
US7271645B2 (en) * 2005-09-30 2007-09-18 Ana Semiconductor Smart charge-pump circuit for phase-locked loops
KR100818799B1 (ko) * 2006-05-25 2008-04-02 삼성전자주식회사 턴-오프 시간을 감소시킬 수 있는 전하 펌프 및 이를구비하는 위상동기루프
US7514985B2 (en) * 2007-01-30 2009-04-07 Richwave Technology Corp. Fast turn on and off speed in PLL cascoded charge pump
US7688122B2 (en) * 2007-02-09 2010-03-30 Fujitsu Limited Charge pump with cascode biasing
TWI342476B (en) * 2007-08-16 2011-05-21 Princeton Technology Corp Stabilizing current source circuit
US8018269B2 (en) * 2007-11-13 2011-09-13 Qualcomm Incorporated Fast-switching low-noise charge pump
KR100933554B1 (ko) * 2008-03-07 2009-12-23 (주)에프씨아이 쉐어링 트랜지스터의 턴 온 시간 제어가 가능한 전하펌프
US8354874B1 (en) * 2009-05-15 2013-01-15 Marvell International Ltd. Kickback cancellation in class B type circuits using AC coupling
US7961016B2 (en) * 2009-07-09 2011-06-14 Nanya Technology Corp. Charge pump and charging/discharging method capable of reducing leakage current
US7888980B2 (en) * 2009-07-20 2011-02-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Charge pump with low charge injection and low clock feed-through
US8781428B2 (en) * 2010-03-02 2014-07-15 Silicon Laboratories Inc. Frequency synthesizer
US8330511B2 (en) * 2010-04-20 2012-12-11 Qualcomm Incorporated PLL charge pump with reduced coupling to bias nodes
JP2012080337A (ja) * 2010-10-01 2012-04-19 Sony Corp 位相比較器およびクロックデータリカバリ回路
JP5727968B2 (ja) * 2012-05-29 2015-06-03 旭化成エレクトロニクス株式会社 電流制御回路およびこれを用いたｐｌｌ回路
JP5580365B2 (ja) * 2012-05-29 2014-08-27 旭化成エレクトロニクス株式会社 電流制御回路およびこれを用いたｐｌｌ回路
US8754677B2 (en) * 2012-10-01 2014-06-17 Qualcomm Incorporated System and method of implementing input/output drivers with low voltage devices
KR102048254B1 (ko) * 2013-04-11 2020-01-08 에스케이하이닉스 주식회사 데이터 출력 회로 및 그의 구동 방법
CN103490618A (zh) * 2013-08-29 2014-01-01 苏州苏尔达信息科技有限公司 一种低漏电高速锁相环电荷泵电路
US9423865B2 (en) 2013-09-13 2016-08-23 Globalfoundries Inc. Accelerating microprocessor core wake up via charge from capacitance tank without introducing noise on power grid of running microprocessor cores
US9389674B2 (en) 2013-09-13 2016-07-12 International Business Machines Corporation Predictively turning off a charge pump supplying voltage for overdriving gates of the power switch header in a microprocessor with power gating
US9298253B2 (en) 2013-09-13 2016-03-29 Globalfoundries Inc. Accelerating the microprocessor core wakeup by predictively executing a subset of the power-up sequence
TWI520122B (zh) * 2014-01-08 2016-02-01 友達光電股份有限公司 顯示裝置
KR102204174B1 (ko) 2014-01-13 2021-01-18 한국전자통신연구원 전하 펌프 회로 및 이를 포함하는 위상 고정 루프
CN105490677B (zh) * 2014-09-19 2018-10-23 中芯国际集成电路制造(上海)有限公司 源端开关的电荷泵、锁相环电路及抑制馈通效应的方法
US9614529B1 (en) 2016-02-01 2017-04-04 Qualcomm Incorporated Input/output (I/O) driver implementing dynamic gate biasing of buffer transistors
WO2018012083A1 (ja) * 2016-07-11 2018-01-18 ソニー株式会社 スイッチング回路、自動利得制御回路および位相同期回路
EP3352042B1 (en) * 2017-01-18 2021-04-07 ams AG Output circuit and method for providing an output current
CN115865061B (zh) * 2023-03-02 2023-05-12 康希通信科技（上海）有限公司 射频开关的辅助控制电路以及射频开关的逻辑转换电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546022A (en) * 1994-12-16 1996-08-13 Sun Microsystems, Inc. Static logic circuit with improved output signal levels
JPH1013221A (ja) * 1996-06-19 1998-01-16 Fujitsu Ltd チャージポンプ回路、および、該チャージポンプ回路を有するｐｌｌ回路並びに半導体集積回路
KR19980054518A (ko) * 1996-12-27 1998-09-25 김영환 페이즈록루프의 안정성을 향상시킨 차지펌프 장치
KR19990003169A (ko) * 1997-06-24 1999-01-15 김영환 위상 동기 루프의 차아지 펌프
KR20000062900A (ko) * 1999-03-15 2000-10-25 가네꼬 히사시 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285114A (en) 1992-08-17 1994-02-08 Codex Corp. Phase lock loop charge pump with symmetrical charge and discharge currents
US5362990A (en) 1993-06-02 1994-11-08 Motorola, Inc. Charge pump with a programmable pump current and system
US5532636A (en) 1995-03-10 1996-07-02 Intel Corporation Source-switched charge pump circuit
JP2001177400A (ja) * 1999-12-16 2001-06-29 Sony Corp チャージポンプ回路
US6316977B1 (en) * 2000-07-14 2001-11-13 Pmc-Sierra, Inc. Low charge-injection charge pump

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546022A (en) * 1994-12-16 1996-08-13 Sun Microsystems, Inc. Static logic circuit with improved output signal levels
JPH1013221A (ja) * 1996-06-19 1998-01-16 Fujitsu Ltd チャージポンプ回路、および、該チャージポンプ回路を有するｐｌｌ回路並びに半導体集積回路
KR19980054518A (ko) * 1996-12-27 1998-09-25 김영환 페이즈록루프의 안정성을 향상시킨 차지펌프 장치
KR19990003169A (ko) * 1997-06-24 1999-01-15 김영환 위상 동기 루프의 차아지 펌프
KR20000062900A (ko) * 1999-03-15 2000-10-25 가네꼬 히사시 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895025B1 (ko) 2006-04-19 2009-04-24 내셔널 세미컨덕터 저머니 아게 위상 고정 루프용 제어 전류원
KR100793318B1 (ko) * 2006-09-29 2008-01-11 한국전자통신연구원 디지털 방식으로 누설전류를 보상하는 전하 펌프 회로 및이를 구비한 튜닝 회로
KR101379637B1 (ko) * 2006-11-30 2014-03-31 모사이드 테크놀로지스 인코퍼레이티드 차지 펌프

Also Published As

Publication number Publication date
JP2002246905A (ja) 2002-08-30
KR20020057767A (ko) 2002-07-12
US20020089382A1 (en) 2002-07-11
US6586976B2 (en) 2003-07-01
JP3952268B2 (ja) 2007-08-01

Similar Documents

Publication Publication Date Title
KR100416589B1 (ko) 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프
KR100374631B1 (ko) 전하펌프 회로
KR100341943B1 (ko) 전하 펌프 및 그것을 구비한 시스템
US7893725B2 (en) Delay locked loop circuit
US6466078B1 (en) Reduced static phase error CMOS PLL charge pump
US5304955A (en) Voltage controlled oscillator operating with digital controlled loads in a phase lock loop
KR100326956B1 (ko) 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로
US6236249B1 (en) Power-on reset circuit for a high density integrated circuit
KR100968296B1 (ko) Ｐｌｌ／ｄｌｌ의 고출력 임피던스 충전 펌프
US7135934B2 (en) Fully programmable phase locked loop
US6531913B1 (en) Low voltage charge pump
US7199641B2 (en) Selectably boosted control signal based on supply voltage
KR100425474B1 (ko) 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로
US6727735B2 (en) Charge pump circuit for reducing jitter
US6107853A (en) Sense amplifier based flip-flop
KR20080007796A (ko) 다 위상 신호 발생기 및 그 방법
US6259299B1 (en) CMOS level shift circuit for integrated circuits
JP5078315B2 (ja) デバイス保護システム、デバイス保護方法、微小電子回路システム、トリクル電流設定方法（デバイスのストレスを避ける方法）
US7002420B2 (en) Interleaved VCO with body voltage frequency range control
US6917192B1 (en) Circuitry for reducing leakage currents in a transmission gate switch using very small MOSFET devices
KR100510504B1 (ko) 차동 전하펌프 및 이를 구비하는 위상 동기 루프
US7015734B1 (en) Phase-frequency detector and charge pump with feedback
US6859083B1 (en) Circuits for reducing leakage currents in pull-up and pull-down circuits using very small MOSFET devices
US7162001B2 (en) Charge pump with transient current correction
US6819152B1 (en) Circuitry for reducing leakage currents in a pre-charge circuit using very small MOSFET devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee