KR19980054518A - 페이즈록루프의 안정성을 향상시킨 차지펌프 장치 - Google Patents

페이즈록루프의 안정성을 향상시킨 차지펌프 장치 Download PDF

Info

Publication number
KR19980054518A
KR19980054518A KR1019960073681A KR19960073681A KR19980054518A KR 19980054518 A KR19980054518 A KR 19980054518A KR 1019960073681 A KR1019960073681 A KR 1019960073681A KR 19960073681 A KR19960073681 A KR 19960073681A KR 19980054518 A KR19980054518 A KR 19980054518A
Authority
KR
South Korea
Prior art keywords
charge pump
voltage
lock loop
stability
signal
Prior art date
Application number
KR1019960073681A
Other languages
English (en)
Other versions
KR100228353B1 (ko
Inventor
전하준
정창호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960073681A priority Critical patent/KR100228353B1/ko
Publication of KR19980054518A publication Critical patent/KR19980054518A/ko
Application granted granted Critical
Publication of KR100228353B1 publication Critical patent/KR100228353B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 에러신호를 이용하여 직접 게이트 컨트롤 하지 않고 컬럼 어드레스 신호를 이용하여 트랜스미션 게이트에 의해 에러신호가 제어되도록 하는 페이즈록루프의 안정성을 향상시킨 차지펌프 장치에 관한 것으로, 본 발명의 구성은, 페이즈록루프의 차지펌프 장치를 구성함에 있어서, 풀업 및 풀다운의 전류제어를 위한 제 1PMOS 트랜지스터 및 NMOS 트랜지스터와, 전압제어 발진기를 제어하기 위하여 업/다운 신호에 의해 제어되는 제 2PMOS 트랜지스터 및 NMOS 트랜지스터와, 안정성을 제어하기 위하여 업/다운 신호가 생성되지 않을 때 전압제어 발진기의 바이어스를 안정하게 하기 위한 차지펌프 버퍼를 구비한다.

Description

페이즈록루프의 안정성을 향상시킨 차지펌프 장치
본 발명은 페이즈록루프의 안정성을 향상시킨 차지펌프 장치에 관한 것으로, 특히 에러신호를 이용하여 직접 게이트 컨트롤 하지 않고 컬럼 어드레스 신호를 이용하여 트랜스미션 게이트에 의해 에러신호가 제어되도록 하는 페이즈록루프의 안정성을 향상시킨 차지펌프 장치에 관한 것이다.
반도체 소자가 고속 동기화 동작(high speed synchronous operation)을 필요로 할때 페이즈록루프(Phase Locked Loop, PLL)을 사용하게 된다. 상기한 페이즈록루프는 위상 검출기, (phase detector), 루프필터(loop filter), 증폭기, 전압제어 발진기(Voltage Controlled Oscillator, VCO) 등으로 구성된 귀환 루프로서, 귀환 전압을 수신되는 주파수와 비교하여 이에 따라 전압제어 발진기를 수신되는 주파수와 동일하게 고정시키는 역할을 한다.
상기한 페이즈록루프의 차지펌프 회로를 구성함에 있어서, 종래의 차지펌프 회로는 도 1에 도시되어 있는 바와 같이, 위상 주파수 검출기의 에러신호인 업신호(UP) 및 다운신호(DOWN)를 제어신호로 사용하여, 업신호(UP)에 의해서 포지티브 스위치(PSWITCH)가 온/오프되도록 하여 루프필터 커패시터를 충전시키고, 다운신호(DOWN)에 의해서 네가티브 스위치(NSWITCH)가 온/오프되도록 하여 루프필터 커패시터를 방전시킴으로써 상기한 에러신호(UP DOWN)를 보상하기 위한 전압제어발진기의 바이어스 전압을 조절하는 형태로 구성되어 있다.
그러나, 이와 같은 종래의 페이즈록 루프의 차지펌프 회로는 ,업신호(UP) 및 다운신호(DOWN)의 변화에 민감하게 차지펌프 전류를 충전 또는 방전시킴으로써 루프필터의 커패시터에 의한 전압제어 발진기의 바이어스 전압이 불안정하게 되고, 이에 따라 전압제어 발진기로부터 발진되는 클럭신호의 주파수가 계속 변화하게 됨으로써 록킹이 매우 어려워지는 문제점이 있다. 또한, 노이즈에 따른 업신호(UP) 및 다운신호(DOWN)의 변화에도 민감하기 때문에 전체적인 페이즈록 루프의 정상동작이 어려워지는 단점이 있다.
본 발명은 상기한 바와 같은 종래의 문제점 및 단점을 해결하기 위한 것으로서, 종래의 차지펌프 회로가 가지고 있던 전압제어 발진기의 바이어스 전압의 불안정성을 해결하기 위하여, 높은 주파수에서도 정확하게 록킹을 시킬 수 있을 정도의 미세한 차이를 갖는 2개의 일정한 신호를, 업신호 및 다운신호를 인에이블 신호로 사용하는 트랜스미션 게이트를 통한 후 게이트 제어신호로 사용함으로써 노이즈 문제를 극복함을 물론, 보다 안정화된 페이즈록루프 동작이 가능하도록 하였다.
또한, 본 발명은, 루프필터의 커패시터의 전압을 입력으로 하여 이것의 전압 변화를 최소화시키는 차지펌프 버퍼를 통한 최적화된 전압을 전압제어 발진기의 바이어스 전압으로 사용함으로써 보다 빠른 인식시간을 갖고 발진이 이루어지도록 클럭의 안정성을 향상시키도록 구현되었다.
따라서, 본 발명은, 에러신호를 이용하여 직접 게이트 컨트롤 하지 않고 컬럼 어드레스 신호를 이용하여 트랜스미션 게이트에 의해 에러신호가 제어되도록 하는 페이즈록루프의 안정성을 향상시킨 차지펌프 장치를 제공하는데 그 목적이 있다.
도 1은 종래의 차지펌프 장치의 구성 회로도,
도 2는 본 발명의 실시예에 따른 페이즈록루프의 안정성을 향상시킨 차지펌프 장치의 회로 구성도.
*도면의 주요부분에 대한 부호의 설명*
10; 차지펌프 버퍼20; 차지펌프 스위치
30; 루프필터
상기 목적을 달성하기 위한 본 발명은, 페이즈록루프의 차지펌프 장치를 구성함에 있어서, 풀업 및 풀다운의 전류제어를 위한 제 1PMOS 트랜지스터 및 NMOS 트랜지스터와, 전압제어 발진기를 제어하기 위하여 업/다운 신호에 의해 제어되는 제 2PMOS 트랜지스터 및 NMOS 트랜지스터와, 안정성을 제어하기 위하여 업/다운 신호가 생성되지 않을 때 전압제어 발진기의 바이어스를 안정하게 하기 위한 차지펌프 버퍼를 구비한 것을 특징으로 한다.
또한, 본 발명은, 상기 차지펌프 버퍼는 전압제어 발진기의 바이어스 입력전압의 안정전압을 입력으로 하고, PMOS 트랜지스터 및 NMOS 다이오드와, 그리고 NMOS 트랜지스터 및 PMOS 다이오드를 연결하여 각각의 PMOS 다이오드 및 NMOS 다이오드의 게이트 전압이 다음단의 인버터 PMOS 트랜지스터 및 NMOS 트랜지스터의 게이트에 연결시키는 구성으로 이루어지며, 상기 차지펌프 버퍼는, 출력단에 필터 역할을 위한 인버터를 삽입하여 제 1노드선에 연결되도록 하며, 상기 차지펌프는, 직렬로 연결된 MOS 트랜지스터의 각각의 게이트 단자에 적절한 값을 갖는 전압을 공급하는 구성으로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 페이즈록루프의 안정성을 향상시킨 차지펌프 장치의 회로 구성도로서, 도 2에 도시되어 있는 바와 같이 본 발명의 실시예에 따른 페이즈록루프의 안정성을 향상시킨 차지펌프 장치는, 차지펌프 버퍼(10)와, 차지펌프 스위치(20)와, 루프 필터(30)로 이루어진다.
상기한 차지펌프 스위치(20)는, 직렬로 연결된 MOS 트랜지스터(P33~P35, N33~N35)의 각각의 게이트 단자에 적절한 값을 갖는 전압을 공급하는 구성으로 이루어진다. 즉, 포지티브 게이트 신호(PGATE)와 네거티브 게이트 신호(NGATE)는 직접 PMOS 트랜지스터(P33)와 NMOS 트랜지스터(N33)의 게이트 단자에 연결되고, 포지티브 컬럼 어드레스 신호(PCAS)와 네거티브 컬럼 어드레스 신호(NCAS)는 업신호(UP1, UP1B) 및 다운신호(DN1, DN1B)를 인에이블 신호로 사용하는 트랜스미션 게이트(TM1~TM4)를 통하여 PMOS 트랜지스터(P34, P35)와 NMOS 트랜지스터(N34, N35)의 게이트 단자에 연결되는 구성으로 이루어진다. 이렇게 하면, 포지티브 게이트 신호(PGATE)와 네거티브 게이트 신호(NGATE)의 전압에 의해서 적당량의 전류가 형성이 되고, 업신호(UP1, UP1B)와 다운신호(DN1, DN1B)에 의해서 포지티브 컬럼 어드레스 신호(PCAS)와 네거티브 컬럼 어드레스 신호(NCAS)의 전압이 각각 PMOS 트랜지스터(P34, P35)와 NMOS 트랜지스터(N34, N35)의 게이트 단자로 공급되어진다.
포지티브 컬럼 어드레스 신호(PCAS)와 네거티브 컬럼 어드레스 신호(NCAS)의 전압은 아주 작은 차이를 가진 일정한 전압으로서 이를 게이트의 입력전제어신호로 사용하면 업신호(UP1) 및 다운신호(DN1)를 직접 게이트의 입력 제어신호로 사용할 때보다 노이즈에 대한 면역성이 강하게 되고, 고주파에 대해서도 록킹이 가능해진다. 이와 같은 방법으로 업신호(UP1) 및 다운신호(DN1)의 변화에 따라 루프필터의 커패시터(C1, C2)의 전압이 안정적으로 변하게 되고, 전압제어 발진기(VCO)는 이 전압을 바이어스 전압 입력으로 받아들여 이에 상응하는 주파수로 발진하게 된다.
또한, 차지펌프 버퍼(10)를 첨가함으로써 보다 안정화된 전압제어 발진기(VCO)의 바이어스 전압이 생성되도록 한다. 상기한 차지펌프 버퍼(10)는 전압제어 발진기(VCO)의 바이어스 입력전압의 안정전압을 입력으로 하고, PMOS 트랜지스터(P21)에 NMOS 다이오드(N22)로, 그리고 NMOS 트랜지스터(N21)에 PMOS 다이오드(P22)로 연결하여 각각 PMOS 다이오드(P22) 및 NMOS 다이오드(N22)의 게이트 전압이 다음단의 인버터 PMOS 트랜지스터(P23)로 및 NMOS 트랜지스터(N23)의 게이트에 연결시키는 구성으로 이루어진다. 그리고, 인버터(Q1)를 삽입하여 제 1노드선(NODE1)에 연결되도록 한다.
업신호(UP1) 및 다운신호(DN1)에 의해 제 2노드(NODE2) 출력되는 전류는 루프필터 커패시터(C2)를 충전 또는 방전시키면서 제 3노드(NODE3)에서 변화가 심한 전압을 생성하게 된다. 이 전압이 차지펌프 버퍼(10)의 입력으로 인가되면 그 값에 따라 PMOS 트랜지스터(P21)와 NMOS 트랜지스터(N21)가 각각 적당히 온/오프되면서 다음단의 PMOS 트랜지스터(P22)와 NMOS 트랜지스터(N22)에 의해서 변화가 줄어든 전압으로 바뀐다. 이 전압에 의해서 PMOS 트랜지스터(P23)와 NMOS 트랜지스터(N23)가 각각 적당히 온/오프되면서 생성되는 변화가 좀더 감쇠된 전압은 다음단의 입력/출력이 서로 맞물린 인버터(Q1)를 통하게 된다. 상기한 인버터(Q1)는 일정의 필터역할을 하는 것으로서 앞단에서 전달되어 온 전압의 변화를 다시 한번 감쇄시켜 그 값을 출력하게 된다. 이렇게 출력된 전압은 차지펌프 회로의 또다른 출력에 연결되어 차지펌프 회로의 두 출력이 서로 균형출력이 되도록 하는 구조를 형성함으로써 루프필터 커패시터(C2)에 차지펌프 전류가 충전/방전되면서 발생하게 되는 전압변화를 최소화하여 전압제어 발진기(VCO)의 바이어스 입력으로서 최적화된 전압을 공급하게 된다.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.
상기한 바와 같이 이루어지는 본 발명은, 종래의 차지펌프 장치가 가지고 있는 전압제어 발진기의 바이어스 전압의 변화를 최소화하여 페이즈록루프의 불안정한 동작을 방지하고, 보다 빠른 인식시간을 갖는 효과가 있다. 또한, 본 발명은 페이즈록루프의 안정성을 크게 향상시켜줌으로써 보다 안정된 클럭 발생기로서 동작을 하게 되므로 비메모리 분야의 로직칩 뿐만 아니라 동기 디램, RAMBUS 디램 등 고속을 위한 메모리칩에도 널리 사용할 수 있는 효과가 있다.

Claims (4)

  1. 페이즈록루프의 차지펌프 장치에 있어서,
    소정 출력단의 풀업 및 풀다운 구동을 위한 풀업 및 풀다운 트랜지스터와,
    외부의 전압제어 발진기를 제어하기 위하여 업/다운 신호에 의해 제어되는 다수의 스위칭 소자와,
    안정성을 제어하기 위하여 업/다운 신호가 생성되지 않을 때 상기 외부의 전압제어 발진기의 바이어스를 안정하게 하기 위한 차지펌프 버퍼를 구비한 것을 특징으로 하는 페이즈록루프의 안정성을 향상시킨 차지펌프 장치.
  2. 제 1항에 있어서,
    상기 차지펌프 버퍼는 전압제어 발진기의 바이어스 입력전압의 안정전압을 입력으로 하고, PMOS 트랜지스터 및 NMOS 다이오드와, 그리고 NMOS 트랜지스터 및 PMOS 다이오드를 연결하여 각각의 PMOS 다이오드 및 NMOS 다이오드의 게이트 전압이 다음단의 인버터 PMOS 트랜지스터 및 NMOS 트랜지스터의 게이트에 연결시키는 구성으로 이루어지는 것을 특징으로 하는 페이즈록루프의 안정성을 향상시킨 차지펌프 장치.
  3. 제 1항에 있어서,
    상기 차지펌프 버퍼는,
    출력단에 필터역할를 위한 인버터를 더 구비하는 것을 특징으로 하는 페이즈록루프의 안정성을 향상시킨 차지펌프 장치.
  4. 제 1항에 있어서,
    상기 차지펌프 장치는 직렬로 연결된 MOS 트랜지스터의 각각의 게이트 단자에 적절한 값을 갖는 전압을 공급하는 구성으로 이루어지는 것을 특징으로 하는 페이즈록루프의 안정성을 향상시킨 차지펌프 장치.
KR1019960073681A 1996-12-27 1996-12-27 페이즈록루프의 안정성을 향상시킨 차지펌프 장치 KR100228353B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960073681A KR100228353B1 (ko) 1996-12-27 1996-12-27 페이즈록루프의 안정성을 향상시킨 차지펌프 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073681A KR100228353B1 (ko) 1996-12-27 1996-12-27 페이즈록루프의 안정성을 향상시킨 차지펌프 장치

Publications (2)

Publication Number Publication Date
KR19980054518A true KR19980054518A (ko) 1998-09-25
KR100228353B1 KR100228353B1 (ko) 1999-11-01

Family

ID=19491424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073681A KR100228353B1 (ko) 1996-12-27 1996-12-27 페이즈록루프의 안정성을 향상시킨 차지펌프 장치

Country Status (1)

Country Link
KR (1) KR100228353B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416589B1 (ko) * 2001-01-06 2004-02-05 삼성전자주식회사 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프
KR100425691B1 (ko) * 2002-01-18 2004-04-01 엘지전자 주식회사 차지 펌프 회로
CN111128260A (zh) * 2018-10-30 2020-05-08 长鑫存储技术有限公司 电源调节电路及方法、存储器
CN111128257A (zh) * 2018-10-30 2020-05-08 长鑫存储技术有限公司 电源调节电路及方法、存储器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416589B1 (ko) * 2001-01-06 2004-02-05 삼성전자주식회사 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프
KR100425691B1 (ko) * 2002-01-18 2004-04-01 엘지전자 주식회사 차지 펌프 회로
CN111128260A (zh) * 2018-10-30 2020-05-08 长鑫存储技术有限公司 电源调节电路及方法、存储器
CN111128257A (zh) * 2018-10-30 2020-05-08 长鑫存储技术有限公司 电源调节电路及方法、存储器

Also Published As

Publication number Publication date
KR100228353B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
US6320435B1 (en) PLL circuit which can reduce phase offset without increase in operation voltage
US7135900B2 (en) Phase locked loop with adaptive loop bandwidth
US6369660B1 (en) Circuit and method for preventing runaway in a phase lock loop
US5781048A (en) Synchronous circuit capable of properly removing in-phase noise
US6768387B1 (en) Voltage controlled oscillator and PLL circuit using the same
US6643790B1 (en) Duty cycle correction circuit with frequency-dependent bias generator
KR100319607B1 (ko) 아날로그 디엘엘회로
US5105169A (en) Current controlled oscillator including conversion of control voltage to regular and thresholded control currents
US5600272A (en) Digital damping method and apparatus for phase-locked loops
US7379521B2 (en) Delay circuit with timing adjustment function
US6727735B2 (en) Charge pump circuit for reducing jitter
US5276716A (en) Bi-phase decoder phase-lock loop in CMOS
US6066988A (en) Phase locked loop circuit with high stability having a reset signal generating circuit
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
KR20020029911A (ko) 클럭 동기 장치
CN101202546A (zh) 具有前馈分频器的自适应带宽锁相环
US5081428A (en) Voltage controlled oscillator having 50% duty cycle clock
US5905412A (en) Process compensation method for CMOS current controlled ring oscillators
US6157691A (en) Fully integrated phase-locked loop with resistor-less loop filer
US6067336A (en) Charge pump circuit
US7050524B2 (en) Half-rate clock and data recovery circuit
KR19980054518A (ko) 페이즈록루프의 안정성을 향상시킨 차지펌프 장치
KR100510504B1 (ko) 차동 전하펌프 및 이를 구비하는 위상 동기 루프
US20020140469A1 (en) Low injection charge pump
US6232813B1 (en) Phase locked loop integrated circuits having fuse-enabled and fuse-disabled delay devices therein

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee