KR100425691B1 - 차지 펌프 회로 - Google Patents

차지 펌프 회로 Download PDF

Info

Publication number
KR100425691B1
KR100425691B1 KR10-2002-0003061A KR20020003061A KR100425691B1 KR 100425691 B1 KR100425691 B1 KR 100425691B1 KR 20020003061 A KR20020003061 A KR 20020003061A KR 100425691 B1 KR100425691 B1 KR 100425691B1
Authority
KR
South Korea
Prior art keywords
current
signal
nmos
pmos
current mirror
Prior art date
Application number
KR10-2002-0003061A
Other languages
English (en)
Other versions
KR20030062713A (ko
Inventor
이준호
황선호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0003061A priority Critical patent/KR100425691B1/ko
Publication of KR20030062713A publication Critical patent/KR20030062713A/ko
Application granted granted Critical
Publication of KR100425691B1 publication Critical patent/KR100425691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상에 대한 부궤환 루프를 사용하여 입력신호와 출력신호의 위상 오차를 줄이거나 영이 되게 하는 위상 동기 루프의 차지 펌프 회로에 관한 것으로, 특히 업신호와 다운신호가 동시에 하이가 될 때 발생하는 출력 신호의 불안정함을 해결하는 것을 목적으로 한다. 이를 위해 본 발명은 업신호가 하이로 인가되면 루프필터에 전류를 공급하고 업/다운신호가 동시에 하이로 인가되면 루프필터를 충전시키지 않는 충전부와; 다운바신호가 로우로 인가되면 루프필터에 저장된 전하를 방전시키고 업바/다운바신호가 동시에 로우가 될 때 루프 필터를 방전시키지 않는 방전부로 이루어진 것을 특징으로 한다. 따라서, 본 발명은 차지 펌프 회로의 업/다운신호가 동시에 하이가 되는 경우 단락전류에 의한 제어전압의 변동을 막을 수 있고, 위상동기루프의 두 위상이 동기가 된 상태에서 전류 부정합에 의해 생기는 오차특성을 개선시켜 지터와 레퍼런스 스퍼(reference spurs)를 억제할 수 있는 효과가 있다.

Description

차지 펌프 회로{CHARGE PUMP CIRCUIT}
본 발명은 위상에 대한 부궤환 루프를 사용하여 입력신호와 출력신호의 위상 오차를 줄이거나 영이 되게 하는 위상 동기 루프의 차지 펌프 회로에 관한 것으로, 특히 업신호와 다운신호가 동시에 하이가 될 때 발생하는 출력 신호의 불안정함을 해결할 수 있게 한 차지 펌프 회로에 관한 것이다.
일반적으로 차지 펌프 회로는 도1에 도시된 바와 같이, 위상 주파수 검출기의 출력신호인 시간 정보를 가지고 있는 업(UP)과 다운(DN)신호를 루프 필터(10) 내의 캐패시터의 전위 정보를 바꾸어 주는 역할을 한다.
차지 펌프 회로는 도 2에 도시된 바와 같이, 업(UP)신호가 하이(high)일 경우 스위치 S1이 온 되어 루프필터(10)를 Ip1의 전류로 충전시키고, 다운(DN)신호가 하이(high)일 경우 스위치 S2가 온 되어 루프필터(10)를 Ip2의 전류로 방전시킨다.
업(UP)과 다운(DN)신호가 로우(low)일 경우 두 개의 스위치가 모두 오프 되어 출력단자는 고임피던스 상태로 되어 전류의 이동은 없게 된다.
문제점은 위상동기루프의 위상이 동기가 된 후에 업(UP)과 다운(DN)신호가 동시에 하이(high)가 되는 경우가 존재한다는 것이다. 이는 차지 펌프 회로의 두 개의 스위치를 동시에 온 시켜서 Ip1과 Ip2전류가 동시에 흐르게 되고 두 전류량이 같다면(Ip1=Ip2) 루프필터(10)에 공급되는 순수한 전하량은 없다(Ip3=0).
그러나, 루프필터(10)의 제어전압은 단락된 회로에 의해서 순간적으로 변하게 된다. 또한, 두 전류가 정확하게 일치되지 않으면 두 전류의 차는 루프필터(10)의 전압을 변동시켜 위상동기루프의 출력주파수는 왜곡되어 지터를 발생시키며, 레퍼런스 스퍼(reference spurs)를 발생시킨다.
따라서, 두 전류원(Ip1, Ip2)은 공급전압, 온도 그리고 공정변화에 둔감하도록 설계해야 하며 전류의 크기를 정확하게 일치시켜야 한다.
본 발명의 목적은 앞서 설명한 종래기술의 문제점을 해결하는데 있다.
본 발명의 다른 목적은 업(UP)과 다운(DN)신호가 동시에 하이(high)가 되는 경우 두 개의 스위치를 모두 오프되게 하여 전류 부정합을 개선시키며 전력소비를 줄일 수 있도록 한 차지 펌프 회로를 제공함에 그 목적이 있다.
도 1은 종래 차지 펌프 회로의 구성을 보인 예시도.
도 2는 도 1의 각 노드에 나타나는 파형을 보인 타이밍도.
도 3은 본 발명 차지 펌프 회로의 구성을 보인 예시도.
도 4는 도 3의 각 노드에 나타나는 파형을 보인 타이밍도.
**도면의 주요부분에 대한 부호의 설명**
20 : 충전부 30 : 방전부
상기와 같은 목적을 달성하기 위한 본 발명은, 업신호가 하이로 인가되면 도통하는 제1엔모스와, 다운신호가 하이로 인가되면 도통하는 제2엔모스와, 상기 제1엔모스와 제2엔모스의 소스에 연결되어 일정 전류를 공급하는 제1전류미러와, 상기 제1엔모스와 제2엔모스의 드레인에 각각 연결되고 업/다운신호가 동시에 하이가 될 때 상기 제1전류미러의 일정 전류를 모두 흐르게 하는 제2전류미러와, 상기 제1엔모스의 드레인과 상기 제2전류미러에 연결되어 업신호가 하이가 될 때 루프 필터에 충전전류를 공급하는 제3전류미러로 구성된 충전부와;업바신호가 로우가 될 때 도통하는 제3피모스와, 다운바신호가 로우가 될 때 도통하는 제4피모스와, 상기 제3피모스와 제4피모스의 소스에 연결되어 일정 전류를 공급하는 제4전류미러와, 상기 제3피모스와 제4피모스의 드레인에 각각 연결되어 업바/다운바신호가 동시에 로우가 될 때 상기 제4전류미러의 일정 전류를 모두 흐르게 하는 제5전류미러와, 상기 제4피모스의 드레인과 상기 제5전류미러에 연결되어 다운신호가 하이가 될 때 루프 필터에 충전된 전하를 방전시키는 제6전류미러로 구성된 방전부로 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명 차지 펌프 회로에 대한 구성을 보인 블록도로서, 이에 도시한 바와 같이 업(UP)신호가 하이로 인가되면 루프필터에 전류를 공급하고 업(UP)/다운(DN)신호가 동시에 하이로 인가되면 루프필터를 충전시키지 않는 충전부(20)와; 다운바(DNB)신호가 로우로 인가되면 루프필터에 저장된 전하를 방전시키고 업바(UPB)/다운바(DNB)신호가 동시에 로우가 될 때 루프 필터를 방전시키지 않는 방전부(30)로 구성한다.
상기 충전부(20)는 업(UP)신호가 하이로 인가되면 도통하는 제1엔모스(MN3)와; 다운(DN)신호가 하이로 인가되면 도통하는 제2엔모스(MN4)와; 상기 제1엔모스(MN3)와 제2엔모스(MN4)의 소스에 연결되어 일정 전류를 공급하는 제1전류미러(MN1, MN2)와; 상기 제1엔모스(MN3)와 제2엔모스(MN4)의 드레인에 각각 연결되고 업(UP)/다운(DN)신호가 동시에 하이가 될 때 상기 제1전류미러의 일정 전류를 모두 흐르게 하는 제2전류미러(MP1, MP2)와; 상기 제1엔모스(MN3)의 드레인과 상기 제2전류미러(MP1, MP2)에 연결되어 업(UP)신호가 하이가 될 때 루프 필터에 충전전류를 공급하는 제3전류미러(MP3, MP4)로 구성된 것을 특징으로 한다.
또한, 상기 방전부(30)는 업바(UPB)신호가 로우가 될 때 도통하는 제3피모스(MP8)와; 다운바(DNB)신호가 로우가 될 때 도통하는 제4피모스(MP7)와; 상기 제3피모스(MP8)와 제4피모스(MP7)의 소스에 연결되어 일정 전류를 공급하는 제4전류미러(MP5, MP6)와; 상기 제3피모스(MP8)와 제4피모스(MP7)의 드레인에 각각 연결되어 업바(UPB)/다운바(DNB)신호가 동시에 로우가 될 때 상기 제4전류미러의 일정 전류를 모두 흐르게 하는 제5전류미러(MN5, MN6)와; 상기 제4피모스(MP7)의 드레인과 상기 제5전류미러(MN5, MN6)에 연결되어 루프 필터에 충전된 전하를 방전시키는 제6전류미러(MN7, MN8)로 구성된 것으로 본 발명의 일실시예를 설명한다.
위상주파수검출기의 출력신호인 업(UP)신호, 업바(UPB)신호, 다운(DN)신호, 다운바(DNB)신호에 의한 차지 펌프 회로의 동작을 도 4의 타이밍도에 따라 설명하면 이하와 같다.
도 4의 타이밍도와 같이 T1에서 업(UP)신호가 하이(high)가 되면 제1엔모스(MN3)와 제3전류미러의 피모스(MP3)에 전류가 흐르게 되며 피모스(MP3)와 피모스(MP4)로 구성된 전류미러에 의해 피모스(MP4)에 Ip1의 전류가 흐르게 된다.
T2가 되면 다운(DN)신호가 하이(high)가 되어 제2엔모스(MN4)와 제2전류미러의 피모스(MP1)에 전류가 흐르게 되며 피모스(MP1)와 피모스(MP2)로 구성된 전류미러에 의해 피모스(MP2)에 전류가 흐르게 된다.
제2전류미러의 피모스(MP1)에 흐르는 전류를 피모스(MP2)에 흐르는 전류보다 크게 설계를 하면 제1엔모스(MN3)와 제3전류미러의 피모스(MP3)에 흐르던 전류가 모두 제2전류미러의 피모스(MP2)에 흐르게 된다. 따라서 제3전류미러의 피모스(MP3)와 피모스(MP4)에는 전류가 흐르지 않게 되어 Ip1의 전류는 흐르지 않게 된다.
T3이 되면 제1엔모스(MN3)과 제2엔모스(MN4)에 동시에 전류가 흐르게 되며 피모스(MP1)와 피모스(MP2)로 구성된 전류미러에 의해 제1엔모스(MN3)에 흐르는 전류는 모두 제2전류미러의 피모스(MP2)에 흐르고 제3전류미러의 피모스(MP3)에는 전류가 흐르지 않게 되어 Ip1의 전류는 흐르지 않는다.
또한, 제3피모스(MP7)와 제4피모스(MP8)에 동시에 전류가 흐르게 되며 엔모스(MN5)와 엔모스(MN6)의 전류미러에 의해 제6전류미러의 엔모스(MN7)에 흐르는 전류는 모두 제5전류미러의 엔모스(MN6)에 흐르고 제4전류미러의 엔모스(MN7)에는 전류가 흐르지 않게 되어 Ip2의 전류는 흐르지 않는다. 따라서 업(UP)과 다운(DN)신호가 동시에 하이(high)가 될 때 Ip1과 Ip2는 흐르지 않는다.
T4가 되면 제4피모스(MP7)와 제6전류미러의 엔모스(MN7)에 전류가 흐르게 되며 엔모스(MN7)와 엔모스(MN8)로 구성된 전류미러에 의해 엔모스(MN8)에 Ip2의 전류가 흐르게 된다.
T5가 되면 제3피모스(MP8)와 제5전류미러의 엔모스(MN5)에 전류가 흐르게 되며 엔모스(MN5)와 엔모스(MN6)로 구성된 전류미러에 의해 엔모스(MN6)에 전류가 흐르게 된다.
제5전류미러의 엔모스(MN5)에 흐르는 전류를 엔모스(MN6)에 흐르는 전류보다 크게 설계를 하면 제4피모스(MP7)와 제4전류미러의 엔모스(MN7)에 흐르던 전류가 모두 제5전류미러의 엔모스(MN6)에 흐르게 된다. 따라서 제6전류미러의 엔모스(MN7)와 엔모스(MN8)에는 전류가 흐르지 않게 되어 Ip2의 전류는 흐르지 않게 된다.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식으 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 도면에 한정되는 것이 아니다.
이상에서 상세히 설명한 바와 같이, 본 발명은 차지 펌프 회로의 업(UP)과 다운(DN)신호가 동시에 하이(high)가 되는 경우 단락전류에 의한 제어전압의 변동을 막을 수 있고, 위상동기루프의 두 위상이 동기가 된 상태에서 전류 부정합에 의해 생기는 오차특성을 개선시켜 지터와 레퍼런스스퍼(reference spurs)를 억제할 수 있는 효과가 있다.
또한, 업(UP)과 다운(DN)신호가 동시에 하이(high)가 되는 경우 두 개의 스위치를 모두 오프되게 하여 전력소비를 줄일 수 있는 효과가 있다.

Claims (3)

  1. 업신호가 하이로 인가되면 도통하는 제1엔모스와, 다운신호가 하이로 인가되면 도통하는 제2엔모스와, 상기 제1엔모스와 제2엔모스의 소스에 연결되어 일정 전류를 공급하는 제1전류미러와, 상기 제1엔모스와 제2엔모스의 드레인에 각각 연결되고 업/다운신호가 동시에 하이가 될 때 상기 제1전류미러의 일정 전류를 모두 흐르게 하는 제2전류미러와, 상기 제1엔모스의 드레인과 상기 제2전류미러에 연결되어 업신호가 하이가 될 때 루프 필터에 충전전류를 공급하는 제3전류미러로 구성된 충전부와;
    업바신호가 로우가 될 때 도통하는 제3피모스와, 다운바신호가 로우가 될 때 도통하는 제4피모스와, 상기 제3피모스와 제4피모스의 소스에 연결되어 일정 전류를 공급하는 제4전류미러와, 상기 제3피모스와 제4피모스의 드레인에 각각 연결되어 업바/다운바신호가 동시에 로우가 될 때 상기 제4전류미러의 일정 전류를 모두 흐르게 하는 제5전류미러와, 상기 제4피모스의 드레인과 상기 제5전류미러에 연결되어 다운신호가 하이가 될 때 루프 필터에 충전된 전하를 방전시키는 제6전류미러로 구성된 방전부로 구성된 것을 특징으로 하는 차지 펌프 회로.
  2. 삭제
  3. 삭제
KR10-2002-0003061A 2002-01-18 2002-01-18 차지 펌프 회로 KR100425691B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0003061A KR100425691B1 (ko) 2002-01-18 2002-01-18 차지 펌프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0003061A KR100425691B1 (ko) 2002-01-18 2002-01-18 차지 펌프 회로

Publications (2)

Publication Number Publication Date
KR20030062713A KR20030062713A (ko) 2003-07-28
KR100425691B1 true KR100425691B1 (ko) 2004-04-01

Family

ID=32218553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0003061A KR100425691B1 (ko) 2002-01-18 2002-01-18 차지 펌프 회로

Country Status (1)

Country Link
KR (1) KR100425691B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723511B1 (ko) * 2005-11-14 2007-05-30 삼성전자주식회사 전하 펌프 회로, 이를 포함하는 위상 동기 루프 회로 및지연 동기 루프 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980054518A (ko) * 1996-12-27 1998-09-25 김영환 페이즈록루프의 안정성을 향상시킨 차지펌프 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980054518A (ko) * 1996-12-27 1998-09-25 김영환 페이즈록루프의 안정성을 향상시킨 차지펌프 장치

Also Published As

Publication number Publication date
KR20030062713A (ko) 2003-07-28

Similar Documents

Publication Publication Date Title
JP3250540B2 (ja) Ｐｌｌ回路
US6320435B1 (en) PLL circuit which can reduce phase offset without increase in operation voltage
US7868808B2 (en) Phase-locked loop circuitry using charge pumps with current mirror circuitry
KR100341943B1 (ko) 전하 펌프 및 그것을 구비한 시스템
KR100422578B1 (ko) 지터 감소된 차지 펌프 회로
US6954090B2 (en) Charge pump having reduced switching noise
US6255872B1 (en) Charge pump circuit for PLL
KR102463655B1 (ko) Cmos 회로들을 사용하여 정밀하고 pvt-안정적인 시간 지연 또는 주파수를 생성하는 방법
US6107889A (en) Phase locked loop charge pump circuit
US7020793B1 (en) Circuit for aligning signal with reference signal
US7154352B2 (en) Clock generator and related biasing circuit
US6320470B1 (en) Phase lock loop circuit with loop filter having resistance and capacitance adjustment
JP2020017841A (ja) 電圧制御発振器、ｐｌｌ回路およびｃｄｒ装置
EP0945986B1 (en) Charge pump circuit for PLL
KR19990071368A (ko) 차지/디스차지량을 제어하는 차지 펌프
US7292077B2 (en) Phase-lock loop and loop filter thereof
US6265946B1 (en) Differential mode charge pump and loop filter with common mode feedback
US7236025B2 (en) PLL circuit and program for same
KR100425691B1 (ko) 차지 펌프 회로
US7495485B2 (en) Controllable current source for a phase locked loop
KR20040065048A (ko) 차동 전하 펌프 및 방법, 이를 이용한 위상 동기 루프 및방법
KR20040055123A (ko) 차동 전하펌프 및 이를 구비하는 위상 동기 루프
CN110061739B (zh) 一种对工艺引起mos电容栅极漏电不敏感的pll电路
US20090206893A1 (en) Charge pump circuit and pll circuit
US7162001B2 (en) Charge pump with transient current correction

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee