JP5727968B2 - 電流制御回路およびこれを用いたpll回路 - Google Patents
電流制御回路およびこれを用いたpll回路 Download PDFInfo
- Publication number
- JP5727968B2 JP5727968B2 JP2012121983A JP2012121983A JP5727968B2 JP 5727968 B2 JP5727968 B2 JP 5727968B2 JP 2012121983 A JP2012121983 A JP 2012121983A JP 2012121983 A JP2012121983 A JP 2012121983A JP 5727968 B2 JP5727968 B2 JP 5727968B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- switch
- signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
また、このようにPLL回路に適用されるチャージポンプ回路として、例えば、図4に示すような電流制御回路10が提案されている。
図4に示す電流制御回路10は、電源VDDに、スイッチ手段として動作するスイッチPMOSトランジスタP2、電流源として動作する電流源PMOSトランジスタP1、同じく電流源として動作する電流源NMOSトランジスタN1、スイッチ手段として動作するスイッチNMOSトランジスタN2が、この順に直列に接続され、スイッチNMOSトランジスタN2の他端がGNDに接地されるパスを備える。さらに、スイッチPMOSトランジスタP2のドレインから電流源PMOSトランジスタP1とは別経路でスイッチNMOSトランジスタN3のドレインに繋がり、GNDに接地されるパスと、電流源NMOSトランジスタN1のソースから、スイッチNMOSトランジスタN2とは別経路で、スイッチPMOSトランジスタP3のドレインに繋がり電源VDDに接続されるパスと、を有する。
さらに、電流源PMOSトランジスタP1のゲートには、バイアス電圧Bias_Pが入力されるとともに、電源VDDと電流源PMOSトランジスタP1のゲートとの間に大容量の安定化容量C1が接続される。同様に、電流源NMOSトランジスタN1のゲートには、バイアス電圧Bias_Nが入力されるとともに、電流源NMOSトランジスタN1のゲートとGNDとの間に大容量の安定化容量C2が接続される。
また、スイッチPMOSトランジスタP2およびスイッチNMOSトランジスタN3のゲートには、電流を出力するための制御信号であるUP信号が制御回路PFDから入力され、スイッチNMOSトランジスタN2およびスイッチPMOSトランジスタP3のゲートには出力から電流を引き込むための制御信号であるDOWN信号が制御回路PFDから入力される。
図5は、チャージポンプとして図4の電流制御回路10を適用した、高周波PLL(Phase-locked loop)回路の構成を示したものである。
位相比較器3は、基準入力信号の基準周波数をR分周した入力参照信号と、電圧制御発振器6の出力信号Voutの周波数をN分周したN分周器7の出力信号との2つの信号の周波数および位相を比較し、その差分に応じて制御信号(UP信号、DOWN信号)をチャージポンプ4に出力する。
LPF5は、チャージポンプ4から出力される出力電流Ioutを直流電圧(VCO制御電圧)に変換する。
電圧制御発振器6は、LPF5で変換されたVCO制御電圧に比例した周波数の信号を生成し、これを出力信号Voutとして出力端子8に供給するとともに、N分周器7に出力する。
また、電圧制御発振器6の利得が負の場合には、上記と逆の動作となる。
また、UP信号がローレベル、DOWN信号がハイレベルであり両方の電流源MOSトランジスタP1およびN1がオンしている状態では、同じ電流値となるように設計された電流源MOSトランジスタP1およびN1が釣り合って、出力電流Ioutは出力されない。
また、図4の電流制御回路10のスイッチNMOSトランジスタN3は、UP信号の立ち下がりエッジを検知してオフからオンになり、電流源PMOSトランジスタP1以上の電流駆動力で電流源PMOSトランジスタP1のソースに溜まった電荷を直ちにGNDへディスチャージしてUP側の電流源PMOSトランジスタP1をオフさせる。同様に、スイッチPMOSトランジスタP3は、DOWN信号の立ち下がりエッジを検知して、オフからオンに切り替わり、電流源NMOSトランジスタN1以上の電流駆動力で電流源NMOSトランジスタN1のソースに電荷を直ちにチャージしてDOWN側の電流源NMOSトランジスタN2をオフさせる。このように、スイッチMOSトランジスタN3およびP3は、出力電流Ioutのパルスの立ち下がりをより急峻にして余分な出力電流を抑え、理想の出力電流パルスに近づける役割を果たしている。
つまり、図4に示す電流制御回路10は、UP側およびDOWN側の電流源PMOSトランジスタP1および電流源NMOSトランジスタN1のゲートのそれぞれに大容量の安定化容量C1およびC2を接続している。そのため、電源電圧VDDやGND電圧の変位が利得1倍で電流源MOSトランジスタP1、N1のゲートに伝わってしまい、電流源MOSトランジスタP1、N1のゲート電位がリンギングしてしまう。その結果、出力電流Ioutがリンギングしてしまう。
例えば、電流制御回路10が、PLL回路20のチャージポンプ4として用いられる際には、チャージポンプ4のゲイン(出力電流の時間平均値)Kcpが変動してしまうことになり、ゲインKcpに比例するPLL回路20のループ帯域幅ωcが変動してしまう。このループ帯域幅が変動してしまうと、システムの安定性の目安である位相余裕も変動してしまうという問題がある。
また、電流が減って帯域が狭くなったとしても、PLL回路20のノイズが増加するという問題、さらに、PLL回路20のロックアップ時間が設計値よりも大きくなってしまうという問題も生じてしまう。
そこで、この発明は、上記従来の未解決の問題点に着目してなされたものであり、電流制御回路を構成するMOSトランジスタのオンオフ動作に伴い生じる出力電流のリンギングを低減することの可能な電流制御回路を提供することを目的としている。
さらに、本発明の請求項3にかかるRF受信システムは、請求項2に記載のPLL回路と、RF信号と前記PLL回路からのローカル信号とをミキシングするミキサと、を備えることを特徴としている。
また、このような電流制御回路をチャージポンプとして用いたPLL回路を用いてRF受信システムを構成することにより、妨害波に所望波が埋もれてしまうことを抑制し、良好なRF受信システムを実現することができる。
本発明における電流制御回路は、インダクタを流れる瞬時電流を低減させることで、電流制御回路の出力電流の変動を低減するようにしたものである。
まず、第1の実施形態を説明する。
図1は、第1の実施の形態における電流制御回路11の一例を示したものである。
すなわち、図1に示すように、第1の実施形態における電流制御回路11は、電源VDDに、スイッチ手段として動作するスイッチPMOSトランジスタP2、電流源としての動作する電流源PMOSトランジスタP1、同じく電流源として動作する電流源NMOSトランジスタN1、スイッチ手段として動作するスイッチNMOSトランジスタN2が、この順に直列に接続され、スイッチNMOSトランジスタN2の他端がGNDに接地されるパスを備える。さらに、スイッチPMOSトランジスタP2のドレインから電流源PMOSトランジスタP1とは別経路で、カスコード接続されたカスコードNMOSトランジスタN4のドレインに繋がり、次いでスイッチ手段として動作するスイッチNMOSトランジスタN3の順でGNDに接地されるパスと、電流源NMOSトランジスタN1のソースから、スイッチNMOSトランジスタN2とは別経路で、カスコード接続されたカスコードPMOSトランジスタP4のドレインに繋がり、このカスコードPMOSトランジスタP4を介して、さらにスイッチ手段として動作するスイッチNMOSトランジスタN3のドレインに繋がり電源VDDに接続されるパスと、を有する。
カスコードNMOSトランジスタN4のゲートには電源VDD電圧が印加され、カスコードPMOSトランジスタP4のゲートにはGND電圧が印加される。
このとき、瞬時電流量を決定するスイッチNMOSトランジスタN3のドレイン電圧は、カスコードNMOSトランジスタN4によって電圧レベルが制限される。そのため、瞬時電流値が抑制されることになる。
図2は、第2実施形態における電流制御回路12の一例を示す回路図である。
この第2実施形態は、第1実施形態における図1において、電流源NMOSトランジスタN4および電流源PMOSトランジスタP4に替えて、抵抗Rupおよび抵抗Rdwを挿入したものである。抵抗Rupが第1電流制御部に対応し、抵抗Rdwが第2電流制御部に対応している。
同様に、スイッチPMOSトランジスタP3のドレインと電流源NMOSトランジスタN2のドレインとの間に抵抗Rdwを挿入することにより、瞬時電流量を決定するスイッチPMOSトランジスタP3のドレイン電圧は、抵抗Rdwによって電圧レベルが抑制される。そのため、瞬時電流値を抑制することができる。
図3は、第3実施形態における電流制御回路13の一例を示す回路図である。
この第3の実施形態は、図4に示す従来の電流制御回路10において、スイッチNMOSトランジスタN3のソースとGNDとの間に抵抗R1を挿入し、且つ、スイッチPMOSトランジスタP3のソースと電源VDDとの間に抵抗R2を挿入したものである。この抵抗R1が第1電流制御部に対応し、抵抗R2が第2電流制御部に対応している。
P1 電流源PMOSトランジスタ
P2 スイッチPMOSトランジスタ
P3 スイッチPMOSトランジスタ
P4 カスコードPMOSトランジスタ
N1 電流源NMOSトランジスタ
N2 スイッチNMOSトランジスタ
N3 スイッチNMOSトランジスタ
N4 カスコードNMOSトランジスタ
R1,R2 抵抗
Rup,Rdw 抵抗
Claims (3)
- 第1電源と第2電源との間に順に直列接続された、第1トランジスタと、第1電流源と、第2電流源と、前記第1トランジスタと相補的に動作する第2トランジスタと、を備えるとともに、
前記第1トランジスタおよび前記第1電流源の接続点と前記第2電源との間に接続され、且つ前記第1トランジスタと相補的に動作する第3トランジスタと、
前記第2電流源および前記第2トランジスタの接続点と前記第1電源との間に接続され、前記第2トランジスタと相補的に動作する第4トランジスタと、を備え、
前記各トランジスタのオンオフ制御により、前記第1電流源および前記第2電流源の中間接続点から出力される電流を制御する電流制御回路であって、
前記第1トランジスタおよび前記第1電流源の接続点と前記第2電源との間の、前記第3トランジスタが接続される経路の前記第1トランジスタと前記第3トランジスタとの間に、当該第3トランジスタの電流を制御する第1電流制御部を介挿し、且つ前記第2トランジスタおよび前記第2電流源の接続点と前記第1電源との間の、前記第4トランジスタが接続される経路の前記第2トランジスタと前記第4トランジスタとの間に、当該第4トランジスタの電流を制御する第2電流制御部を介挿し、
前記第1電流制御部および前記第2電流制御部は、それぞれ抵抗であることを特徴とする電流制御回路。 - 請求項1に記載の電流制御回路を含むチャージポンプ回路、を備えることを特徴とするPLL回路。
- 請求項2に記載のPLL回路と、
RF信号と前記PLL回路からのローカル信号とをミキシングするミキサと、
を備えることを特徴とするRF受信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012121983A JP5727968B2 (ja) | 2012-05-29 | 2012-05-29 | 電流制御回路およびこれを用いたpll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012121983A JP5727968B2 (ja) | 2012-05-29 | 2012-05-29 | 電流制御回路およびこれを用いたpll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013247619A JP2013247619A (ja) | 2013-12-09 |
JP5727968B2 true JP5727968B2 (ja) | 2015-06-03 |
Family
ID=49847059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012121983A Active JP5727968B2 (ja) | 2012-05-29 | 2012-05-29 | 電流制御回路およびこれを用いたpll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5727968B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9866234B1 (en) * | 2017-05-08 | 2018-01-09 | Qualcomm Incorporated | Digital-to-analog converter |
CN111801841A (zh) * | 2018-03-09 | 2020-10-20 | 古河电气工业株式会社 | 高频传输线路、具备该高频传输线路的雷达装置及无线设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6124741A (en) * | 1999-03-08 | 2000-09-26 | Pericom Semiconductor Corp. | Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches |
JP3250540B2 (ja) * | 1999-03-15 | 2002-01-28 | 日本電気株式会社 | Pll回路 |
US6316977B1 (en) * | 2000-07-14 | 2001-11-13 | Pmc-Sierra, Inc. | Low charge-injection charge pump |
KR100416589B1 (ko) * | 2001-01-06 | 2004-02-05 | 삼성전자주식회사 | 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 |
KR100551474B1 (ko) * | 2004-07-21 | 2006-02-14 | 삼성전자주식회사 | 기판 잡음 최소화를 위한 오픈 드레인 드라이버 및 그전류 구동방법 |
US7915933B2 (en) * | 2006-11-30 | 2011-03-29 | Mosaid Technologies Incorporated | Circuit for clamping current in a charge pump |
US8044723B2 (en) * | 2007-09-14 | 2011-10-25 | Qualcomm Incorporated | Oscillator signal generation with spur mitigation in a wireless communication device |
JP4815414B2 (ja) * | 2007-09-27 | 2011-11-16 | シャープ株式会社 | 通信用回路装置 |
-
2012
- 2012-05-29 JP JP2012121983A patent/JP5727968B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013247619A (ja) | 2013-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8884704B2 (en) | Feedback-based linearization of voltage controlled oscillator | |
JP5447672B2 (ja) | 発振器回路および無線デバイス | |
US8810292B2 (en) | PLL circuit | |
US8232822B2 (en) | Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same | |
US20100271141A1 (en) | Pll circuit | |
US20070030041A1 (en) | DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner | |
US8212596B2 (en) | PLL circuit | |
US8373502B1 (en) | Gm-C filter tuning circuit based on relaxation oscillator | |
KR20130019428A (ko) | 바이어스 노드들에 대한 감소된 커플링을 갖는 pll 전하 펌프 | |
JP5876368B2 (ja) | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 | |
US20060119405A1 (en) | PLL circuit | |
JP2008219799A (ja) | Pll周波数シンセサイザ | |
JP3770224B2 (ja) | 可変遅延器,電圧制御発振器,pll回路 | |
US20170250692A1 (en) | Semiconductor device and pll circuit | |
US8305155B2 (en) | Phase locked loop circuit with variable voltage sources | |
JP4025043B2 (ja) | 半導体集積回路 | |
US7636000B2 (en) | Phase locked loop without a charge pump and integrated circuit having the same | |
US6529084B1 (en) | Interleaved feedforward VCO and PLL | |
JP5727968B2 (ja) | 電流制御回路およびこれを用いたpll回路 | |
JP2005318122A (ja) | チャージポンプ回路及びこのチャージポンプ回路を用いたpll回路 | |
JP4636107B2 (ja) | Pll回路 | |
JP5053413B2 (ja) | 同期回路 | |
US11171656B2 (en) | Dividerless PLL with sampled lowpass filter structure | |
US20070200637A1 (en) | PLL circuit and semiconductor device | |
US9407137B2 (en) | Charge pump circuit and PLL circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5727968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |