JP2005318122A - チャージポンプ回路及びこのチャージポンプ回路を用いたｐｌｌ回路 - Google Patents

チャージポンプ回路及びこのチャージポンプ回路を用いたｐｌｌ回路 Download PDF

Info

Publication number
JP2005318122A
JP2005318122A JP2004132017A JP2004132017A JP2005318122A JP 2005318122 A JP2005318122 A JP 2005318122A JP 2004132017 A JP2004132017 A JP 2004132017A JP 2004132017 A JP2004132017 A JP 2004132017A JP 2005318122 A JP2005318122 A JP 2005318122A
Authority
JP
Japan
Prior art keywords
terminal
channel mos
mos transistor
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004132017A
Other languages
English (en)
Other versions
JP4371893B2 (ja
JP2005318122A5 (ja
Inventor
Hiroshi Kawai
博史 川合
Haruhiko Otsuka
晴彦 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Original Assignee
Nippon Precision Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc filed Critical Nippon Precision Circuits Inc
Priority to JP2004132017A priority Critical patent/JP4371893B2/ja
Priority to US11/109,299 priority patent/US7271619B2/en
Publication of JP2005318122A publication Critical patent/JP2005318122A/ja
Publication of JP2005318122A5 publication Critical patent/JP2005318122A5/ja
Application granted granted Critical
Publication of JP4371893B2 publication Critical patent/JP4371893B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】チャージポンプ回路の動作ノイズおよびチャージエラーを低減することによって、ＰＬＬ回路のジッタ特性やスペクトラム特性を向上させ、さらにＰＬＬ回路がロックするまでの時間を短縮する。
【課題の解決手段】チャージポンプ回路６は、位相比較・ロック検出回路４の出力に応じて制御信号を発生する制御回路５の制御信号が入力するものであって、４つの電流源６１，６２，６３，６４と、３つのＰチャネルＭＯＳトランジスタＰ１，Ｐ２，Ｐ３と、３つのＮチャネルトランジスタＮ１，Ｎ２，Ｎ３を備え、位相比較・ロック検出回路４のアップ信号でトランジスタＰ１をオン、オフし、ダウン信号でトランジスタＮ１オン、オフし、制御回路５の制御信号に基づいて各トランジスタＰ２，Ｐ３，Ｎ２，Ｎ３をオン、オフすることによって、ＶＣＯ制御端子６５からの出力信号をローパスフィルタ７を介してＶＣＯ８に入力する一方、チャージポンプ回路６には常時電流が流れるようにする。
【選択図】 図１

Description

本発明は、電流出力型のチャージポンプ回路及びこのチャージポンプ回路を用いたＰＬＬ回路に関する。
従来のチャージポンプ回路を用いたＰＬＬ回路は、図１３に示すように、基準信号源から発生される一定パルスの信号をＲカウンタで分周した信号と、電圧制御発振回路（ＶＣＯ）の信号をＮカウンタで分周した信号の位相差を、位相比較器で検出し、位相比較器から位相差に応じて出力されるアップ信号、ダウン信号により、電源端子及び接地端子に接続された電流源１０１，１０２とＶＣＯ制御端子１０９の間に設けたＭＯＳトランジスタ１０３，１０４をオンオフさせ、その信号をＶＣＯ制御端子１０９に接続したローパスフィルタ（ＬＰＦ）で平滑化して、ＶＣＯに入力するよう構成している。
この図１３に示す構成によると、アップ信号、ダウン信号がともにＭＯＳトランジスタ１０３，１０４をオフにする状態（以下、ホールド状態という）では、チャージポンプ回路に流れる電流はほぼゼロとなるが、アップ信号がＭＯＳトランジスタ１０３をオンにし、ダウン信号がＭＯＳトランジスタ１０４をオフにする状態（以下、チャージ状態という）、アップ信号がＭＯＳトランジスタ１０３をオフにし、ダウン信号がＭＯＳトランジスタ１０４をオンにする状態（以下、ディスチャージ状態という）、及びアップ信号、ダウン信号がともにＭＯＳトランジスタ１０３，１０４をオンにする状態（以下、チャージ・ディスチャージ状態という）では、チャージポンプ回路にＩｐの電流が流れる。このためアップ信号、ダウン信号による各ＭＯＳトランジスタ１０３，１０４のオン、オフ動作によってチャージポンプ回路に流れる電流が変化することになるので、電源にチャージポンプ回路の動作ノイズが乗り、ＰＬＬ回路全体のジッタ特性やスペクトラム特性に悪影響を与える場合があるという不都合がある。
また、ホールド状態ではＭＯＳトランジスタ１０３のソース側１０５の電位はほぼ電源電位と等しく、ＭＯＳトランジスタ１０４のソース側１０６の電位はほぼ接地電位に等しくなっており、ここでＰＬＬ回路の動作状態が、Ｎカウンタの信号とＲカウンタの信号の位相差（ＶＣＯの信号をＮカウンタで分周した信号と、基準信号源から発生される一定パルスの信号をＲカウンタで分周した信号との位相差）がゼロのロック状態に近いと仮定すると、ＶＣＯ制御端子１０９の電位は中間電位に近い電位となっている。そして、寄生容量１０７，１０８が存在するので、ホールド状態からチャージ状態に遷移した場合、前記１０５の電位とＶＣＯ制御端子１０９の電位との電位差により、電流源１０１の寄生容量１０７から電荷が流れ込み、瞬間的にＩｐよりも多い電流がＶＣＯ制御端子１０９に流れ込む場合があった（以下、これをチャージエラーという）。また、ホールド状態からディスチャージ状態およびチャージ・ディスチャージ状態に遷移した場合も同様に、前記１０６とＶＣＯ制御端子１０９の間で電荷共有によるチャージエラーが発生する場合があった。そして、チャージエラーが発生すると、設計者が意図した電流よりも大きな電流が瞬間的に流れるため、ＰＬＬ回路のジッタ特性等に悪影響を与える場合があるという不都合がある。
また、従来の別の構成例では、図１４に示すように、図１３の動作に加えて、アップ信号、ダウン信号ともにオフの場合にボルテージ・フォロアにより、１１５、１１６の電位を出力端子１１７の電位と等しくなるように制御している。この構成によると、チャージエラーに関しては、ホールド状態における１１５、１１６の電位が出力端子１１７の電位にほぼ等しいため、チャージエラーを抑制することが可能であるが、十分な駆動能力を待つオペアンプ１１８が必要であるため、広いレイアウト面積を必要とするという不都合がある。
また、上述した従来の図１３及び図１４の各構成例によると、ロック状態のＰＬＬ回路の位相余裕やジッタ特性を向上させるため、Ｉｐの値を大きくすることができず、また、抵抗１１９によって容量１２０のチャージあるいはディスチャージの電流が制限されるので、ロックするまでに時間がかかっていた。
特開２０００−３６７４１号公報 マーク・ジー・ジョンソン（Mark G. Johnson）,エドウィン・エル・ハドソン(Edwin L. Hudson)共著「ア バリアブル ディレイ ライン ＰＬＬ フォー ＣＰＵ−コープロセッサー シンクロナイゼーション（A Variable Delay Line PLL for CPU-Coprocessor Synchronization）」，（米国），IEEE Journal of Solid-States Circuits, Vol.23, No.5,１９８８年１０月，Ｐ．１２１８〜１２２３
本発明は、上述した従来の不都合を解消し、チャージポンプ回路の動作ノイズおよびチャージエラーを低減することによってＰＬＬ回路のジッタ特性やスペクトラム特性を向上させ、さらにＰＬＬ回路がロックするまでの時間を短縮する回路を提供することを目的とする。
上述の目的を達成するため、本発明の請求項１に係るチャージポンプ回路６は、電源端子と第１ＰチャネルＭＯＳトランジスタＰ１のソース端子との間に第１電流源６１を接続し、接地端子と第１ＮチャネルＭＯＳトランジスタＮ１のソース端子との間に第２電流源６２を接続し、電源端子と第２ＮチャネルＭＯＳトランジスタＮ２のドレイン端子との間に第３電流源６３を接続し、接地端子と第２ＰチャネルＭＯＳトランジスタＰ２のドレイン端子との間に第４電流源６４を接続し、前記第１ＰチャネルＭＯＳトランジスタＰ１と前記第１ＮチャネルＭＯＳトランジスタＮ１の各ドレイン端子を出力端子６５に接続し、前記第１ＰチャネルＭＯＳトランジスタＰ１と前記第２ＰチャネルＭＯＳトランジスタＰ２のソース端子同士を接続し、前記第１ＮチャネルＭＯＳトランジスタＮ１と前記第２ＮチャネルＭＯＳトランジスタＮ２のソース端子同士を接続し、前記第１ＰチャネルＭＯＳトランジスタＰ１と前記第２ＰチャネルＭＯＳトランジスタＰ２の各ゲート端子には、互いに反転関係にある信号、例えば一方の信号が「Ｈ」であれば他方の信号は「Ｌ」、が入力し、前記第１ＮチャネルＭＯＳトランジスタＮ１と前記第２ＮチャネルＭＯＳトランジスタＮ２の各ゲート端子にも、同様に互いに反転関係にある信号が入力するものである。
同じく上述の目的を達成するため、本発明の請求項２に係るチャージポンプ回路６は、第１出力端子６５と接地間に、前記第１出力端子６５側から順に直列に接続した抵抗７１及び第１容量７２と、前記第１出力端子６５と接地間に、この抵抗７１と第１容量７２に対して並列に接続した第２容量７３を有するローパスフィルタ７に前記第１出力端子６５を介して出力するものであって、電源端子と第１ＰチャネルＭＯＳトランジスタＰ１のソース端子との間に第１電流源６１を接続し、接地端子と第１ＮチャネルＭＯＳトランジスタＮ１のソース端子との間に第２電流源６２を接続し、電源端子と第３ＰチャネルＭＯＳトランジスタＰ３のソース端子との間に第３電流源６３を接続し、接地端子と第３ＮチャネルＭＯＳトランジスタＮ３のソース端子との間に第４電流源６４を接続し、前記第１ＰチャネルＭＯＳトランジスタＰ１と前記第１ＮチャネルＭＯＳトランジスタＮ１の各ドレイン端子を前記ローパスフィルタ７の抵抗７１と第２容量７３とに接続した前記第１出力端子であるＶＣＯ制御端子６５に接続し、前記第３ＰチャネルＭＯＳトランジスタＰ３と前記第３ＮチャネルＭＯＳトランジスタＮ３の各ドレイン端子を前記ローパスフィルタ７の抵抗７１と第１容量７２との間に接続した第２出力端子６６に接続し、前記第１ＰチャネルＭＯＳトランジスタＰ１と前記第３ＰチャネルＭＯＳトランジスタＰ３の各ゲート端子には、互いに同一の信号、例えば一方の信号が「Ｈ」であれば他方の信号も「Ｈ」、が入力し、前記第１ＮチャネルＭＯＳトランジスタＮ１と前記第３ＮチャネルＭＯＳトランジスタＮ３の各ゲート端子にも同様に、互いに同一の信号が入力するよう構成したものである。
また、同じく上述の目的を達成するため、本発明の請求項３に係るチャージポンプ回路６は、位相比較・ロック検出回路４の出力に応じて制御信号を発生する制御回路５の制御信号が入力するものであって、電源端子と第１ＰチャネルＭＯＳトランジスタＰ１のソース端子との間に第１電流源６１を接続し、接地端子と第１ＮチャネルＭＯＳトランジスタＮ１のソース端子との間に第２電流源６２を接続し、電源端子と第２ＮチャネルＭＯＳトランジスタＮ２のドレイン端子との間に第３電流源６３を接続し、接地端子と第２ＰチャネルＭＯＳトランジスタＰ２のドレイン端子との間に第４電流源６４を接続し、前記第３電流源６３と前記第２ＮチャネルＭＯＳトランジスタＮ２のドレイン端子とに第３ＰチャネルＭＯＳトランジスタＰ３のソース端子を接続し、前記第４電流源６４と前記第２ＰチャネルＭＯＳトランジスタＰ２のドレイン端子とに第３ＮチャネルＭＯＳトランジスタＮ３のソース端子を接続し、前記第３ＰチャネルＭＯＳトランジスタＰ３と前記第３ＮチャネルＭＯＳトランジスタＮ３の各ドレイン端子を第２出力端子６６に接続し、前記第１ＰチャネルＭＯＳトランジスタＰ１のドレイン端子と前記第１ＮチャネルＭＯＳトランジスタＮ１の各ドレイン端子を接続して第１出力端子であるＶＣＯ制御端子６５に接続し、第１ＰチャネルＭＯＳトランジスタＰ１と第２ＰチャネルＭＯＳトランジスタＰ２のソース端子同士を接続し、第１ＮチャネルＭＯＳトランジスタＮ１と第２ＮチャネルＭＯＳトランジスタＮ２のソース端子同士を接続し、前記第１ＰチャネルトランジスタＰ１のゲート端子は前記位相比較・ロック検出回路４のアップ信号出力端子４１に接続し、前記第１ＮチャネルトランジスタＮ１のゲート端子は前記位相比較・ロック検出回路４のダウン信号出力端子４２に接続して構成し、前記制御回路５は、位相比較・ロック検出回路４のアップ信号が入力する第１入力端子５５と、前記位相比較・ロック検出回路４のダウン信号が入力する第２入力端子５６と、前記位相比較・ロック検出回路４のロック検出信号（ＬＤ信号）が入力する第３入力端子５７とを有する一方、ＬＤ信号が入力している間アップ信号を反転した信号を出力する第１出力端子５１と、ＬＤ信号が入力しない間アップ信号と同じ信号を出力する第２出力端子５２と、ＬＤ信号が入力しない間ダウン信号と同じ信号を出力する第３出力端子５３と、ＬＤ信号が入力している間ダウン信号を反転した信号を出力する第４出力端子５４を有し、前記第１出力端子５１は前記第２ＰチャネルＭＯＳトランジスタＰ２のゲート端子に接続し、前記第２出力端子５２は前記第３ＰチャネルＭＯＳトランジスタＰ３のゲート端子に接続し、前記第３出力端子５３は前記第３ＮチャネルＭＯＳトランジスタＮ３のゲート端子に接続し、前記第４出力端子５４は前記第２ＮチャネルＭＯＳトランジスタＮ２のゲート端子に接続したものである。
さらに、同じく上述の目的を達成するため、本発明の請求項４に係るＰＬＬ回路は、入力信号の電圧レベルに応じた発振信号を出力するＶＣＯ８と、基準信号を発する基準信号源１と、基準信号を分周する分周回路であるＲカウンタ２と、前記ＶＣＯ８の発振信号を分周する分周回路であるＮカウンタ３と、これら両カウンタ２，３の出力信号の位相及び周波数を比較してアップ信号、ダウン信号を出力するとともに、ロック状態を検出してロック検出信号を出力する位相比較・ロック検出回路４と、この位相比較・ロック検出回路４の出力信号に応じた制御信号を出力する制御回路５と、この制御回路５及び前記位相比較・ロック検出回路４の出力信号に応じてホールド状態、チャージ状態、ディスチャージ状態、チャージ・ディスチャージ状態のいずれかとなり、各状態に応じた電流を出力するチャージポンプ回路６と、このチャージポンプ回路６の出力信号の高周波成分を減衰させて低周波成分だけを前記ＶＣＯ８に出力するローパスフィルタ７とからなり、前記チャージポンプ回路６として上述した請求項１〜３のいずれかに係る構成のチャージポンプ回路６を使用するものである。
本発明の請求項１に係るチャージポンプ回路を用いたＰＬＬ回路によれば、ロック状態においては、すべての動作状態においてチャージポンプ回路に常に電流が流れるとともに、電荷共有を抑制することでチャージエラーを低減することができるため、ノイズの発生を抑え、ＰＬＬ回路のジッタ特性やスペクトラム特性を向上させることが可能となる。また、本発明の請求項２に係るチャージポンプ回路を用いたＰＬＬ回路によれば、アンロック状態においてチャージポンプ回路の第２出力端子の電位を、ローパスフィルタの第１容量に、抵抗を介すことなく直接チャージ・ディスチャージできるため、ロックするまでの時間を早めることが可能となる。さらに、本発明の請求項３に係るチャージポンプ回路を用いたＰＬＬ回路によれば、動作ノイズを低減するために、従来例のようにオペアンプ等の複雑で大きな回路を追加する必要がなく、加えて、ロックアップ用とノイズ低減用の電流源を共有することで、レイアウト面積の増加を抑えることができる。
以下、本発明の好適な実施の形態を添付図面を参照して説明する。図１は本発明に係るＰＬＬ回路の全体構成を示す回路図であり、ＰＬＬ回路は、基準信号を発する基準信号源１と、基準信号を分周する分周回路であるＲカウンタ２と、後述するＶＣＯ８の発振信号を分周する分周回路であるＮカウンタ３と、これら両カウンタ２，３の出力信号の位相及び周波数を比較してアップ信号、ダウン信号を出力するとともに、ロック状態を検出してＬＤ信号を出力する位相比較・ロック検出回路４と、この位相比較・ロック検出回路４の出力信号に応じた制御信号を出力する制御回路５と、この制御回路５の制御信号及び前記位相比較・ロック検出回路４の出力信号に応じてホールド状態、チャージ状態、ディスチャージ状態、チャージ・ディスチャージ状態のいずれかとなり、各状態に応じた電流を出力するチャージポンプ回路６と、このチャージポンプ回路６の出力信号の高周波成分を減衰させて低周波成分だけを出力するローパスフィルタ７と、このローパスフィルタ７の出力信号の電圧レベルに応じて前記Ｒカウンタ２の出力信号の差を縮める方向に動作し、発振信号を出力するＶＣＯ８とからなる。
次に、チャージポンプ回路６の構成を図１に基づいてさらに説明する。電源端子と第１ＰチャネルＭＯＳトランジスタＰ１（以下トランジスタＰ１という）のソース端子との間に第１電流源６１を接続し、このトランジスタＰ１のゲート端子は位相比較・ロック検出回路４のアップ信号出力端子４１に接続している。接地端子と第１ＮチャネルＭＯＳトランジスタＮ１（以下トランジスタＮ１という）のソース端子との間に第２電流源６２を接続し、このトランジスタＮ１のゲート端子は位相比較・ロック検出回路４のダウン信号出力端子４２に接続している。また、前記各トランジスタＰ１，Ｎ１のドレイン端子は、互いに接続して、ローパスフィルタ７を介してＶＣＯ８に信号を出力する第１出力端子たるＶＣＯ制御端子６５に接続している。
ソース端子をトランジスタＰ１のソース端子に接続した第２ＰチャネルＭＯＳトランジスタＰ２（以下トランジスタＰ２という）のドレイン端子は、第４電流源６４を介して接地端子に接続し、ゲート端子は制御回路５の第１出力端子５１に接続している。また、ソース端子をトランジスタＮ１のソース端子に接続した第２ＮチャネルＭＯＳトランジスタＮ２（以下トランジスタＮ２という）のドレイン端子は、第３電流源６３を介して電源端子に接続し、ゲート端子は制御回路５の第４出力端子５４に接続している。
ソース端子を第３電流源６３を介して電源端子に接続した第３ＰチャネルＭＯＳトランジスタＰ３（以下トランジスタＰ３という）のゲート端子は、制御回路５の第２出力端子５２に接続している。ソース端子を第４電流源６４を介して接地端子に接続した第３ＮチャネルＭＯＳトランジスタＮ３（以下トランジスタＮ３という）のゲート端子は、制御回路５の第３出力端子５３に接続している。そして、前記各トランジスタＰ３，Ｎ３のドレイン端子は第２出力端子６６に接続し、この第２出力端子６６は、ローパスフィルタ７の後述する抵抗７１と容量７２との間に接続している。
なお、図１に示すように、制御回路５は、位相比較・ロック検出回路４の出力信号であるアップ信号、ダウン信号、ＬＤ信号がそれぞれ入力する第１入力端子５５、第２入力端子５６、第３入力端子５７の３つの入力端子を有している。前記ＬＤ信号は、前記位相比較・ロック検出回路４がロック状態を検出している間出力されるものである。制御回路５の上述した第１出力端子５１は、ＬＤ信号が出力されている間、アップ信号と逆の信号を出力し、第２出力端子５２は、前記ＬＤ信号が出力されていない間、アップ信号と同じ信号を出力し、第３出力端子５３は、ＬＤ信号が出力されていない間、ダウン信号と同じ信号を出力し、第４出力端子５４は、ＬＤ信号が出力されている間、ダウン信号と逆の信号を出力するよう構成している。
ここで、図２に基づいて上述した各電流源６１，６２，６３，６４に定電流を供給する共通の定電流源回路について説明する。電源電池９１は、そのプラス側がＰチャネルＭＯＳトランジスタＰ１１（以下トランジスタＰ１１という）のゲート端子に接続し、マイナス側が接地端子に接続している。このトランジスタＰ１１のソース端子は電源端子に接続し、そのドレイン端子はＮチャネルＭＯＳトランジスタＮ１１（以下トランジスタＮ１１という）のドレイン端子に接続している。前記トランジスタＮ１１のソース端子は接地端子に接続し、そのゲート端子は、前記ドレイン端子に接続するとともに、各ＮチャネルＭＯＳトランジスタＮ１２，Ｎ１３，Ｎ１４（以下それぞれトランジスタＮ１２，Ｎ１３，Ｎ１４という）の各ゲート端子に接続している。前記トランジスタＮ１２のソース端子は接地端子に接続し、ドレイン端子は、ＰチャネルＭＯＳトランジスタＰ１２（以下トランジスタＰ１２という）のドレイン端子とゲート端子に接続している。前記トランジスタＰ１２のソース端子は電源端子に接続し、ゲート端子はさらに各ＰチャネルＭＯＳトランジスタＰ１３，Ｐ１４（以下それぞれトランジスタＰ１３，Ｐ１４という）の各ゲート端子に接続している。前記トランジスタＰ１３のソース端子は電源端子に接続し、ドレイン端子はトランジスタＰ１，Ｐ２の各ドレイン端子に接続している。また、トランジスタＰ１４のソース端子は電源端子に接続し、ドレイン端子はトランジスタＰ３のソース端子に接続している。一方、前記前記トランジスタＮ１３のソース端子は接地端子に接続し、ドレイン端子はトランジスタＮ１，Ｎ２の各ソース端子に接続している。また、トランジスタＮ１４のソース端子は接地端子に接続し、ドレイン端子はトランジスタＮ３のソース端子に接続している。
上述した構成において、トランジスタＰ１１のゲート端子には電源電池９１から常に一定の電圧が供給されており、このトランジスタＰ１１がオン動作すると、各トランジスタＮ１１，Ｎ１２がオン動作するとともに、各トランジスタＮ１３，Ｎ１４もオン動作する。このとき、前記各トランジスタＮ１１，Ｎ１２，Ｎ１３，Ｎ１４の各ゲート電位は一定なものとなる。また、前記トランジスタＮ１２がオン動作することによって、トランジスタＰ１２がオン動作するとともに、各トランジスタＰ１３，Ｐ１４もオン動作する。このとき、前記各トランジスタＰ１２，Ｐ１３，Ｐ１４の各ゲート電位も一定なものとなる。したがって、各トランジスタＰ１３，Ｐ１４，Ｎ１３，Ｎ１４を介して定電流を供給することができる。すなわち、トランジスタＰ１３を介して電流を供給する構成が電流源６１に対応し、トランジスタＰ１４を介して電流を供給する構成が電流源６３に対応し、トランジスタＮ１３を介して電流を供給する構成が電流源６２に対応し、トランジスタＮ１４を介して電流を供給する構成が電流源６４に対応するものである。
次に、ローパスフィルタ７の構成を図１に基づいて説明する。ローパスフィルタ７はＶＣＯ制御端子６５に一端を接続した抵抗７１の他端を、第１容量７２を介して接地端子に接続し、これら抵抗７１と第１容量７２と並列に、第２容量７３をＶＣＯ制御端子６５と接地端子との間に接続している。また、前記抵抗７１と前記第１容量７２との間には、第２出力端子６６を介して各トランジスタＰ３，Ｎ３の互いに接続したドレイン端子を接続している。例えば、前記抵抗７１の抵抗値は２９．９ｋΩ、前記第１容量７２の容量値は１５０．０ｐＦ、前記第２容量７３の容量値は１５．８ｐＦである。本実施形態において、第１容量７２の一端は接地端子に接続されているが、これを電源端子に接続することも可能である。
続いて、上述したＰＬＬ回路の動作を説明する。まず、アンロック状態の場合について説明する。図１においてアンロック状態における制御回路５の出力は、第１出力端子５１の電位は常に「Ｈ」、第４出力端子５４の電位は常に「Ｌ」、第２出力端子５２の電位はアップ信号と同じ、第３出力端子５３の電位はダウン信号と同じとなっている。このため、トランジスタＰ２とトランジスタＮ２は常にオフとなっており、この状態でのチャージポンプ回路６とローパスフィルタ７の等価回路図は図３、図４のように表される。
そして、ホールド状態では、各トランジスタＰ１，Ｐ３，Ｎ１，Ｎ３は全てオフとなり、ＶＣＯ制御端子６５はハイ・インピーダンスとなる。
チャージ状態では、図３に示すように、トランジスタＰ１，Ｐ３がオンし、トランジスタＰ１を介して第２容量７３が、また、トランジスタＰ１と抵抗７１を介して第１容量７２がＩｐの電流でチャージされる。また、トランジスタＰ３を介して第１容量７２が抵抗７１を介すことなく、Ｉｐの電流でチャージされる。図９に、上述した本実施形態のＰＬＬ回路におけるチャージ動作波形を示し、図１０に、図１３に示す構成の従来例のＰＬＬ回路におけるチャージ動作波形を示す。図９と図１０とを比較すれば理解できるように、本実施形態においては、ほぼ倍のスピードでＶＣＯ制御端子６５の電位をチャージできることがわかる。
なお、ロックアップタイム（引込み時間）をより速めたい場合は、チャージエラーの抑制効果は低下するが、第１容量７２をチャージする各電流源６１，６３のサイズを大きくすることで可能となる。
ディスチャージ状態では、図４に示すように、トランジスタＮ１，Ｎ３がオンし、トランジスタＮ１を介して第２容量７３が、トランジスタＮ１と抵抗７１を介して第１容量７２が、Ｉｐの電流でディスチャージされる。また、トランジスタＮ３を介して第１容量７２が抵抗７１を介すことなく、Ｉｐの電流でディスチャージされる。
チャージ・ディスチャージ状態では、すべてのトランジスタＰ１，Ｐ３，Ｎ１，Ｎ３がオンとなり、チャージ、ディスチャージが同時に行われる。しかし、電流制限されているため、チャージポンプ回路６に２倍のＩｐ以上の電流は流れない。なお、このチャージ・ディスチャージ状態は、位相比較・ロック検出回路４における比較周期毎にごく短時間発生するものである。
次にロック状態について説明する。図１においてロック状態での制御回路５の出力は、第２出力端子５２の電位は常に「Ｈ」、第３出力端子５３の電位は常に「Ｌ」、第１出力端子５１の電位はアップ信号の反転、第４出力端子５４の電位はダウン信号の反転となっている。このため、トランジスタＰ３，Ｎ３は常にオフとなっており、この状態のチャージポンプ回路６の等価回路図は図５〜図８のように表される。
ホールド状態では、図５に示すように、各トランジスタＰ２，Ｎ２はオンとなり、各トランジスタＰ１，Ｎ１はオフとなっている。このとき、ＶＣＯ制御端子６５はハイ・インピーダンスとなっているが、前記各トランジスタＰ２，Ｎ２を介して一定の電流がチャージポンプ回路６には流れており、また、前記各トランジスタＰ２，Ｎ２のソース端子側６７，６８の電位は上下の各電流源６１，６４，６３，６２よって決定される中間的な電位となっており、かつ、第１電流源６１と第３電流源６３、第２電流源６２と第４電流源６４のサイズがそれぞれ等しいならば、前記各トランジスタＰ２，Ｎ２のソース端子側６７，６８の電位はほぼ等しくなっている。
ホールド状態からチャージ・ディスチャージ状態に遷移した場合、図６に示すように、各トランジスタＰ１，Ｎ１がオンし、各トランジスタＰ２，Ｎ２がオフとなる。ロック状態では、ＶＣＯ制御端子６５の電位はほぼ中間電位であるため、少ない電位差でＶＣＯ制御端子６５と各トランジスタＰ１，Ｎ１のソース端子側６７，６８は接続され、各電流源６１，６２の寄生容量の電荷共有によるチャージエラーを低減することができる。なお、前記各トランジスタＰ１，Ｎ１のソース端子側６７，６８の電位はほぼ等しくなっているため、これらの間では電荷共有は発生しない。
また、ホールド状態およびチャージ・ディスチャージ状態のいずれにおいても、チャージポンプ回路６には常に電流が流れているため、状態変化により電源に与えるノイズの影響も少ない。
チャージ状態では、図７に示すように、各トランジスタＰ１，Ｎ２がオンし、各トランジスタＰ２，Ｎ１がオフとなり、ＶＣＯ制御端子６５がトランジスタＰ１を介したＩｐの電流でチャージされる。この場合も、ＶＣＯ制御端子６５とトランジスタＰ１のソース端子側６７は少ない電位差で接続される。また、このチャージ状態においてもチャージポンプ回路６には常に電流が流れている。
ディスチャージ状態では、図８に示すように、各トランジスタＰ２，Ｎ１がオンし、各トランジスタＰ１，Ｎ２がオフとなり、ＶＣＯ制御端子６５がトランジスタＮ１を介してＩｐの電流でディスチャージされる。この場合も、ＶＣＯ制御端子６５とトランジスタＮ１のソース端子側６８は少ない電位差で接続される。また、このディスチャージ状態においてもチャージポンプ回路６には常に電流が流れている。
図１１に、本実施形態におけるＰＬＬ回路のロック時のチャージ・ディスチャージ動作波形を示し、図１２に、図１３に示す従来例におけるＰＬＬ回路のロック時のチャージ・ディスチャージ動作波形を示す。両図から理解できるように、本発実施形態においては、従来例と比較してチャージポンプ回路に発生するノイズと、チャージエラーを、１／３以上低減できることがわかる。
本発明に係るＰＬＬ回路の全体構成を示す回路図。 同じく定電流源回路の一例を示す回路図。 同じくアンロック時のチャージ状態での電流経路を示す説明図。 同じくアンロック時のディスチャージ状態での電流経路を示す説明図。 同じくロック時のホールド状態での電流経路を示す説明図。 同じくロック時のチャージ・ディスチャージ状態での電流経路を示す説明図 。 同じくロック時のチャージ状態での電流経路を示す説明図 。 同じくロック時のディスチャージ状態の電流経路を示す説明図 。 同じくチャージポンプ回路のアンロック時のチャージ動作波形図。 図１３に示す従来例におけるチャージポンプ回路のアンロック時のチャージ動作波形図。 本実施形態に係るチャージポンプ回路のロック時のチャージ・ディスチャージ動作波形図。 図１３に示す従来例におけるチャージポンプ回路のロック時のチャージ・ディスチャージ動作波形図。 従来におけるＰＬＬ回路の構成例を示す回路図。 従来におけるＰＬＬ回路の他の構成例を示す回路図。
符号の説明
１ 基準信号源
２ Ｒカウンタ
３ Ｎカウンタ
４ 位相比較・ロック検出回路
５ 制御回路
６ チャージポンプ回路
７ ローパスフィルタ
８ ＶＣＯ
６１，６２，６３，６４ 電流源
６５ ＶＣＯ制御端子
６６ 第２出力端子
７１ 抵抗
７２，７３ 容量
Ｐ１，Ｐ２，Ｐ３ ＰチャネルＭＯＳトランジスタ
Ｎ１，Ｎ２，Ｎ３ ＮチャネルＭＯＳトランジスタ

Claims (4)

  1. 電源端子と第１ＰチャネルＭＯＳトランジスタのソース端子との間に第１電流源を接続し、接地端子と第１ＮチャネルＭＯＳトランジスタのソース端子との間に第２電流源を接続し、電源端子と第２ＮチャネルＭＯＳトランジスタのドレイン端子との間に第３電流源を接続し、接地端子と第２ＰチャネルＭＯＳトランジスタのドレイン端子との間に第４電流源を接続し、前記第１ＰチャネルＭＯＳトランジスタと前記第１ＮチャネルＭＯＳトランジスタの各ドレイン端子を出力端子に接続し、前記第１ＰチャネルＭＯＳトランジスタと前記第２ＰチャネルＭＯＳトランジスタのソース端子同士を接続し、前記第１ＮチャネルＭＯＳトランジスタと前記第２ＮチャネルＭＯＳトランジスタのソース端子同士を接続し、前記第１ＰチャネルＭＯＳトランジスタと前記第２ＰチャネルＭＯＳトランジスタの各ゲート端子には、互いに反転関係にある信号が入力し、前記第１ＮチャネルＭＯＳトランジスタと前記第２ＮチャネルＭＯＳトランジスタの各ゲート端子にも、互いに反転関係にある信号が入力するよう構成した
    ことを特徴とするチャージポンプ回路。
  2. 第１出力端子と接地間に、前記第１出力端子側から順に直列に接続した抵抗及び第１容量と、前記第１出力端子と接地間に、この抵抗と第１容量に対して並列に接続した第２容量を有するローパスフィルタに前記第１出力端子を介して出力するチャージポンプ回路であって、
    電源端子と第１ＰチャネルＭＯＳトランジスタのソース端子との間に第１電流源を接続し、接地端子と第１ＮチャネルＭＯＳトランジスタのソース端子との間に第２電流源を接続し、電源端子と第３ＰチャネルＭＯＳトランジスタのソース端子との間に第３電流源を接続し、接地端子と第３ＮチャネルＭＯＳトランジスタのソース端子との間に第４電流源を接続し、前記第１ＰチャネルＭＯＳトランジスタと前記第１ＮチャネルＭＯＳトランジスタの各ドレイン端子を、前記第１出力端子に接続し、前記第３ＰチャネルＭＯＳトランジスタと前記第３ＮチャネルＭＯＳトランジスタの各ドレイン端子を、前記ローパスフィルタの抵抗と第２容量とに接続した第１出力端子に接続し、前記第３ＰチャネルＭＯＳトランジスタと前記第３ＮチャネルＭＯＳトランジスタの各ドレイン端子を、前記ローパスフィルタの抵抗と第１容量との間に接続した第２出力端子に接続し、前記第１ＰチャネルＭＯＳトランジスタと前記第３ＰチャネルＭＯＳトランジスタの各ゲート端子には、互いに同一の信号が入力し、前記第１ＮチャネルＭＯＳトランジスタと前記第３ＮチャネルＭＯＳトランジスタの各ゲート端子にも、互いに同一の信号が入力するよう構成した
    ことを特徴とするチャージポンプ回路。
  3. 位相比較・ロック検出回路の出力に応じて制御信号を発生する制御回路の制御信号が入力するチャージポンプ回路であって、
    前記チャージポンプ回路は、電源端子と第１ＰチャネルＭＯＳトランジスタのソース端子との間に第１電流源を接続し、接地端子と第１ＮチャネルＭＯＳトランジスタのソース端子との間に第２電流源を接続し、電源端子と第２ＮチャネルＭＯＳトランジスタのドレイン端子との間に第３電流源を接続し、接地端子と第２ＰチャネルＭＯＳトランジスタのドレイン端子との間に第４電流源を接続し、前記第３電流源と前記第２ＮチャネルＭＯＳトランジスタのドレイン端子とに第３ＰチャネルＭＯＳトランジスタのソース端子を接続し、前記第４電流源と前記第２ＰチャネルＭＯＳトランジスタのドレイン端子とに第３ＮチャネルＭＯＳトランジスタのソース端子を接続し、前記第３ＰチャネルＭＯＳトランジスタと前記第３ＮチャネルＭＯＳトランジスタの各ドレイン端子を第２出力端子に接続し、前記第１ＰチャネルＭＯＳトランジスタと前記第１ＮチャネルＭＯＳトランジスタの各ドレイン端子を第１出力端子に接続し、前記第１ＰチャネルＭＯＳトランジスタと前記第２ＰチャネルＭＯＳトランジスタのソース端子同士を接続し、前記第１ＮチャネルＭＯＳトランジスタと前記第２ＮチャネルＭＯＳトランジスタのソース端子同士を接続し、前記第１Ｐチャネルトランジスタのゲート端子は前記位相比較・ロック検出回路のアップ信号出力端子に接続し、前記第１Ｎチャネルトランジスタのゲート端子は前記位相比較・ロック検出回路のダウン信号出力端子に接続して構成し、前記制御回路は、前記位相比較・ロック検出回路のアップ信号が入力する第１入力端子と、前記位相比較・ロック検出回路のダウン信号が入力する第２入力端子と、前記位相比較・ロック検出回路のロック検出信号が入力する第３入力端子とを有する一方、ロック検出信号が入力している間アップ信号を反転した信号を出力する第１出力端子と、ロック検出信号が入力していない間アップ信号と同じ信号を出力する第２出力端子と、ロック検出信号が入力していない間ダウン信号と同じ信号を出力する第３出力端子と、ロック検出信号が入力している間ダウン信号を反転した信号を出力する第４出力端子を有し、前記第１出力端子は前記第２ＰチャネルＭＯＳトランジスタのゲート端子に接続し、前記第２出力端子は前記第３ＰチャネルＭＯＳトランジスタのゲート端子に接続し、前記第３出力端子は前記第３ＮチャネルＭＯＳトランジスタのゲート端子に接続し、前記第４出力端子は前記第２ＮチャネルＭＯＳトランジスタのゲート端子に接続した
    ことを特徴とするチャージポンプ回路。
  4. 入力信号の電圧レベルに応じた発振信号を出力する電圧制御発振回路と、基準信号を発する基準信号源と、基準信号を分周する分周回路であるＲカウンタと、前記電圧制御発振回路の発振信号を分周する分周回路であるＮカウンタと、これら両カウンタの出力信号の位相及び周波数を比較してアップ信号、ダウン信号を出力するとともに、ロック状態を検出してロック検出信号を出力する位相比較・ロック検出回路と、この位相比較・ロック検出回路の出力信号に応じた制御信号を出力する制御回路と、この制御回路及び前記位相比較・ロック検出回路の出力信号に応じた電流を出力する、請求項１〜請求項３のいずれか１項に記載のチャージポンプ回路と、このチャージポンプ回路の出力信号の高周波成分を減衰させて低周波成分だけを前記電圧制御発信回路に出力するローパスフィルタとからなる
    ことを特徴とするＰＬＬ回路。
JP2004132017A 2004-04-27 2004-04-27 チャージポンプ回路及びこのチャージポンプ回路を用いたｐｌｌ回路 Expired - Fee Related JP4371893B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004132017A JP4371893B2 (ja) 2004-04-27 2004-04-27 チャージポンプ回路及びこのチャージポンプ回路を用いたｐｌｌ回路
US11/109,299 US7271619B2 (en) 2004-04-27 2005-04-18 Charge pump circuit reducing noise and charge error and PLL circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004132017A JP4371893B2 (ja) 2004-04-27 2004-04-27 チャージポンプ回路及びこのチャージポンプ回路を用いたｐｌｌ回路

Publications (3)

Publication Number Publication Date
JP2005318122A true JP2005318122A (ja) 2005-11-10
JP2005318122A5 JP2005318122A5 (ja) 2007-06-14
JP4371893B2 JP4371893B2 (ja) 2009-11-25

Family

ID=35135801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004132017A Expired - Fee Related JP4371893B2 (ja) 2004-04-27 2004-04-27 チャージポンプ回路及びこのチャージポンプ回路を用いたｐｌｌ回路

Country Status (2)

Country Link
US (1) US7271619B2 (ja)
JP (1) JP4371893B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723511B1 (ko) 2005-11-14 2007-05-30 삼성전자주식회사 전하 펌프 회로, 이를 포함하는 위상 동기 루프 회로 및지연 동기 루프 회로
CN113437967A (zh) * 2021-07-02 2021-09-24 电子科技大学 基于时间误差放大器的低噪声毫米波锁相环频率综合器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501867B2 (en) * 2006-09-14 2009-03-10 Rambus, Inc. Power supply noise rejection in PLL or DLL circuits
US7915933B2 (en) 2006-11-30 2011-03-29 Mosaid Technologies Incorporated Circuit for clamping current in a charge pump
JP2009200703A (ja) * 2008-02-20 2009-09-03 Toshiba Corp チャージポンプ回路およびｐｌｌ回路
US8674753B2 (en) * 2008-06-03 2014-03-18 Texas Instruments Incorporated Systems and methods for cancelling phase-locked loop supply noise
US7768326B2 (en) * 2008-09-18 2010-08-03 Kabushiki Kaisha Toshiba Wide range operational charge pump circuit
US8183913B2 (en) * 2010-02-17 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including a charge pump circuit and operating methods thereof
WO2012054736A2 (en) * 2010-10-20 2012-04-26 University Of Southern California Charge-based phase locked loop charge pump
CN102957316A (zh) * 2011-08-31 2013-03-06 深圳艾科创新微电子有限公司 一种低电荷注入电荷泵及低电荷注入的方法
TWI499215B (zh) * 2012-10-17 2015-09-01 Mstar Semiconductor Inc 充放電電路以及使用此充放電電路的鎖相迴路電路
CN106059573B (zh) * 2016-05-30 2019-03-29 中国电子科技集团公司第二十四研究所 减小电荷泵锁相环电路开关信号摆幅的电路和方法
US10103140B2 (en) * 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
CN106961273B (zh) * 2017-04-12 2020-05-26 西安电子科技大学 基于稳态防漏电保护和电流沉控制技术的电荷泵电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06276090A (ja) * 1993-03-22 1994-09-30 Sumitomo Metal Ind Ltd Ｐｌｌ回路
JPH09214338A (ja) * 1996-01-30 1997-08-15 Nec Corp Ｐｌｌ周波数シンセサイザ
JPH09266443A (ja) * 1996-03-28 1997-10-07 Nec Corp チャージポンプ回路およびそれを備えた位相同期回路
JPH09307436A (ja) * 1996-05-10 1997-11-28 Nippon Motorola Ltd Ｐｌｌ回路
JPH10154931A (ja) * 1996-11-07 1998-06-09 Northern Telecom Ltd チャージポンプ回路
JP2000165235A (ja) * 1998-11-30 2000-06-16 Sharp Corp チャージポンプ回路及びこれを用いたｐｌｌ周波数シンセサイザ回路
JP2000286700A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 位相同期回路
JP2002330067A (ja) * 2001-05-01 2002-11-15 Sony Corp チャージポンプ回路および位相同期ループ回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4069503B2 (ja) 1998-07-17 2008-04-02 ソニー株式会社 Ｐｌｌ回路
US6222402B1 (en) * 1998-09-04 2001-04-24 International Business Machines Corporation Differential charge-pump with improved linearity
JP2001274682A (ja) * 2000-03-27 2001-10-05 Toshiba Corp フェーズロックドループ回路
JP3748414B2 (ja) 2002-02-07 2006-02-22 日本電信電話株式会社 位相同期ループ回路
US6710666B1 (en) * 2002-11-07 2004-03-23 Mediatek Inc. Charge pump structure for reducing capacitance in loop filter of a phase locked loop

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06276090A (ja) * 1993-03-22 1994-09-30 Sumitomo Metal Ind Ltd Ｐｌｌ回路
JPH09214338A (ja) * 1996-01-30 1997-08-15 Nec Corp Ｐｌｌ周波数シンセサイザ
JPH09266443A (ja) * 1996-03-28 1997-10-07 Nec Corp チャージポンプ回路およびそれを備えた位相同期回路
JPH09307436A (ja) * 1996-05-10 1997-11-28 Nippon Motorola Ltd Ｐｌｌ回路
JPH10154931A (ja) * 1996-11-07 1998-06-09 Northern Telecom Ltd チャージポンプ回路
JP2000165235A (ja) * 1998-11-30 2000-06-16 Sharp Corp チャージポンプ回路及びこれを用いたｐｌｌ周波数シンセサイザ回路
JP2000286700A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 位相同期回路
JP2002330067A (ja) * 2001-05-01 2002-11-15 Sony Corp チャージポンプ回路および位相同期ループ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723511B1 (ko) 2005-11-14 2007-05-30 삼성전자주식회사 전하 펌프 회로, 이를 포함하는 위상 동기 루프 회로 및지연 동기 루프 회로
CN113437967A (zh) * 2021-07-02 2021-09-24 电子科技大学 基于时间误差放大器的低噪声毫米波锁相环频率综合器
CN113437967B (zh) * 2021-07-02 2023-07-07 电子科技大学 基于时间误差放大器的低噪声毫米波锁相环频率综合器

Also Published As

Publication number Publication date
JP4371893B2 (ja) 2009-11-25
US7271619B2 (en) 2007-09-18
US20050237092A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
US7271619B2 (en) Charge pump circuit reducing noise and charge error and PLL circuit using the same
US7855933B2 (en) Clock synchronization circuit and operation method thereof
US8810292B2 (en) PLL circuit
US7659760B2 (en) PLL circuit and semiconductor integrated device
US7986191B2 (en) Self-biased phase locked loop
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US7719331B2 (en) PLL circuit
JP2007097140A (ja) デジタルとアナログ制御を用いた電圧制御遅延ラインの遅延セル
US6624706B2 (en) Automatic bias adjustment circuit for use in PLL circuit
US8542073B2 (en) Variable-capacitance device
US8575979B2 (en) Fully differential adaptive bandwidth PLL with differential supply regulation
US7816975B2 (en) Circuit and method for bias voltage generation
TWI416877B (zh) 充電泵及使用此充電泵的相位偵測裝置、鎖相迴路與延遲鎖定迴路
JP4636107B2 (ja) Ｐｌｌ回路
KR100510504B1 (ko) 차동 전하펌프 및 이를 구비하는 위상 동기 루프
JP2007295180A (ja) チャージポンプ回路、それを用いたｐｌｌ回路及びｄｌｌ回路
JPH09223965A (ja) クロック発生回路
US10361706B2 (en) Clock and data recovery (CDR) circuit
TWI653820B (zh) 壓控振盪器與鎖相迴路
Zhang et al. A low mismatch symmetric charge pump for the application in PLLs
JP4635914B2 (ja) Ｐｌｌ回路
JP4510039B2 (ja) 位相同期回路
JP2000036741A (ja) Ｐｌｌ回路
JP2003298414A (ja) 半導体集積回路
JPWO2005008895A1 (ja) チャージポンプ回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070423

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080409

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4371893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees