JP5078315B2 - デバイス保護システム、デバイス保護方法、微小電子回路システム、トリクル電流設定方法(デバイスのストレスを避ける方法) - Google Patents
デバイス保護システム、デバイス保護方法、微小電子回路システム、トリクル電流設定方法(デバイスのストレスを避ける方法) Download PDFInfo
- Publication number
- JP5078315B2 JP5078315B2 JP2006286995A JP2006286995A JP5078315B2 JP 5078315 B2 JP5078315 B2 JP 5078315B2 JP 2006286995 A JP2006286995 A JP 2006286995A JP 2006286995 A JP2006286995 A JP 2006286995A JP 5078315 B2 JP5078315 B2 JP 5078315B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage power
- low voltage
- output
- vulnerable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
- G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
110 バンド・ギャップ基準
120 差動増幅器
130 プルダウン抵抗器
135 NMOSデバイス
140 出力ダウン制御ピン
145 インバータ
150 PMOSデバイス
152 PMOSデバイス
154 PMOSデバイス
156 PMOSデバイス
158 PMOSデバイス
160 PMOSデバイス
162 NMOSデバイス
166 ノード
178 低電圧電源
180 プルダウン・デバイス
182 プルダウン・デバイス
184 プルダウン・デバイス
186 プルダウン・デバイス
200 基準電流生成器
201 追加の回路
205 高電圧電源
210 出力ダウンを感知または検出する回路
215 制御型電流ミラー・デバイス
220 制御型電流ミラー・デバイス
230 ノード
235 ノード
305 入力インバータ
307 入力インバータ
310 プルダウンNMOSデバイス
315 NMOSデバイス
320 NMOSデバイス
325 PMOSデバイス
330 PMOSデバイス
335 プルアップPMOSデバイス
340 プルアップPMOSデバイス
345 出力インバータ
355 ノード
360 ノード
365 ノード
370 ノード
375 レベル・シフタ
405 PMOSデバイス
410 PMOSデバイス
500 電流モード・ロジック
505 NMOSテール・デバイス
510 NMOSデバイス
515 入力デバイス
520 入力デバイス
555 ノード
600 高速シリアライザ/デシリアライザ
605 Core_1
610 Core_2
615 Core_3
620 Core_4
625 クロック発生器
630 BGRおよび差動増幅器のブロック
635a 出力ダウン制御型電流ミラー部分
635b 出力ダウン制御型電流ミラー部分
635c 出力ダウン制御型電流ミラー部分
635d 出力ダウン制御型電流ミラー部分
700 細流電流を設定する方法の流れ図
Claims (19)
- 高電圧電源を含む微小電子回路内で動作する脆弱なデバイスを保護するシステムであって、
回路の出力アップ、回路の出力ダウン、および低電圧電源がないときを検出し、検出した後で制御信号を生成するように構成された低電圧電源検出回路と、
回路の出力アップ中、回路の出力ダウン中、および前記低電圧電源がないときの1つの場合に、前記低電圧電源検出回路から受け取った前記制御信号に応答してトリクル電流を提供して前記脆弱なデバイスの導電チャネルを維持するように構成された制御型電流ミラー・デバイスとを備える、システム。 - 前記低電圧電源検出回路は、低電圧電源の出力および前記高電圧電源の出力に電気的に接続するように構成される、請求項1に記載のシステム。
- 前記制御型電流ミラー・デバイスは、前記低電圧電源の前記出力、前記高電圧電源の前記出力、および前記脆弱なデバイスに電気的に接続し、前記低電圧電源検出回路に電気的に接続するように構成される、請求項2に記載のシステム。
- 前記脆弱なデバイスに電気的に接続し、前記制御型電流ミラー・デバイスに電気的に接続するように構成された基準電流生成器をさらに備え、前記基準電流生成器はさらに、通常の回路動作中に前記脆弱なデバイスに基準電流を提供するように構成される、請求項1に記載のシステム。
- 前記制御型電流ミラー・デバイスはさらに、前記基準電流を受け取り、前記低電圧電源検出回路から受け取った前記制御信号に応答して前記脆弱なデバイスに前記基準電流および前記トリクル電流の1つを選択的に提供するように構成される、請求項4に記載のシステム。
- 前記脆弱なデバイスの前記導電チャネルを維持するために提供される前記トリクル電流は、0.1μA〜10μAの範囲である、請求項1に記載のシステム。
- 前記脆弱なデバイスは、薄いゲート誘電体のデバイス、短チャネル・デバイス、または狭幅デバイスを含む、請求項1に記載のシステム。
- 前記導電チャネルは、前記脆弱なデバイスのゲートの両端間の電圧が許容制限よりも大きくなることを防ぐ、請求項1に記載のシステム。
- 前記高電圧電源は1.3V以上の電圧を生成し、前記低電圧電源は1.3V未満の電圧を生成する、請求項1に記載のシステム。
- 前記制御型電流ミラー・デバイスは、ミラー電流デバイスおよびトリクル電流デバイスを備える、請求項1に記載のシステム。
- 高電圧電源を含む微小電子回路内で動作する脆弱なデバイスを保護する方法であって、
回路の出力アップ、回路の出力ダウン、および低電圧電源がないときを検出し、検出した後で制御信号を生成するように構成された低電圧電源検出回路を提供するステップと、
回路の出力アップ中、回路の出力ダウン中、および前記低電圧電源がないときの1つの場合に、前記低電圧電源検出回路から受け取った前記制御信号に応答してトリクル電流を提供して前記脆弱なデバイスの導電チャネルを維持するように構成された制御型電流ミラー・デバイスを提供するステップとを含む、方法。 - 前記低電圧電源検出回路は、低電圧電源の出力および前記高電圧電源の出力に電気的に接続するように構成される、請求項11に記載の方法。
- 前記制御型電流ミラー・デバイスは、前記低電圧電源の前記出力、前記高電圧電源の前記出力、および前記脆弱なデバイスに電気的に接続し、前記低電圧電源検出回路に電気的に接続するように構成される、請求項12に記載の方法。
- 前記脆弱なデバイスに電気的に接続し、前記制御型電流ミラー・デバイスに電気的に接続するように構成された基準電流生成器を提供するステップをさらに含み、前記基準電流生成器はさらに、通常の回路動作中に前記脆弱なデバイスに基準電流を提供するように構成される、請求項11に記載の方法。
- 前記制御型電流ミラー・デバイスはさらに、前記基準電流を受け取り、前記低電圧電源検出回路から受け取った前記制御信号に応答して前記脆弱なデバイスに前記基準電流および前記トリクル電流の1つを選択的に提供するように構成される、請求項14に記載の方法。
- 前記脆弱なデバイスの前記チャネルを維持するために提供される前記トリクル電流は、0.1μA〜10μAの範囲である、請求項11に記載の方法。
- 前記脆弱なデバイスは、薄いゲート誘電体のデバイス、短チャネル・デバイス、または狭幅デバイスを含む、請求項11に記載の方法。
- 脆弱なデバイスを保護するシステムを含む高速微小電子回路システムであって、前記脆弱なデバイスを保護するシステムは、
低電圧電源の出力および高電圧電源の出力に電気的に接続する低電圧電源検出回路を備え、前記低電圧電源検出回路は、回路の出力アップ、回路の出力ダウン、および前記低電圧電源がないときの1つを検出し、検出した後で制御信号を生成するように構成され、
前記脆弱なデバイスを保護するシステムはさらに、前記低電圧電源の前記出力、前記高電圧電源の前記出力、前記脆弱なデバイス、および前記低電圧電源検出回路に電気的に接続する制御型電流ミラー・デバイスを備え、前記制御型電流ミラー・デバイスは、回路の出力アップ中、回路の出力ダウン中、および前記低電圧電源がないときの1つの場合に、前記低電圧電源検出回路から受け取った前記制御信号に応答してトリクル電流を提供して前記脆弱な各デバイスの導電チャネルを維持する、高速微小電子回路システム。 - 脆弱なデバイスに対してトリクル電流を設定する方法であって、
(a)前記脆弱なデバイスを識別するステップと、
(b)前記脆弱なデバイスの出力をダウンさせるか、あるいは前記脆弱なデバイスをスタンバイ・モードにするステップと、
(c)前記トリクル電流を実質的にゼロ・アンペアに設定するステップと、
(d)前記脆弱なデバイスのゲート−ソース電圧(Vgs)、ドレイン−ソース電圧(Vds)、およびゲート−ドレイン電圧(Vgd)を測定して、Vgs、Vds、およびVgdのいずれかが許容制限よりも大きいかどうかを判定するステップと、
(e)Vgs、Vds、およびVgdのいずれかが前記許容制限よりも大きい場合、前記トリクル電流を徐々に増加させるステップと、
(f)Vgs、Vds、およびVgdが前記許容制限未満になるまでステップ(d)および(e)を繰り返すステップとを含む、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/163,688 US7332956B2 (en) | 2005-10-27 | 2005-10-27 | Method to avoid device stressing |
US11/163688 | 2005-10-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007123881A JP2007123881A (ja) | 2007-05-17 |
JP5078315B2 true JP5078315B2 (ja) | 2012-11-21 |
Family
ID=37995478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006286995A Expired - Fee Related JP5078315B2 (ja) | 2005-10-27 | 2006-10-20 | デバイス保護システム、デバイス保護方法、微小電子回路システム、トリクル電流設定方法(デバイスのストレスを避ける方法) |
Country Status (3)
Country | Link |
---|---|
US (1) | US7332956B2 (ja) |
JP (1) | JP5078315B2 (ja) |
CN (1) | CN1983756B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7279937B2 (en) * | 2006-01-25 | 2007-10-09 | Lsi Corporation | Programmable amplitude line driver |
US7694243B2 (en) * | 2007-12-27 | 2010-04-06 | International Business Machines Corporation | Avoiding device stressing |
EP2230579B1 (en) * | 2009-03-20 | 2013-01-23 | STMicroelectronics Srl | Fast switching, overshoot-free, current source and method |
US8819606B1 (en) * | 2013-02-26 | 2014-08-26 | Arris Enterprises, Inc. | Designing integrated circuits for high thermal reliability |
KR20150064404A (ko) * | 2013-12-03 | 2015-06-11 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9595823B2 (en) | 2014-01-24 | 2017-03-14 | Intel Corporation | Low power circuit for transistor electrical overstress protection in high voltage applications |
US9748734B1 (en) * | 2016-07-06 | 2017-08-29 | Raytheon Company | Apparatus and method for driving laser diode arrays with high-power pulsed currents using low-side linear drive with laser diode array protection and power efficiency monitoring and adjustment |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4210829A (en) * | 1978-10-02 | 1980-07-01 | National Semiconductor Corporation | Power up circuit with high noise immunity |
JPH02126310A (ja) * | 1988-11-07 | 1990-05-15 | Mitsubishi Electric Corp | 集積回路 |
KR940009696B1 (ko) | 1991-10-08 | 1994-10-15 | 현대전자산업주식회사 | 열 캐리어 방지 회로 |
US5315167A (en) * | 1992-04-09 | 1994-05-24 | International Business Machines Corporation | Voltage burn-in scheme for BICMOS circuits |
JPH06275779A (ja) * | 1993-03-22 | 1994-09-30 | Nippon Steel Corp | 半導体装置のラッチアップ防止回路 |
US5489902A (en) * | 1994-04-28 | 1996-02-06 | Sierra Semiconductor Corporation | Dynamic power saving video DAC |
US5726589A (en) | 1995-11-01 | 1998-03-10 | International Business Machines Corporation | Off-chip driver circuit with reduced hot-electron degradation |
US5982225A (en) * | 1997-08-06 | 1999-11-09 | International Business Machines Corporation | Hot electron compensation for improved MOS transistor reliability |
JP3926005B2 (ja) * | 1997-10-27 | 2007-06-06 | エルピーダメモリ株式会社 | 基準電圧発生回路 |
JPH11219224A (ja) * | 1998-02-03 | 1999-08-10 | Toshiba Corp | 基準電流生成装置 |
WO2001003301A1 (en) | 1999-06-29 | 2001-01-11 | Cochlear Limited | High voltage protection circuit on standard cmos process |
IT1320529B1 (it) * | 2000-07-07 | 2003-12-10 | St Microelectronics Srl | Circuito di pilotaggio di attuatori piezoelettrici, in particolare per un trasduttore di lettura/scrittura di dischi rigidi. |
JP3850264B2 (ja) * | 2001-10-29 | 2006-11-29 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100543659B1 (ko) * | 2003-06-20 | 2006-01-20 | 주식회사 하이닉스반도체 | 내부전압 생성용 액티브 드라이버 |
US6897712B2 (en) * | 2003-08-18 | 2005-05-24 | International Business Machines Corporation | Apparatus and method for detecting loss of high-speed signal |
US7012417B2 (en) * | 2003-10-21 | 2006-03-14 | Stmicroelectronics, Inc. | Voltage regulator with stress mode |
US7205830B2 (en) * | 2005-01-04 | 2007-04-17 | International Business Machines Corporation | Analog MOS circuits having reduced voltage stress |
-
2005
- 2005-10-27 US US11/163,688 patent/US7332956B2/en not_active Expired - Fee Related
-
2006
- 2006-10-20 JP JP2006286995A patent/JP5078315B2/ja not_active Expired - Fee Related
- 2006-10-27 CN CN2006101366330A patent/CN1983756B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1983756A (zh) | 2007-06-20 |
US20070096797A1 (en) | 2007-05-03 |
US7332956B2 (en) | 2008-02-19 |
JP2007123881A (ja) | 2007-05-17 |
CN1983756B (zh) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7483247B2 (en) | Multi-stack power supply clamp circuitry for electrostatic discharge protection | |
JP5078315B2 (ja) | デバイス保護システム、デバイス保護方法、微小電子回路システム、トリクル電流設定方法(デバイスのストレスを避ける方法) | |
US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
US6677803B1 (en) | Semiconductor integrated circuit device | |
US9964975B1 (en) | Semiconductor devices for sensing voltages | |
US20070008017A1 (en) | System and method for controlling input buffer biasing current | |
US10454466B1 (en) | Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages | |
US7694243B2 (en) | Avoiding device stressing | |
US11722132B2 (en) | Semiconductor integrated circuit device and semiconductor system including the same | |
US6492686B1 (en) | Integrated circuit having buffering circuitry with slew rate control | |
US7068074B2 (en) | Voltage level translator circuit | |
US6924689B2 (en) | Level shifter reference generator | |
US6414533B1 (en) | Over-voltage tolerant, active pull-up clamp circuit for a CMOS crossbar switch | |
US11913980B2 (en) | Power detection circuit | |
US7030643B2 (en) | Output buffer circuits including logic gates having balanced output nodes | |
US6194944B1 (en) | Input structure for I/O device | |
US7205830B2 (en) | Analog MOS circuits having reduced voltage stress | |
US8970257B2 (en) | Semiconductor device for offset compensation of reference current | |
US7786756B1 (en) | Method and system for latchup suppression | |
US7576575B2 (en) | Reset signal generator in semiconductor device | |
JP3356493B2 (ja) | プルアップ回路 | |
US20240222354A1 (en) | High-voltage based low-power, temperature dependent, thin-oxide only on-chip high current low drop out (ldo) regulator | |
US11736105B1 (en) | Bias current receiver with selective coupling circuit | |
Dowlatabadi | A robust, load-insensitive pad driver | |
O'CONNOR | Future trends in microelectronics-impact on detector readout |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5078315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |