CN1983756B - 用于避免器件载荷的系统和方法 - Google Patents

用于避免器件载荷的系统和方法 Download PDF

Info

Publication number
CN1983756B
CN1983756B CN2006101366330A CN200610136633A CN1983756B CN 1983756 B CN1983756 B CN 1983756B CN 2006101366330 A CN2006101366330 A CN 2006101366330A CN 200610136633 A CN200610136633 A CN 200610136633A CN 1983756 B CN1983756 B CN 1983756B
Authority
CN
China
Prior art keywords
low
tension supply
circuit
low threshold
testing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101366330A
Other languages
English (en)
Other versions
CN1983756A (zh
Inventor
许惠好
希伯雷希马·卡马拉
卡尔·D·西兰德
史蒂文·J·齐尔
许履尘
詹姆斯·D·罗克罗尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1983756A publication Critical patent/CN1983756A/zh
Application granted granted Critical
Publication of CN1983756B publication Critical patent/CN1983756B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种用于保护在包括高压电源的微电子电路中运行的弱器件来防止高压过载的系统，防止在掉电、加电期间和当在多电源系统中没有低压电源时弱器件出故障。所述系统包括低压电源检测电路，它被配置来检测电路加电、电路掉电、以及何时没有低压电源，并且在检测到时产生控制信号。所述系统还包括受控电流镜器件，它被配置来在电路掉电、电路加电期间、以及当没有低压电源时，响应于从低压电源检测电路接收的控制信号而提供细电流以保持在弱器件中的导电沟道。

Description

用于避免器件载荷的系统和方法
技术领域
本发明一般地涉及半导体，具体上涉及在掉电、加电期间和/或当没有多电源系统的较低电源时在微电子电路系统中的弱器件的保护系统。
背景技术
混合信号系统通常由数字核心和各种存储块构成，所述数字核心包括CPU或数字信号处理器(DSP)。所述核心可以由例如以下围绕：模拟接口电子电路，诸如输入/输出、数模和模数转换器，以及RF前端。微电子电路系统也可以是集中化的模拟核心，包括接收器和/或发送器联合体，它们被各种数字电路围绕。CMOS微电子电路芯片包括CMOS数字和模拟电路。所述模拟电路被强制与数字设计合作起作用，这是由CMOS发展支配的。具体上，当数字电路的电源电压降低时，晶体管的谐波失真分量(或噪音)大幅度地提高。
当电源电压随着发展的技术而继续降低时，变得越来越难于提高模拟电路的性能。这是因为各种模拟器件的门限电压不能随着降低的电源电压一道缩放。为了提高特定高速关键电路的性能，经常需要高电源电压，同时每当可能时就使用低门限弱器件来获得最大的电路过激励(overdrive)。而且，在新技术下开发的系统被优化以由低压电源供电，但是仍然需要与旧的传统系统兼容，所述旧的传统系统运行在高压电源环境下。因此，模拟电路设计者面临防止低门限弱器件过载(overstress)或击穿并且防止在多电源系统中的热电子性能变差的挑战。
在半导体晶体管器件中的栅极泄露电流主要依赖于栅极到基底电压、源极或漏极偏置电压、以及栅极介质厚度和大小。随着MOS技术的发展，栅极介质变得越来越薄，并且栅极泄露问题越来越严重，特别是当以高压载荷(stress)所述栅极介质(例如SiO2)时。栅极泄露的净效应是不希望有的，有不可控制的输入偏流、栅极泄露失配和散射噪声。由栅极泄露引起的输入偏流很类似于双极器件的基极电流，只是可以优化MOS器件的宽度和长度。MOS器件的输入阻抗由传统的输入电容和由于栅极泄露引起的平行沟道电阻构成。对于90nm规模的器件，对于大于1MHz的信号频率，输入阻抗是电容性的，并且MOSFET像传统的MOS那样作为。在较低的信号频率，输入阻抗是电阻性的，并且栅极泄露是主要的。因此，薄介质的MOS电容不适合于某些像PLL滤波器和保持电路那样的低频应用。
栅极泄露失配通常超过传统的门限失配容限。匹配栅极泄露通常会限制模拟电路的可实现性能水平。用于降低所述门限相关的失配效应的一种方式是提高芯片面积。但是，栅极泄露失配因此作为额外的扩展源(spread source)，并且会对可以用于降低门限失配的面积施加上限。当提高芯片面积时，传统的门限扩展分布降低，但是栅极泄露扩展分布增加。作为结果，最大可用晶体管面积被栅极泄露扩展限制。所述问题在65nm和45nm规模的几代中变得更严重。通常，最大面积是大约103μm2或更小。为了降低栅极泄露，一种设计策略涉及向电路的关键部分提供高压，以便可以使用具有较厚的栅极介质的晶体管来构造这些电路。MOS使用期限被垂直和横向电场和通过结的电场控制。与这些电场相关联的三种使用期限的确定机制被表示为介质击穿、热载体变差和结击穿。但是，这种设计策略对于模拟电路不起作用。为了实现适当的电路性能，一些模拟电路器件必须是低门限弱器件。
已经提出了用于降低数字I/O带上电压载荷的各种方法。一种这样的方法涉及使用级联电路来保护器件防止高压载荷。但是，这种方法对于模拟电路无用，因为在模拟电路中的所有信号不从干线(rail)到干线漂移。
用于防止热载体关联问题的另一种方法涉及延迟导通晶体管，直到漏极和源极已经降低到低于特性热载体操作电压。但是，这种方法忽略了栅极介质载荷的问题。
用于避免热载体问题的另一种方法涉及级联器件并且将中间节点电压偏置到电源电压电平的一半。仅仅当电源电平比级联器件的门限值电平的和充分大时，这种方法才起作用。否则，某些模拟器件不能正确地运行，因为缺少电源电压净空。而且，当电源电压电平降低并且所述技术进一步缩减尺寸时，这种方法变得不实用。这种方法也不能处理如何避免栅极介质载荷。
发明内容
本发明一般地涉及半导体领域，具体上涉及在掉电、加电期间和/或当没有多电源系统的低电源时在微电子电路系统中的弱器件的保护系统。
在一个方面，本发明涉及一种用于保护在包括高压电源的微电子电路中运行的弱器件的系统。所述系统包括低压电源检测电路，它被配置来检测电路加电、电路掉电、以及何时没有低压电源，并且在检测到时产生控制信号。所述系统还包括受控电流镜器件，它被配置来在电路掉电、电路加电期间、和/或当没有低压电源时，响应于从低压电源检测电路接收的控制信号而提供细电流以保持在弱器件中的导电沟道。
在一个实施例中，所述低压电源检测电路被配置来与低压电源的输出和高压电源的输出进行电交流。所述受控电流镜器件被配置来与低压电源的输出、高压电源的输出和弱器件进行电交流，并且与低压电源检测电路进行电交流。在另一个实施例中，所述系统还包括基准电流产生器，它被配置来与弱器件进行电交流，并且与受控电流镜器件进行电交流。所述基准电流产生器被进一步配置来在正常电路操作期间向弱器件提供基准电流。受控电流镜器件被进一步配置来接收基准电流，并且响应于从低压电源检测电路接收的控制信号选择性地向所述弱器件提供所述基准电流或所述细电流。在另一个实施例中，被提供来保持在弱器件中的导电沟道的所述细电流在0.1μA到10μA的范围内。在另一个实施例中，所述弱器件包括薄栅极介质器件、短沟道器件和/或小宽度器件。在其他实施例中，所述导电沟道防止通过弱器件的栅极的电压超过容限。在其他实施例中，所述高压电源产生大于或等于1.3伏特的电压，并且低压电源产生小于1.3伏特的电压。在另一个实施例中，受控电流镜器件包括电流镜器件和细电流器件。
在另一个方面，本发明涉及一种用于保护在包括高压电源的微电子电路中运行的弱器件的方法。所述方法包括：提供低压电源检测电路，它被配置来检测电路加电、电路掉电、以及何时没有低压电源，并且在检测到时产生控制信号。所述方法还包括提供受控电流镜器件，它被配置来在电路掉电、电路加电期间和/或当没有低压电源时，响应于从低压电源检测电路接收的控制信号而提供细电流以保持在弱器件中的导电沟道。
在一个实施例中，所述低压电源检测电路被配置与低压电源的输出和高压电源的输出进行电交流。所述受控电流镜器件被配置来与低压电源的输出、高压电源的输出和弱器件进行电交流，并且与低压电源检测电路进行电交流。在另一个实施例中，所述方法还包括提供基准电流产生器，它被配置来与弱器件进行电交流，并且与受控电流镜器件进行电交流。所述基准电流产生器被进一步配置来在正常电路操作期间向弱器件提供基准电流。受控电流镜器件被进一步配置来接收基准电流，并且响应于从低压电源检测电路接收的控制信号选择性地向所述弱器件提供所述基准电流或所述细电流。在另一个实施例中，被提供来保持在弱器件中的导电沟道的所述细电流在0.1μA到10μA的范围内。在其他实施例中，所述弱器件包括薄栅极介质器件、短沟道器件和/或小宽度器件。
在另一个方面，本发明涉及包括用于保护弱器件的系统的高速微电子电路系统。所述用于保护弱器件的系统包括低压电源检测电路，它与低压电源的输出和高压电源的输出进行电交流。所述低压电源检测电路被配置来检测电路加电、电路掉电和/或何时没有低压电源，并且在检测到时产生控制信号。所述用于保护弱器件的系统还包括受控电流镜器件，它与低压电源的输出、高压电源的输出、弱器件和低压电源检测电路进行电交流。所述受控电流镜器件在电路掉电、电路加电期间和/或当没有低压电源时，响应于从低压电源检测电路接收的控制信号而提供细电流以保持在每个弱器件中的导电沟道。
在另一个方面，本发明涉及一种用于设置弱器件的细电流的方法，所述方法包括：(a)识别弱器件，(b)将所述弱器件掉电，或者将所述弱器件置于待机模式中，(c)将细电流设置到大致0安培。所述方法还包括：(d)测量弱器件的栅极到源极电压(Vgs)、漏极到源极电压(Vds)和栅极到漏极电压(Vgd)，以确定是否Vgs、Vds和Vgd的任何一个大于容限。所述方法还包括：(e)如果Vgs、Vds和Vgd的任何一个大于容限，则递增所述细电流。所述方法还包括：重复步骤(d)和(e)，直到Vgs、Vds和Vgd小于容限。
通过下面的说明和权利要求，本发明的上述和其他目的、方面、特征和优点将会变得更清楚。
附图说明
在附图中，在不同的视图中，相同的附图标号一般表示相同的元件。而且，所述附图不必然是按照比例的，重点一般放在说明本发明的原理上。
图1是包括掉电控制引线的现有技术电流基准电路的说明示意图。
图2是按照本发明的另一个实施例的基准电流产生器的说明示意图。
图3A是按照本发明的一个实施例的掉电感测电路的说明示意图。
图3B是在图3A中所示的掉电感测电路的操作的真值表。
图4是按照本发明的另一个实施例的与图3的掉电感测电路进行电交流的受控电流镜器件的说明示意图。
图5是按照本发明的另一个实施例的电流模式逻辑缓冲器的说明示意图。
图6是按照本发明的另一个实施例的包括电流基准产生器的6.4G赫兹高速SerDes的说明方框图。
图7是按照本发明的一个实施例的用于设置目标弱器件的细电流的方法的说明流程图。
具体实施方式
本发明一般地涉及半导体领域，具体上涉及在掉电、加电期间和/或当没有多电源系统的低压电源(小于1.3V)时在微电子电路系统中的弱器件的保护系统。弱器件包括薄栅极介质器件(所述介质比大约3nm薄)、短沟道器件(所述沟道小于或等于大于90nm)和小宽度器件(所述宽度小于或等于大约480nm)。
当微电子电路系统以高压电源(大于或等于1.3V)运行时，弱器件(例如晶体管)必须被保护防止这样的高压，因为栅极介质会变得过载。过载的栅极介质的结果包括不希望有的栅极泄露电流增加、由于栅极泄露失配而导致器件失配增加、微电子电路性能变差、热电子效应、栅极击穿和/或由于栅极介质击穿而导致的总体弱器件故障。
本发明提供了一种用于当电路/系统掉电、加电和/或当没有多电源系统的低压电源(0.8V到1.2V)时弱器件的保护系统。所述载荷保护系统包括基准电流分布系统(它提供在10μA到200μA之间的基准电流)、低压电源电平检测电路和受控电流镜器件。在正常的电路/系统操作期间，基准电流产生器向微电子电路系统提供基准电流。当低压电源检测电路检测到掉电、加电和/或当没有低压电源时，受控电流镜器件(CMD)提供细电流，并且将所述细电流映射到弱器件。所述细电流的目的是保持在MOSFET器件中的沟道，以便通过栅极介质的电压载荷被划分到扩散结(或沟道)区域中，以避免对于栅极的损害。而且，通过所述器件的源极/漏极的电压载荷被在所述电路中堆叠的多个器件划分。
参见图1，示出了传统的基准电流电路100。传统的基准电流电路包括掉电控制引线(PDWN)140、反相器145、PMOS器件152、150、154、156、158和160、NMOS器件162、下拉器件180、182、184、186、带隙基准(BGR)110、差动放大器120、NMOS器件135和下拉电阻器130。所述传统基准电流电路100被低压电源Vdd 178供电。
在操作中，经由差动放大器120和反馈控制电路来通过BGR 110产生基准电流I1、I2、I3和I4，所述反馈控制电路包括NMOS器件135和PMOS器件150。在掉电期间(PDWN＝1)，反馈被切断，NMOS器件162被截止，并且PMOS器件152导通，由此截止镜器件154、156、158和160。基准电流I1、I2、I3和176因此被下拉到地。当完成掉电时(PDWN＝0)，建立反馈，并且等于由电阻器130划分的Vbgr的、在节点166的所产生电流将成比例地被镜射到其他器件。
参见图2，在一个实施例中，示出了基准电流产生器200。基准电流产生器200包括在图1中所示的基准电流产生器100的某些电路元件。具体地，基准电流产生器200包括掉电控制引线(PDWN)140、反相器145、PMOS器件152、150、154和156、NMOS器件162、下拉器件180、182、带隙基准(BGR)110、差动放大器120、NMOS器件135和下拉电阻器130。基准电流产生器200在一个实施例中包括附加电路201，如在虚线框中所示。附加电路201包括下拉感测或检测电路(PDSC)210和受控电流镜器件(CMD)220和215。基准电流产生器200是由低压电源(0.8V到1.2V)Vdd 178和高压电源(1.3V到1.8V)Vtr 205(端接电压)供电的多电源系统。
如上所述，基准电流I1和I2是到没有栅极介质载荷问题的电路的基准偏流，并且可以正常地被掉电。基准电流I5和I6是用于由电源Vtr 205加电的弱器件的基准偏流，并且不能被完全地掉电。在正常的电路操作期间，节点230和节点235将分别具有基准电流I5和I6。在掉电、加电期间和/或当缺失低压电源Vdd 178时，节点230和节点235将具有细电流，如下进一步详细所述。
PDSC 210是低压电源感测或检测电路，它检测电路掉电、电路加电没有低压电源Vdd 178。例如，如果在加电期间高压电源Vtr 205早于低压电源Vdd 178接通、或者去除或中断了低压电源Vdd 178，则会损坏所述弱器件。因此，使用PDSC 210来检测何时缺失低压电源Vdd 178。
CMD 220和CMD 215被PDSC 210控制，来在正常操作期间产生基准电流，或在电路掉电、电路加电期间或当缺失低压电源Vdd 178时产生细电流。所述细电流是大约0.1μA到10μA，并且被镜射到每个弱器件的源极以保持每个弱器件的沟道，以便保持通过每个弱器件的适当电压(＜1.2V)，以避免在每个弱器件的栅极介质上的过量载荷，并且防止每个弱器件击穿。例如，对于具有比3nm薄的栅极介质的MOSFET器件，施加到Vgs和Vgd的大于1.2V的电压一般会导致热载体效应。而且，长时间施加这样的电压一般会导致对于器件的门限电压的改变。
参见图3A，在一个实施例中，PDSC 210包括两个输入反相器305和307、下拉NMOS器件310、电平移动器375、两个上拉PMOS器件335和340和一个输出反相器345。所述电平移动器375包括PMOS器件325和330、以及NMOS器件315和320。所述PDSC 210经由PDWN信号140或经由没有低压电源Vdd 178而检测掉电。
在运行中，当没有低压电源Vdd 178时，节点355由于来自在所述芯片上的其他电路的泄露电流的下拉而浮动于低。因此，节点369和365都浮动于低。PMOS器件335和340导通，并且节点370被拉高到高压电源Vtr 205的电压，并且节点350被反相器345下拉到地。因此，当PDWN 140＝1或节点355浮动于低时，PDSC 210的输出将保持低在地。NMOS器件310向电平移动器375加上正反馈以克服对于节点360的任何可能的耦接噪声。
当PDWN 140＝0并且存在低压电源Vdd 178时，节点360在高、在低压电源Vdd 178的电压上，并且节点365在低。而且，节点370在低，这截止了NMOS器件310，并且节点350在高。PMOS器件340和335一起形成弱上拉电阻器，因此，NMOS器件315和320被设计来足够强壮以克服由PMOS器件335和340贡献的弱上拉。当PDWN＝0时，NMOS器件335和340被轻微地导通，并且试图向Vtr上拉节点370。NMOS器件315强导通并且试图下拉节点370到地。因此，NMOS器件315与NMOS器件335、340竞争。当NMOS器件335和340被设计为很弱、或可替换地NMOS器件315被设计为比NMOS器件335和340强时，当PDWN＝0时NMOS器件315将胜出，并且将节点370拉至地电压。但是，在PDWN＝1的情况下，NMOS器件335和340帮助向Vtr上拉节点370。
图3B是汇总如上所述和在图3A中所示的PDSC 210的操作的真值表。
参见图4，在一个实施例中，受控电流镜器件(CMD)220(或215)包括PMOS器件405和410。PMOS器件405是实际的镜器件，它具有特定的大小(诸如沟道宽度和长度)，用于映射来自在图2中所示的基准电路的PMOS器件150的基准电流。PMOS器件410是细电流器件。PMOS器件410在尺寸上相对较小，并且用于向每个电路通过小量的电流(即细电流，也称为Isleep)。当没有低压电源Vdd 178时或在掉电期间(PWDN 140是1并且节点350是0)，PMOS器件410接通。例如1μA的细电流将被从高压电源Vtr 205提供到每个弱器件(例如在节点230上)，以保持在每个弱器件中的沟道，以便每个弱器件的栅极介质不过载。但是，如果高压电源Vtr 205不存在，则不提供电流，并且将不载荷弱器件的栅极介质。
参见图5，示出了使用从如上所述的弱器件保护系统提供的细电流的电流模式逻辑电路(CML)500缓冲器的一个示例。所提供的细电流在节点555大约是1μA。输入器件515和520的栅极电压被未示出的电路控制，所述未示出的电路在掉电、加电和/或当没有Vdd 178时将栅极电压拉近Vtr。所述细电流经由NMOS器件510而被镜射到NMOS尾部器件505的源极。当CML500在待机模式中时(掉电、加电和/或当没有Vdd时)，细电流将通过输入器件515和520与作为电阻分压器的NMOS尾部器件505划分总电压Vtr。通过输入NMOS器件515、输入NMOS器件520和NMOS尾部器件505的电压因此在安全范围内(例如小于1.2V)。Vgd、Vgs和Vds载荷将全部小于载荷容限(例如小于1.2V)。Vgx载荷(栅极到衬底电压)不是问题，因为细电流引发在NMOS器件515、520和505中的沟道，这在掉电期间将主要部分与栅极屏蔽。换句话说，被实际上施加到栅极介质的电压不是Vgx的全部数量，而是Vgx的大约一半。因此，CML电路500将在掉电、加电或当没有低压电源Vdd 178时保持可靠。
通过强制小量电流(例如0.1μA)通过每个弱器件的沟道区域，在掉电、加电或当没有Vdd时保持每个弱器件中的沟道区域。所述沟道区域形成扩散电容器，它与栅极电容器串联，以便在这两个串联的电容器之间划分通过栅极到衬底的电压。与在没有流过每个弱器件的沟道的细电流的情况下通过每个弱器件的栅极的静电压相比较，在有细电流流过每个弱器件的沟道的情况下通过每个弱器件的栅极的静电压较小。最终结果是每个弱器件不被损坏。
参见图6，在一个实施例中，在高速微电子电路系统中实现了用于保护在弱器件中的栅极介质不被过载的系统。具体上，在6.4G赫兹的高速SerDes(HSS)600中实现所述系统。HSS 600包括四个模拟接收器核心Core_1605、Core_2 610、Core_3 615和Core_4 620，它们共享基于锁相环(PLL)的时钟产生器625。PLL 625包括BGR 110、差动放大器120、NMOS器件135和电阻器130(在图2中示出)。BGR 110和差动放大器120被表示为块630。
所产生的基准电流被分布到所述四个模拟接收器核心Core_1 605、Core_2 610、Core_3 615和Core_4 620的每个。在所述每个接收器核心Core_1605、Core_2 610、Core_3 615和Core_4 620内，分别有掉电受控电流镜器件635a、635b、635c、635d。每个掉电受控电流镜器件635a、635b、635c、635d被配置来向相应的模拟接收器核心Core_1 605、Core_2 610、Core_3 615和Core_4 620的每个端口发送基准电流。每个掉电受控电流镜器件635a、635b、635c、635d包括PDSC 210(在图2中示出，并且在上面详细说明)，用于检测掉电、加电和/或何时没有低压电源Vdd 178。在正常操作中，PDSC 210将输出高信号以关闭细电流。在掉电、加电和/或当没有低压电源Vdd 178时，PDSC210将输出低信号以接通被提供到在模拟接收器核心Core_1 605、Core_2 610、Core_3 615和Core_4 620内的灵敏弱器件的细电流，以保持在每个弱器件中的沟道。
参见图7，在一个实施例中，示出了用于设置介质器件的适当细电流的方法的流程图700。按照在电路的设计阶段实现的所述方法，识别所有的弱器件(步骤705)。所述电路被掉电或置于待机模式中(步骤710)。所述细电流被设置到0安培(步骤715)。接着，检查所有的介质器件的电压Vgs、Vds和V gd(步骤720)。如果电压低于载荷容限，则适当地设置细电流(步骤725)。如果电压不低于载荷容限(例如小于1.2V)，则以0.1μA的递增量来递增细电流(最大达到10μA)(步骤730)。再次检查所有的介质器件的电压Vgs、Vds和Vgd(步骤720)。重复这个过程，直到所述电压低于载荷容限，并且细电流被适当地设置(步骤725)。
所公开的系统和方法有许多优点。通常，输入CML差动对(器件515和520)的主体经由大电阻器而被绑定到公共源极节点。这样作以通过将主体电压提高到与CML差动对的源极相同的电压电平而降低Vgx。但是，这种手段需要大的布局面积，因为所述主体未被绑到地。所述主体因此需要绝缘的p衬底井。对于本发明，可以使用弱器件来增大整体电路的性能，并且可以将所述弱器件定位在同一井内，并且绑到同一地电平上，这节省了电路布局的空间。而且，所公开的系统在掉电、加电期间和/或当在多电源系统中没有低压电源Vdd 178时防止电路和器件故障。
本领域内的普通技术人员可以在不脱离本发明的精神和范围的情况下进行改变、修改和其他实现方式，因此，本发明不仅仅被先前的说明性描述所限定。

Claims (19)

1.一种用于保护在包括高压电源的微电子电路中运行的低门限弱器件的系统，所述系统包括：
低压电源检测电路，它被配置来检测电路加电、电路掉电、以及何时没有低压电源，并且在检测到时产生控制信号；以及
受控电流镜器件，它被配置来在电路掉电、电路加电、以及当没有低压电源时的之一情况期间，响应于从低压电源检测电路接收的控制信号而提供细电流以保持在低门限弱器件中的导电沟道。
2.按照权利要求1的系统，其中，所述低压电源检测电路被配置来与低压电源的输出和高压电源的输出进行电交流。
3.按照权利要求2的系统，其中，所述受控电流镜器件被配置来与低压电源的输出、高压电源的输出和低门限弱器件进行电交流，并且与低压电源检测电路进行电交流。
4.按照权利要求1的系统，还包括基准电流产生器，它被配置来与低门限弱器件进行电交流，并且与受控电流镜器件进行电交流，所述基准电流产生器被进一步配置来在正常电路操作期间向低门限弱器件提供基准电流。
5.按照权利要求4的系统，其中，所述受控电流镜器件被进一步配置来接收基准电流，并且响应于从低压电源检测电路接收的控制信号选择性地向所述低门限弱器件提供所述基准电流与所述细电流中的一个。
6.按照权利要求1的系统，其中，被提供来保持在低门限弱器件中的导电沟道的所述细电流在0.1μA到10μA的范围内。
7.按照权利要求1的系统，其中，所述低门限弱器件包括薄栅极介质器件或短沟道器件。
8.按照权利要求1的系统，其中，所述导电沟道防止通过低门限弱器件的栅极的电压超过容限。
9.按照权利要求1的系统，其中，所述高压电源产生大于或等于1.3伏特的电压，并且低压电源产生小于1.3伏特的电压。
10.按照权利要求1的系统，其中，所述受控电流镜器件包括电流镜器件和细电流器件。
11.一种用于保护在包括高压电源的微电子电路中运行的低门限弱器件的方法，所述方法包括：
提供低压电源检测电路，它被配置来检测电路加电、电路掉电、以及何时没有低压电源，并且在检测到时产生控制信号；以及
提供受控电流镜器件，它被配置来在电路掉电、电路加电、以及当没有低压电源时的之一情况期间，响应于从低压电源检测电路接收的控制信号而提供细电流以保持在低门限弱器件中的导电沟道。
12.按照权利要求11的方法，其中，所述低压电源检测电路被配置与低压电源的输出和高压电源的输出进行电交流。
13.按照权利要求12的方法，其中，所述受控电流镜器件被配置来与低压电源的输出、高压电源的输出和低门限弱器件进行电交流，并且与低压电源检测电路进行电交流。
14.按照权利要求11的方法，还包括提供基准电流产生器，它被配置来与低门限弱器件进行电交流，并且与受控电流镜器件进行电交流，所述基准电流产生器被进一步配置来在正常电路操作期间向弱器件提供基准电流。
15.按照权利要求14的方法，其中，所述受控电流镜器件被进一步配置来接收基准电流，并且响应于从低压电源检测电路接收的控制信号选择性地向所述低门限弱器件提供所述基准电流和所述细电流中的一个。
16.按照权利要求11的方法，其中，被提供来保持在低门限弱器件中的所述沟道的所述细电流在0.1μA到10μA的范围内。
17.按照权利要求11的方法，其中，所述低门限弱器件包括薄栅极介质器件或短沟道器件。
18.一种包括用于保护低门限弱器件的系统的高速微电子电路系统，包括：
低压电源检测电路，它与低压电源的输出和高压电源的输出进行电交流，所述低压电源检测电路被配置来检测电路加电、电路掉电、以及当没有低压电源时的之一情况，并且在检测到时产生控制信号；以及
受控电流镜器件，它与低压电源的输出、高压电源的输出、低门限弱器件和低压电源检测电路进行电交流，所述受控电流镜器件在电路掉电、电路加电、以及当没有低压电源时的之一情况期间，响应于从低压电源检测电路接收的控制信号而提供细电流以保持在每个低门限弱器件中的导电沟道。
19.一种用于设置低门限弱器件的细电流的方法，所述方法包括：
(a)识别低门限弱器件；
(b)将所述低门限弱器件掉电，或者将所述弱器件置于待机模式中；
(c)将细电流设置到大致0安培；
(d)测量低门限弱器件的栅极到源极电压Vgs、漏极到源极电压Vds和栅极到漏极电压Vgd，以确定是否Vgs、Vds和Vgd的任何一个大于容限；
(e)如果Vgs、Vds和Vgd的任何一个大于容限，则递增所述细电流；以及
(f)重复步骤(d)和(e)，直到Vgs、Vds和Vgd小于容限。
CN2006101366330A 2005-10-27 2006-10-27 用于避免器件载荷的系统和方法 Expired - Fee Related CN1983756B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/163,688 2005-10-27
US11/163,688 US7332956B2 (en) 2005-10-27 2005-10-27 Method to avoid device stressing

Publications (2)

Publication Number Publication Date
CN1983756A CN1983756A (zh) 2007-06-20
CN1983756B true CN1983756B (zh) 2010-06-23

Family

ID=37995478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101366330A Expired - Fee Related CN1983756B (zh) 2005-10-27 2006-10-27 用于避免器件载荷的系统和方法

Country Status (3)

Country Link
US (1) US7332956B2 (zh)
JP (1) JP5078315B2 (zh)
CN (1) CN1983756B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279937B2 (en) * 2006-01-25 2007-10-09 Lsi Corporation Programmable amplitude line driver
US7694243B2 (en) * 2007-12-27 2010-04-06 International Business Machines Corporation Avoiding device stressing
EP2230579B1 (en) * 2009-03-20 2013-01-23 STMicroelectronics Srl Fast switching, overshoot-free, current source and method
US8819606B1 (en) * 2013-02-26 2014-08-26 Arris Enterprises, Inc. Designing integrated circuits for high thermal reliability
KR20150064404A (ko) * 2013-12-03 2015-06-11 에스케이하이닉스 주식회사 반도체 장치
US9595823B2 (en) 2014-01-24 2017-03-14 Intel Corporation Low power circuit for transistor electrical overstress protection in high voltage applications
US9748734B1 (en) * 2016-07-06 2017-08-29 Raytheon Company Apparatus and method for driving laser diode arrays with high-power pulsed currents using low-side linear drive with laser diode array protection and power efficiency monitoring and adjustment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982225A (en) * 1997-08-06 1999-11-09 International Business Machines Corporation Hot electron compensation for improved MOS transistor reliability
US6922098B2 (en) * 2003-06-20 2005-07-26 Hynix Semiconductor Inc. Internal voltage generating circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4210829A (en) * 1978-10-02 1980-07-01 National Semiconductor Corporation Power up circuit with high noise immunity
JPH02126310A (ja) * 1988-11-07 1990-05-15 Mitsubishi Electric Corp 集積回路
KR940009696B1 (ko) * 1991-10-08 1994-10-15 현대전자산업주식회사 열 캐리어 방지 회로
US5315167A (en) * 1992-04-09 1994-05-24 International Business Machines Corporation Voltage burn-in scheme for BICMOS circuits
JPH06275779A (ja) * 1993-03-22 1994-09-30 Nippon Steel Corp 半導体装置のラッチアップ防止回路
US5489902A (en) * 1994-04-28 1996-02-06 Sierra Semiconductor Corporation Dynamic power saving video DAC
US5726589A (en) * 1995-11-01 1998-03-10 International Business Machines Corporation Off-chip driver circuit with reduced hot-electron degradation
JP3926005B2 (ja) * 1997-10-27 2007-06-06 エルピーダメモリ株式会社 基準電圧発生回路
JPH11219224A (ja) * 1998-02-03 1999-08-10 Toshiba Corp 基準電流生成装置
JP4763192B2 (ja) * 1999-06-29 2011-08-31 コクレア リミテッド 標準ｃｍｏｓプロセスの高電圧保護回路
IT1320529B1 (it) * 2000-07-07 2003-12-10 St Microelectronics Srl Circuito di pilotaggio di attuatori piezoelettrici, in particolare per un trasduttore di lettura/scrittura di dischi rigidi.
JP3850264B2 (ja) * 2001-10-29 2006-11-29 株式会社ルネサステクノロジ 半導体装置
US6897712B2 (en) * 2003-08-18 2005-05-24 International Business Machines Corporation Apparatus and method for detecting loss of high-speed signal
US7012417B2 (en) * 2003-10-21 2006-03-14 Stmicroelectronics, Inc. Voltage regulator with stress mode
US7205830B2 (en) * 2005-01-04 2007-04-17 International Business Machines Corporation Analog MOS circuits having reduced voltage stress

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982225A (en) * 1997-08-06 1999-11-09 International Business Machines Corporation Hot electron compensation for improved MOS transistor reliability
US6922098B2 (en) * 2003-06-20 2005-07-26 Hynix Semiconductor Inc. Internal voltage generating circuit

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-133935A 2003.05.09
JP特开平8-293774A 1996.11.05

Also Published As

Publication number Publication date
US20070096797A1 (en) 2007-05-03
US7332956B2 (en) 2008-02-19
JP2007123881A (ja) 2007-05-17
CN1983756A (zh) 2007-06-20
JP5078315B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
CN1983756B (zh) 用于避免器件载荷的系统和方法
US4963766A (en) Low-voltage CMOS output buffer
US6744291B2 (en) Power-on reset circuit
US6836148B2 (en) Versatile high voltage outputs using low voltage transistors
US8395870B2 (en) Input/output circuit
KR101044550B1 (ko) 얇은­산화물 전계 효과 트랜지스터들을 이용하는 디지털 출력 드라이버 및 입력 버퍼
EP0608489A2 (en) Low-to-high voltage translator with latch-up immunity
JP2006238449A (ja) 自己バイパス型電圧レベル変換回路
US6424510B1 (en) ESD structure for IC with over-voltage capability at pad in steady-state
US5793592A (en) Dynamic dielectric protection circuit for a receiver
US7694243B2 (en) Avoiding device stressing
USRE41982E1 (en) Circuitry to provide a low power input buffer
Gariboldi et al. A monolithic quad line driver for industrial applications
US6924689B2 (en) Level shifter reference generator
US6194944B1 (en) Input structure for I/O device
US7190191B1 (en) Over-voltage tolerant input buffer having hot-plug capability
Hobrecht An intelligent BiCMOS/DMOS quad 1-A high-side switch
US11223358B2 (en) IO analog rail control circuit for power ramps
US6788586B2 (en) Output buffer for a nonvolatile memory with output signal switching noise reduction, and nonvolatile memory comprising the same
US6037802A (en) Tristate buffer having a bipolar transistor
JP2002204154A (ja) 終端回路およびその方法
Shin et al. Slew-rate-controlled output driver having constant transition time over process, voltage, temperature, and output load variations
US6720821B2 (en) Methods and systems for generating interim voltage supplies
JPH0696590A (ja) プルアップ回路
US7612585B2 (en) Pull-up circuit for an input buffer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623