TWI520122B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI520122B
TWI520122B TW103100692A TW103100692A TWI520122B TW I520122 B TWI520122 B TW I520122B TW 103100692 A TW103100692 A TW 103100692A TW 103100692 A TW103100692 A TW 103100692A TW I520122 B TWI520122 B TW I520122B
Authority
TW
Taiwan
Prior art keywords
transistor
electrically coupled
inverting input
data line
current
Prior art date
Application number
TW103100692A
Other languages
English (en)
Other versions
TW201528242A (zh
Inventor
林俊傑
張華罡
陳致成
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW103100692A priority Critical patent/TWI520122B/zh
Priority to CN201410117602.5A priority patent/CN104134417B/zh
Priority to US14/487,490 priority patent/US9606645B2/en
Publication of TW201528242A publication Critical patent/TW201528242A/zh
Application granted granted Critical
Publication of TWI520122B publication Critical patent/TWI520122B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

顯示裝置
本發明是關於一種顯示裝置，且特別是有關於一種補償漏電流的顯示裝置。
以目前的主動式矩陣顯示器而言，如主動式矩陣液晶顯示器(Active Matrix Liquid Crystal Display,AMLCD)、主動式矩陣有機發光二極體(Active Matrix Organic Light-Emitting Diode,AMOLED)顯示器等，其內部設置具有多個薄膜電晶體(Thin-Film Transistor,TFT)的薄膜電晶體陣列基板(TFT Array Substrate)。請參照第1圖，第1圖繪示習知技術中的一種電晶體陣列100的示意圖。電晶體陣列100電性耦接於M條掃描線S1~SM以及N條資料線D1~DN。另外，電晶體陣列100包含M*N個像素電晶體T11~TMN，每一個像素電晶體電性耦接於其中一條掃描線以及其中一條資料線。每一個像素電晶體對應像素陣列(未繪示於圖中)中的一個像素。
如第1圖所示，多個像素電晶體耦接於一條資料線。當資料線上的其中一個像素電晶體開啟時，資料線上的其它像素電晶體是關閉的。然而，雖然像素電晶體被控 制在關閉的狀態，卻仍然會有發生漏電流的情況，以至於當提供資料訊號給開啟的像素電晶體時，在相應的像素中形成的像素電壓不完全。
像素電晶體發生漏電流的情況有兩種，第一種情況為像素電晶體產生的漏電流拉走資料線上的電流，舉例來說，當提供資料訊號給像素電晶體T11時，若像素電晶體T21產生的漏電流拉走資料線D1上的電流，會導致電晶體T11相應的像素形成的像素電壓不足；第二種情況為像素電晶體產生的漏電流饋入到資料線上，舉例來說，當提供資料訊號給像素電晶體T11時，若像素電晶體T21產生的漏電流饋入到資料線D1時，會導致電晶體T11相應的像素形成的像素電壓過大。換言之，當像素電晶體有發生漏電流的情況時，會導致像素中形成的像素電壓不完全，使得像素無法顯示正確的亮度，造成色偏或是影像失真等問題。
為了解決上述問題，本發明揭示一種顯示裝置以及像素驅動方法，藉以補償流入資料線或從資料線流出的漏電流，使得電性耦接於資料線上的像素可以根據提供的資料電流形成正確的像素電壓。
本揭示內容之一態樣是關於一種顯示裝置，包含複數個像素、資料線、第一電流補償單元、第二電流補償單元和第一控制單元。資料線電性耦接所述像素。第一電流補償單元電性耦接該資料線並用以根據資料線的電壓提供 第一電流經由資料線至所述像素。第一電流用以補償資料線流出的漏電流。第二電流補償單元電性耦接該資料線並用以根據資料線的電壓從所述像素經由資料線汲取第二電流。第二電流用以補償流入資料線的漏電流。第一控制單元用以根據資料線的電壓，控制第一電流補償單元提供第一電流或控制第二電流補償單元汲取第二電流。
綜上所述，本發明提供的顯示裝置及像素驅動方法，藉由提供第一電流經由資料線至像素陣列中的像素或從像素陣列中的像素經由資料線汲取第二電流，可以補償像素陣列中在所述資料線上的像素發生漏電流的情況。因此，當驅動電路提供資料電流經由資料線至像素時，驅動電路在像素上形成的像素電壓可以達到額定電壓，使像素顯示正確的亮度。
100‧‧‧電晶體陣列
S1~SM‧‧‧掃描線
D1~DN‧‧‧資料線
T11~TMN‧‧‧像素電晶體
200‧‧‧顯示裝置
210‧‧‧驅動電路
211、300、400、500、600、700‧‧‧補償模組
212‧‧‧訊號源
220‧‧‧像素陣列
P11~PMN‧‧‧像素
P1N、P2N‧‧‧像素
310、410、510、710‧‧‧第一電流補償單元
320、420、520、720‧‧‧第二電流補償單元
330、430、530、620‧‧‧控制單元
531‧‧‧第一微分器
532‧‧‧第一積分器
533‧‧‧第二微分器
534‧‧‧第二積分器
535‧‧‧開關
610、740‧‧‧電流驅動單元
630、760‧‧‧選擇器
730‧‧‧第一控制單元
750‧‧‧第二控制單元
ID‧‧‧資料電流
IS‧‧‧驅動電流
I1‧‧‧第一電流
I2‧‧‧第二電流
IC1‧‧‧第一控制訊號
IC2‧‧‧第二控制訊號
IC3‧‧‧第三控制訊號
V1‧‧‧第一工作電壓
V2‧‧‧第二工作電壓
V3‧‧‧第三工作電壓
Q1‧‧‧第一電晶體
Q2‧‧‧第二電晶體
Q3‧‧‧第三電晶體
Q4‧‧‧第四電晶體
Q5‧‧‧第五電晶體
Q6‧‧‧第六電晶體
Q7‧‧‧第七電晶體
Q8‧‧‧第八電晶體
Q9‧‧‧第九電晶體
OP1‧‧‧第一運算放大器
OP2‧‧‧第二運算放大器
OP3‧‧‧第三運算放大器
OP4‧‧‧第四運算放大器
OP5‧‧‧第五運算放大器
OP6‧‧‧第六運算放大器
OP7‧‧‧第七運算放大器
OP8‧‧‧第八運算放大器
OP9‧‧‧第九運算放大器
OP10‧‧‧第十運算放大器
C1‧‧‧第一電容
C2‧‧‧第二電容
C3‧‧‧第三電容
C4‧‧‧第四電容
C5‧‧‧第五電容
C6‧‧‧第六電容
C7‧‧‧第七電容
C8‧‧‧第八電容
C9‧‧‧第九電容
CS‧‧‧儲存電容
R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13‧‧‧電阻
SW1、SW2、SW3‧‧‧開關
S801、S803、S805、S807、S809、S811‧‧‧步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖繪示習知技術中的一種電晶體陣列的示意圖；第2圖是根據本發明一實施例繪示的一種顯示裝置的示意圖；第3圖是根據本發明第一實施例繪示的一種補償模組的示意圖；第4圖是根據本發明第二實施例繪示的一種補償模組的示意圖； 第5圖是根據本發明第三實施例繪示的一種補償模組的示意圖；第6圖是根據本發明第四實施例繪示的一種補償模組的示意圖；第7圖是根據本發明第五實施例繪示的一種補償模組的示意圖；以及第8圖是根據本發明一實施例繪示的一種像素驅動方法的流程圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。
關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅僅是為了區別以相同技術用語描述的元件或操作而已。
另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』還可指二或多個元件相互操作或動作。
請參照第2圖，第2圖是根據本發明一實施例繪示的一種顯示裝置200的示意圖。顯示裝置200包含驅動電路210、像素陣列220以及N條資料線D1~DN，資料線D1~DN電性耦接於驅動電路210和像素陣列220。驅動電路210包含N個補償模組211和N個訊號源212。N個補償模組211分別電性耦接資料線D1~DN，且N個訊號源212分別電性耦接資料線D1~DN。像素陣列220更包含N行M列的M*N個像素P11~PMN，其中N行像素分別電性耦接於資料線D1~DN。
在一實施例中，顯示裝置200可以是具有電晶體陣列(Transistor Array)的顯示裝置，如：主動式矩陣液晶顯示器(Active Matrix Liquid Crystal Display,AMLCD)、主動式矩陣有機發光二極體(Active Matrix Organic Light-Emitting Diode,AMOLED)顯示器等，但本發明並不以此為限。
在一操作中，由於補償模組211電性耦接於相應的一條資料線，因此補償模組211可用於偵測資料線上M個像素(如：像素P11~PM1)的漏電流，並且提供電流給所述M個像素或從M個像素汲取電流，藉此補償所述像素產生的漏電流。因此，當驅動電路210透過訊號源212經由資料線D1~DN提供資料電流ID給像素陣列220中的像素P11~PMN時，可確保像素P11~PMN達到額定的像素電壓；換言之，藉由在驅動電路210中設置補償模組211，可確保每一個像素顯示正確的亮度。
請一併參照第2圖和第3圖，第3圖是根據本發明第一實施例繪示的一種補償模組300的示意圖。第3圖所示的補償模組300可應用於第2圖中所示的顯示裝置200，但不以此為限。為了清楚以及方便說明，本實施例以及以下實施例僅以一個補償模組用於補償一條資料線上的像素為例，然其並非用以限定本發明。
如第3圖所示，補償模組300包含第一電流補償單元310、第二電流補償單元320和控制單元330。第一電流補償單元310和第二電流補償單元320電性耦接資料線DN。第一電流補償單元310用以根據資料線DN的電壓，提供第一電流I1經由資料線DN至像素P1N~PMN。第一電流I1用以補償從資料線DN流出的漏電流。第二電流補償單元320用以根據資料線DN的電壓，從像素P1N~PMN經由資料線DN汲取第二電流I2。第二電流I2用以補償流入資料線DN的漏電流。控制單元330用以根據資料線DN的電壓，控制第一電流補償單元310提供第一電流I1或控制第二電流補償單元320汲取第二電流I2。
在一實施例中，第一電流補償單元310包含第一電晶體Q1和第一電容C1。第一電晶體Q1之第一端電性耦接第一電容C1的一端並用以接收第一工作電壓V1。第一電晶體Q1之控制端電性耦接第一電容C1的另一端。第一電晶體Q1之第二端電性耦接資料線DN。
類似地，第二電流補償單元320包含第二電晶體Q2和第二電容C2。第二電晶體Q2之第一端電性耦接第二 電容C2的一端並用以接收第二工作電壓V2。第二電晶體Q2之控制端電性耦接第二電容C2的另一端。第二電晶體Q2之第二端電性耦接資料線DN。
控制單元330包含第一運算放大器OP1、第二運算放大器OP2、第三電容C3和第四電容C4。第一運算放大器OP1具有第一非反相輸入端、第一反相輸入端以及第一輸出端。第一非反相輸入端電性耦接第三電容C3的一端並用以經由電阻R1接收第一工作電壓V1。第三電容C3的另一端電性耦接資料線DN。第一輸出端電性耦接於第一反相輸入端和第一電晶體Q1之控制端。類似地，第二運算放大器OP2具有第二非反相輸入端、第二反相輸入端以及第二輸出端。第二非反相輸入端電性耦接第四電容C4的一端並用以經由電阻R2接收第二工作電壓V2。第四電容C4的另一端電性耦接資料線DN。第二輸出端電性耦接於第二反相輸入端和第二電晶體Q2之控制端。
在一實施例中，第一電晶體Q1可為P型金氧半場效電晶體(P-type Metal-Oxide-Semiconductor Field-Effect Transistor,PMOS)，第二電晶體Q2可為N型金氧半場效電晶體(NMOS)，第一工作電壓V1具有高邏輯準位，第二工作電壓V2具有低邏輯準位(如：接地之電壓)，然其並非用以限制本發明；換言之，任何本領域具通常知識者，在不脫離本發明之精神和範圍內，當可設計不同電晶體，來實現所述第一電晶體Q1和第二電晶體Q2的效果。
在一操作中，假設像素P1N位於開啟的狀態，其 它像素P2N~PMN位於關閉的狀態。當像素P2N~PMN並未發生漏電流的情況時，資料線DN上的電壓並未發生變化。此時，第一運算放大器OP1根據第一工作電壓V1產生第一控制訊號IC1給第一電晶體Q1。由於資料線DN的電壓並未改變，第一控制訊號IC1的準位大約相同於第一工作電壓V1，因此，第一電晶體Q1操作在截止的狀態。類似地，第二運算放大器OP2根據第二工作電壓V2產生第二控制訊號IC2給第二電晶體Q2。因第二控制訊號IC2的準位亦大約相同於第二工作電壓V2，因此，第二電晶體Q2亦操作在截止的狀態。換句話說，當資料線DN上的像素P2N~PMN並未發生漏電流的情況時，第一電流補償單元310和第二電流補償單元320均未運作。
在另一操作中，當關閉的像素P2N~PMN產生的漏電流拉走資料線DN的電流(亦即，漏電流從資料線流出)，則會導致資料線DN上的電壓被拉降。此時，藉由第三電容C3的耦合效應，第一運算放大器OP1的第一非反相輸入端接收的輸入訊號小於第一工作電壓V1，使得第一運算放大器OP1產生的第一控制訊號IC1的準位小於第一工作電壓V1。由於本實施例的第一電晶體Q1為P型金氧半場效電晶體，因此，第一電晶體Q1被控制導通，並且產生第一電流I1；亦即，提供第一電流I1經由資料線DN流至像素P1N~PMN。第一電流I1可用以補償從資料線DN流出的漏電流。
由於此時第一電容C1兩端的電壓並不相同，因 此，第一電容C1會被充電至第一電壓。第一電壓的大小是根據資料線DN被拉降的電壓大小來決定；亦即，第一電壓的大小是根據漏電流的大小來決定。具體來說，當第一電晶體Q1導通時，第一電晶體Q1之第一端和控制端間的電壓被第一電容C1箝位至第一電壓。由於金氧半場效電晶體產生的汲極電流(如：第一電流I1)跟其閘極和源極間的電壓(如：第一電壓)有關，而第一電壓又是根據漏電流決定。因此，當第一電晶體Q1之第一端和控制端間的電壓被箝位至第一電壓，第一電晶體Q1產生的第一電流I1可調整至大約相同於漏電流。
另一方面，當資料線DN的電壓拉降時，藉由第四電容C4的耦合效應，第二運算放大器OP2的第二非反相輸入端接收的輸入訊號小於第二工作電壓V2，使得第二運算放大器OP2產生的第二控制訊號IC2的準位小於第二工作電壓V2。由於本實施例的第二電晶體Q2為N型金氧半場效電晶體，因此，第二電晶體Q2被控制截止；亦即，第二電流補償單元320並未運作。
簡言之，當資料線DN上的電壓拉降時，由第一電流補償單元310提供第一電流I1經由資料線DN至像素P1N~PMN，藉此補償從資料線DN流出的漏電流。
在又一操作中，當關閉的像素P2N~PMN產生的漏電流流入資料線DN，則會導致資料線DN上的電壓被抬升。此時，藉由第四電容C4的耦合效應，第二運算放大器OP2的第二非反相輸入端接收的輸入訊號大於第二工作電 壓V2，使得第二運算放大器OP2產生的第二控制訊號IC2的準位大於第二工作電壓V2。因此，第二電晶體Q2被控制導通，並且產生第二電流I2；亦即，從像素P1N~PMN經由資料線DN汲取第二電流I2。第二電流I2可用以補償流入資料線DN的漏電流。
類似地，由於此時第二電流補償單元320中的第二電容C2兩端的電壓並不相同，因此，第二電容C2會被充電至第二電壓。第二電壓的大小是根據資料線DN被抬升的電壓大小來決定；亦即，第二電壓的大小亦根據漏電流的大小來決定。具體來說，當第二電晶體Q2導通時，第二電晶體Q2之第一端和控制端間的電壓被第二電容C2箝位至第二電壓。因此，第二電晶體Q2產生的第二電流I2可調整至大約相同於漏電流。
另一方面，當資料線DN的電壓抬升時，藉由第三電容C3的耦合效應，第一運算放大器OP1的第一非反相輸入端接收的輸入訊號大於第一工作電壓V1，使得第一運算放大器OP1產生的第一控制訊號IC1的準位小於第一工作電壓V1。因此，第一電晶體Q1被控制截止；亦即，第一電流補償單元310並未運作。
簡言之，當資料線DN的電壓抬升時，由第二電流補償單元320從像素P1N~PMN經由資料線DN汲取第二電流I2，藉此補償流入資料線DN的漏電流。
由上述的實施方式可知，藉由控制單元330偵測資料線DN上的電壓，可以得知資料線DN上的像素P1N~PMN 產生漏電流的方式。接著，根據不同漏電流的情況，控制單元330可分別控制第一電流補償單元310提供第一電流I1給資料線DN或控制第二電流補償單元320從資料線DN汲取第二電流I2。藉此，當訊號源(未繪示於圖中)提供資料電流給像素時，可確保像素達到額定的像素電壓。
請參照第4圖，第4圖是根據本發明第二實施例繪示的一種補償模組400的示意圖。第4圖所示的補償模組400可應用於第2圖中所示的顯示裝置200，但不以此為限。
補償模組400包含第一電流補償單元410、第二電流補償單元420和控制單元430。類似地，第一電流補償單元410包含第一電晶體Q1和第一電容C1，第二電流補償單元420包含第二電晶體Q2和第二電容C2，其連接和操作方式皆類似於上述實施方式的連接和操作，在此並不贅述。
在一實施例中，第一電流補償單元410和第二電流補償單元420還分別包含第三電晶體Q3和第四電晶體Q4。第三電晶體Q3之第一端用以接收第一工作電壓V1。第三電晶體Q3之控制端用以接收重置訊號RST。第三電晶體Q3之第二端電性耦接第一電晶體Q1之控制端。第四電晶體Q4之第一端用以接收第二工作電壓V2。第四電晶體Q4之控制端用以接收重置訊號RST。第四電晶體Q4之第二端電性耦接第二電晶體Q2之控制端。
當重置訊號RST位於高邏輯準位時，第三電晶體Q3和第四電晶體Q4被控制導通。此時，第一電容C1和第 二電容C2分別經由第三電晶體Q3和第四電晶體Q4進行放電。換言之，第一電流補償單元410和第二電流補償單元420可根據重置訊號RST釋放第一電容C1和第二電容C2的電荷。進一步來說，當完成寫入資料電流至像素P1N後，像素P1N被控制關閉。接著，像素P2N被控制開啟，且驅動電路(未繪示於圖中)準備將資料電流寫入像素P2N。此時，補償模組400可根據重置訊號RST致能第三電晶體Q3和第四電晶體Q4，使第一電容C1和第二電容C2儲存的電荷歸零。因此，第一電流補償單元410或第二電流補償單元420可根據其它像素產生的漏電流的方式，儲存另一第一電壓或另一第二電壓，用以補償像素P2N開啟時其它像素產生的漏電流。
在一實施例中，控制單元430中的第三電容C3和第四電容C4還分別經由第五電晶體Q5和第六電晶體Q6電性耦接資料線DN。第五電晶體Q5和第六電晶體Q6的控制端皆用以接收致能訊號EN。當致能訊號EN位於高邏輯準位時，控制單元430才能偵測資料線DN的電壓，並根據偵測的結果控制第一電流補償單元410或是第二電流補償單元420運作。
在一實施例中，控制單元430還包含第三運算放大器OP3、第四運算放大器OP4、第七電晶體Q7和第八電晶體Q8。第三運算放大器OP3具有第三非反相輸入端、第三反相輸入端以及第三輸出端。第三非反相輸入端用以接收第二工作電壓V2。第三反相輸入端經由電阻R3電性耦接 第一運算放大器OP1之第一輸出端。第三輸出端經由電阻R4電性耦接第三反相輸入端。第四運算放大器OP4具有第四非反相輸入端、第四反相輸入端以及第四輸出端。第四非反相輸入端用以接收第一工作電壓V1。第四反相輸入端經由電阻R5電性耦接第二運算放大器OP2之第二輸出端。第四輸出端經由電阻R6電性耦接第四反相輸入端。
第七電晶體Q7之第一端電性耦接第一電晶體Q1之控制端。第七電晶體Q7之控制端電性耦接第三輸出端。第七電晶體Q7之第二端電性耦接資料線DN。第八電晶體Q8之第一端電性耦接第二電晶體Q2之控制端。第八電晶體Q8之控制端電性耦接第四輸出端。第八電晶體Q8之第二端電性耦接資料線DN。在一實施例中，第七電晶體Q7可為N型金氧半場效電晶體，第八電晶體Q8可為P型金氧半場效電晶體，然本發明並不以此為限。
在本實施例中，第一運算放大器OP1之第一非反相輸入端和第二運算放大器OP2之第二非反相輸入端分別經由電阻R1和電阻R2接收第二工作電壓V2和第一工作電壓V1。
在一操作中，當資料線DN的電壓拉降時，第一運算放大器OP1產生的第一控制訊號IC1經由第三運算放大器OP3控制第七電晶體Q7導通。此時，第一電容C1之一端直接電性耦接於資料線DN，使得第一電容C1直接根據資料線DN拉降的電壓的大小充電至第一電壓。同時，第二運算放大器OP2產生的第二控制訊號IC2經由第四運 算放大器OP4控制第八電晶體Q8截止。
類似地，當資料線DN的電壓抬升時，第二運算放大器OP2產生的第二控制訊號IC2經由第四運算放大器OP4控制第八電晶體Q8導通。此時，第二電容C2之一端直接電性耦接於資料線DN，使得第二電容C2直接根據資料線DN抬升的電壓的大小充電至第二電壓。同時，第一運算放大器OP1產生的第一控制訊號IC1經由第三運算放大器OP3控制第七電晶體Q7截止。
在本實施中，第三運算放大器OP3和第四運算放大器OP4分別作為第一運算放大器OP1和第二運算放大器OP2的增益級，藉此可增加第一電容C1箝位至第一電壓以及第二電容C2箝位至第二電壓的速度。另外，透過將第一電容C1和第二電容C2直接耦接資料線DN，可增加第一電流補償單元410提供第一電流I1和第二電流補償單元420汲取第二電流I2的準確性；亦即，第一電流I1和第二電流I2的值可更準確地與漏電流相同。
請參照第5圖，第5圖是根據本發明第三實施例繪示的一種補償模組500的示意圖。第5圖所示的補償模組500可應用於第2圖中所示的顯示裝置200，但不以此為限。
補償模組500包含第一電流補償單元510、第二電流補償單元520和控制單元530。類似地，第一電流補償單元510包含第一電晶體Q1、第三電晶體Q3和第一電容C1，第二電流補償單元520包含第二電晶體Q2、第四電晶體Q4和第二電容C2，其連接和操作方式皆類似於上述實施方 式的連接和操作，在此並不贅述。
在一實施例中，控制單元530包含第一微分器531、第一積分器532、第二微分器533、第二積分器534和開關535。第一微分器531之第一端用以接收第一工作電壓V1。第一微分器531之第二端電性耦接開關535之第一端。第一積分器532之第一端用以接收第一工作電壓V1。第一積分器532之第二端電性耦接第一微分器531之輸出端以及第一積分器532之輸出端。類似地，第二微分器533之第一端用以接收第二工作電壓V2。第二微分器533之第二端電性耦接開關535之第一端。第二積分器534之第一端用以接收第二工作電壓V2。第二積分器534之第二端電性耦接第二微分器533之輸出端以及第二積分器534之輸出端。開關535之控制端用以接收致能訊號EN。開關535之第二端電性耦接資料線DN。
在一操作中，當致能訊號EN開啟開關535時，控制單元530藉由第一微分器531和第二微分器533偵測資料線DN的電壓訊號，並且透過第一微分器531和第二微分器533將資料線DN的電壓訊號進行微分後分別輸出給第一積分器532和第二積分器534。第一積分器532和第二積分器534可將微分後的電壓訊號進行積分使其還原成原本資料線DN的電壓訊號，並且將還原後的電壓訊號分別提供給第一電流補償單元510和第二電流補償單元520。藉此控制第一電流補償單元510提供第一電流I1至資料線DN或控制第二電流補償單元520從資料線DN汲取第二電 流I2。
在一實施例中，第一微分器531、第一積分器532、第二微分器533和第二積分器534分別包含第五運算放大器OP5、第六運算放大器OP6、第七運算放大器OP7和第八運算放大器OP8。第五運算放大器OP5具有第五非反相輸入端、第五反相輸入端以及第五輸出端。第五非反相輸入端用以接收第一工作電壓V1。第五反相輸入端經由第五電容C5和電阻R7電性耦接開關535之第一端。第五輸出端經由電阻R8電性耦接第五反相輸入端。第六運算放大器OP6具有第六非反相輸入端、第六反相輸入端以及第六輸出端。第六非反相輸入端用以接收第一工作電壓V1。第六反相輸入端經由電阻R9電性耦接第五輸出端。第六輸出端分別電性耦接第一電晶體Q1之控制端以及經由第六電容C6電性耦接第六反相輸入端。
第七運算放大器OP7具有第七非反相輸入端、第七反相輸入端以及第七輸出端。第七非反相輸入端用以接收第二工作電壓V2。第七反相輸入端經由第七電容C7和電阻R10電性耦接開關535之第一端。第七輸出端經由電阻R11電性耦接第七反相輸入端。第八運算放大器OP8具有第八非反相輸入端、第八反相輸入端以及第八輸出端。第八非反相輸入端用以接收第二工作電壓V2。第八反相輸入端經由電阻R12電性耦接第七輸出端。第八輸出端分別電性耦接第二電晶體Q2之控制端以及經由第八電容C8電性耦接第八反相輸入端。
在本實施例中，藉由設置第一微分器531和第一積分器532控制第一電流補償單元510，以及藉由設置第二微分器533和第二積分器534控制第二電流補償單元520，控制單元530可過濾掉資料線DN的電壓訊號中的直流訊號。
另一方面，請參照第2圖。由於每個像素所要顯示的亮度並不相同；亦即，每個像素形成的像素電壓並不相同。因此，驅動電路210會根據像素要形成的像素電壓透過訊號源212提供相應的資料電流ID至所述像素。例如，當像素要形成的像素電壓較小時，訊號源212則提供較小的資料電流ID給所述像素。然而，當資料電流ID過小時(如：10奈米安培(nA))，會導致所述資料電流ID寫入像素的時間過長，進而影響顯示裝置200顯示影像的效率。
因此，本發明提供另一實施方式用以解決上述問題。請參照第6圖，第6圖是根據本發明第四實施例繪示的一種補償模組600的示意圖。第6圖所示的補償模組600可應用於第2圖中所示的顯示裝置200，但不以此為限。
在一實施例中，補償模組600包含電流驅動單元610、控制單元620和選擇器630。電流驅動單元610經由選擇器630電性耦接控制單元620。電流驅動單元610電性耦接資料線DN，並用以根據資料線DN的電壓產生驅動電流IS。當訊號源212提供資料電流ID至資料線DN時，控制單元620產生第三控制訊號IC3。第三控制訊號IC3用以控制電流驅動單元610產生驅動電流IS至資料線DN。驅 動電流IS與資料電流ID在資料線DN具有相同的流向且經由資料線DN流至像素P1N~PMN。選擇器630用以選擇接收第三工作電壓V3或是接收第三控制訊號IC3。在本實施例中，第三工作電壓V3具有高邏輯準位，但並不以此為限。
具體來說，電流驅動單元610包含第九電晶體Q9。第九電晶體Q9之第一端用以接收第三工作電壓V3。第九電晶體Q9之控制端電性耦接選擇器630；亦即，第九電晶體Q9之控制端透過選擇器630選擇性地接收第三工作電壓V3或第三控制訊號IC3。第九電晶體Q9之第二端電性耦接資料線DN。
控制單元620包含第九運算放大器OP9、第十運算放大器OP10和第九電容C9。第九運算放大器OP9具有第九反相輸入端、第九非反相輸入端以及第九輸出端。第九反相輸入端經由第九電容C9電性耦接資料線DN並經由電阻R13接收第三工作電壓V3。第九非反相輸入端電性耦接第九輸出端。第十運算放大器OP10具有第十反相輸入端、第十非反相輸入端以及第十輸出端。第十反相輸入端電性耦接第九電晶體Q9之第一端。第十非反相輸入端電性耦接第九輸出端。第十輸出端透過選擇器630電性耦接第九電晶體Q9之控制端。
在一操作中，假設像素P1N開啟，其它像素P2N~PMN關閉。當訊號源212提供資料電流ID經由資料線DN至像素P1N時，選擇器630用以選擇接收第三控制訊號IC3。此時，資料線DN的電壓瞬間會抬升，控制單元 620經由第九運算放大器OP9和第十運算放大器OP10產生的第三控制訊號IC3低於第三工作電壓V3。因此，電流驅動單元610中的第九電晶體Q9被第三控制訊號IC3控制導通並產生驅動電流IS至資料線DN。由於驅動電流IS和資料電流ID具有相同的流向，因此，資料電流ID和驅動電流IS共同用以寫入像素P1N，使得對像素P1N的儲存電容CS充電的速度增加(亦即，增加形成像素電壓的速度)。
另外，當第九電晶體Q9被導通後一段時間，資料線DN上的電壓趨於穩態(亦即，資料線DN上的電壓不再發生變化)，此時，控制單元620產生的第三控制訊號IC3控制第九電晶體Q9截止，因此電流驅動單元610不再產生驅動電流IS；亦即，此時僅由資料電流ID提供給像素P1N。因此，像素P1N可如期地形成預定的像素電壓。
值得一提的是，第6圖所示之補償模組600中的電流驅動單元610和控制單元620可和上述實施例任一補償模組結合。藉此可達到加速寫入資料電流至像素的功效之外，還可達到在像素上形成像素電壓的準確性。
請參照第7圖，第7圖是根據本發明第五實施例繪示的一種補償模組700的示意圖。須說明的是，第7圖所示之補償模組700是結合第3圖所示之補償模組300和第6圖所示之補償模組600，但並不以此為限；換言之，任何本領域具通常知識者，在不脫離本發明之精神和範圍內，當可將第3圖至第5圖所示之補償模組中任一者結合補償模組600，來實現補償模組700的效果。
如第七圖所示，補償模組700包含第一電流補償單元710、第二電流補償單元720、第一控制單元730、電流驅動單元740、第二控制單元750、選擇器760和開關SW1、SW2和SW3，其中第一電流補償單元710、第二電流補償單元720、第一控制單元730、電流驅動單元740、第二控制單元750和選擇器760的操作與連接類似於上述實施方式的操作與連接，在此並不贅述。
在一實施例中，訊號源212經由開關SW1電性耦接資料線DN。第一電流補償單元710和第二電流補償單元720分別經由開關SW2和開關SW3電性耦接第一控制單元730。在本實施例中，第一工作電壓V1和第三工作電壓V3具有高邏輯準位，第二工作電壓V2具有低邏輯準位，然其並非用以限制本發明。
在一操作中，當訊號源212提供資料電流ID至像素P1N前，開關SW1關閉，開關SW2和開關SW3皆開啟，選擇器760選擇接收第三工作電壓V3。此時，第一控制單元730用以偵測資料線DN的電壓(亦即，偵測資料線DN上的像素P2N~PMN是否發生漏電流的情況)，並產生第一控制訊號IC1和第二控制訊號IC2。當資料線DN的電壓拉降時，第一控制訊號IC1用以控制第一電流補償單元710提供第一電流I1經由資料線DN給像素P1N；當資料線DN的電壓抬升時，第二控制訊號IC2用以控制第二電流補償單元720從像素P1N經由資料線DN汲取第二電流I2。另外，第一控制單元730還根據資料線DN的電壓將第一電 流補償單元710中的第一電晶體Q1或第二電流補償單元720中的第二電晶體Q2分別箝位至第一電壓(如，藉由第一電容C1)或第二電壓(如，藉由第二電容C2)。關於操作的細節可參照上述實施方式，在此並不贅述。
當訊號源212提供資料電流ID至像素P1N時，開關SW1開啟，開關SW2和開關SW3皆關閉，選擇器760切換至接收第三控制訊號IC3。由於開關SW2和開關SW3皆關閉，第一控制單元730並不會控制第一電流補償單元710和第二電流補償單元720。另外，由於第一電流補償單元710或第二電流補償單元720已被箝位至第一電壓或第二電壓，因此，根據資料線DN的電壓的變化(抬升或拉降)，補償模組700藉由第一電流補償單元710提供第一電流I1經由資料線DN給像素P1N或藉由第二電流補償單元720從像素P1N經由資料線DN汲取第二電流I2，藉此補償資料線DN上其它像素產生的漏電流。藉此，當訊號源212提供資料電流ID至像素P1N時，驅動電路(未繪示於圖中)可在像素P1N上正確地形成額定的像素電壓，使得像素P1N顯示正確的亮度。
另一方面，當訊號源212提供資料電流ID至像素P1N時，第二控制單元750產生第三控制訊號IC3經由選擇器760至電流驅動單元740。由於開關SW1開啟時，資料線DN的電壓瞬間抬升，使得第三控制訊號IC3低於第三工作電壓V3。因此，電流驅動單元740中的第九電晶體Q9被第三控制訊號IC3導通並產生驅動電流經由資料線 DN至像素P1N。驅動電流IS用以增加將資料電流ID寫入像素P1N的速度。關於操作的細節可參照上述實施方式，在此並不贅述。藉此，透過增加在像素P1N上形成像素電壓的速度，可以增加顯示裝置(未繪示於圖中)顯示影像的效率。
請參照第8圖，第8圖是根據本發明一實施例繪示的一種像素驅動方法的流程圖。為了方便及清楚說明，以下像素驅動方法的說明以第7圖所示的補償模組700為例，但本發明並不以此為限。
首先，在步驟S801中，在訊號源212提供資料電流ID經由資料線DN至像素P1N~PMN前，藉由第一控制單元730偵測資料線DN上的電壓。接著，在步驟S803中，藉由第一控制單元730判斷資料線DN上的電壓是拉降還是抬升(亦即，判斷像素是否產生漏電流以及其產生漏電流的方式)。
當資料線DN上的電壓拉降時，進行步驟S805，藉由第一控制單元730產生的第一控制訊號IC1致能第一電流補償單元710；亦即，控制第一電晶體Q1導通第一工作電壓V1和資料線DN，使得第一電流補償單元710提供第一電流I1經由資料線DN流至像素P1N~PMN，用以補償從資料線DN流出的漏電流。另外，藉由第一電流補償單元710中的第一電容C1將第一電晶體Q1之第一端和控制端間的電壓箝位至第一電壓，並且根據資料線DN的電壓調整第一電壓的大小。
當資料線DN上的電壓抬升時，進行步驟S807，藉由第一控制單元730產生的第二控制訊號IC2致能第二電流補償單元720；亦即，控制第二電晶體Q2導通第二工作電壓V2和資料線DN，使得第二電流補償單元710從像素P1N~PMN經由資料線DN汲取第二電流I2，用以補償流入資料線DN的漏電流。另外，藉由第二電流補償單元720中的第二電容C2將第二電晶體Q2之第一端和控制端間的電壓箝位至第二電壓，並且根據資料線DN的電壓調整第二電壓的大小。
完成第一電流補償單元710提供第一電流I1至像素P1N~PMN或第二電流補償單元720從像素P1N~PMN汲取第二電流I2後，進行步驟S809，藉由訊號源212提供資料電流ID經由資料線DN至像素P1N~PMN。接著，在步驟S811中，藉由第二控制單元750產生第三控制訊號IC3致能電流驅動單元740；亦即，控制第九電晶體Q9導通第三工作電壓V3和資料線DN，使電流驅動單元740產生驅動電流IS至資料線DN。驅動電流IS和資料電流ID在資料線DN上具有相同的流向且經由資料線DN流至像素P1N~PMN。
由上述本發明的實施例可知，透過在顯示裝置的驅動電路中設置補償模組，並透過補償模組提供第一電流經由資料線至像素陣列中的像素或從像素陣列中的像素經由資料線汲取第二電流，可以補償像素陣列中在所述資料線上的像素發生漏電流的情況。因此，當驅動電路提供資料 電流經由資料線至像素時，驅動電路在像素上形成的像素電壓可以達到額定電壓，使像素顯示正確的亮度。另一方面，當驅動電路提供的資料電流太小時，透過補償模組提供驅動電流，並使驅動電流和資料電流共同寫入至像素，增加驅動電路在像素上形成像素電壓的速度，進而增加顯示裝置顯示影像的效率。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
700‧‧‧補償模組
710‧‧‧第一電流補償單元
720‧‧‧第二電流補償單元
730‧‧‧第一控制單元
740‧‧‧電流驅動單元
750‧‧‧第二控制單元
760‧‧‧選擇器
212‧‧‧訊號源
SW1、SW2、SW3‧‧‧開關
DN‧‧‧資料線
P1N、P2N、PMN‧‧‧像素
IC1‧‧‧第一控制訊號
IC2‧‧‧第二控制訊號
IC3‧‧‧第三控制訊號
V1‧‧‧第一工作電壓
V2‧‧‧第二工作電壓
V3‧‧‧第三工作電壓
Q1‧‧‧第一電晶體
Q2‧‧‧第二電晶體
Q9‧‧‧第九電晶體
OP1‧‧‧第一運算放大器
OP2‧‧‧第二運算放大器
OP9‧‧‧第九運算放大器
OP10‧‧‧第十運算放大器
C1‧‧‧第一電容
C2‧‧‧第二電容
C3‧‧‧第三電容
C4‧‧‧第四電容
C9‧‧‧第九電容
R1、R2、R13‧‧‧電阻

Claims (10)

  1. 一種顯示裝置，包含：複數個像素；一資料線，電性耦接該些像素；一第一電流補償單元，電性耦接該資料線，用以根據該資料線的電壓，提供一第一電流經由該資料線至該些像素，以補償從該資料線流出的漏電流；一第二電流補償單元，電性耦接該資料線，用以根據該資料線的電壓，從該些像素經由該資料線汲取一第二電流，以補償流入該資料線的漏電流；以及一第一控制單元，用以根據該資料線的電壓，控制該第一電流補償單元提供該第一電流或控制該第二電流補償單元汲取該第二電流。
  2. 如請求項1所述之顯示裝置，其中該第一電流補償單元包含：一第一電容；以及一第一電晶體，該第一電晶體之一第一端電性耦接該第一電容的一端並用以接收一第一工作電壓，該第一電晶體之一控制端電性耦接該第一電容的另一端，該第一電晶體之一第二端電性耦接該資料線。
  3. 如請求項2所述之顯示裝置，其中該第二電流補償 單元包含：一第二電容；以及一第二電晶體，該第二電晶體之一第一端電性耦接該第二電容的一端並用以接收一第二工作電壓，該第二電晶體之一控制端電性耦接該第二電容的另一端，該第二電晶體之一第二端電性耦接該資料線。
  4. 如請求項3所述之顯示裝置，更包含：一第三電晶體，該第三電晶體之一第一端接收該第一工作電壓，該第三電晶體之一控制端接收一重置訊號，該第三電晶體之一第二端電性耦接該第一電晶體之該控制端；以及一第四電晶體，該第四電晶體之一第一端接收該第二工作電壓，該第四電晶體之一控制端接收該重置訊號，該第四電晶體之一第二端電性耦接該第二電晶體之該控制端；其中當該重置訊號導通該第三電晶體和該第四電晶體時，該第一電容和該第二電容分別經由該第三電晶體和該第四電晶體放電。
  5. 如請求項3或4所述之顯示裝置，其中該第一控制單元包含：一第一運算放大器，具有一第一非反相輸入端、一第一反相輸入端以及一第一輸出端，其中該第一非反相輸入 端電性耦接該資料線，該第一輸出端電性耦接於該第一反相輸入端和該第一電晶體的該控制端；以及一第二運算放大器，具有一第二非反相輸入端、一第二反相輸入端以及一第二輸出端，其中該第二非反相輸入端電性耦接該資料線，該第二輸出端電性耦接於該第二反相輸入端和該第二電晶體的該控制端；一第三電容電性耦接該第一非反相輸入端和該資料線；以及一第四電容電性耦接該第二非反相輸入端和該資料線。
  6. 如請求項5所述之顯示裝置，更包含：一第三運算放大器，具有一第三非反相輸入端、一第三反相輸入端以及一第三輸出端，其中該第三非反相輸入端用以接收該第二工作電壓，該第三反相輸入端經由一第一電阻電性耦接該第一輸出端，該第三輸出端經由一第二電阻電性耦接該第三反相輸入端；一第四運算放大器，具有一第四非反相輸入端、一第四反相輸入端以及一第四輸出端，其中該第四非反相輸入端用以接收該第一工作電壓，該第四反相輸入端經由一第三電阻電性耦接該第二輸出端，該第四輸出端經由一第四電阻電性耦接該第四反相輸入端；一第五電晶體，該第五電晶體之一第一端電性耦接該第一電晶體之該控制端，該第五電晶體之一控制端電性耦 接該第三輸出端，該第五電晶體之一第二端電性耦接該資料線；以及一第六電晶體，該第六電晶體之一第一端電性耦接該第二電晶體之該控制端，該第六電晶體之一控制端電性耦接該第四輸出端，該第六電晶體之一第二端電性耦接該資料線。
  7. 如請求項3或4所述之顯示裝置，其中該第一控制單元包含：一第一運算放大器，具有一第一非反相輸入端、一第一反相輸入端以及一第一輸出端，其中該第一非反相輸入端用以接收該第一工作電壓，該第一反相輸入端經由一第三電容電性耦接該資料線，該第一輸出端經由一第一電阻電性耦接該第一反相輸入端；一第二運算放大器，具有一第二非反相輸入端、一第二反相輸入端以及一第二輸出端，其中該第二非反相輸入端用以接收該第一工作電壓，該第二反相輸入端經由一第二電阻電性耦接該第一輸出端，該第二輸出端分別電性耦接該第一電晶體之該控制端以及經由一第四電容電性耦接該第二反相輸入端；一第三運算放大器，具有一第三非反相輸入端、一第三反相輸入端以及一第三輸出端，其中該第三非反相輸入端用以接收該第二工作電壓，該第三反相輸入端經由一第五電容電性耦接該資料線，該第三輸出端經由一第三電阻 電性耦接該第三反相輸入端；以及一第四運算放大器，具有一第四非反相輸入端、一第四反相輸入端以及一第四輸出端，其中該第四非反相輸入端用以接收該第二工作電壓，該第四反相輸入端經由一第四電阻電性耦接該第二輸出端，該第四輸出端分別電性耦接該第二電晶體之該控制端以及經由一第六電容電性耦接該第四反相輸入端。
  8. 如請求項1至4任一項所述之顯示裝置，更包含：一電流驅動單元，電性耦接該資料線，用以根據該資料線的電壓產生一驅動電流；一訊號源，電性耦接該資料線，用以提供一資料電流給該些像素；以及一第二控制單元，電性耦接該電流驅動單元，其中當該訊號源提供該資料電流至該資料線時，該第二控制單元產生一控制訊號，該控制訊號用以控制該電流驅動單元產生該驅動電流至該資料線，且該驅動電流與該資料電流在該資料線具有相同的流向且經由該資料線流至該些像素。
  9. 如請求項8所述之顯示裝置，其中該電流驅動單元包含一第七電晶體，該第七電晶體之一第一端用以接收一第三工作電壓，該第七電晶體之一控制端用以選擇性地接收該第三工作電壓或該控制訊號，該第七電晶體之一第二端電性耦接該資料線。
  10. 如請求項9所述之顯示裝置，其中該第二控制單元包含：一第五運算放大器，具有一第五反相輸入端、一第五非反相輸入端以及一第五輸出端，其中該第五非反相輸入端電性耦接該第五輸出端；一第六運算放大器，具有一第六反相輸入端、一第六非反相輸入端以及一第六輸出端，其中該第六反相輸入端電性耦接該第七電晶體的該第一端，該第六非反相輸入端電性耦接該第五輸出端，該第六輸出端電性耦接該第七電晶體的該控制端；以及一第七電容，電性耦接於該第五反相輸入端和該資料線之間。
TW103100692A 2014-01-08 2014-01-08 顯示裝置 TWI520122B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103100692A TWI520122B (zh) 2014-01-08 2014-01-08 顯示裝置
CN201410117602.5A CN104134417B (zh) 2014-01-08 2014-03-27 显示装置
US14/487,490 US9606645B2 (en) 2014-01-08 2014-09-16 Display apparatus and pixel driving method with current compensation function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103100692A TWI520122B (zh) 2014-01-08 2014-01-08 顯示裝置

Publications (2)

Publication Number Publication Date
TW201528242A TW201528242A (zh) 2015-07-16
TWI520122B true TWI520122B (zh) 2016-02-01

Family

ID=51807072

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103100692A TWI520122B (zh) 2014-01-08 2014-01-08 顯示裝置

Country Status (3)

Country Link
US (1) US9606645B2 (zh)
CN (1) CN104134417B (zh)
TW (1) TWI520122B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104932165B (zh) * 2015-07-20 2018-05-25 深圳市华星光电技术有限公司 一种液晶面板及电压调节方法
TWI588799B (zh) * 2015-11-25 2017-06-21 友達光電股份有限公司 畫素電壓補償電路
KR102642578B1 (ko) * 2016-12-29 2024-02-29 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 그 구동 방법
CN108419031B (zh) * 2018-03-08 2020-12-29 京东方科技集团股份有限公司 像素电路及其驱动方法和图像传感器
CN110910818B (zh) * 2019-12-06 2021-09-21 业成科技（成都）有限公司 逆向电流检测电路及具有逆向电流检测电路的显示装置
CN113012638B (zh) * 2020-12-31 2022-04-05 武汉天马微电子有限公司 显示面板其驱动方法及显示装置
CN112967664B (zh) * 2020-12-31 2022-06-21 重庆康佳光电技术研究院有限公司 驱动电路、显示面板、驱动方法及存储介质
CN113421526B (zh) * 2021-06-29 2022-06-14 合肥维信诺科技有限公司 显示面板及显示装置
TWI825947B (zh) * 2022-08-25 2023-12-11 友達光電股份有限公司 顯示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416589B1 (ko) * 2001-01-06 2004-02-05 삼성전자주식회사 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프
JP2003215536A (ja) * 2002-01-21 2003-07-30 Sharp Corp 液晶表示装置およびその駆動方法
JP2005242215A (ja) * 2004-02-27 2005-09-08 Alps Electric Co Ltd 負荷容量駆動回路および液晶駆動回路
TWI238374B (en) 2004-06-17 2005-08-21 Au Optronics Corp Organic light emitting diode display, display luminance compensating device thereof, and compensating method thereof
US8405582B2 (en) * 2008-06-11 2013-03-26 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
KR101201722B1 (ko) * 2010-02-23 2012-11-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR101094293B1 (ko) * 2010-03-29 2011-12-19 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 구동 방법
EP2612318A1 (en) 2010-09-03 2013-07-10 Qualcomm Mems Technologies, Inc. System and method of leakage current compensation when sensing states of display elements
KR102025120B1 (ko) * 2013-05-24 2019-09-26 삼성디스플레이 주식회사 보상부 및 이를 포함한 유기 전계 발광 표시 장치

Also Published As

Publication number Publication date
US20150194094A1 (en) 2015-07-09
US9606645B2 (en) 2017-03-28
CN104134417A (zh) 2014-11-05
CN104134417B (zh) 2017-04-12
TW201528242A (zh) 2015-07-16

Similar Documents

Publication Publication Date Title
TWI520122B (zh) 顯示裝置
US9626928B2 (en) Liquid crystal display device comprising gate driver on array circuit
WO2015196635A1 (zh) 指纹识别显示驱动电路和显示装置
TWI442374B (zh) 有機發光二極體補償電路
CN104700783B (zh) 像素驱动电路的驱动方法
WO2016101504A1 (zh) 一种像素电路、有机电致发光显示面板及显示装置
EP2975605B1 (en) External compensation induction circuit, induction method thereof and display device
CN105096792B (zh) 自适应电压源、移位寄存器及其单元和一种显示器
CN105761696A (zh) 显示面板及其阵列基板行驱动电路的过流保护电路
CN104409050B (zh) Oled像素电路及其驱动方法、显示面板及显示装置
KR20170096023A (ko) 액정 디스플레이 디바이스를 위한 goa 회로
CN109949759B (zh) 扫描信号补偿方法、扫描信号补偿电路及显示器
CN104867456A (zh) 像素电路及其驱动方法、显示装置
US9886923B2 (en) Driving circuit for source driving chips and liquid crystal display panel
CN103198793A (zh) 像素电路及其驱动方法、显示装置
CN105513549A (zh) 用于消除液晶显示器关机残影的电路及液晶显示器
WO2020181512A1 (zh) 像素电路及其驱动方法、显示装置
EP1835486A3 (en) Pixel circuit and image display apparatus having the pixel circuit
CN102098013B (zh) 差分放大器及其控制方法
CN107665675A (zh) 显示装置、栅极驱动器和驱动栅极驱动器的方法
CN104036716A (zh) 一种显示面板的驱动控制电路及显示装置
WO2015010360A1 (zh) 一种消除关机残影的电路、方法及显示器
CN102693696B (zh) 像素电路结构及驱动像素电路结构的方法
CN106782326B (zh) 像素电路及其驱动方法、显示装置
CN106409253A (zh) 移位寄存器及其驱动方法、栅极驱动电路