KR20000062900A - 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로 - Google Patents

리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로 Download PDF

Info

Publication number
KR20000062900A
KR20000062900A KR1020000013216A KR20000013216A KR20000062900A KR 20000062900 A KR20000062900 A KR 20000062900A KR 1020000013216 A KR1020000013216 A KR 1020000013216A KR 20000013216 A KR20000013216 A KR 20000013216A KR 20000062900 A KR20000062900 A KR 20000062900A
Authority
KR
South Korea
Prior art keywords
transistor
source
current source
voltage
channel transistor
Prior art date
Application number
KR1020000013216A
Other languages
English (en)
Other versions
KR100326956B1 (ko
Inventor
하세가와아쓰시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13386453&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20000062900(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000062900A publication Critical patent/KR20000062900A/ko
Application granted granted Critical
Publication of KR100326956B1 publication Critical patent/KR100326956B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/24—Devices or systems for heating, ventilating, regulating temperature, illuminating, or watering, in greenhouses, forcing-frames, or the like
    • A01G9/246—Air-conditioning systems
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/24—Devices or systems for heating, ventilating, regulating temperature, illuminating, or watering, in greenhouses, forcing-frames, or the like
    • A01G9/245—Conduits for heating by means of liquids, e.g. used as frame members or for soil heating
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24H—FLUID HEATERS, e.g. WATER OR AIR HEATERS, HAVING HEAT-GENERATING MEANS, e.g. HEAT PUMPS, IN GENERAL
    • F24H3/00—Air heaters
    • F24H3/02—Air heaters with forced circulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Soil Sciences (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PLL회로의 차지펌프회로에서 전류원 트랜지스터로부터의 리크전류를 감소시키기 위하여, VCO로부터 출력되는 클럭의 위상이 기준클럭의 위상보다 빠르거나 느린 것에 의해 발생되는 업신호 또는 다운신호에 따라 활성화되어, VCO로 입력을 공급하는 LPF에 충전 또는 방전전류를 발생시키는 개시된 PLL회로의 차지펌프회로를, LPF에 충전전류를 발생시키는 제 1전류원 트랜지스터, 업신호에 따라 제 1전류원 트랜지스터를 전원에 접속하는 제 1스위칭 트랜지스터, LPF로부터 방전전류를 발생시키는 제 2전류원 트랜지스터 및 다운신호에 따라 제 2전류원 트랜지스터를 접지하는 제 2스위칭 트랜지스터로 구성하고, 차지펌프회로가 불활성화일 때는 제 1 및 제 2전류원 트랜지스터들에 바이어스가 인가되도록 한다.

Description

리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로{Charge pump circuit having switching circuits for reducing leakage currents}
본 발명은 차지펌프회로에 관한 것으로서, 특히 위상제어루프(PLL)에 이용되는, 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로에 관한 것이다.
PLL회로는 통신이나 그 외 분야에서 클럭을 발생시키는데 널리 이용된다. 도 6은 차지펌프회로를 이용한 PLL회로의 일반적인 구성을 나타낸다. 도 6에 나타낸 PLL회로(101)는 대략 위상-주파수비교기(102), 인버터(103), 차지펌프회로(104), 저역통과필터(LPF)(105), 전압제어발진기(VCO)(106) 및 분주기(107)를 구비한다.
PLL회로는 VCO(106)로부터 출력되는 내부클럭을 분주기(107)를 통해 분주하고, 위상-주파수비교기(102)에서 외부로부터의 기준클럭과 위상을 비교한다. 기준 클럭의 위상이 분주기의 출력위상보다 빠른(내부클럭의 주파수가 기준값보다 낮은)경우, VCO로부터의 출력주파수는 정(positive)신호가 VCO(106)로 인가되는 것에 의해 증가되며, 기준클럭의 위상이 분주기로부터의 출력위상보다 느린(내부클럭의 주파수가 기준값보다 높은) 경우, 부(negative)신호가 VCO(106)로 인가되는 것에 의해 피드백동작이 수행되어, VCO로부터의 출력주파수는 감소되고, VCO(106)로부터의 내부클럭의 주파수는 항상 기준클럭의 주파수에 동기된다.
이때, 차지펌프회로 (104)는, 기준클럭의 위상이 분주기의 출력위상보다 빠른 경우, 위상-주파수비교기(102)로부터 출력되는 업(up)신호를 인버터(103)를 통해 반전함으로써 얻어지는 업*신호(*는 반전된 신호를 나타냄)에 따라 LPF(105)에 충전전류를 공급하고, 기준클럭의 위상이 분주기의 출력위상보다 느린 경우, 위상-주파수비교기(102)로부터 출력되는 다운(down)신호에 따라 LPF(105)로부터 차지펌프회로(104)를 통해 방전전류를 발생시킨다. LPF(105)는 저항(105A)값(R)과 커패시티(105B)의 값(C)에 의해 결정되는 시정수(CR)에 따라 적분을 행함으로써 저역통과필터로서 동작하고, 차지펌프회로(104)의 출력을 평활화함으로써 PLL회로(101)의 동작을 안정화시킨다.
도 7은 P-채널 트랜지스터(1), P-채널 트랜지스터(2), N-채널 트랜지스터(3) 및 N-채널 트랜지스터(4)가 차지펌프회로의 전원(VDD)과 접지(GND)간에 순차로 직렬 접속된 구성예를 나타낸다. P-채널 트랜지스터(1)의 소스는 전원(VDD)에 접속되며, 전원전압(VDD)보다 낮은 바이어스전압(VBP)을 게이트로 인가함으로써 정전류원으로서 동작한다. P-채널 트랜지스터(2)는 게이트로 전송된 업*(UP*)신호가 로우레벨(GND의 전위)일 때 온되어, 전원(VDD)으로부터의 정전류를 P-채널 트랜지스터(1)를 통해 LPF(105)로 공급하고, 업*신호가 하이레벨(VDD의 전위)일 때 오프된다. N-채널 트랜지스터(4)의 소스는 GND에 접속되며, 트랜지스터는 GND의 전위보다 높은 바이어스전압(VBN)을 게이트로 인가함으로써 정전류원으로서 동작한다. N-채널 트랜지스터(3)는 게이트로 전송된 다운(DN)신호가 하이레벨일 때 온되어, 정전류가 LPF(105)로부터 N-채널 트랜지스터(4)를 통해 GND로 흐르고, N-채널 트랜지스터(3)는 다운신호가 로우레벨일 때 오프된다.
상술한 바와 같이, 차지펌프회로(104)는 정전류원과 스위칭회로를 결합하여 업신호 또는 다운신호에 따라 충전/방전전류를 LPF(105)로 공급함으로써 VCO(106)로부터 출력되는 클럭주파수를 제어한다.
최근 들어, 집적회로의 소형화에 따라, 회로를 구성하는 CMOS 트랜지스터에 동작전원으로부터 인가되는 전압의 감소가 요구된다. 그러나, 일반적으로 CMOS 트랜지스터의 동작전원전압이 감소하면 임계전압(Vth)이 낮아지고, 이로써 CMOS 트랜지스터가 오프될 때 리크전류가 증가한다.
또한, 도 6에 나타낸 PLL회로는 도 7에 나타낸 차지펌프회로에서 각 트랜지스터가 오프될 때, 전압의 감소로 인해 리크전류가 증가하는 문제점을 갖는다.
즉, PLL회로의 피드백제어가 수렴하여 위상-주파수비교기에 의해 업신호도 다운신호도 발생되지 않는 위상이 로크된(locked) 상태에서, 차지펌프회로내의 P-채널 트랜지스터들(1, 2)과 N-채널 트랜지스터들(3, 4)은 모두 오프된다. 그러나, 이 상태에서, P-채널 트랜지스터들(1, 2)과 N-채널 트랜지스터들(3, 4)에 리크전류가 흐르면 LPF(105)가 충전되므로, 위상이 로크된 상태에서 VCO(106)의 입력전위가 변하고 출력클럭의 주파수도 변한다. 상술한 주파수변동은 P-채널 트랜지스터들(1, 2)과 N-채널 트랜지스터들(3, 4)에서의 리크전류의 정도에 따라 변화하여, 예컨대, 출력클럭주파수에 오프셋이 발생하거나 또는 출력클럭주파수에 지터가 발생한다.
본 발명은 상술한 과제를 고려하여 만들어진 것으로, 그 목적은, 차지펌프회로를 구성하는 트랜지스터내의 리크전류에 의해 야기되는 출력클럭주파수의 오프셋과 주파수내의 지터발생을 방지할 수 있는, 저전압에서 동작되는 PLL회로를 제공함에 있다.
상술한 목적을 달성하기 위한, 본 발명의 제 1양태(aspect)에 따른 차지펌프회로는:
제 1전류원 트랜지스터;
제 1제어신호를 수신할 때, 상기 제 1전류원 트랜지스터의 소스전극을 제 1전압원에 전기적으로 접속하여 상기 제 1전류원 트랜지스터가 상기 제 1전압원으로 부터의 충전전류를 출력단으로 공급하게 하고, 제 2제어신호를 수신할 때, 상기 제 1전류원 트랜지스터의 상기 소스전극을 제 2전압원에 전기적으로 접속하여 상기 제 1전류원 트랜지스터가 상기 충전전류를 차단하도록 하는 제 1스위칭회로;
제 2전류원 트랜지스터; 및
제 3제어신호를 수신할 때, 상기 제 2전류원 트랜지스터의 소스전극을 제 3전압원에 전기적으로 접속하여 상기 제 2전류원 트랜지스터가 상기 출력단으로부터의 방전전류를 방전하도록 하고, 제 4제어신호를 수신할 때, 상기 제 2전류원 트랜지스터의 상기 소스전극을 제 4전압원에 전기적으로 접속하여 상기 제 2전류원 트랜지스터가 차단되도록 하는 제 2스위칭회로를 포함한다.
본 발명에 따른 구성에서, 전압제어발진기로부터 출력되는 클럭위상이 기준 클럭의 위상보다 느릴 때 발생되는 업신호 또는 다운신호에 따라 활성화 또는 불활성화되어, 저역통과필터를 충전 또는 방전시키는 전류를 발생하고, 저역통과필터의 출력에 따라 전압제어발진기로부터 출력되는 클럭주파수를 제어하는, 차지펌프회로를 구비하는 PLL회로를, 저역통과필터를 충전시키도록 차지펌프회로에 지시하는 제 1전류원 트랜지스터, 업신호에 따라 제 1전류원 트랜지스터의 소스를 전원에 접속하는 제 1스위칭 트랜지스터, 저역통과필터를 방전시키는 제 2전류원 트랜지스터, 및 다운신호에 따라 제 2전류원 트랜지스터를 접지시키는 제 2스위칭 트랜지스터로 구성하고, 차지펌프회로가 불활성화일 때 제 1 또는 제 2전류원 트랜지스터에 바이어스가 인가되도록 하여, 차지펌프회로에서 전류원 트랜지스터로부터의 리크전류를 감소시킬 수 있고, 그 결과, 상술한 리크전류로 인해 전압제어발진기로부터 출력되는 클럭주파수에 오프셋과 지터가 발생하는 것을 방지할 수 있다.
도 1은 본 발명의 제 1실시예인 PLL회로를 구성하는 차지펌프회로를 나타내는 회로도;
도 2(a)는 본 발명의 제 2실시예인 PLL회로를 구성하는 차지펌프회로를 나타내는 회로도;
도 2(b)는 도 2(a)의 타이밍도;
도 3은 본 발명의 제 3실시예인 PLL회로를 구성하는 차지펌프회로를 나타내는 회로도;
도 4는 본 발명의 제 4실시예인 PLL회로를 구성하는 차지펌프회로를 나타내는 회로도;
도 5는 본 발명의 제 5실시예인 PLL회로를 구성하는 차지펌프회로를 나타내는 회로도;
도 6은 차지펌프회로를 이용한 종래 PLL회로의 일반적인 구성을 나타내는 블록도; 및
도 7은 차지펌프회로의 구성예를 나타낸다.
도면들을 참조하여, 이하 본 발명의 실시예들을 구체적으로 설명한다.
제 1실시예
도 1은 본 발명의 제 1실시예인 PLL회로의 차지펌프회로를 나타낸다. 차지펌프회로를 구비하는 PLL회로의 구성 및 동작은 도 6에 나타낸 PLL회로의 구성 및 동작과 동일하므로, 상세한 설명을 생략한다.
이 실시예의 차지펌프회로는, 도 1에 나타낸 바와 같이, P-채널 트랜지스터들(11, 12), N-채널 트랜지스터들(13, 14) 및 스위칭소자들(15, 16)로 구성된다. P-채널 트랜지스터(11)는 전원(VDD)과 P-채널 트랜지스터(12)간에 접속되며, 게이트로 업*신호가 공급되고 백(back)게이트는 전원(VDD)에 접속된다. P-채널 트랜지스터(12)는 P-채널 트랜지스터(11)와 N-채널 트랜지스터(13)간에 접속되며, 게이트에는 전원(VDD)보다 낮은 바이어스전압(VBP)이 인가되며, 백게이트는 전원(VDD)에 접속된다. N-채널 트랜지스터(13)는 P-채널 트랜지스터(12)와 N-채널 트랜지스터(14)간에 접속되며, 게이트에는 GND의 전위보다 높은 바이어스전압(VBN)이 인가되고, 백게이트는 GND에 접속된다. N-채널 트랜지스터(14)는 N-채널 트랜지스터(13)와 GND간에 접속되며, 게이트로 다운신호가 공급되고, 백게이트는 GND에 접속된다. 스위칭소자(15)는 P-채널 트랜지스터들(11, 12)의 접속점(B)과 GND간에 접속되며, 업신호가 로우레벨일 때 온된다. 스위칭소자(16)는 전원(VDD)과 N-채널 트랜지스터들(13, 14)의 접속점(A)간에 접속되며, 다운*(DN*)신호가 하이레벨일 때 온된다.
도 1을 참조하여, 이하 이 실시예에서의 차지펌프회로의 동작을 설명한다.
P-채널 트랜지스터(11)는, 게이트로 공급되는 업*신호가 로우레벨(GND의 전위)일 때 온되어, 전원(VDD)을 P-채널 트랜지스터(12)의 소스에 접속하고, 업*신호가 하이레벨(VDD의 전위)일 때 오프된다. P-채널 트랜지스터(12)는 소스가 전원(VDD)에 접속된 상태에서 전원전압(VDD)보다 낮은 바이어스전압(VBP)을 게이트로 인가함으로써 정전류원으로서 동작한다. 또한, N-채널 트랜지스터(14)는 게이트로 공급되는 다운신호가 하이레벨일 때 온되어, GND를 N-채널 트랜지스터(13)의 소스에 공급하고, 다운신호가 로우레벨일 때 오프된다. N-채널 트랜지스터(13)는 소스가 GND에 접속된 상태에서 GND의 전위보다 높은 바이어스전압(VBN)을 게이트로 인가함으로써 정전류원으로서 동작하고, LPF(105)로부터 정전류를 방전시킨다.
이때, 스위칭소자(15)는 업신호가 로우레벨일 때 온되어, P-채널 트랜지스터들(11, 12)의 접속점(B)의 전위가 스위칭소자의 내부저항에 따라 GND의 전위에 근사한 전압으로 나뉜다. 또한, 스위칭소자(16)는 다운*신호가 하이레벨일 때 온되어, N-채널 트랜지스터들(13, 14)의 접속점(A)의 전위가 스위칭소자의 내부저항에 따라 전원(VDD)의 전위에 근사한 전위로 나뉜다.
상술한 바와 같이, 스위칭용 P-채널 트랜지스터(11)가 오프인 상태에서 스위칭소자(15)가 온되면, 정전류원으로서 동작하는 P-채널 트랜지스터(12)의 백게이트가 전원(VDD)에 접속되어 소스의 전위가 GND의 전위에 근사됨에 따라, P-채널 트랜지스터의 백게이트의 전위가 소스의 전위보다 높아지게 되어 바이어스가 소스로 인가된다. 따라서, 임계전압(Vth)의 절대값은 백게이트효과 및 리크전류방지로 인해 실질적으로 상승한다. 같은 방법으로, 스위칭용 N-채널 트랜지스터가 오프인 상태에서 스위칭소자(16)가 온되면, 정전류원으로서 동작하는 N-채널 트랜지스터(13)의 백게이트가 전원(VDD)에 접속되어 소스의 전위가 전원전압(VDD)에 근사됨에 따라, N-채널 트랜지스터의 백게이트의 전위가 소스의 전위보다 높아지게 되어 바이어스가 소스로 인가된다. 따라서, 임계전압(Vth)은 백게이트효과와 리크전류방지로 인하여 실질적으로 상승한다.
상술한 바와 같이, 이 실시예의 PLL회로의 스위치가 온일 때, 정전류원 트랜지스터를 통해 VCO로 입력을 공급하는 LPF를 충방전하는 정전류원 트랜지스터와 전원간에 스위치가 구비되어 있는 차지펌프회로에서, 리크전류는 스위치가 오프일 때 정전류원 트랜지스터의 소스에 백게이트효과를 발생시키는 전압을 인가함으로써 방지되므로, PLL회로에서 출력클럭주파수의 오프셋과 지터가 감소될 수 있다.
제 2실시예
도 2(a)는 본 발명의 제 2실시예인 PLL회로의 차지펌프회로를 나타낸다.
이 실시예의 차지펌프회로는, 도 2(a)에 나타낸 바와 같이, P-채널 트랜지스터들(21, 22), N-채널 트랜지스터들(23, 24), 스위칭소자들(25, 26), N-채널 트랜지스터(27), P-채널 트랜지스터들(28, 29), N-채널 트랜지스터(30), P-채널 트랜지스터(31) 및 N-채널 트랜지스터(32)로 구성된다.
P-채널 트랜지스터(21)는 전원(VDD)과 P-채널 트랜지스터(22)간에 접속되며, 게이트로 스위칭*신호가 공급되고 백게이트는 전원(VDD)에 접속된다. P-채널 트랜지스터(22)는 P-채널 트랜지스터(21)와 N-채널 트랜지스터(23)간에 접속되며, 게이트에는 N-채널 트랜지스터(27)와 P-채널 트랜지스터(28)로 된 이동스위치와 P-채널 트랜지스터(29)가 접속되고 백게이트는 전원(VDD)에 접속된다. N-채널 트랜지스터(23)는 P-채널 트랜지스터(22)와 N-채널 트랜지스터(24)간에 접속되며, 게이트에는 N-채널 트랜지스터(30)와 P-채널 트랜지스터(31)로 된 이동스위치와 N-채널 트랜지스터(32)가 접속되고 백게이트는 GND에 접속된다. N-채널 트랜지스터(24)는 N-채널 트랜지스터(23)와 GND간에 접속되며, 게이트로 스위칭(SW)신호가 공급되고 백게이트는 GND에 접속된다.
스위칭소자(25)는 P-채널 트랜지스터들(21, 22)의 접속점(B)과 GND간에 접속되며, 스위칭신호가 로우레벨일 때 온된다. 스위칭소자(26)는 전원(VDD)과 N-채널 트랜지스터들(23, 24)의 접속점(A)간에 접속되며, 스위칭*(SW*)신호가 하이레벨일 때 온된다. N-채널 트랜지스터(27)와 P-채널 트랜지스터(28)는 전원전압(VDD)보다 낮은 바이어스전압(VBP)을 발생하는 소스와 P-채널 트랜지스터(22)의 게이트간에 병렬로 접속되며, N-채널 트랜지스터(27)의 게이트로 업신호가 공급되고 P-채널 트랜지스터(28)의 게이트로는 업*신호가 공급된다. P-채널 트랜지스터(29)는 전원(VDD)과 P-채널 트랜지스터(22)의 게이트간에 접속되며, 게이트로 업신호가 공급된다. N-채널 트랜지스터(30)와 P-채널 트랜지스터(31)는 GND의 전위보다 높은 바이어스전압(VBN)을 발생하는 소스와 N-채널 트랜지스터(23)의 게이트간에 병렬로 접속되며, N-채널 트랜지스터(30)의 게이트로 다운신호가 공급되고 P-채널 트랜지스터(31)의 게이트로는 다운*신호가 공급된다. N-채널 트랜지스터(32)는 N-채널 트랜지스터(23)의 게이트와 GND간에 접속되며, 게이트로 다운*신호가 공급된다.
도 2(a) 및 2(b)를 참조하여, 이하 이 실시예에서의 차지펌프회로의 동작을 설명한다.
스위칭신호와 스위칭*신호는 위상-주파수비교기의 출력에 따라 제각기 발생되며, 스위칭신호는, 도 2(b)에 나타낸 바와 같이, 업신호와 다운신호가 각각 하이레벨이 되기 전에 하이레벨이 되고, 이 신호들이 각각 로우레벨이 된 후에 로우레벨이 되는 신호이며, 스위칭*신호는 스위칭신호를 반전함으로써 얻어지는 신호이다.
P-채널 트랜지스터(21)는 게이트로 공급되는 스위칭*신호가 로우레벨일 때 온되어, 전원(VDD)을 P-채널 트랜지스터(22)의 소스에 접속하고 스위칭*신호가 하이레벨일 때 오프된다. P-채널 트랜지스터(22)는 업신호가 하이레벨일 때 소스가 전원(VDD)에 접속되어 있는 상태에서, N-채널 트랜지스터(27)와 P-채널 트랜지스터(28)로 된 이동스위치를 통해 전원전압(VDD)보다 낮은 바이어스전압(VBP)을 게이트로 인가하는 것에 의해 정전류원으로서 동작하며, 업신호가 로우레벨일 때 전원전압(VDD)을 P-채널 트랜지스터(29)를 통해 게이트로 인가함으로써 오프된다.
또한, N-채널 트랜지스터(24)는 게이트로 공급되는 스위칭신호가 하이레벨일 때 온되어, GND를 N-채널 트랜지스터(23)의 소스에 접속하고, 스위칭신호가 로우레벨일 때 오프된다. N-채널 트랜지스터(23)는 다운신호가 하이레벨일 때 소스가 GND에 접속되어 있는 상태에서, GND의 전위보다 높은 바이어스전압(VBN)을 N-채널 트랜지스터(30)와 P-채널 트랜지스터(31)로 된 이동스위치를 통해 게이트로 인가함으로써 정전류원으로서 동작하여, LPF(105)으로부터 정전류를 방전시키고, 다운*신호가 하이레벨일 때 게이트가 N-채널 트랜지스터(32)를 통해 GND레벨이 되는 것에 의해 오프된다.
이때, 스위칭소자(25)는 스위칭신호가 로우레벨일 때 온되므로, P-채널 트랜지스터들(21, 22)의 접속점(B)은 스위칭소자의 내부저항에 따라 GND의 전위에 근사한 전위가 된다.
또한, 스위칭소자(26)는 스위칭*신호가 하이레벨일 때 온되므로, N-채널 트랜지스터들(23, 24)의 접속점(A)은 스위칭소자의 내부저항에 따라 전원전압(VDD)에 근사한 전위가 된다.
스위칭소자들(25, 26)은, 도 2(b)에 나타낸 바와 같이, 업신호와 다운신호가 각각 하이레벨이 되기 전에 하이레벨이 되고, 이 신호들이 각각 로우레벨이 된 후에 로우레벨이 되므로, 각 접속점들(A, B)의 전위는 각각 정전류원으로서 동작하는 P-채널 트랜지스터(22)와 N-채널 트랜지스터(23)의 동작전에 안정화될 수 있다.
상술한 바와 같이, 스위칭소자(25)는 스위칭용 P-채널 트랜지스터(21)가 오프인 상태에서 온되므로, 전원전압(VDD)은 정전류원으로서 동작하는 P-채널 트랜지스터(22)의 백게이트로 인가되고, 소스가 GND의 전위에 근사한 전위가 되는 것에 의해 바이어스가 소스로 인가되어, 그 결과, 백게이트효과로 임계전압(Vth)이 실질적으로 상승하고 소스와 게이트간에 역바이어스가 인가되므로, 제 1실시예의 경우와 비교하여, 리크전류가 더욱 방지된다.
같은 방법으로, 스위칭소자(26)는 스위칭용 N-채널 트랜지스터(24)가 오프인 상태에서 온되므로, 백게이트를 GND에 접속하여 소스의 전위를 전원전압(VDD)에 근사하게 함으로써 정전류원으로서 동작하는 N-채널 트랜지스터(23)의 소스로 바이어스가 인가되어, 그 결과, 백게이트효과로 임계전압(Vth)이 실질적으로 상승하고 소스와 게이트간에 역바이어스가 인가되므로, 제 1실시예의 경우와 비교하여, 리크전류가 더욱 방지된다.
상술한 바와 같이, 이 실시예의 PLL회로의 스위칭용 트랜지스터가 온일 때 정전류원 트랜지스터를 통해 VCO로 입력을 공급하는 LPF를 충전/방전하는 차지펌프회로에서, 스위칭용 트랜지스터가 오프일 때 정전류원 트랜지스터에 백게이트효과가 발생하고 역바이어스가 인가되는 것에 의해 리크전류가 방지되므로, PLL회로에서 출력클럭주파수의 오프셋 및 지터가 감소될 수 있다.
제 3실시예
도 3은 본 발명의 제 3실시예인 PLL회로의 차지펌프회로를 나타낸다.
이 실시예의 차지펌프회로는, 도 3에 나타낸 바와 같이, P-채널 트랜지스터들(21, 22), N-채널 트랜지스터들(23, 24), N-채널 트랜지스터(27), P-채널 트랜지스터들(28, 29), N-채널 트랜지스터(30), P-채널 트랜지스터(31), N-채널 트랜지스터(32), P-채널 트랜지스터(33) 및 N-채널 트랜지스터(34)로 구성된다.
이 실시예에서, P-채널 트랜지스터들(21, 22), N-채널 트랜지스터들(23, 24), N-채널 트랜지스터(27), P-채널 트랜지스터들(28, 29), N-채널 트랜지스터(30), P-채널 트랜지스터(31) 및 N-채널 트랜지스터(32)의 구성은 도 2(a)에 나타낸 제 2실시예와 동일하지만, 제 3실시예는 제 2실시예에서 스위칭소자들(25, 26)대신에 P-채널 트랜지스터(33)와 N-채널 트랜지스터(34)가 구비된다는 점에서 제 2실시예와 큰 차이가 있다.
P-채널 트랜지스터(33)는 P-채널 트랜지스터들(21, 22)의 접속점(B)과 GND간에 접속되며, 스위칭신호가 로우레벨일 때 온된다. N-채널 트랜지스터(34)는 전원(VDD)과 N-채널 트랜지스터들(23, 24)의 접속점(A)간에 접속되며, 스위칭*신호가 하이레벨일 때 온된다.
도 3을 참조하여, 이하 이 실시예에서의 차지펌프회로의 동작을 설명한다.
이 실시예에서, P-채널 트랜지스터들(21, 22), N-채널 트랜지스터들(23, 24), N-채널 트랜지스터(27), P-채널 트랜지스터들(28, 29), N-채널 트랜지스터(30), P-채널 트랜지스터(31) 및 N-채널 트랜지스터(32)의 각 동작은 도 2(a)에 나타낸 제 2실시예의 동작과 같다.
P-채널 트랜지스터(33)는 스위칭신호가 로우레벨일 때 온되므로, P-채널 트랜지스터들(21, 22)의 접속점(B)은 P-채널 트랜지스터(33)가 온일 때의 내부저항에 따라 GND의 전위에 근사한 전위가 된다. 또한, N-채널 트랜지스터(34)는 스위칭*신호가 하이레벨일 때 온되므로, N-채널 트랜지스터들(23, 24)의 접속점(A)은 N-채널 트랜지스터(34)가 온일 때의 내부저항에 따라 전원(VDD)의 전위에 근사한 전위가 된다.
따라서, P-채널 트랜지스터(33)는 스위칭용 P-채널 트랜지스터(21)가 오프인 상태에서 온되므로, 전원전압(VDD)은 정전류원으로서 동작하는 P-채널 트랜지스터(22)의 백게이트로 인가되어, 소스가 GND의 전위에 근사한 전위가 되는 것에 의해 바이어스가 소스로 인가되고, 그 결과, 백게이트효과로 인해 임계전압(Vth)이 실질적으로 상승하고, P-채널 트랜지스터(29)가 온되어 전원전압(VDD)이 게이트로 인가되는 것에 의해 소스와 게이트간에 역바이어스가 인가되므로, 제 1실시예의 경우와 비교하여, 리크전류가 더욱 방지된다.
같은 방법으로, N-채널 트랜지스터(34)는 스위칭용 N-채널 트랜지스터(24)가 오프인 상태에서 온되므로, 정전류원으로서 동작하는 N-채널 트랜지스터(23)의 백게이트를 GND에 접속하여 소스가 전원전압(VDD)에 근사한 전위가 되는 것에 의해 바이어스가 소스로 인가되고, 그 결과, 백게이트효과로 인해 임계전압(Vth)이 실질적으로 상승하고, N-채널 트랜지스터(32)가 온되어 GND의 전위가 게이트로 인가되는 것에 의해 소스와 게이트간에 역바이어스가 인가되므로, 제 1실시예의 경우와 비교하여, 리크전류가 더욱 방지된다.
상술한 바와 같이, 이 실시예의 PLL회로의 스위칭용 트랜지스터가 온일 때, 정전류원 트랜지스터를 통해 VCO로 입력을 공급하는 LPF를 충전/방전하는 차지펌프회로에서, 스위칭용 트랜지스터가 오프일 때 정전류원 트랜지스터에 백게이트효과 로서 발생하는 역바이어스전압이 인가되는 것에 의해 리크전류가 방지되므로, PLL회로에서 출력클럭주파수의 오프셋 및 지터가 감소될 수 있다.
제 4실시예
도 4는 본 발명의 제 4실시예인 PLL회로의 차지펌프회로를 나타낸다.
이 실시예의 차지펌프회로는, 도 4에 나타낸 바와 같이, P-채널 트랜지스터들(21, 22), N-채널 트랜지스터들(23, 24), N-채널 트랜지스터(27), P-채널 트랜지스터들(28, 29), N-채널 트랜지스터(30), P-채널 트랜지스터(31), N-채널 트랜지스터(32), N-채널 트랜지스터(35) 및 P-채널 트랜지스터(36)로 구성된다.
이 실시예에서, P-채널 트랜지스터들(21, 22), N-채널 트랜지스터들(23, 24), N-채널 트랜지스터(27), P-채널 트랜지스터들(28, 29), N-채널 트랜지스터(30), P-채널 트랜지스터(31) 및 N-채널 트랜지스터(32)의 구성은 도 3에 나타낸 제 3실시예의 구성과 동일하지만, 제 4실시예는 제 3실시예에서 P-채널 트랜지스터(33)와 N-채널 트랜지스터(34) 대신에 N-채널 트랜지스터(35)와 P-채널 트랜지스터(36)를 구비하는 점에서 제 3실시예와 큰 차이가 있다. N-채널 트랜지스터(35)는 P-채널 트랜지스터들(21, 22)의 접속점(B)과 GND간에 접속되며, 스위칭*신호가 하이레벨일 때 온된다. P-채널 트랜지스터(36)는 전원(VDD)과 N-채널 트랜지스터들(23, 24)의 접속점(A)간에 접속되며, 스위칭신호가 로우레벨일 때 온된다.
도 4를 참조하여, 이하 이 실시예에서의 차지펌프회로의 동작을 설명한다.
이 실시예에서, P-채널 트랜지스터들(21, 22), N-채널 트랜지스터들(23, 24), N-채널 트랜지스터(27), P-채널 트랜지스터들(28, 29), N-채널 트랜지스터(30), P-채널 트랜지스터(31) 및 N-채널 트랜지스터(32)의 동작은 도 3에 나타낸 제 3실시예의 동작과 동일하다.
N-채널 트랜지스터(35)는 스위칭*신호가 하이레벨일 때 온되므로, P-채널 트랜지스터들(21, 22)의 접속점(B)은 N-채널 트랜지스터(35)가 온일 때의 내부저항에 따라 GND의 전위에 근사한 전위가 된다.
또한, P-채널 트랜지스터(36)는 스위칭신호가 로우레벨일 때 온되므로, N-채널 트랜지스터들(23, 24)의 접속점(A)은 N-채널 트랜지스터(36)가 온일 때의 내부저항에 따라 전원(VDD)의 전위에 근사한 전위가 된다.
따라서, N-채널 트랜지스터(35)는 스위칭용 P-채널 트랜지스터(21)가 오프인 상태에서 온되므로, 전원전압(VDD)은 정전류원으로서 동작하는 P-채널 트랜지스터(22)의 백게이트로 인가되어, 소스가 GND의 전위에 근사한 전위가 되는 것에 의해 바이어스가 소스에 인가되고, 그 결과, 백게이트효과로 인해 임계전압(Vth)이 실질적으로 상승하고, P-채널 트랜지스터(29)가 온되어 전원전압(VDD)이 게이트로 인가되는 것에 의해 소스와 게이트간에 역바이어스가 인가되므로, 제 1실시예의 경우와 비교하여, 리크전류가 더욱 방지된다.
같은 방법으로, P-채널 트랜지스터(36)는 스위칭용 N-채널 트랜지스터(24)가 온인 상태에서 오프되므로, 정전류원으로서 동작하는 N-채널 트랜지스터(23)의 백게이트를 GND에 접속하여 소스가 전원전압(VDD)에 근사한 전위가 되는 것에 의해 바이어스가 소스로 인가되고, 그 결과, 벡게이트효과로 인해 임계전압(Vth)이 실질적으로 상승하고, N-채널 트랜지스터(32)가 온되어 GND의 전위가 게이트로 인가되는 것에 의해 소스와 게이트간에 역바이어스가 인가되므로, 제 1실시예의 경우와 비교하여, 리크전류가 더욱 방지된다.
상술한 바와 같이, 이 실시예의 PLL회로의 스위칭용 트랜지스터가 온일 때, 정전류원 트랜지스터를 통해 VCO로 입력을 공급하는 LPF를 충전/방전하는 차지펌프 회로에서, 스위칭용 트랜지스터가 오프일 때 정전류원 트랜지스터에 백게이트효과로서 발생하는 역바이어스전압이 인가되는 것에 의해 리크전류가 방지되므로, PLL회로에서 출력클럭주파수의 오프셋 및 지터가 감소될 수 있다.
제 5실시예
도 5는 본 발명의 제 5실시예인 PLL회로의 차지펌프회로를 나타낸다.
이 실시예에서 차지펌프회로는, 도 5에 나타낸 바와 같이, P-채널 트랜지스터들(21, 22), N-채널 트랜지스터들(23, 24), N-채널 트랜지스터(27), P-채널 트랜지스터들(28, 29), N-채널 트랜지스터(30), P-채널 트랜지스터(31), N-채널 트랜지스터(32), P-채널 트랜지스터(33), N-채널 트랜지스터(34), N-채널 트랜지스터(37), P-채널 트랜지스터(38), P-채널 트랜지스터(39) 및 N-채널 트랜지스터(40)로 구성된다.
이 실시예에서, P-채널 트랜지스터들(21, 22), N-채널 트랜지스터들(23, 24), N-채널 트랜지스터(27), P-채널 트랜지스터들(28, 29), N-채널 트랜지스터(30), P-채널 트랜지스터(31), N-채널 트랜지스터(32), P-채널 트랜지스터(33) 및 N-채널 트랜지스터(34)의 구성은 도 3에 나타낸 제 3실시예의 구성과 동일하지만, 제 5실시예는 N-채널 트랜지스터(37), P-채널 트랜지스터들(38, 39) 및 N-채널 트랜지스터(40)를 더 구비한다는 점에서 제 3실시예와 큰 차이가 있다.
N-채널 트랜지스터(37)는 P-채널 트랜지스터(33)와 GND간에 접속되며, 게이트로 파워다운*(PDN)신호가 공급된다. P-채널 트랜지스터(38)는 전원(VDD)과 N-채널 트랜지스터(34)간에 접속되며, 게이트로 파워다운(PD)신호가 공급된다. P-채널 트랜지스터(39)는 전원(VDD)과 P-채널 트랜지스터(22)의 게이트간에 접속되며, 게이트로 파워다운*(PDN)신호가 공급된다. N-채널 트랜지스터(40)는 N-채널 트랜지스터(23)와 GND의 게이트간에 접속되며, 게이트로 파워다운(PD)신호가 공급된다.
도 5를 참조하여, 이하 이 실시예에서의 차지펌프회로의 동작을 설명한다.
이 실시예에서, P-채널 트랜지스터들(21, 22), N-채널 트랜지스터들(23, 24), N-채널 트랜지스터(27), P-채널 트랜지스터들(28, 29), N-채널 트랜지스터(30), P-채널 트랜지스터(31), N-채널 트랜지스터(32), P-채널 트랜지스터(33) 및 N-채널 트랜지스터(34)의 동작은 도 3에 나타낸 제 3실시예의 동작과 동일하다.
PLL회로를 구비하는 장치의 전원이 낮아지면, PLL회로의 발진이 중단되고 VCO로 입력을 공급하는 LPF의 전하는 제로가 된다. 이 상태에서는, 업신호도 다운신호도 스위칭신호도 발생되지 않지만, 파원다운을 지시하는 파워다운(PD)신호와 PD신호를 반전함으로써 얻어지는 파워다운*(PDN)신호는 각부로 각각 공급된다.
이때, N-채널 트랜지스터(37)는 PDN신호가 로우레벨이 될 때 오프되며, P-채널 트랜지스터(38)는 PD신호가 하이레벨이 될 때 오프된다. 동시에, P-채널 트랜지스터(39)는 PDN신호가 로우레벨이 될 때 온되어 P-채널 트랜지스터(22)의 게이트로 전원전압(VDD)을 인가한다. N-채널 트랜지스터(40)는 PD신호가 하이레벨이 될 때 온되어 N-채널 트랜지스터(23)의 게이트를 GND로 한다.
이로써, 각각 정전류원으로서 동작하는 P-채널 트랜지스터(22)와 N-채널 트랜지스터(23)는 모두 리크전류가 최소인 상태로 유지되어, 전원(VDD)으로부터 P-채널 트랜지스터들(21, 33)을 통해 GND에 이르는 전류경로와, 전원(VDD)으로부터 N-채널 트랜지스터들(34, 24)을 통해 GND에 이르는 전류경로가 모두 차단되며, 차지펌프회로는 소비전류가 최소인 상태로 유지된다.
상술한 바와 같이, 이 실시예의 PLL회로의 스위칭용 트랜지스터가 온일 때, 정전류원 트랜지스터를 통해 VCO로 입력을 공급하는 LPF를 충전/방전하는 차지펌프회로에서, 스위칭용 트랜지스터가 오프일 때 정전류원 트랜지스터에 백게이트효과로서 발생하는 역바이어스전압이 인가되는 것에 의해 리크전류가 방지되므로, PLL회로에서 출력클럭주파수의 오프셋 및 지터가 감소될 수 있고, 또한, 파워가 낮아진 상태에서 차지펌프회로에 의해 소비되는 전류가 최소화될 수 있다.
상술한 바와 같이, 도면들을 참조하여, 본 발명의 실시예들을 상세히 설명하였으나, 실제구성이 본 발명의 구성에 한정되는 것은 아니며, 본 발명의 요지를 벗어나지 않는 범위내에서 설계를 변경하는 것도 본 발명에 포함된다. 예를 들어, 업신호와 다운신호에 따라 정전류원의 충전 및 방전간의 관계를 VCO의 구성에 따라 역으로 할 수도 있다. 스위칭소자들(15, 16)을 P-채널 트랜지스터 또는 N-채널 트랜지스터로 구성하여도 좋고, 또는 이동스위치로 구성하여도 좋다. 또한, P-채널 트랜지스터들(11, 21, 29, 33, 36, 38 및 39)과 N-채널 트랜지스터들(14, 24, 32, 34, 35, 37 및 40)을 이동스위치로 구성하여도 좋다.
본 발명을 도시된 실시예들을 참조하여 설명하였으나, 이에 한정되는 것은 아니다. 본 발명의 다른 실시예들 뿐만 아니라, 도시된 실시예들의 다양한 변형들도 본 발명을 참조한 당업자에게는 자명한 것이다. 따라서, 첨부된 청구항들은 본 발명의 사상내에서의 변형들을 포함하는 것으로 간주되어야 한다.
상술한 바와 같이, 본 발명에 따른 PLL회로에 따르면, VCO로부터 출력되는 클럭의 위상과 기준클럭의 위상을 비교한 결과에 근거한 신호에 따라 VCO의 입력을 발생하는 차지펌프회로에서 정전류원 트랜지스터로부터의 리크전류에 의해 야기되는 출력클럭주파수의 오프셋과 지터가 방지될 수 있다.

Claims (10)

  1. 차지펌프회로에 있어서,
    제 1전류원 트랜지스터;
    제 1제어신호를 수신할 때, 상기 제 1전류원 트랜지스터의 소스전극을 제 1전압원에 전기적으로 접속하여 상기 제 1전류원 트랜지스터가 상기 제 1전압원으로 부터의 충전전류를 출력단으로 공급하게 하고, 제 2제어신호를 수신할 때, 상기 제 1전류원 트랜지스터의 상기 소스전극을 제 2전압원에 전기적으로 접속하여 상기 제 1전류원 트랜지스터가 상기 충전전류를 차단하도록 하는 제 1스위칭회로;
    제 2전류원 트랜지스터; 및
    제 3제어신호를 수신할 때, 상기 제 2전류원 트랜지스터의 소스전극을 제 3전압원에 전기적으로 접속하여 상기 제 2전류원 트랜지스터가 상기 출력단으로부터의 방전전류를 방전하도록 하고, 제 4제어신호를 수신할 때, 상기 제 2전류원 트랜지스터의 상기 소스전극을 제 4전압원에 전기적으로 접속하여 상기 제 2전류원 트랜지스터가 차단되도록 하는 제 2스위칭회로를 포함하는 차지펌프회로.
  2. 제 1항에 있어서, 상기 제 1스위칭회로가 상기 제 2제어신호를 수신할 때, 상기 제 2전압원은 상기 제 1전류원 트랜지스터의 상기 소스전극에 상기 제 1전류원 트랜지스터의 게이트전압에 반대되는 차단바이어스를 공급하며,
    상기 제 2스위칭회로가 상기 제 4제어신호를 수신할 때, 상기 제 4전압원은 상기 제 2전류원 트랜지스터의 상기 소스전극에 상기 제 2전류원 트랜지스터의 게이트전압에 반대되는 차단바이어스를 공급하는 것을 특징으로 하는 차지펌프회로.
  3. 제 1항에 있어서, 상기 제 1전압원은 상기 제 4전압원에 실질적으로 동일한 전압을 공급하며,
    상기 제 2전압원은 상기 제 3전압원에 실질적으로 동일한 전압을 공급하는 것을 특징으로 하는 차지펌프회로.
  4. 제 1항에 있어서, 상기 제 1전류원 트랜지스터는 P-채널 MOS 트랜지스터이고, 상기 제 2전류원 트랜지스터는 N-채널 MOS 트랜지스터인 것을 특징으로 하는 차지펌프회로.
  5. 제 1항에 있어서, 상기 제 1스위칭회로는, 상기 제 1전압원과 상기 제 1전류원 트랜지스터의 상기 소스전극간에 연결되며, 게이트전극으로 상기 제 1제어신호를 수신하는 P-채널 MOS 트랜지스터, 및 상기 제 2전압원과 상기 제 1전류원 트랜지스터의 상기 소스전극간에 연결되며, 게이트전극으로 상기 제 2제어신호를 수신하는 제 1 MOS 트랜지스터를 포함하며,
    상기 제 2스위칭회로는, 상기 제 3전압원과 상기 제 2전류원 트랜지스터의 상기 소스전극간에 연결되며, 게이트전극으로 상기 제 3제어신호를 수신하는 N-채널 MOS 트랜지스터, 및 상기 제 4전압원과 상기 제 2전류원 트랜지스터의 상기 소스전극간에 연결되며, 게이트전극으로 상기 제 4제어신호를 수신하는 제 2 MOS 트랜지스터를 포함하는 것을 특징으로 하는 차지펌프회로.
  6. 제 1항에 있어서, 상기 차지펌프회로는 위상비교기, 저역통과필터 및 전압제어발진기를 포함하는 위상제어루프회로에 이용되며,
    상기 제 1제어신호, 상기 제 2제어신호, 상기 제 3제어신호 및 상기 4 제어신호는 상기 위상비교기의 출력에 근거하는 제어신호들이며,
    상기 출력단은 상기 저역통과필터의 입력단에 접속되는 것을 특징으로 하는 차지펌프회로.
  7. 제 1항에 있어서, 상기 제 1전류원 트랜지스터의 게이트전극은 제 1고정바이어스전압에 접속되며,
    상기 제 2전류원 트랜지스터의 게이트전극은 제 2고정바이어스전압에 접속되는 것을 특징으로 하는 차지펌프회로.
  8. 제 1항에 있어서, 상기 제 1전류원 트랜지스터의 백게이트에는 상기 제 1전압원과 실질적으로 동일한 고정바이어스전압이 공급되며,
    상기 제 2전류원 트랜지스터의 백게이트에는 상기 제 3전압원과 실질적으로 동일한 고정바이어스전압이 공급되는 것을 특징으로 하는 차지펌프회로.
  9. 제 1항에 있어서, 제 5제어신호에 근거하여 상기 제 1전류원 트랜지스터의 게이트전극을 상기 제 1전압원 또는 제 1바이어스전압에 접속하는 제 3스위칭회로; 및
    제 6제어신호에 근거하여 상기 제 2전류원 트랜지스터의 게이트전극을 상기 제 3전압원 또는 제 2바이어스전압에 접속하는 제 4스위칭회로를 더 포함하는 것을 특징으로 하는 차지펌프회로.
  10. 제 1항에 있어서, 상기 차지펌프회로는 파워다운신호에 의해 제어되며;
    상기 파워다운신호가 활성화상태일 때, 상기 제 1스위칭회로는 상기 제 2제어신호에 상관없이 상기 제 1전류원 트랜지스터의 상기 소스전극을 상기 제 2전압원에 전기적으로 접속시키지 않으며, 상기 제 1전류원 트랜지스터의 상기 게이트전극은 상기 제 1전압원에 접속되고, 상기 제 2스위칭회로는 상기 제 4제어신호에 상관없이 상기 제 2전류원 트랜지스터의 상기 소스전극을 상기 제 4전압원에 전기적으로 접속시키지 않으며, 상기 제 2전류원 트랜지스터의 상기 게이트전극은 상기 제 3전압원에 접속되는 것을 특징으로 하는 차지펌프회로.
KR1020000013216A 1999-03-15 2000-03-15 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로 KR100326956B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06888199A JP3250540B2 (ja) 1999-03-15 1999-03-15 Ｐｌｌ回路
JP11-068881 1999-03-15

Publications (2)

Publication Number Publication Date
KR20000062900A true KR20000062900A (ko) 2000-10-25
KR100326956B1 KR100326956B1 (ko) 2002-03-13

Family

ID=13386453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000013216A KR100326956B1 (ko) 1999-03-15 2000-03-15 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로

Country Status (6)

Country Link
US (1) US6420914B1 (ko)
EP (1) EP1037366B1 (ko)
JP (1) JP3250540B2 (ko)
KR (1) KR100326956B1 (ko)
CA (1) CA2300346C (ko)
DE (1) DE60003247T2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586976B2 (en) 2001-01-06 2003-07-01 Samsung Electronics Co., Ltd. Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same
KR100750059B1 (ko) * 2001-11-20 2007-08-16 매그나칩 반도체 유한회사 전류 제어 수단을 구비한 전하 펌핑 회로
KR100948696B1 (ko) * 2002-07-12 2010-03-22 매그나칩 반도체 유한회사 차지 펌프 회로
WO2011081391A3 (ko) * 2009-12-30 2011-09-09 선문대학교 산학협력단 전하 릴레이 인핸서 및 인핸서를 구비한 태양전지 시스템

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10032248B4 (de) * 2000-07-03 2005-02-17 Xignal Technologies Ag Steuerbare Stromquelle
US6483358B2 (en) * 2001-02-02 2002-11-19 Broadcom Corporation Low power, charge injection compensated charge pump
KR100794695B1 (ko) * 2001-12-29 2008-01-14 매그나칩 반도체 유한회사 차지 펌프 회로
SE522959C2 (sv) * 2002-04-16 2004-03-16 Spirea Ab Laddningspump av lågläckagetyp
US6570421B1 (en) * 2002-08-29 2003-05-27 Sun Microsystems, Inc. Programmable leakage current offset for phase locked loop
US6570420B1 (en) * 2002-08-29 2003-05-27 Sun Microsystems, Inc. Programmable current source adjustment of leakage current for delay locked loop
US6727737B2 (en) * 2002-07-19 2004-04-27 Sun Microsystems, Inc. Delay locked loop design with diode for loop filter capacitance leakage current control
TWI224428B (en) * 2002-07-19 2004-11-21 Sun Microsystems Inc Loop filter capacitor leakage current control
US6573770B1 (en) * 2002-08-29 2003-06-03 Sun Microsystems, Inc. Programmable leakage current offset for delay locked loop
US6989698B2 (en) * 2002-08-26 2006-01-24 Integrant Technologies Inc. Charge pump circuit for compensating mismatch of output currents
US6650156B1 (en) * 2002-08-29 2003-11-18 Integrated Device Technology, Inc. Integrated circuit charge pumps having control circuits therein that inhibit parasitic charge injection from control signals
DE10252618A1 (de) * 2002-11-11 2004-05-27 Infineon Technologies Ag Schaltungsanordnung einer Ladungspumpe
EP1432127A1 (en) * 2002-12-20 2004-06-23 Nokia Corporation Radio transceiver
JP4059077B2 (ja) 2002-12-26 2008-03-12 ソニー株式会社 チャージポンプ及びそれを用いたｐｌｌ回路
US6894529B1 (en) 2003-07-09 2005-05-17 Integrated Device Technology, Inc. Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control
US7015736B1 (en) * 2003-07-17 2006-03-21 Irf Semiconductor, Inc. Symmetric charge pump
US6963232B2 (en) * 2003-08-11 2005-11-08 Rambus, Inc. Compensator for leakage through loop filter capacitors in phase-locked loops
CN100420154C (zh) * 2003-08-20 2008-09-17 华邦电子股份有限公司 电荷泵电路的方法及装置
JP4417693B2 (ja) * 2003-11-12 2010-02-17 東芝モバイルディスプレイ株式会社 Ｄｃ−ｄｃ変換回路
US6967501B1 (en) 2003-12-18 2005-11-22 Integrated Device Technology, Inc. Impedance-matched output driver circuits having enhanced predriver control
KR100551474B1 (ko) * 2004-07-21 2006-02-14 삼성전자주식회사 기판 잡음 최소화를 위한 오픈 드레인 드라이버 및 그전류 구동방법
DE102006018236A1 (de) * 2006-04-19 2007-11-08 Xignal Technologies Ag Steuerbare Stromquelle für einen Phasenregelkreis
KR100818799B1 (ko) * 2006-05-25 2008-04-02 삼성전자주식회사 턴-오프 시간을 감소시킬 수 있는 전하 펌프 및 이를구비하는 위상동기루프
KR100793318B1 (ko) 2006-09-29 2008-01-11 한국전자통신연구원 디지털 방식으로 누설전류를 보상하는 전하 펌프 회로 및이를 구비한 튜닝 회로
US7915933B2 (en) * 2006-11-30 2011-03-29 Mosaid Technologies Incorporated Circuit for clamping current in a charge pump
US8018269B2 (en) * 2007-11-13 2011-09-13 Qualcomm Incorporated Fast-switching low-noise charge pump
JP2011155452A (ja) * 2010-01-27 2011-08-11 Renesas Electronics Corp 差動論理回路、分周回路、及び周波数シンセサイザ
TW201128918A (en) * 2010-02-12 2011-08-16 Ind Tech Res Inst Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
CN102957316A (zh) * 2011-08-31 2013-03-06 深圳艾科创新微电子有限公司 一种低电荷注入电荷泵及低电荷注入的方法
US9758821B2 (en) 2012-04-17 2017-09-12 International Business Machines Corporation Graphene transistor gated by charges through a nanopore for bio-molecular sensing and DNA sequencing
JP5727968B2 (ja) * 2012-05-29 2015-06-03 旭化成エレクトロニクス株式会社 電流制御回路およびこれを用いたｐｌｌ回路
KR20140090455A (ko) 2013-01-09 2014-07-17 삼성전자주식회사 위상 고정 루프 회로
US9377431B2 (en) 2013-07-24 2016-06-28 Globalfoundries Inc. Heterojunction nanopore for sequencing
US9298253B2 (en) 2013-09-13 2016-03-29 Globalfoundries Inc. Accelerating the microprocessor core wakeup by predictively executing a subset of the power-up sequence
US9423865B2 (en) 2013-09-13 2016-08-23 Globalfoundries Inc. Accelerating microprocessor core wake up via charge from capacitance tank without introducing noise on power grid of running microprocessor cores
US9389674B2 (en) 2013-09-13 2016-07-12 International Business Machines Corporation Predictively turning off a charge pump supplying voltage for overdriving gates of the power switch header in a microprocessor with power gating
TWI645660B (zh) * 2017-08-29 2018-12-21 盛群半導體股份有限公司 低電流低雜訊的電荷幫浦電路及頻率合成器
JP7329411B2 (ja) * 2019-10-18 2023-08-18 エイブリック株式会社 アナログスイッチ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546022A (en) * 1994-12-16 1996-08-13 Sun Microsystems, Inc. Static logic circuit with improved output signal levels
JP3481051B2 (ja) 1996-06-19 2003-12-22 富士通株式会社 チャージポンプ回路、および、該チャージポンプ回路を有するｐｌｌ回路並びに半導体集積回路
US5818287A (en) * 1996-06-20 1998-10-06 Ati Technologies Inc. Gate-switching charge-pump implemented inside a phase locked loop
US5825640A (en) * 1997-06-30 1998-10-20 Motorola, Inc. Charge pump circuit and method
JPH1168560A (ja) * 1997-08-20 1999-03-09 Nec Corp Ｐｌｌ周波数シンセサイザおよびチャージポンプ回路
US6124741A (en) * 1999-03-08 2000-09-26 Pericom Semiconductor Corp. Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches
US6160432A (en) * 1999-04-30 2000-12-12 Conexant Systems, Inc. Source-switched or gate-switched charge pump having cascoded output

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586976B2 (en) 2001-01-06 2003-07-01 Samsung Electronics Co., Ltd. Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same
KR100416589B1 (ko) * 2001-01-06 2004-02-05 삼성전자주식회사 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프
KR100750059B1 (ko) * 2001-11-20 2007-08-16 매그나칩 반도체 유한회사 전류 제어 수단을 구비한 전하 펌핑 회로
KR100948696B1 (ko) * 2002-07-12 2010-03-22 매그나칩 반도체 유한회사 차지 펌프 회로
WO2011081391A3 (ko) * 2009-12-30 2011-09-09 선문대학교 산학협력단 전하 릴레이 인핸서 및 인핸서를 구비한 태양전지 시스템
US9124116B2 (en) 2009-12-30 2015-09-01 Industry-University Cooperation Foundation Sunmoon University Electrical charge relay enhancer and solar cell system including the enhancer

Also Published As

Publication number Publication date
JP3250540B2 (ja) 2002-01-28
JP2000269808A (ja) 2000-09-29
CA2300346C (en) 2003-08-12
DE60003247D1 (de) 2003-07-17
CA2300346A1 (en) 2000-09-15
EP1037366B1 (en) 2003-06-11
EP1037366A2 (en) 2000-09-20
KR100326956B1 (ko) 2002-03-13
DE60003247T2 (de) 2004-04-22
EP1037366A3 (en) 2001-12-05
US6420914B1 (en) 2002-07-16

Similar Documents

Publication Publication Date Title
KR100326956B1 (ko) 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로
US6960949B2 (en) Charge pump circuit and PLL circuit using same
EP0598260B1 (en) High frequency voltage controlled oscillator
US6586976B2 (en) Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same
KR100719693B1 (ko) Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법
US6727735B2 (en) Charge pump circuit for reducing jitter
US5898336A (en) Charging pump circuit and a phase-locked loop circuit using the same
US20110115531A1 (en) Pll circuit
US7696834B2 (en) Voltage controlled oscillator and method capable of reducing phase noise and jitter with startup gain
US7446595B2 (en) Charge pump circuit with power management
KR100293769B1 (ko) 전하 펌핑 회로 및 pll 주파수 합성기
US9490824B1 (en) Phase-locked loop with frequency bounding circuit
US8022740B2 (en) Fast-response phase-locked loop charge-pump driven by low voltage input
US6472915B1 (en) Method for charge pump tri-state and power down/up sequence without disturbing the output filter
US7132865B1 (en) Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop
KR20000018820A (ko) 락-인 시간을 줄이기 위한 위상 동기 루프 회로
KR20040065048A (ko) 차동 전하 펌프 및 방법, 이를 이용한 위상 동기 루프 및방법
JP2002330067A (ja) チャージポンプ回路および位相同期ループ回路
US5247215A (en) Frequency range detector
JP2008147868A (ja) Ｐｌｌ回路
JP3627423B2 (ja) 低電圧型ｐｌｌ半導体装置
KR20000043819A (ko) 클럭 발생기를 가지는 위상 동기 루프 회로
KR20000027057A (ko) 위상 동기 루프의 파워 온 리셋 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070208

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee