TWI645660B - 低電流低雜訊的電荷幫浦電路及頻率合成器 - Google Patents

低電流低雜訊的電荷幫浦電路及頻率合成器 Download PDF

Info

Publication number
TWI645660B
TWI645660B TW106129405A TW106129405A TWI645660B TW I645660 B TWI645660 B TW I645660B TW 106129405 A TW106129405 A TW 106129405A TW 106129405 A TW106129405 A TW 106129405A TW I645660 B TWI645660 B TW I645660B
Authority
TW
Taiwan
Prior art keywords
signal
switch
bypass
phase
current
Prior art date
Application number
TW106129405A
Other languages
English (en)
Other versions
TW201914188A (zh
Inventor
陳瑞斌
Original Assignee
盛群半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 盛群半導體股份有限公司 filed Critical 盛群半導體股份有限公司
Priority to TW106129405A priority Critical patent/TWI645660B/zh
Priority to CN201710778829.8A priority patent/CN109428480B/zh
Application granted granted Critical
Publication of TWI645660B publication Critical patent/TWI645660B/zh
Publication of TW201914188A publication Critical patent/TW201914188A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種低電流低雜訊的電荷幫浦電路，包含輸出電容、第一、第二電流源單元、充電開關、放電開關以及旁路開關。充電開關響應開關信號於開關信號的導通區間導通而使來自第一電流源單元的充電電流對輸出電容充電。放電開關響應開關信號於開關信號的斷開區間導通而使輸出電容經由第二電流源單元放電。其中，開關信號於導通區間控制充電開關導通前及後，旁路信號控制旁路開關導通而使充電電流流至接地端。在開關信號於導通區間控制充電開關導通的期間，旁路信號控制旁路開關不導通。

Description

低電流低雜訊的電荷幫浦電路及頻率合成器
本發明是關於電荷幫浦電路，特別是一種低電流低雜訊的電荷幫浦電路及頻率合成器。
於無線通訊系統中一般會具有頻率合成器。此些頻率合成器供應所決定的頻帶內之高頻訊號，以涵蓋電信頻帶，例如美國ISM頻帶(902至928MHz)。
一般而言，頻率合成器於運行時，其中的相位檢測器把晶體振盪器輸出和降頻後的壓控振盪器輸出的相位差檢出。此相位差訊號會傳送至電荷泵，以控制電荷泵對電容進行充放電。接著於電容的輸出端經濾波以形成電壓信號，以進一步控制壓控振盪器。如此形成迴路，以提供穩定頻率。
其中，早期的相位檢測器控制以驅動開關電荷幫浦電路時，整個電荷幫浦電路會被關閉。這會導致暫態電壓形成於電流源的汲極處。進而使電流源輸出發生抖動，會造成相位和輸出電流之間的關係呈現非線性。接著此非線性的現象會讓電荷幫浦電路的高頻雜訊摺疊到低頻。
因此，目前現有廣泛採用的電荷幫浦電路，它多一路由放大器供應電壓的旁路(如圖1A所示)。當電荷泵900對電容901充放電時， 其電流源的電流之波形示意圖如圖1B所示。其電容的輸出電流之波形示意圖如1C所示。當電荷泵900不對電容901充放電時，旁路會被導通。也就是說，當電荷泵900的切換開關經切換而使電流源不對電容901充放電時，電流源的電流會改走旁路路徑。藉此能讓電流源輸出的電流保持流動，以避免在電流源的汲極處產生暫態電壓。但是當頻率合成器鎖定時，電荷泵900只對電容901做短時充放電時，其充放電時間只占晶體振盪周期的一小部份。這會造成大部分時間電流源的電流都經旁路路徑而被棄置。換句話說，此一設計會導致不必要的能源浪費。
有鑑於此，又必要提出一種可行的解決方案以解決前述的問題，以減少不必要的浪費。
本發明一實施例提供一種低電流低雜訊的電荷幫浦電路，包含輸出電容、第一電流源單元、第二電流源單元、充電開關、放電開關以及旁路開關。第一電流源單元根據額定電壓提供充電電流。第二電流源單元耦接輸出電容與接地端之間。充電開關耦接於輸出電容與第一電流源單元之間，並受控於開關信號。充電開關接收開關信號並且於開關信號的導通區間導通而使充電電流對輸出電容充電。放電開關耦接於輸出電容與第二電流源單元之間並受控於開關信號。其中放電開關接收開關信號並且於開關信號的斷開區間導通而使輸出電容放電。旁路開關耦接於第一電流源單元與接地端之間並受控於旁路信號。其中，在開關信號於導通區間控制充電開關導通前以及後，旁路信號控制旁路開關導通而使充電電流流至接地端。其中，在開關信號於導通區間控制充電開關導通的期間，旁路信號 控制旁路開關不導通。
本發明另一實施例提供一種頻率合成器，包含電荷幫浦電路、相位頻率偵測電路、相移式脈波寬調變電路以及邏輯運算電路。電荷幫浦電路包含輸出電容、第一電流源單元、第二電流源單元、充電開關、放電開關以及旁路開關。第一電流源單元根據額定電壓提供充電電流。第二電流源單元耦接輸出電容與接地端之間。充電開關耦接於輸出電容與第一電流源單元之間，並受控於開關信號。充電開關接收開關信號並且於開關信號的導通區間導通而使充電電流對輸出電容充電。放電開關耦接於輸出電容與第二電流源單元之間並受控於開關信號。其中放電開關接收開關信號並且於開關信號的斷開區間導通而使輸出電容放電。旁路開關耦接於第一電流源單元與接地端之間並受控於旁路信號。相位頻率偵測電路耦接充電開關與放電開關。相位頻率偵測電路依據時脈信號與除頻信號而輸出開關信號。相移式脈波寬調變電路根據時脈信號輸出移相脈波信號。移相脈波信號位於高電位的時間是涵蓋開關信號的導通區間。邏輯運算電路耦接相位頻率偵測電路、移相電路與旁路開關之間。邏輯運算電路依據開關信號與移相脈波信號生成旁路信號。
依據前述實施例，電荷幫浦電路於不使用時關閉，並且在充放電開關要切換成導通之前以及充放電開關要切換成不導通之前，先導通旁路開關使電流源單元的汲極達到穩態電壓後再切換旁路開關為不導通，並進行充放電開關的切換。如此能維持電流源單元與充放電開關之間的穩態電壓。且能避免第一電流源單元與充電開關之間因充電電流而堆積所生成的電壓。並且還能減少經旁路開關棄置的電流以節省電流。另外還 能使相位和輸出電流之間保持線性關係以避免電荷幫浦電路的高頻雜訊摺疊到低頻。再者，應用至頻率合成器時，其不干擾頻率合成器工作。
10‧‧‧輸出電容
20‧‧‧第一電流源單元
30‧‧‧第二電流源單元
40‧‧‧充電開關
50‧‧‧放電開關
60‧‧‧旁路開關
61‧‧‧旁路開關
62‧‧‧放大器
70‧‧‧相位頻率偵測電路
80‧‧‧相移式脈波寬調變電路
90‧‧‧邏輯運算電路
900‧‧‧電荷泵
901‧‧‧電容
SS-U、SS-D、S-switch‧‧‧開關信號
SB-U、SB-D、S-bypass‧‧‧旁路信號
t11、t21、t22‧‧‧導通區間
t12、t23、t24‧‧‧斷開區間
S-clk‧‧‧時脈信號
S-div‧‧‧除頻信號
S-shift‧‧‧移相脈波信號
Vi1、Vcout‧‧‧輸出電壓
Ii1、Icout‧‧‧輸出電流
[圖1A]是習知技術之一架構示意圖。
[圖1B]是習知技術之電流源的輸出電流的波形示意圖。
[圖1C]是習知技術之電容的輸出電流的波形示意圖。
[圖2]是本發明的電荷幫浦電路一實施例之一架構示意圖。
[圖3A]是圖2的開關信號一實施例之波形示意圖。
[圖3B]是圖2的旁路信號一實施例之波形示意圖。
[圖3C]是圖2的時脈信號一實施例之波形示意圖。
[圖3D]是圖2的移相脈波信號一實施例之波形示意圖。
[圖3E]是圖2的第一電流源單元的輸出電壓一實施例之波形示意圖。
[圖3F]是圖2的輸出電容的輸出電壓一實施例之波形示意圖。
[圖3G]是圖2的第一電流源單元的輸出電流一實施例之波形示意圖。
[圖3H]是圖2的輸出電容的輸出電流一實施例之波形示意圖。
[圖4]是本發明的電荷幫浦電路另一實施例之架構示意圖。
圖2是本發明的電荷幫浦電路一實施例之一架構示意圖。請參閱圖2，電荷幫浦電路包含有：輸出電容10、第一電流源單元20、第二電流源單元30、充電開關40、放電開關50與旁路開關60。充電開關40耦接於第一電流源單元20與輸出電容10之間。放電開關50耦接於第二電流 源單元30與輸出電容10之間。旁路開關60耦接於第一電流源單元20與接地端之間。第一電流源單元20耦接充電開關40與旁路開關60。第二電流源單元30耦接於放電開關50與接地端之間。
於一實施例中，第一電流源單元20相對於充電開關40的另端是耦接至一額定電壓電路(其提供一額定電壓)。也就是說，第一電流源單元20的輸入端耦接額定電壓電路並且接收額定電壓電路所供給的額定電壓。第一電流源單元20的輸出端耦接至充電開關40的第一端以及耦接至旁路開關60的第一端。充電開關40的第二端耦接至輸出電容10。第一電流源單元20用以根據額定電壓提供固定值的充電電流，並且此充電電流可經由充電開關40而對輸出電容10充電。其中，額定電壓為一固定值。
於一實施例中，第二電流源單元30相對於放電開關50的另端是耦接至接地端。也就是說，第二電流源單元30的輸入端耦接放電開關50的第一端。第二電流源單元30的輸出端耦接至接地端。放電開關50的第二端耦接至輸出電容10。於放電開關50導通時，輸出電容10能以固定值的放電電流經由放電開關50與第二電流源單元30進行放電。於此，充電開關40與放電開關50不會同時導通。
其中，充電電流與放電電流的電流值可為相同，亦可以為不同，但充電電流的電流值與放電電流的電流值於本發明中並非為限制。
於一實施例中，開關信號SS-U或SS-D(以下統稱S-switch)具有一導通區間與一斷開區間。
充電開關40的控制端接收開關信號SS-U，並且充電開關40根據開關信號SS-U於導通區間t11為導通，以致充電電流經由充電開關40 對輸出電容10充電。換言之，充電開關40於斷開區間t12響應開關信號SS-U為不導通。
放電開關50的控制端接收開關信號SS-D，並且放電開關50根據開關信號SS-D於導通區間為導通，進而使輸出電容10以第二電流源單元30之額定電流值(放電電流)進行放電。換言之，放電開關50於斷開區間響應開關信號SS-U為不導通。
於一實施例中，開關信號S-switch維持在高電位的時間為導通區間，並且開關信號S-switch維持在低電位的時間為斷開區間。換句話說，充電開關40的控制端接收到高電位的開關信號SS-U時，充電開關40會切換為導通，並且充電開關40在開關信號SS-U維持在高電位的期間(即導通區間)會維持導通狀態。當充電開關40為導通時，第一電流源單元20輸出的充電電流會流經充電開關40，然後流至輸出電容10以對輸出電容10進行充電。
同樣地，放電開關50的控制端接收到高電位的開關信號SS-D時，放電開關50會切換為導通，並且放電開關50在開關信號SS-D維持在高電位的期間(即導通區間)會維持導通狀態。當放電開關50為導通時，輸出電容10經由放電開關50耦接第二電流源單元30，並且經由放電開關50與第二電流源單元30耦接至接地端，以致以第二電流源單元30之額定電流值(放電電流)進行放電。
於一些實施例中，充電開關40與放電開關50分別可以為NMOS、PMOS、CMOS、電晶體等切換開關元件，本發明非以此為限制。
舉例來說，若充電開關40為MOS之切換開關元件，且充電 開關40具有閘極、源極與汲極。源極是連接至額定電壓電路，以接收額定電壓。汲極是連接至充電開關40。閘極則是接收開關信號S-switch，並根據開關信號S-switch而能使源極與汲極之間形成導通或不導通。
於一實施例中，旁路信號S-bypass(SB-D或SB-U)具有一導通區間與一斷開區間。
於一實施例中，旁路開關60的控制端接收一旁路信號SB-D，並且旁路開關60根據旁路信號SB-D而導通或不導通。換言之，旁路開關60於旁路信號SB-D的導通區間響應旁路信號SB-D為導通，並且旁路開關60於旁路信號SB-D的斷開區間響應旁路信號SB-U為不導通。當旁路開關60為導通時，第一電流源單元20所提的充電電流可經由旁路開關60流至接地端。
於此，於充電開關40根據開關信號SS-U導通前以及於充電開關40根據開關信號SS-U從導通切換為不導通後，旁路開關60根據旁路信號SB-D為導通。並且，於充電開關40根據開關信號SS-U導通期間，旁路開關60根據旁路信號SB-U為不導通。換言之，開關信號SS-U的導通區間發生前及後，旁路信號SB-D會分別發生一既定時間的導通區間。而開關信號SS-U的導通區間發生的同時，旁路信號SB-D的斷開區間發生。如此能避免電荷幫浦電路在第一電流源單元20與充電開關40之間因充電電流而堆積所生成的電壓。並且還能減少經旁路開關60棄置的電流以節省電流，並且還能使相位和輸出電流之間保持線性關係以避免電荷幫浦電路的高頻雜訊摺疊到低頻。
於一些實施例中，電荷幫浦電路可更包含有一另一旁路開關 61。旁路開關61耦接放電開關50與第二電流源單元30。旁路開關61是根據旁路信號SB-D而導通或不導通。於此，旁路開關60與旁路開關61不會同時導通。
於此，於放電開關50根據開關信號SS-D導通前以及於放電開關50根據開關信號SS-D從導通切換為不導通後，旁路開關61根據旁路信號SB-U為導通。並且，於放電開關50根據開關信號SS-D導通期間，旁路開關61根據旁路信號SB-D為不導通。如此能讓電荷幫浦電路在第二電流源單元30與放電開關50之間不會堆積電壓。並且能使相位和輸出電流之間保持線性關係，更能免於高頻雜訊摺疊的問題產生。
於一些實施例中，旁路開關60、61可以為NMOS、PMOS、CMOS、電晶體等切換開關元件，本發明非以此為限制。圖3A是圖2的開關信號S-switch一實施例之波形示意圖。請參閱圖3A，開關信號S-switch包含導通區間t11與斷開區間t12。於此，開關信號S-switch在導通區間t11為高電位，如圖3A所示之開關信號S-switch為約1伏特(V)的期間。並且，開關信號S-switch於斷開區間t12為低電位，如圖3B中所示之開關信號S-switch為約0V的期間。
圖3B是圖2的旁路信號S-bypass一實施例之波形示意圖。參閱圖3B，旁路信號S-bypass包含包含導通區間t21、t22與斷開區間t23、t24。於此，旁路信號S-bypass在導通區間t21、t22為高電位，如圖3B中所示之旁路信號S-bypass為約1伏特(V)的期間。並且，旁路信號S-bypass於斷開區間t23、t24為低電位，如圖3C中所示之旁路信號S-bypass為約0V的期間。
請參閱圖3A與3B，於開關信號S-switch的導通區間t11，開關信號S-switch驅動充電開關40(或放電開關50)導通的過程，旁路信號S-bypass驅動旁路開關60(或61)不導通(即旁路信號S-bypass為斷開區間t23)。也就是說，開關信號S-switch要進入導通區間t11前之一預設時間(t21的時間長度)，旁路信號S-bypass會先拉至高電位(進入導通區間t21)。而當開關信號S-switch進入導通區間t11的當下，旁路信號S-bypass會瞬間拉至低電位(t21與t23的時間交界點)。且旁路信號S-bypass位於此低電位的時間長度(斷開區間t23)約等於開關信號S-switch的導通區間t11的時間長度。另外，開關信號S-switch的導通區間t11結束且將進入斷開區間t12(t23與t12的時間交界點)時，旁路信號S-bypass又會瞬間拉至高電位(進入導通區間t22)並維持一預設時間(t22的時間長度)後再下拉回於低電位(t22與t24的時間交界點)。換言之，旁路信號S-bypass的導通區間t21、斷開區間t23與導通區間t22依序發生，並且旁路信號S-bypass的斷開區間t23與開關信號S-switch的導通區間t11大致上同步。
換句話說，開關信號S-switch的導通區間t11是如圖3A中電壓為1V的時間區間。而於此時間區間(導通區間t11)的同時，圖3B中的旁路信號S-bypass是會位於低電位(斷開區間t23)。此時，充電開關40(或放電開關50)導通，且旁路開關60(或61)不導通。而在開關信號S-switch的導通區間t11的前後預設時間中，即在開關信號S-switch的電壓為1V的時間區間的前後之預設時間中，讓旁路信號S-bypass是位於高電位(導通區間t21、t22)。此時，充電開關40(或放電開關50)不導通， 但旁路開關60(或61)導通，以藉此讓電流源單元(20或30)和充放電開關(充電開關40或放電開關50)之間的電壓得以流向至接地端。如此能讓充放電開關於導通之前，使電流源單元和充放電開關之間預先達到穩態電壓。進一步能避免充電開關40導通瞬間時的高電壓流向至輸出電容10。如此能使相位和輸出電流之間保持線性關係，更能免於高頻雜訊摺疊的問題產生。其中，預設時間的時間長度於本發明中並非為限制。另外，旁路信號S-bypass於開關信號S-switch的導通區間t11的前後之預設時間可以為相同(即導通區間t21的時間長度相同於導通區間t22)，亦可以為不同(即導通區間t21的時間長度不同於導通區間t22)，其可視需求調整。
於一實施例中，請回頭參閱圖2，當電荷幫浦電路應用於頻率合成器時，電荷幫浦電路進一步耦接有相位頻率偵測電路70、相移式脈波寬調變電路80與邏輯運算電路90。相位頻率偵測電路70的輸出端耦接邏輯運算電路90的輸入端、充電開關40的控制端與放電開關50的控制端。相移式脈波寬調變電路80的輸入端接收時脈信號S-clk。相移式脈波寬調變電路80的輸出端耦接邏輯運算電路90的輸入端。邏輯運算電路90的輸出端耦接至旁路開關60的控制端(與旁路開關61的控制端)。
相位頻率偵測電路70接收時脈信號S-clk與除頻信號S-div，並且根據時脈信號S-clk與除頻信號S-div輸出開關信號SS-U(或SS-D)。相移式脈波寬調變電路80接收時脈信號S-clk，並且對時脈信號S-clk進行相位位移及脈波寬調變而生成移相脈波信號S-shift。邏輯運算電路90依據開關信號SS-U(或SS-D)與移相脈波信號S-shift生成旁路信號SB-U(或SB-D)。
於一實施例中，邏輯運算電路90包含有互斥或閘。互斥或閘的輸入端分別耦接相位頻率偵測電路70與相移式脈波寬調變電路80，並且分別接收開關信號S-switch與移相脈波信號S-shift。互斥或閘的輸出端耦接旁路開關60的控制端(與旁路開關61的控制端)，並且輸出旁路信號S-bypass。也就是說，開關信號S-switch與移相脈波信號S-shift之間有電位不同時，互斥或閘輸出的旁路信號S-bypass為低電位。開關信號S-switch與移相脈波信號S-shift之間相同電位時，互斥或閘輸出的旁路信號S-bypass則為高電位。如此即可讓開關信號S-switch的導通區間驅動充電開關40導通過程中，致使旁路開關60不導通。
舉例來說，當電荷幫浦電路採用二旁路開關60、61時，邏輯運算電路90可利用二互斥或閘來生成旁路信號SB-U、SB-D。換言之，互斥或閘中之一者接收開關信號SS-U與移相脈波信號S-shift並輸出旁路信號SB-U，而互斥或閘中之另一者則接收開關信號SS-D與移相脈波信號S-shift並輸出旁路信號SB-D。
於一些實施例中，時脈信號S-clk是能由振盪電路生成(圖未示)。其中，除頻信號S-div是可以由除頻電路生成(圖未示)。
圖3C是圖2的時脈信號S-clk一實施例之波形示意圖。請參閱圖3C，相位頻率偵測電路70會以時脈信號S-clk為參考信號進行除頻信號S-div的相位偵測，並且於除頻信號S-div與時脈信號S-clk不同步時生成相應的開關信號SS-U或SS-D。於此實施例中，時脈信號S-clk具有約50%之責任週期。
參照圖3A至3C，當相位頻率偵測電路70偵測到時脈信號 S-clk超前除頻信號S-div時，相位頻率偵測電路70會輸出高電位之開關信號SS-U(導通區間t11)直至時脈信號S-clk與除頻信號S-div同步，而不輸出開關信號SS-D(或維持在低電位的開關信號SS-D)。此時，圖3A所示的開關信號S-switch是代表開關信號SS-U，並且圖3B所示的旁路信號S-bypass是代表旁路信號SB-U。
當相位頻率偵測電路70偵測到除頻信號S-div超前時脈信號S-clk時，相位頻率偵測電路70會輸出高電位之開關信號SS-D(導通區間t11)直至時脈信號S-clk與除頻信號S-div同步，而不輸出開關信號SS-U(或維持在低電位的開關信號SS-U)。此時，圖3A所示的開關信號S-switch是代表開關信號SS-D，並且圖3B所示的旁路信號S-bypass是代表旁路信號SB-D。
當相位頻率偵測電路70偵測到時脈信號S-clk與除頻信號S-div同步時，相位頻率偵測電路70則不輸出開關信號SS-U、SS-D(或均維持在低電位的開關信號SS-U、SS-U)。此時，旁路信號SB-U、SB-D亦均維持在低電位。
圖3D是圖2的移相脈波信號S-shift一實施例之波形示意圖。於一實施例中，請回頭參閱圖3A至3D，相移式脈波寬調變電路80是位移時脈信號S-clk的一相位差以及一脈波寬差以輸出移相脈波信號S-shift。於此，移相脈波信號S-shift位於高電位的時間是涵蓋開關信號S-switch的導通區間t11的時間。也就是說，在移相脈波信號S-shift維持在高電位的期間中，發生有開關信號S-switch的導通區間t11。並且，開關信號S-switch的導通區間t11小於移相脈波信號S-shift維持在高電位的 期間。
於一實施例中，移相脈波信號S-shift的周期等於旁路信號S-bypass的周期，且移相脈波信號S-shift位於高電位的時間長度大致等於旁路信號S-bypass的導通區間t21、t22的時間長度加上開關信號S-switch的導通區間t11的時間長度。
於此，旁路信號S-bypass的導通區間t21、t22的時間長度(預設時間)可藉由調整移相脈波信號S-shift位於高電位的時間點及時間長度而決定。其中，移相脈波信號S-shift位於高電位的時間長度於本發明中並非為限制，其可視需求調等。
圖3E是圖2的第一電流源單元20的輸出電壓Vi1一實施例的波形示意圖。圖3F是圖2的輸出電容10的輸出電壓Vcout一實施例的波形示意圖。圖3G是圖2的第一電流源單元20的輸出電流Ii1一實施例的波形示意圖。圖3H是圖2的輸出電容10的輸出電流Icout一實施例的波形示意圖。請參閱圖3A至圖3H，經由旁路信號S-bypass驅動旁路開關60的導通與不導通，能讓充電電流在第一電流源單元20與充電開關40之間不會堆積電壓。並且能使相位和輸出電流之間保持線性關係，能免於高頻雜訊摺疊的問題產生。
於一實施例中，電荷幫浦電路可不採用放大器，此時，旁路開關60的第二端耦接至接地端。因此，於旁路開關60導通時，第一電流源單元20所提供的充電電流能經由旁路開關60流至接地端。此外，當電荷幫浦電路設置有旁路開關61時，旁路開關61的第一端耦接放電開關50與第二電流源單元30，並且旁路開關61的第二端耦接額定電壓電路。
於一實施例中，電荷幫浦電路可採用放大器。圖4是本發明的電荷幫浦電路另一實施例之架構示意圖。請參閱圖4，電荷幫浦電路可更包含放大器62。放大器62的輸入端與充電開關40的第二端及輸出電容10耦接。放大器62的輸出端耦接旁路開關60的第二端(與另一旁路開關61的第二端)。也就是說，另一旁路開關61的第二端同時耦接至旁路開關60的第二端與放大器62的輸出端。旁路開關61的第一端則耦接至第二電流源單元30與放電開關50的第一端。如此亦能讓旁路開關61於放電開關50導通的前後期間為導通，且於放電開關50導通過程中是為不導通。另外，旁路開關61於充電開關40導通期間是為不導通。
依據上述各實施例，電荷幫浦電路於不使用時關閉，然後在充放電開關(充電開關40或放電開關50)要切換成導通之前以及充放電開關要切換成不導通之前，先導通旁路開關60(或61)使電流源單元(20或30)的汲極達到穩態電壓後再切換旁路開關60(或61)為不導通，並進行充放電開關的切換。如此能維持電流源單元與充放電開關之間的穩態電壓。還能避免第一電流源單元20與充電開關40之間因充電電流而堆積所生成的電壓。並且還能減少經旁路開關60(或61)棄置的電流以節省電流。另外還能使相位和輸出電流之間保持線性關係以避免電荷幫浦電路的高頻雜訊摺疊到低頻。再者，應用至頻率合成器時，其不干擾頻率合成器工作。

Claims (9)

  1. 一種低電流低雜訊的電荷幫浦電路，包含：一輸出電容；一第一電流源單元，根據一額定電壓提供一充電電流；一第二電流源單元，耦接該輸出電容與接地端之間；一充電開關，耦接於該輸出電容與該第一電流源單元之間，受控於一開關信號，其中該充電開關接收該開關信號並且於該開關信號的一導通區間導通而使該充電電流對該輸出電容充電；一放電開關，耦接於該輸出電容與該第二電流源單元之間，受控於該開關信號，其中該放電開關接收該開關信號並且於該開關信號的一斷開區間導通而使該輸出電容放電；以及一旁路開關，耦接於該第一電流源單元與該接地端之間，受控於一旁路信號；其中，在該開關信號於該導通區間控制該充電開關導通前以及後，該旁路信號控制該旁路開關導通而使該充電電流流至該接地端；其中，在該開關信號於該導通區間控制該充電開關導通的期間，該旁路信號控制該旁路開關不導通；其中，該開關信號基於一時脈信號與一除頻信號而生成，該旁路信號基於該開關信號與一移相脈波信號，以及該移相脈波信號與該時脈信號之間存在一相位差及一脈波寬差。
  2. 如請求項1所述之低電流低雜訊的電荷幫浦電路，更包含一另一旁路開關，該另一旁路開關耦接該放電開關與該第二電流源單元。
  3. 如請求項2所述之低電流低雜訊的電荷幫浦電路，更包含一放大器，該放大器的輸入端耦接該輸出電容，該放大器的輸出端耦接於該旁路開關與該另一旁路開關之間。
  4. 如請求項1所述之低電流低雜訊的電荷幫浦電路，其中該移相脈波信號位於高電位的時間是涵蓋該開關信號的該導通區間。
  5. 如請求項4所述之低電流低雜訊的電荷幫浦電路，其中該移相脈波信號的周期等於該旁路信號的周期，且該移相脈波信號位於該高電位的時間等於該旁路信號位於高電位的時間與該開關信號的該導通區間的時間總和。
  6. 如請求項5所述之低電流低雜訊的電荷幫浦電路，更包含一邏輯運算電路，該邏輯運算電路耦接該旁路開關，該邏輯運算電路接收該移相脈波信號與該開關信號並依據該開關信號與該移相脈波信號生成該旁路信號。
  7. 如請求項6所述之低電流低雜訊的電荷幫浦電路，其中該邏輯運算電路包含一互斥或閘，該互斥或閘的輸入端接收該開關信號與該移相脈波信號，該互斥或閘的輸出端輸出該旁路信號。
  8. 一種頻率合成器，包括：如請求項1至3中之任一項所述之低電流低雜訊的電荷幫浦電路；一相位頻率偵測電路，耦接該充電開關與該放電開關，依據一時脈信號與一除頻信號而輸出該開關信號；一相移式脈波寬調變電路，根據該時脈信號輸出一移相脈波信號，其中該移相脈波信號位於高電位的時間是涵蓋該開關信號的該導通區間；以及一邏輯運算電路，耦接該相位頻率偵測電路、該移相電路與該旁路開關之間，該邏輯運算電路依據該開關信號與該移相脈波信號生成該旁路信號。
  9. 如請求項8所述之頻率合成器，其中該移相脈波信號的周期等於該旁路信號的周期，且該移相脈波信號位於該高電位的時間等於該旁路信號位於高電位的時間與該開關信號的該導通區間的時間總和。
TW106129405A 2017-08-29 2017-08-29 低電流低雜訊的電荷幫浦電路及頻率合成器 TWI645660B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106129405A TWI645660B (zh) 2017-08-29 2017-08-29 低電流低雜訊的電荷幫浦電路及頻率合成器
CN201710778829.8A CN109428480B (zh) 2017-08-29 2017-09-01 低电流低噪声的电荷泵电路及频率合成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106129405A TWI645660B (zh) 2017-08-29 2017-08-29 低電流低雜訊的電荷幫浦電路及頻率合成器

Publications (2)

Publication Number Publication Date
TWI645660B true TWI645660B (zh) 2018-12-21
TW201914188A TW201914188A (zh) 2019-04-01

Family

ID=65431868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106129405A TWI645660B (zh) 2017-08-29 2017-08-29 低電流低雜訊的電荷幫浦電路及頻率合成器

Country Status (2)

Country Link
CN (1) CN109428480B (zh)
TW (1) TWI645660B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090864A1 (en) * 2005-10-17 2007-04-26 Realtek Semiconductor Corp. Charge pump circuit with power management
TW200828813A (en) * 2006-12-29 2008-07-01 Mediatek Inc Charge pump circuit and method for reducing current mismatch and phase locked loop system
TW201246764A (en) * 2011-05-06 2012-11-16 Ralink Technology Corp Charge pump circuit
TW201328156A (zh) * 2011-12-16 2013-07-01 Issc Technologies Corp 電荷泵電路及鎖相迴路電路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250540B2 (ja) * 1999-03-15 2002-01-28 日本電気株式会社 Ｐｌｌ回路
CN102957316A (zh) * 2011-08-31 2013-03-06 深圳艾科创新微电子有限公司 一种低电荷注入电荷泵及低电荷注入的方法
CN104796136B (zh) * 2014-01-17 2018-01-26 苏州芯动科技有限公司 锁相环时钟数据恢复器用电荷泵装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090864A1 (en) * 2005-10-17 2007-04-26 Realtek Semiconductor Corp. Charge pump circuit with power management
TW200828813A (en) * 2006-12-29 2008-07-01 Mediatek Inc Charge pump circuit and method for reducing current mismatch and phase locked loop system
TW201246764A (en) * 2011-05-06 2012-11-16 Ralink Technology Corp Charge pump circuit
TW201328156A (zh) * 2011-12-16 2013-07-01 Issc Technologies Corp 電荷泵電路及鎖相迴路電路

Also Published As

Publication number Publication date
CN109428480A (zh) 2019-03-05
CN109428480B (zh) 2020-07-24
TW201914188A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
KR100326956B1 (ko) 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로
US6919746B2 (en) Charge pump circuit and PLL circuit using same
US9018987B1 (en) Current reused stacked ring oscillator and injection locked divider, injection locked multiplier
JP2914310B2 (ja) チャージポンプ回路及びそれを用いたｐｌｌ回路
KR20130019428A (ko) 바이어스 노드들에 대한 감소된 커플링을 갖는 ｐｌｌ 전하 펌프
US9048821B2 (en) Low power relaxation oscillator
CN106911251B (zh) 降压功率变换器
JP4540247B2 (ja) Ｐｌｌ回路
US5710527A (en) Complementary voltage to current conversion for voltage controlled oscillator
TWI645660B (zh) 低電流低雜訊的電荷幫浦電路及頻率合成器
JP2004015088A (ja) 小数点分周方式ｐｌｌ周波数シンセサイザ
US10277232B2 (en) Charge pump circuit and PLL circuit
JP4991385B2 (ja) Ｐｌｌ回路
US20090206893A1 (en) Charge pump circuit and pll circuit
US9407137B2 (en) Charge pump circuit and PLL circuit
US11088696B2 (en) Charge pump
JP2005176570A (ja) Ｄｃ−ｄｃコンバータ
KR20050028172A (ko) 고속 전압 제어 발진기
Lin et al. A low-power regulator for display driver IC requiring a moderate current drivability
TWI657664B (zh) 電路開關的二階段開關方法
CN110011532B (zh) 电荷泵和锁相环
US10056910B2 (en) Oscillation circuit device
JP2004517544A (ja) 位相同期ループ用の低雑音チャージポンプ
KR19990009708A (ko) 위상동기루프장치
JP2008244546A (ja) アナログｄｌｌ回路