JP4991385B2 - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP4991385B2 JP4991385B2 JP2007124159A JP2007124159A JP4991385B2 JP 4991385 B2 JP4991385 B2 JP 4991385B2 JP 2007124159 A JP2007124159 A JP 2007124159A JP 2007124159 A JP2007124159 A JP 2007124159A JP 4991385 B2 JP4991385 B2 JP 4991385B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- oscillation
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
電流制御発振回路52は、ソースが電源に接続されるとともにゲートがトランジスタ512のゲートとドレインに接続されるPチャンネル電界効果トランジスタ521(以下、トランジスタ521)と、トランジスタ521のドレインに接続される発振回路522から構成される。
該定電流付加回路には設計管理された定電流源が用いられ、前記制御電流に電源電圧に依存しない補助電流を付加することにより、回路が非動作状態であってもVCOを設計内の動作領域で発振させている。
また、従来のVCOでは、同一の電源上にこれらVCOを複数接続した場合、電源を経由してVCO間で相互干渉を起こし、図9に示すように、発振信号のスペクトラムが劣化して、周波数特性が悪化する場合がある。
電流供給スイッチは、起動信号に基づいて電源投入から所定時間オンし、所定時間経過後にオフするものであってもよい。
また、定電流生成部は、定電流源と、該定電流源に接続されたカレントミラー回路とを有するものであってもよい。
また、本発明に係るPLL回路は、位相比較器が、PLL回路の同期非同期状態を検出して起動信号を電流供給スイッチに供給し、該電流供給スイッチは、起動信号に基づいて、PLL回路が非同期状態の時にオンし、同期状態の時にオフするものであってもよい。
PLL回路は、基準信号を生成する基準信号源10と、基準信号を分周するRカウンタ20と、本発明に係るVCO60と、VCO60の出力信号を分周するNカウンタ70と、Rカウンタ20によって分周された基準信号とNカウンタ70によって分周されたVCO60の出力信号との位相差を比較し、比較結果に応じた位相差信号を出力する位相比較器30と、位相差信号に応じた制御電流を出力するチャージポンプ40と、制御電圧の高域成分を除去するローパスフィルタ(以下、LPF)50とを備えている。このように、PLL回路は、VCO60の出力信号を基準信号と同期させるために、VCO60の出力信号を位相比較器30にフィードバックし、位相比較器30で両信号の位相を比較して、その位相差に応じた信号に基づいてVCO60を発振させる。
図2のVCO60は、入力される制御電圧Vcを、その電圧値に応じた制御電流に変換する電圧電流変換回路1と、電圧電流変換回路1により生成された制御電流に応じた周波数の信号を発振する電流制御発振回路2とからなる。
電圧電流変換回路1は、ゲートが入力端子VINに接続され、制御電圧Vcを制御電流に変換するNチャンネル電界効果トランジスタ11(以下、トランジスタ11)と、ソースが電源に接続されるとともにゲートおよびドレインがトランジスタ11のドレインに接続されるPチャンネル電界効果トランジスタ12(以下、トランジスタ12)と、一端がトランジスタ11のソースに接続されるとともに他端が接地される抵抗13とにより構成される制御電流生成部と、定電流源14、ゲートおよびドレインが定電流源14に接続されるとともにソースが接地されるNチャンネル電界効果トランジスタ15(以下、トランジスタ15)、およびゲートがトランジスタ15のゲート及びドレインに接続されるとともにソースが接地されるNチャンネル電界効果トランジスタ16(以下、トランジスタ16)とにより構成される定電流生成部と、トランジスタ16のドレインとトランジスタ12のドレイン間に接続され、起動信号Ctrlによってオンオフ制御される電流供給スイッチ17とを備えている。
また、電流供給スイッチ17は、PLL回路を短時間に同期させる場合、すなわち、電源投入から、基準信号とVCO60の出力信号との位相を短時間に同期させる場合に、起動信号Ctrlによってオンし、定電流源14からのバイアス電流I2をトランジスタ12に供給する。そして、位相同期検出後は、電流供給スイッチ17は起動信号Ctrlによってオフし、電源ノイズ等による電源電圧変動の影響を受けやすいバイアス電流I2の供給を停止する。起動信号Ctrlは位相比較器から供給され、電源投入時に電流供給スイッチ17をオンにし、PLL回路が同期した時に、電流供給スイッチ17をオフにする。
図2より、LPFから出力される制御電圧Vcが、入力端子VINを介して電圧電流変換回路1のトランジスタ11のゲートに入力されると、トランジスタ11は導通状態となり、入力された制御電圧Vcはトランジスタ11により制御電流I1に変換される。この制御電流I1はトランジスタ12にも流れ、ダイオード接続されているトランジスタ12で再び制御電圧に変換される。
トランジスタ12で変換された制御電圧は、電流制御発振回路2のトランジスタ21のゲートに入力され、この制御電圧に応じてトランジスタ21に流れる電流が変化し、この電流の変化に従って発振回路22から周波数制御された発振信号が出力される。
制御電流I1は制御電圧Vcに比例し、また、VCO60の発振周波数も制御電圧Vcに比例するため、VCO60の発振周波数は制御電流I1に比例して増加する。
トランジスタ12にはバイアス電流I2と制御電流I1の和が流れるため、電流制御発振回路2から出力される発振周波数は、制御電流I1のみの場合と比べて所望の周波数に短時間で到達する。
図4は、本発明の第2の実施形態に係るVCO160の回路図である。
本実施形態のVCO160は、第1の実施形態と同様、電圧電流変換回路101と電流制御発振回路102とからなる。
電圧電流変換回路101は、ゲートが入力端子VINに接続され、制御電圧Vcを制御電流に変換するPチャンネル電界効果トランジスタ111(以下、トランジスタ111)と、ソースが接地されるとともにゲートおよびドレインがトランジスタ111のドレインに接続されるNチャンネル電界効果トランジスタ112(以下、トランジスタ112)と、一端がトランジスタ111のソースに接続されるとともに他端が電源に接続される抵抗113とにより構成される制御電流生成部と、定電流源114と、ゲートおよびドレインが定電流源114に接続されるとともにソースが電源に接続されるPチャンネル電界効果トランジスタ115(以下、トランジスタ115)と、ゲートがトランジスタ115のゲート及びドレインに接続されるとともにソースが電源に接続されるPチャンネル電界効果トランジスタ116(以下、トランジスタ116)とにより構成される定電流生成部と、トランジスタ116のドレインとトランジスタ112のドレイン間に接続され、起動信号Ctrlによってオンオフ制御される電流供給スイッチ117とを備えている。
図5は、本発明の第3の実施形態に係るVCO260の回路図である。
本実施形態のVCO260は、第1の実施形態に係るVCO60の電圧電流変換回路1において、制御電圧Vcを制御電流に変換する部分にオペアンプを用いた構成としたものである。すなわち、オペアンプ18とトランジスタ11とで帰還ループを形成し、オペアンプ18の出力端がトランジスタ11のゲートに接続され、トランジスタ11のソースと抵抗13との中間点がオペアンプ18の反転入力端子に接続される。また、オペアンプ18の非反転入力端子には、制御電圧Vcが供給される。その他の構成は、第1の実施形態に係るVCO60と同様である。本実施形態においても、第1の実施形態と同様、電源投入から発振周波数が安定するまでの時間、およびPLL回路が同期するまでの時間を短縮することができ、また、電源ノイズ等による電源電圧変動の影響を最小限に抑制することにより、ジッタの小さい安定した発振周波数を得ることができる。
図6は、本発明の第4の実施形態に係るVCO360の回路図である。
本実施形態のVCO360は、第1の実施形態に係るVCO60の電圧電流変換回路1において、制御電圧Vcを制御電流に変換する変換部を差動型としたものである。
すなわち、ゲートに制御電圧Vcが入力され、ドレインがトランジスタ12のドレインに接続されるNチャンネル電界効果トランジスタ19と、ゲートに基準電圧VREFが入力され、ドレインがトランジスタ12および21のゲートと定電流生成部に接続されるNチャンネル電界効果トランジスタ20(以下、トランジスタ19、20)と、これらトランジスタ19、20のソースが抵抗23に共通に接続されて差動型増幅回路を構成している。
したがって、VCO360の発振周波数は、所望の周波数に短時間で到達する。そして、所望の周波数に到達後は、電流供給スイッチ17をオフにしてバイアス電流I2の供給を停止することにより、電流に重畳された電源ノイズの影響を抑制することができる。
2、102、202、302 電流制御発振回路
10 基準信号源
20 Rカウンタ
30 位相比較器
40 チャージポンプ
50 ローパスフィルタ
60、160、260、360 電圧制御発振器
70 Nカウンタ
12、21、111、115、116 Pチャンネル電界効果トランジスタ
11、15、16、19、20、112、121 Nチャンネル電界効果トランジスタ
13、113 抵抗
14、114 定電流源
18 オペアンプ
Claims (1)
- 入力電圧を該入力電圧に応じた制御電流に変換する電圧電流変換回路と、前記制御電流に応じた周波数の発振信号を出力する電流制御発振回路と、前記電流制御発振回路の発振開始時の動作電流を供給する定電流生成部と、起動信号に基づいて前記制御電流に対する前記動作電流の供給および遮断を行う電流供給スイッチとを有する電流生成部とを有する電圧制御発振器と、
該電圧制御発振器が出力する前記発振信号を分周する分周器と、
前記分周器によって分周された前記発振信号と基準信号との位相差を比較する位相比較器と、
前記位相差に応じた信号を出力するチャージポンプと、
前記チャージポンプの出力信号の高域成分を除去し前記電圧制御発振器の発振周波数を制御する前記入力電圧を生成する低域フィルタとを有するPLL回路であって、
前記起動信号は前記位相比較器から供給され、該起動信号に基づいて電源投入時に前記電流供給スイッチはオンして前記動作電流を前記制御電流に加え、前記PLL回路が同期状態の時にオフして前記動作電流を前記制御電流へ加えない状態とすることを特徴とするPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007124159A JP4991385B2 (ja) | 2007-05-09 | 2007-05-09 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007124159A JP4991385B2 (ja) | 2007-05-09 | 2007-05-09 | Pll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008283333A JP2008283333A (ja) | 2008-11-20 |
JP4991385B2 true JP4991385B2 (ja) | 2012-08-01 |
Family
ID=40143797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007124159A Expired - Fee Related JP4991385B2 (ja) | 2007-05-09 | 2007-05-09 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4991385B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10333530B1 (en) | 2018-03-20 | 2019-06-25 | Toshiba Memory Corporation | Voltage-controlled oscillator and phase locked loop having voltage-controlled oscillator |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014143481A (ja) | 2013-01-22 | 2014-08-07 | Toshiba Corp | バイアス電流回路および半導体集積回路 |
JP6559548B2 (ja) * | 2015-11-11 | 2019-08-14 | エイブリック株式会社 | 発振回路装置 |
JP6848966B2 (ja) * | 2016-05-11 | 2021-03-24 | ソニー株式会社 | 発振回路、発振方法、およびpll回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10233683A (ja) * | 1997-02-19 | 1998-09-02 | Sony Corp | Pll回路 |
JP3656155B2 (ja) * | 1999-03-16 | 2005-06-08 | 株式会社ルネサステクノロジ | 複数の位相同期回路を用いた周波数シンセサイザ |
JP2001339298A (ja) * | 2000-05-29 | 2001-12-07 | Nec Microsystems Ltd | Pll回路およびその制御方法 |
JP2003229764A (ja) * | 2002-02-01 | 2003-08-15 | Hitachi Ltd | 半導体集積回路 |
JP4464294B2 (ja) * | 2005-03-02 | 2010-05-19 | Okiセミコンダクタ株式会社 | 電圧制御型発振器 |
WO2007029428A1 (ja) * | 2005-09-08 | 2007-03-15 | Matsushita Electric Industrial Co., Ltd. | Pll回路 |
-
2007
- 2007-05-09 JP JP2007124159A patent/JP4991385B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10333530B1 (en) | 2018-03-20 | 2019-06-25 | Toshiba Memory Corporation | Voltage-controlled oscillator and phase locked loop having voltage-controlled oscillator |
Also Published As
Publication number | Publication date |
---|---|
JP2008283333A (ja) | 2008-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5448870B2 (ja) | Pll回路 | |
US6664861B2 (en) | Method and apparatus for stable phase-locked looping | |
CN107112998B (zh) | 具有fll控制回路的fll振荡器/时钟 | |
JP2001119296A (ja) | Pll回路 | |
JP2008135835A (ja) | Pll回路 | |
JP2017220716A (ja) | 発振回路 | |
US5081428A (en) | Voltage controlled oscillator having 50% duty cycle clock | |
US5942947A (en) | Current-regulated, voltage-controlled oscillator with duty cycle correction | |
JP2011078054A (ja) | 電流源、電子機器および集積回路 | |
JP4991385B2 (ja) | Pll回路 | |
US20130002361A1 (en) | Vco insensitive to power supply ripple | |
KR20170038710A (ko) | 발진 회로 | |
JP3561035B2 (ja) | 同期クロック生成回路 | |
JP2006165680A (ja) | Pll回路 | |
JP2008042339A (ja) | 半導体装置 | |
JP2009152734A (ja) | Pll回路 | |
JP5975066B2 (ja) | チャージポンプ回路及びpll回路 | |
KR101623125B1 (ko) | 위상 동기 루프 회로 및 이를 포함한 시스템 | |
JP2007295180A (ja) | チャージポンプ回路、それを用いたpll回路及びdll回路 | |
JP2009182584A (ja) | Pll回路 | |
JP4510039B2 (ja) | 位相同期回路 | |
US8917122B1 (en) | Frequency dividers | |
JP2011188323A (ja) | Pll回路 | |
JP2010273386A (ja) | 電圧制御発振器 | |
JP2009200703A (ja) | チャージポンプ回路およびpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4991385 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |