JP6559548B2 - 発振回路装置 - Google Patents
発振回路装置 Download PDFInfo
- Publication number
- JP6559548B2 JP6559548B2 JP2015221430A JP2015221430A JP6559548B2 JP 6559548 B2 JP6559548 B2 JP 6559548B2 JP 2015221430 A JP2015221430 A JP 2015221430A JP 2015221430 A JP2015221430 A JP 2015221430A JP 6559548 B2 JP6559548 B2 JP 6559548B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- constant current
- oscillation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 10
- 230000007704 transition Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、入力される基準信号にフィードバック制御を加えて位相を制御する位相同期回路（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ回路、以下ＰＬＬ回路と称す）を含む発振回路装置に関する。
従来より、外部からの基準信号が入力されない場合には内部で発振信号を生成出力し、外部から基準信号が入力された場合にそれを検出し、ＰＬＬ回路で位相を制御して発振信号を出力する発振回路装置が知られている。
図４に、従来の発振回路装置４００の回路図を示す。
従来の発振回路装置４００は、電源端子１０１と、接地端子１０２と、定電流回路１７１、１７２と、ＰＭＯＳトランジスタ１２２と、スイッチ１５０、１５１、１５４と、インバータ回路１５３と、電流制御発振器１１３と、分周回路１１４と、位相周波数比較器１１１と、チャージポンプ回路１１２と、パルス検出回路１１０と、フィルタ回路１７４とを備えている。定電流回路１７１は、ＰＭＯＳトランジスタ１２０と、第１の電流源１４０とを備えている。定電流回路１７２は、ＰＭＯＳトランジスタ１２１と、ＮＭＯＳトランジスタ１３１とを備えている。フィルタ回路１７４は、容量１６１を備えている。
従来の発振回路装置４００は、電源端子１０１と、接地端子１０２と、定電流回路１７１、１７２と、ＰＭＯＳトランジスタ１２２と、スイッチ１５０、１５１、１５４と、インバータ回路１５３と、電流制御発振器１１３と、分周回路１１４と、位相周波数比較器１１１と、チャージポンプ回路１１２と、パルス検出回路１１０と、フィルタ回路１７４とを備えている。定電流回路１７１は、ＰＭＯＳトランジスタ１２０と、第１の電流源１４０とを備えている。定電流回路１７２は、ＰＭＯＳトランジスタ１２１と、ＮＭＯＳトランジスタ１３１とを備えている。フィルタ回路１７４は、容量１６１を備えている。
上述したような発振回路装置４００は、以下のような動作で発振信号切り替えを行う機能を有する。
ＲＥＦ端子１０３に外部から基準信号ＲＥＦが入力されない第１のモードでは、パルス検出器１１０がＬＯＷを出力し、スイッチ１５０、１５４がオン、スイッチ１５１がオフしている。ＰＭＯＳトランジスタ１２０、１２２は、スイッチ１５０を介してカレントミラー回路を構成するため、それぞれのドレイン電流Ｉ１と電流Ｉ３は比例した電流となる。また、電流Ｉ１は、第１の電流源１４０の電流ＩＢ１に等しく、結果的に電流制御発振器１１３は、電流ＩＢ１に比例した周波数の出力信号ＣＬＫをＣＬＫ端子より出力する。外部からＲＥＦ端子１０３に入力される基準信号ＲＥＦがなく、外部から自立して発振している状態（自走状態と定義する）では、スイッチ１５１はオフしているため、定電流回路１７２は電流Ｉ１、電流Ｉ３に影響を及ぼさない。また、ＰＭＯＳトランジスタ１２０、１２１は、スイッチ１５０を介してカレントミラー回路を構成するため、それぞれのドレイン電流Ｉ１と電流Ｉ２は比例した電流となる。このときスイッチ１５４はオンしているため、ＮＭＯＳトランジスタ１３１のゲートとドレインは接続され、電流Ｉ２に基づいた電荷が容量１６１に充電される。その後、ＮＭＯＳトランジスタ１３１のゲートには電流Ｉ２とＮＭＯＳトランジスタ１３１の特性によって決定されるゲート電圧が発生し、容量への充電が終了するとともに、電流Ｉ２はＮＭＯＳトランジスタ１３１に流れる。
ＲＥＦ端子１０３に基準信号ＲＥＦが入力され第２のモードになると、パルス検出回路１１０が基準信号ＲＥＦを検出してＨＩＧＨを出力し、スイッチ１５０、１５４をオフ、スイッチ１５１をオンさせる。このとき、位相周波数比較器１１１とチャージポンプ１１２とフィルタ回路１７４と定電流回路１７２と電流制御発振器１１３と分周回路１１４とで基準信号ＲＥＦの位相を調整するためのＰＬＬ回路が動作を始める。Ｖ／Ｉ変換素子として機能するＮＭＯＳトランジスタ１３１は、チャージポンプ回路１１２の出力電圧ＶＣＰをＶ／Ｉ変換してドレイン電流を生成し、ＰＭＯＳトランジスタ１２１に供給する。ＰＭＯＳトランジスタ１２１、１２２は、カレントミラー回路を構成するため、それぞれのドレイン電流Ｉ２と電流Ｉ３は比例した電流となる。定常状態における電流Ｉ２は、一般に知られるＰＬＬ回路の負帰還動作によって基準信号ＲＥＦと分周回路１１４の出力である帰還信号ＦＢ＿ＣＬＫの周波数が等しくなるように制御される。電流制御発振器１１３は、電流Ｉ２に比例した周波数の出力信号ＣＬＫをＣＬＫ端子より出力する。
特許文献１には、ＰＬＬ回路に定電流回路を付加し、フィルタ回路の容量を充電する技術が示されている。
しかしながら、従来の発振回路装置４００では容量１６１の充電が定電流で行われるため、容量値／定電流値に比例する充電時間が長くなってしまうという課題があった。そのため図４の従来の発振回路装置４００において、容量の充電中に基準信号ＲＥＦが入力されて第１のモードから第２のモードへ切り替わると、出力信号ＣＬＫが所望の周波数範囲を下回る場合があり、これを受ける外部機器が誤動作する危険性があった。
図５は、従来の発振回路装置４００における状態変化を説明するためのタイミングチャートである。
図５（a）は電源端子１０１にの印加される電圧ＶＤＤの時間推移であり、図５（ｂ）はチャージポンプ回路１１２の出力電圧ＶＣＰの時間推移であり、図５（ｃ）はＲＥＦ端子１０３に入力される基準信号ＲＥＦの周波数の時間推移であり、図５（ｄ）はＣＬＫ端子から得られる出力信号ＣＬＫの周波数の時間推移である。
図５（a）は電源端子１０１にの印加される電圧ＶＤＤの時間推移であり、図５（ｂ）はチャージポンプ回路１１２の出力電圧ＶＣＰの時間推移であり、図５（ｃ）はＲＥＦ端子１０３に入力される基準信号ＲＥＦの周波数の時間推移であり、図５（ｄ）はＣＬＫ端子から得られる出力信号ＣＬＫの周波数の時間推移である。
図５(ａ)に示すように時間ｔ０において電圧ＶＤＤが印加されると、図５（ｂ）の電圧ＶＣＰは第１のモードの動作によって０Ｖから直線的線形に上昇する。その後、図５（ｃ）のように基準信号ＲＥＦが時間ｔ１で入力されると第２のモードに移行する。このときの電圧ＶＣＰは過渡状態であるため、ＣＬＫ端子から得られる出力信号ＣＬＫは、過渡状態の電圧ＶＣＰの値で決まる周波数で出力される事になり、結果的に図５（ｄ）に見られるようにＣＬＫ端子の出力信号ＣＬＫは一時的に周波数が急激に低下する。その後はＰＬＬ動作によって電圧ＶＣＰが上昇し、出力信号ＣＬＫは基準信号ＲＥＦと等しい周波数に収束する。
本発明は、上記課題に鑑みてなされ、入力された基準信号ＲＥＦを検出して自走状態からＰＬＬ動作に移行する際に、出力信号ＣＬＫの周波数変動を抑制してスムーズに同期することが出来る発振回路装置を提供する。
従来の課題を解決するため、本発明の発振回路装置は以下のような構成とした。
自走状態において、フィルタ回路の一端が接続されるＶ／Ｉ変換素子と、バッファ回路とで負帰還回路を構成し、ＰＬＬ動作に移行した直後に出力信号ＣＬＫが自走状態と等しい周波数から開始できるようにフィルタ回路内の容量を急速に充電できる構成とした。
自走状態において、フィルタ回路の一端が接続されるＶ／Ｉ変換素子と、バッファ回路とで負帰還回路を構成し、ＰＬＬ動作に移行した直後に出力信号ＣＬＫが自走状態と等しい周波数から開始できるようにフィルタ回路内の容量を急速に充電できる構成とした。
本発明の発振回路装置は、自走状態におけるフィルタ回路内の容量に対する充電時間を短縮する事が出来るので、自走状態からＰＬＬ動作へ切り替わった直後の出力信号の周波数変動を抑制することができる。
以下、本発明の実施形態について図面を参照して説明する。
図１は、本実施形態の発振回路装置１００の回路図である。
本実施形態の発振回路装置１００は、電源端子１０１と、接地端子１０２と、ＲＥＦ端子１０３と、ＣＬＫ端子１０４と、定電流回路１７１、１７２と、ＰＭＯＳトランジスタ１２２と、スイッチ１５０及び１５２と、インバータ回路１５３と、電流制御発振器１１３と、分周回路１１４と、位相周波数比較器１１１と、チャージポンプ回路１１２と、パルス検出回路１１０と、フィルタ回路１７４と、バッファ回路１７５とを備えている。定電流回路１７１は、ＰＭＯＳトランジスタ１２０と、第１の電流源１４０とを備えている。定電流回路１７２は、ＰＭＯＳトランジスタ１２１と、スイッチ１５１と、ＮＭＯＳトランジスタ１３１とを備えている。フィルタ回路１７４は、容量１６１を備えている。バッファ回路１７５は、ＮＭＯＳトランジスタ１３０と、第２の電流源１４１とを備える。
図１は、本実施形態の発振回路装置１００の回路図である。
本実施形態の発振回路装置１００は、電源端子１０１と、接地端子１０２と、ＲＥＦ端子１０３と、ＣＬＫ端子１０４と、定電流回路１７１、１７２と、ＰＭＯＳトランジスタ１２２と、スイッチ１５０及び１５２と、インバータ回路１５３と、電流制御発振器１１３と、分周回路１１４と、位相周波数比較器１１１と、チャージポンプ回路１１２と、パルス検出回路１１０と、フィルタ回路１７４と、バッファ回路１７５とを備えている。定電流回路１７１は、ＰＭＯＳトランジスタ１２０と、第１の電流源１４０とを備えている。定電流回路１７２は、ＰＭＯＳトランジスタ１２１と、スイッチ１５１と、ＮＭＯＳトランジスタ１３１とを備えている。フィルタ回路１７４は、容量１６１を備えている。バッファ回路１７５は、ＮＭＯＳトランジスタ１３０と、第２の電流源１４１とを備える。
パルス検出器１１０は、ＲＥＦ端子１０３に基準信号ＲＥＦが入力されているか否かを検出し、信号ＤＥＴを出力する。電流制御発振器１１３は、入力される発振用電流に比例した発振周波数の信号を出力する。位相周波数比較器１１１は、基準信号ＲＥＦと帰還信号ＦＢ＿ＣＬＫを比較し、その結果を出力する。チャージポンプ回路１１２は、位相周波数比較器１１１の出力信号に基づき電圧ＶＣＰを出力する。バッファ回路１７５は、容量１６１をより早く充電する、即ち電圧ＶＣＰをより早く所望の値に引き上げ、安定させる。位相周波数比較器１１１とチャージポンプ１１２とフィルタ回路１７４とバッファ回路１７５と定電流回路１７２と電流制御発振器１１３と分周回路１１４は、ＲＥＦ端子１０３に入力される基準信号ＲＥＦの位相を調整するためのＰＬＬ回路を構成する。
次に、本実施形態の発振回路装置１００の接続について説明する。
パルス検出回路１１０は、入力端子がＲＥＦ端子１０３に接続され、出力端子がスイッチ１５０、１５２の制御端子と、インバータ回路１５３の入力端子に接続される。インバータ回路１５３の出力端子は、スイッチ１５１の制御端子に接続される。位相周波数比較回器１１１は、第１の入力端子がＲＥＦ端子１０３に接続され、第２の入力端子が分周回路１１４の出力端子に接続され、出力端子はチャージポンプ回路１１２の入力端子に接続される。フィルタ回路１７４を構成する容量１６１は、一端がチャージポンプ回路１１２の出力端子に接続され、他端が接地端子１０２に接続される。ＮＭＯＳトランジスタ１３０は、ゲートがＮＭＯＳトランジスタ１３１のドレインとＰＭＯＳトランジスタ１２１のドレインに接続され、ドレインが電源端子１０１に接続され、ソースがスイッチ１５２の一端と第２の電流源１４１の一端に接続される。第２の電流源１４１は、他端が接地端子１０２に接続される。スイッチ１５２は、他端がチャージポンプ回路１１２の出力端子に接続される。ＮＭＯＳトランジスタ１３１は、ゲートがチャージポンプ回路１１２の出力端子に接続され、ソースが接地電位１０２に接続される。ＰＭＯＳトランジスタ１２０は、ソースが電源端子１０１に接続され、ゲートとドレインがスイッチ１５０の一端と第１の電流源１４０の一端に接続される。第１の電流源１４０は、他端が接地端子１０２に接続される。ＰＭＯＳトランジスタ１２１は、ソースが電源端子１０１に接続され、ゲートがスイッチ１５０の他端に接続される。スイッチ１５１は、一端がＰＭＯＳトランジスタ１２１のゲートに接続され、他端がＰＭＯＳトランジスタ１２１のドレインに接続される。ＰＭＯＳトランジスタ１２２は、ソースが電源端子１０１に接続され、ゲートがＰＭＯＳトランジスタ１２１のゲートに接続され、ドレインが電流制御発振器１１３の入力端子に接続される。電流制御発振器１１３は、出力端子が分周回路１１４の入力端子に接続される。
パルス検出回路１１０は、入力端子がＲＥＦ端子１０３に接続され、出力端子がスイッチ１５０、１５２の制御端子と、インバータ回路１５３の入力端子に接続される。インバータ回路１５３の出力端子は、スイッチ１５１の制御端子に接続される。位相周波数比較回器１１１は、第１の入力端子がＲＥＦ端子１０３に接続され、第２の入力端子が分周回路１１４の出力端子に接続され、出力端子はチャージポンプ回路１１２の入力端子に接続される。フィルタ回路１７４を構成する容量１６１は、一端がチャージポンプ回路１１２の出力端子に接続され、他端が接地端子１０２に接続される。ＮＭＯＳトランジスタ１３０は、ゲートがＮＭＯＳトランジスタ１３１のドレインとＰＭＯＳトランジスタ１２１のドレインに接続され、ドレインが電源端子１０１に接続され、ソースがスイッチ１５２の一端と第２の電流源１４１の一端に接続される。第２の電流源１４１は、他端が接地端子１０２に接続される。スイッチ１５２は、他端がチャージポンプ回路１１２の出力端子に接続される。ＮＭＯＳトランジスタ１３１は、ゲートがチャージポンプ回路１１２の出力端子に接続され、ソースが接地電位１０２に接続される。ＰＭＯＳトランジスタ１２０は、ソースが電源端子１０１に接続され、ゲートとドレインがスイッチ１５０の一端と第１の電流源１４０の一端に接続される。第１の電流源１４０は、他端が接地端子１０２に接続される。ＰＭＯＳトランジスタ１２１は、ソースが電源端子１０１に接続され、ゲートがスイッチ１５０の他端に接続される。スイッチ１５１は、一端がＰＭＯＳトランジスタ１２１のゲートに接続され、他端がＰＭＯＳトランジスタ１２１のドレインに接続される。ＰＭＯＳトランジスタ１２２は、ソースが電源端子１０１に接続され、ゲートがＰＭＯＳトランジスタ１２１のゲートに接続され、ドレインが電流制御発振器１１３の入力端子に接続される。電流制御発振器１１３は、出力端子が分周回路１１４の入力端子に接続される。
次に、本実施形態の発振回路装置１００の動作について説明する。
先ず、ＲＥＦ端子１０３に基準信号ＲＥＦが入力されない状態の第１のモードについて説明する。
先ず、ＲＥＦ端子１０３に基準信号ＲＥＦが入力されない状態の第１のモードについて説明する。
第１のモードでは、パルス検出器１１０は非検出を示す信号ＤＥＴを出力して、スイッチ１５０、１５２がオン、スイッチ１５１がオフしている。定電流回路１７１は、第一の定電流源１４０の定電流ＩＢ１を流す。ＰＭＯＳトランジスタ１２２は、ＰＭＯＳトランジスタ１２０とカレントミラー回路を構成するため、それぞれのドレイン電流Ｉ１と電流Ｉ３は比例した電流となる。例えば、ＰＭＯＳトランジスタ１２０と１２２のサイズ比が１：１の場合には、電流Ｉ１と電流Ｉ３は等しくなる。電流制御発振器１１３は、入力する電流Ｉ３、すなわち電流ＩＢ１に比例した周波数の出力信号ＣＬＫをＣＬＫ端子より出力する。つまり、出力信号ＣＬＫの周波数は、電流ＩＢ１の電流値もしくは、ＰＭＯＳトランジスタ１２０、１２２のサイズ比によって任意に決められる。
また、ＰＭＯＳトランジスタ１２１は、ＰＭＯＳトランジスタ１２０とカレントミラー回路を構成するため、それぞれのドレイン電流Ｉ１と電流Ｉ２は比例した電流となる。例えば、ＰＭＯＳトランジスタ１２０と１２１のサイズ比が１：１の場合には、電流Ｉ１と電流Ｉ２は等しくなる。この電流Ｉ２によって、ＮＭＯＳトランジスタ１３０のゲート電圧ＶＸが上昇し、ＮＭＯＳトランジスタ１３０がオンする。そして、ＮＭＯＳトランジスタ１３０のソース電流によって容量１６１が充電されて電圧ＶＣＰが上昇する。それによって、電圧ＶＣＰをゲートで受けるＮＭＯＳトランジスタ１３１がオンすると、定電流回路１７２とバッファ回路１７５が負帰還回路を構成する。このため、ＮＭＯＳトランジスタ１３１のドレイン電流と電流Ｉ２が等しくなるように、ＮＭＯＳトランジスタ１３１のゲート電圧となる電圧ＶＣＰが急激に引き上げられる。この後の定常状態では、バッファ回路１７５のＮＭＯＳトランジスタ１３０のドレイン電流と第二の定電流源１４１の定電流ＩＢ２は等しくなり、第二の定電流源１４１はプルダウン素子として動作する。
以上説明したように、本実施形態の発振回路装置１００はバッファ回路１７５を備えたので、第１のモードでは容量１６１をより早く充電することが出来る、即ち電圧ＶＣＰをより早く所望の電圧値に引き上げる事が出来るので、すばやく出力信号ＣＬＫの周波数を安定させることができる。
次に、ＲＥＦ端子１０３に基準信号ＲＥＦが入力されている状態の第２のモードについて説明する。
第１のモードから第２のモードになると、パルス検出回路１１０は検出を示す信号ＤＥＴを出力して、スイッチ１５０、１５２をオフさせ、インバータ回路１５３を介してスイッチ１５１をオンさせる。スイッチ１５０がオフするので、定電流回路１７１は発振回路装置１００から切り離される。スイッチ１５１がオフするので、バッファ回路１７５はフィルタ回路１７４から切り離される。そして、スイッチ１５１がオンするので、ＰＭＯＳトランジスタ１２１とＰＭＯＳトランジスタ１２２はカレントミラー回路を構成し、それぞれのドレイン電流Ｉ２と電流Ｉ３は比例した電流となる。例えば、ＰＭＯＳトランジスタ１２１と１２２のサイズ比が１：１の場合には、電流Ｉ２と電流Ｉ３は等しくなる。
第１のモードから第２のモードになると、パルス検出回路１１０は検出を示す信号ＤＥＴを出力して、スイッチ１５０、１５２をオフさせ、インバータ回路１５３を介してスイッチ１５１をオンさせる。スイッチ１５０がオフするので、定電流回路１７１は発振回路装置１００から切り離される。スイッチ１５１がオフするので、バッファ回路１７５はフィルタ回路１７４から切り離される。そして、スイッチ１５１がオンするので、ＰＭＯＳトランジスタ１２１とＰＭＯＳトランジスタ１２２はカレントミラー回路を構成し、それぞれのドレイン電流Ｉ２と電流Ｉ３は比例した電流となる。例えば、ＰＭＯＳトランジスタ１２１と１２２のサイズ比が１：１の場合には、電流Ｉ２と電流Ｉ３は等しくなる。
Ｖ／Ｉ変換素子として機能するＮＭＯＳトランジスタ１３１は、基準信号ＲＥＦの発振周波数に基づき出力されるチャージポンプ回路１１２の出力電圧ＶＣＰをＶ／Ｉ変換してドレイン電流を生成し、ＰＭＯＳトランジスタ１２１に供給する。定常状態における電流Ｉ２は、ＰＬＬ回路の負帰還動作によって基準信号ＲＥＦと分周回路１１４の出力である帰還信号ＦＢ＿ＣＬＫの周波数が等しくなるように制御される。より具体的には、基準信号ＲＥＦと帰還信号ＦＢ＿ＣＬＫを位相周波数比較器１１１で比較し、チャージポンプ回路１１２及びフィルタ回路１７４から電圧ＶＣＰを出力し、ＮＭＯＳトランジスタ１３１によって電流Ｉ２が生成される。従って、電流制御発振器１１３は、電圧ＶＣＰに基づいた周波数の出力信号ＣＬＫをＣＬＫ端子より出力する。スイッチ１５０はオフしているため、定電流回路１７１は電流Ｉ２、電流Ｉ３に影響を及ぼさない。
図２は、本実施形態の発振回路装置１００における状態変化を説明するためのタイミングチャートであり、この図２を用いて本実施形態の効果を説明する。
図２（a）は電源端子１０１に印加される電圧ＶＤＤの時間推移であり、図２（ｂ）はチャージポンプ回路１１２の出力電圧ＶＣＰの時間推移であり、図２（ｃ）はＲＥＦ端子１０３に入力される基準信号ＲＥＦの周波数の時間推移であり、図２（ｄ）はＣＬＫ端子から得られる出力信号ＣＬＫの周波数の時間推移である。
図２（a）は電源端子１０１に印加される電圧ＶＤＤの時間推移であり、図２（ｂ）はチャージポンプ回路１１２の出力電圧ＶＣＰの時間推移であり、図２（ｃ）はＲＥＦ端子１０３に入力される基準信号ＲＥＦの周波数の時間推移であり、図２（ｄ）はＣＬＫ端子から得られる出力信号ＣＬＫの周波数の時間推移である。
図２(ａ)に示すように時間ｔ０において電圧ＶＤＤが印加されると、ＲＥＦ端子１０３に基準信号ＲＥＦが入力されていないので、発振回路装置１００は第１のモードで動作し、定電流回路１７２とバッファ回路１７５の負帰還動作によって０Ｖから急速に上昇する。
その後、図２（ｃ）のように時間ｔ１において基準信号ＲＥＦが入力されると第２のモードに移行する。このとき、既に定常値に達した電圧ＶＣＰに応じた電流によって電流制御発振器１１３が動作しているため、ＣＬＫ端子の出力信号ＣＬＫは急激な周波数の低下は発生しない。その後は、ＰＬＬ動作によって出力信号ＣＬＫは基準信号ＲＥＦと等しい周波数に収束する。
以上説明したように、本実施形態の発振回路装置１００は、定電流回路１７２によって負帰還動作するバッファ回路１７５の出力によって、フィルタ回路１７４内の容量１６１の電圧を引き上げる構成としたので、容量１６１に対する充電期間を短縮し、自走状態からＰＬＬ動作へ切り替わった直後の出力周波数変動を抑制する事が可能となった。
図３は、本実施形態の発振回路装置の他の構成を示す回路図である。
発振回路装置３００は、フィルタ回路１７４に抵抗１６０を備えた構成である。
抵抗１６０は、一端がチャージポンプ回路１１２の出力端子に接続され、他端が容量１６１とスイッチ１５２の他端に接続される。
発振回路装置３００は、フィルタ回路１７４に抵抗１６０を備えた構成である。
抵抗１６０は、一端がチャージポンプ回路１１２の出力端子に接続され、他端が容量１６１とスイッチ１５２の他端に接続される。
このようにＰＬＬ回路の位相補償として、フィルタ回路１７４に抵抗１６０を設ける場合がある。そのようなフィルタ回路１７４においても、バッファ回路１７５の出力端子をスイッチ１５２を介して容量１６１と抵抗１６０の間に接続することによって、上述したのと同様の効果が得られる。
以上説明したように、本実施形態の発振回路装置は、位相補償抵抗１６０の挿入によって周波数特性を改善させながら、バッファ回路１７５の出力端子を容量１６１に接続する事で、容量１６１の充電時間短縮も容易に両立することが出来る。それにより、自走状態からＰＬＬ動作へ切り替わった直後の出力周波数の急激な低下を抑制することができ、ＣＬＫ端子に接続される外部機器の誤動作を防ぐことができる。
なお、この容量１６１に対し、抵抗に限らず、他の素子が接続されるどのような回路構成においても、同様の効果を得る事ができる。
なお、この容量１６１に対し、抵抗に限らず、他の素子が接続されるどのような回路構成においても、同様の効果を得る事ができる。
また、本発明の発振回路装置を、自走状態と外部から入力される基準信号ＲＥＦを切り替えて動作させる様々な電子機器に適用することができることはいうまでもない。例えば、ＤＣ／ＤＣコンバータの発振周波数を外部から自由に変化させるような構成にしたい場合に、本発明の発振回路装置を採用することで、スムーズな発振信号の移行を実現し、安定した動作のＤＣ／ＤＣコンバータを提供することが出来る。
１００、３００ 発振回路装置
１０１ 電源端子
１０２ 接地端子
１０３ ＲＥＦ端子
１０４ ＣＬＫ端子
１１０ パルス検出回路
１１１ 位相周波数比較器
１１２ チャージポンプ回路
１１３ 電流制御発振器
１１４ 分周回路
１４０、１４１ 電流源
１５１、１５２、１５４ スイッチ
１５３ インバータ回路
１７１、１７２ 定電流回路
１７４ フィルタ回路
１７５ バッファ回路
１０１ 電源端子
１０２ 接地端子
１０３ ＲＥＦ端子
１０４ ＣＬＫ端子
１１０ パルス検出回路
１１１ 位相周波数比較器
１１２ チャージポンプ回路
１１３ 電流制御発振器
１１４ 分周回路
１４０、１４１ 電流源
１５１、１５２、１５４ スイッチ
１５３ インバータ回路
１７１、１７２ 定電流回路
１７４ フィルタ回路
１７５ バッファ回路
Claims (3)
- 第一の定電流を流す第一の定電流回路と、第二の定電流を流す第二の定電流回路と、前記第一の定電流または前記第二の定電流に比例した発振用電流を流すカレントミラー回路と、入力される前記発振用電流の電流値に応じて出力する発振信号の周波数が変化する電流制御発振器と、を含む発振器と、
外部から入力される基準信号と前記発振信号の位相を比較する位相周波数比較器と、前記位相周波数比較器の出力を入力するチャージポンプ回路と、前記チャージポンプの出力を入力する容量を含むフィルタ回路と、前記電流制御発振器の出力を分周する分周回路と、を含み、前記チャージポンプの出力電圧によって前記第二の定電流を制御するＰＬＬ回路と、
前記第二の定電流回路の出力電圧を入力電圧とし、前記フィルタ回路の前記容量を第一のスイッチを介して充電するバッファ回路と、を備え、
前記基準信号が入力されない第一のモードにおいては、前記発振器の前記第一の定電流に基づいた発振信号を出力し、前記基準信号が入力される第二のモードにおいては、前記発振器の前記第二の定電流に基づいた発振信号を出力する、発振回路装置であって、
前記発振回路装置は、
前記第一のモードでは、前記第一のスイッチがオンすることで前記容量は前記バッファ回路の出力電圧によって充電され、
前記第二のモードでは、前記第一のスイッチがオフする
ことを特徴とする発振回路装置。 - 前記第一の定電流回路は、直列に接続された第一のＰＭＯＳトランジスタと定電流素子を備え、
前記第二の定電流回路は、直列に接続された第二のＰＭＯＳトランジスタと第一のＮＭＯＳトランジスタを備え、
前記第一のＰＭＯＳトランジスタのゲートは、前記第二のＰＭＯＳトランジスタと第二のスイッチを介して接続し、前記第一のＮＭＯＳトランジスタのゲートは前記フィルタ回路に接続し、
前記第一のモードでは、前記第二のスイッチがオンすることで前記第二の定電流回路は前記第一の定電流回路の電流に比例した電流を生成し、
前記第二のモードでは、前記第二のスイッチがオフすることで前記基準信号の周波数と前記発振信号の周波数の位相差に基づく電流を生成する、
ことを特徴とする請求項１記載の発振回路装置。 - 前記基準信号が入力されたことを検出するパルス検出回路を有し、
前記パルス検出回路は、出力信号によって前記第一のスイッチと前記第二のスイッチを制御する
ことを特徴とする請求項２記載の発振回路装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015221430A JP6559548B2 (ja) | 2015-11-11 | 2015-11-11 | 発振回路装置 |
| TW105134463A TWI678072B (zh) | 2015-11-11 | 2016-10-26 | 振盪電路裝置 |
| CN201610959068.1A CN106685416A (zh) | 2015-11-11 | 2016-11-03 | 振荡电路装置 |
| KR1020160146507A KR20170055422A (ko) | 2015-11-11 | 2016-11-04 | 발진 회로 장치 |
| US15/347,357 US10056910B2 (en) | 2015-11-11 | 2016-11-09 | Oscillation circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015221430A JP6559548B2 (ja) | 2015-11-11 | 2015-11-11 | 発振回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017092738A JP2017092738A (ja) | 2017-05-25 |
| JP6559548B2 true JP6559548B2 (ja) | 2019-08-14 |
Family
ID=58664324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015221430A Active JP6559548B2 (ja) | 2015-11-11 | 2015-11-11 | 発振回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10056910B2 (ja) |
| JP (1) | JP6559548B2 (ja) |
| KR (1) | KR20170055422A (ja) |
| CN (1) | CN106685416A (ja) |
| TW (1) | TWI678072B (ja) |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06197014A (ja) * | 1992-12-25 | 1994-07-15 | Mitsubishi Electric Corp | 位相同期回路 |
| JPH07170178A (ja) * | 1993-09-10 | 1995-07-04 | Sun Microsyst Inc | Ｐｌｌ減衰回路 |
| JP3356136B2 (ja) * | 1999-10-19 | 2002-12-09 | 日本電気株式会社 | Ｐｌｌ回路 |
| JP2001156759A (ja) * | 1999-11-24 | 2001-06-08 | Hitachi Ltd | シリアル送受信回路 |
| US6300838B1 (en) * | 1999-12-22 | 2001-10-09 | International Business Machines Corporation | Method and apparatus for derivative controlled phase locked loop systems |
| US7019569B2 (en) * | 2004-07-09 | 2006-03-28 | Faraday Technology Corp. | Method of implementing multi-transfer curve phase lock loop |
| US7636019B1 (en) * | 2005-06-07 | 2009-12-22 | Cypress Semiconductor Corporation | Phase lock loop pre-charging system and method |
| US8143957B2 (en) * | 2006-01-11 | 2012-03-27 | Qualcomm, Incorporated | Current-mode gain-splitting dual-path VCO |
| JP2008042339A (ja) * | 2006-08-02 | 2008-02-21 | Renesas Technology Corp | 半導体装置 |
| JP2008072166A (ja) * | 2006-09-12 | 2008-03-27 | Sony Corp | 位相同期回路および電子機器 |
| JP2008072272A (ja) * | 2006-09-13 | 2008-03-27 | Nec Electronics Corp | Ｐｌｌ回路 |
| US7808326B2 (en) * | 2006-10-12 | 2010-10-05 | Panasonic Corporation | PLL circuit |
| JP2008278016A (ja) * | 2007-04-26 | 2008-11-13 | Nec Electronics Corp | Ｐｌｌ回路及びそれを用いた周波数設定回路 |
| JP4991385B2 (ja) * | 2007-05-09 | 2012-08-01 | セイコーＮｐｃ株式会社 | Ｐｌｌ回路 |
| JP2010035098A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | 位相同期回路並びに記録再生装置および電子機器 |
| JP2010252094A (ja) * | 2009-04-16 | 2010-11-04 | Renesas Electronics Corp | Ｐｌｌ回路 |
| US8169265B2 (en) * | 2009-04-29 | 2012-05-01 | Mediatek Inc. | Phase lock loop circuits |
| CN101944910B (zh) * | 2009-07-07 | 2017-03-22 | 晨星软件研发(深圳)有限公司 | 双锁相环电路及其控制方法 |
| JP2011078054A (ja) * | 2009-10-02 | 2011-04-14 | Sony Corp | 電流源、電子機器および集積回路 |
| US8432204B1 (en) * | 2012-01-06 | 2013-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Current-controlled oscillator (CCO) based PLL |
| CN103731099A (zh) * | 2012-10-11 | 2014-04-16 | 联发科技（新加坡）私人有限公司 | 电压至电流转换器及压控振荡器 |
| JP2015167346A (ja) * | 2014-02-17 | 2015-09-24 | 凸版印刷株式会社 | Ｐｌｌ回路 |
| US9374099B2 (en) * | 2014-03-25 | 2016-06-21 | Mediatek Inc. | Oscillating signal generator, phase-lock loop circuit using the oscillating signal generator and control method of the oscillating signal generator |
-
2015
- 2015-11-11 JP JP2015221430A patent/JP6559548B2/ja active Active
-
2016
- 2016-10-26 TW TW105134463A patent/TWI678072B/zh not_active IP Right Cessation
- 2016-11-03 CN CN201610959068.1A patent/CN106685416A/zh not_active Withdrawn
- 2016-11-04 KR KR1020160146507A patent/KR20170055422A/ko unknown
- 2016-11-09 US US15/347,357 patent/US10056910B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017092738A (ja) | 2017-05-25 |
| TW201725866A (zh) | 2017-07-16 |
| TWI678072B (zh) | 2019-11-21 |
| US10056910B2 (en) | 2018-08-21 |
| CN106685416A (zh) | 2017-05-17 |
| KR20170055422A (ko) | 2017-05-19 |
| US20170134029A1 (en) | 2017-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5448870B2 (ja) | Ｐｌｌ回路 | |
| US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
| US8212596B2 (en) | PLL circuit | |
| KR20120130091A (ko) | 주파수-전류 피드백을 가진 온도-안정 발진기 회로 | |
| US9419632B1 (en) | Charge pump for use in phase-locked loop | |
| US8102217B2 (en) | Oscillator having feedback path which is capable of supplying reduced voltage potential to oscillation circuit | |
| KR101208565B1 (ko) | 높은 개시 이득과 함께 위상 노이즈 및 지터를 줄일 수 있는 전압 제어 발진기 및 그 방법 | |
| US8786334B2 (en) | Lock detection circuit and phase-locked loop circuit including the same | |
| US8188777B2 (en) | Charge pump circuit and PLL circuit using the same | |
| JP2006165680A (ja) | Ｐｌｌ回路 | |
| US20170170836A1 (en) | Voltage Controlled Oscillator and Phase Locked Loop Comprising the Same | |
| JP6559548B2 (ja) | 発振回路装置 | |
| KR100510504B1 (ko) | 차동 전하펌프 및 이를 구비하는 위상 동기 루프 | |
| EP2974020A1 (en) | Current-mode buffer with output swing detector for high frequency clock interconnect | |
| CN106330142B (zh) | 时钟相移电路 | |
| KR102108777B1 (ko) | 지연 회로, 발진 회로 및 반도체 장치 | |
| CN111147048B (zh) | 弛缓震荡电路 | |
| US20200067515A1 (en) | Filter with direct current level shift and associated phase-locked loop circuit | |
| US9831766B2 (en) | Charge pump and associated phase-locked loop and clock and data recovery | |
| US10483845B2 (en) | Charge pump having level-shifting mechanism | |
| KR20150054506A (ko) | 전자 장치에서 전압 제어 오실레이터의 출력 진폭 제어 장치 및 방법 | |
| KR101646015B1 (ko) | 복수의 부궤환 루프를 구비한 위상지연루프 장치 | |
| TW202015342A (zh) | 電路開關的二階段開關方法 | |
| JP2016021691A (ja) | 位相同期ループ | |
| JP2011097410A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180302 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190717 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6559548 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |