KR20150054506A - 전자 장치에서 전압 제어 오실레이터의 출력 진폭 제어 장치 및 방법 - Google Patents

전자 장치에서 전압 제어 오실레이터의 출력 진폭 제어 장치 및 방법 Download PDF

Info

Publication number
KR20150054506A
KR20150054506A KR1020130137011A KR20130137011A KR20150054506A KR 20150054506 A KR20150054506 A KR 20150054506A KR 1020130137011 A KR1020130137011 A KR 1020130137011A KR 20130137011 A KR20130137011 A KR 20130137011A KR 20150054506 A KR20150054506 A KR 20150054506A
Authority
KR
South Korea
Prior art keywords
control bit
vco
circuit
voltage
amplitude
Prior art date
Application number
KR1020130137011A
Other languages
English (en)
Inventor
이준희
부영건
최종원
이영택
조병학
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130137011A priority Critical patent/KR20150054506A/ko
Priority to US14/488,884 priority patent/US9252784B2/en
Priority to PCT/KR2014/010227 priority patent/WO2015072679A1/en
Priority to CN201480061919.XA priority patent/CN105765868B/zh
Publication of KR20150054506A publication Critical patent/KR20150054506A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 전자 장치에 VCO(Volatge Controlled Oscillator)의 출력 진폭을 제어하기 위한 것으로, 전자 장치는, 제어 전압에 대응하는 주파수 신호를 출력하는 제1회로와, 상기 주파수 신호의 피크(peak) 전압 및 기준 전압 간 비교 결과에 기초하여 상기 주파수 신호의 진폭을 제어하는 제어 비트열을 생성하는 제2회로를 포함한다. 또한, 본 발명은 상술한 실시 예와 다른 실시 예들도 포함한다.

Description

전자 장치에서 전압 제어 오실레이터의 출력 진폭 제어 장치 및 방법{APPARATUS AND METHOD FOR CONTROLLING OUTPUT AMPLITUDE LEVEL OF VOLTAGE CONTROLLED OSCILLATOR IN ELECTRONIC DEVICE}
본 발명은 전자 장치에서 VCO(Voltage Controlled Oscillator)의 출력 제어에 관한 것이다.
전자 장치는 수많은 회로들로 구성된다. 특히, 통신을 위한 전자 장치는 RF(Radio Frequency)를 제어하기 위한 회로를 포함할 수 있으며, 상기 RF 회로는 사인(sinusoidal) 신호를 생성하는 주파수 합성기(FS: Frequency Synthesizer)를 포함하는 것이 일반적이다. 상기 주파수 합성기의 일부 구성 중, 원하는 주파수의 신호를 생성해 주는 블럭을 VCO(Voltage Controlled Oscillator)라 한다.
상기 VCO의 출력 신호의 진폭은 상기 VCO의 소모 전류량에 따라 변화할 수 있다. 일반적으로 공정의 편차 및 상기 VCO의 캐패시턴스(Capacitance)에 따라서 상기 VCO의 소모 전류가 달라질 수 있다. 따라서, 상기 VCO의 출력 신호의 진폭 크기가 원하는 값으로 일정하게 유지되도록, 전류를 최적화할 필요가 있다. 종래에 구현된 상기 VCO의 전류 제어 방식에 따르면, 상기 VCO의 출력 진폭 크기를 기준 전압과 비교하고, 비교 결과에 따라 상기 VCO의 전류 소스로 동작하는 트랜지스터(transistor)의 게이트(gate) 전압을 조절하는 아날로그(analog) 피드백 루프(feed back loop) 방식이 주로 사용된다.
상술한 피드백 루프 방식에 흔히 사용되는 OP-AMP(OPerational Amplifier), 비교기(Comparator) 등의 아날로그 소자들의 경우, 공정의 변화에 따라서 이득, 동작 속도, 대역폭이 쉽게 달라질 수 있다. 따라서, 공정의 변화에도 불구하고, 각 아날로그 소자들의 안정적인 동작을 보장해야만 상기 VCO의 출력 전압을 정확히 제어할 수 있다. 결과적으로, 상기 VCO의 설계 뿐만 아니라, 상기 피드백 루프를 구성하는 아날로그 회로의 높은 설계 완성도가 요구된다.
또한, 상기 아날로그 피드백 루프를 이용할 경우, 상기 VCO의 출력 전압을 측정하기 위해서 각 아날로그 소자들이 항상 동작 중이어야 한다. 이로 인해, 상기 VCO의 소모 전류 외 추가적으로 전류 소모가 증가하고, 결국, 상기 VCO의 전류 최적화가 더욱 어려워진다. 나아가, 상기 아날로그 소자들에 의해 발생한 잡음(Noise)에 의해 상기 VCO의 위상 잡음(Phase noise)이 열화 될 수 있다. 또한, 아날로그 회로들의 경우, 기존의 공정에서 새로운 공정으로 변환(예: 180nm CMOS(Complementary Metal-Oxide Semiconductor)에서 65nm CMOS 공정으로 변환)하면 성능이 크게 변하기 때문에, 이에 적합한 피드백 루프 역시 다시 설계되어야 한다.
본 발명의 일 실시 예는 전자 장치에서 VCO(Voltage Controlled Oscillator)의 출력을 제어하기 위한 장치 및 방법을 제공한다.
본 발명의 다른 실시 예는 전자 장치에서 VCO의 출력 신호의 진폭을 원하는 값으로 유지하기 위한 장치 및 방법을 제공한다.
본 발명의 또 다른 실시 예는 전자 장치에서 VCO로 공급되는 전류량을 조절하기 위한 장치 및 방법을 제공한다.
본 발명의 또 다른 실시 예는 전자 장치에서 VCO의 출력 제어 회로로 인한 전류 소모량을 감소시키기 위한 장치 및 방법을 제공한다.
본 발명의 실시 예에 따른 전자 장치는, 제어 전압에 대응하는 주파수 신호를 출력하는 제1회로와, 상기 주파수 신호의 피크(peak) 전압 및 기준 전압 간 비교 결과에 기초하여 상기 주파수 신호의 진폭을 제어하는 제어 비트열을 생성하는 제2회로를 포함하며, 상기 제1회로는, 상기 제어 비트열에 따라 상기 주파수 신호의 진폭을 조절하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 전자 장치의 동작 방법은, 제어 전압에 대응하는 주파수 신호를 출력하는 과정과, 상기 주파수 신호의 피크(peak) 전압 및 기준 전압 간 비교 결과에 기초하여 상기 주파수 신호의 진폭을 제어하는 제어 비트열을 생성하는 과정과, 상기 제어 비트열에 따라 상기 주파수 신호의 진폭을 조절하는 과정을 포함하는 것을 특징으로 한다.
전자 장치에서 VCO(Voltage Controlled Oscillator)의 진폭 조절을 위한 켈리브레이션(Calibration) 절차가 항상 동작하지는 아니하므로, 실제 VCO 가 동작 중에서 추가적인 전류 소모가 최소화된다. 나아가, 상기 진폭 조절을 위한 회로가 상대적으로 간단한 디지털 회로(Digital Circuit)를 이용하여 구성되므로, 공정이 변환되더라도 손쉽게 설계할 수 있다. 또한, 디지털 출력으로 인해, 상기 VCO 뿐만 아니라 다른 회로에도 손쉽게 적용될 수 있다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 블록 구성을 도시하는 도면,
도 2는 본 발명의 실시 예에 따른 전자 장치에서 VCO 출력에 대한 제어 회로의 블록 구성을 도시하는 도면,
도 3은 본 발명의 실시 예에 따른 전자 장치에서 VCO 출력을 제어하기 위한 신호들의 변화 예를 도시하는 도면,
도 4는 본 발명의 실시 예에 따른 전자 장치에서 VCO 출력을 제어하기 위한 신호들의 다른 변화 예를 도시하는 도면,
도 5는 본 발명의 실시 예에 따른 VCO의 회로 구성의 예를 도시하는 도면,
도 6은 본 발명의 실시 예에 따른 VCO의 신호 발생 수단의 회로 구성의 예를 도시하는 도면,
도 7은 본 발명의 실시 예에 따른 VCO의 전류 소스의 회로 구성의 예를 도시하는 도면,
도 8은 본 발명의 실시 예에 따른 VCO의 회로 구성 다른 예를 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 VCO의 전류 소스의 회로 구성의 다른 예를 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 VCO의 회로 구성 또 다른 예를 도시하는 도면,
도 11은 본 발명의 실시 예에 따른 전자 장치의 동작 절차를 도시하는 도면,
도 12는 본 발명의 다른 실시 예에 따른 전자 장치의 동작 절차를 도시하는 도면.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하 본 발명은 전자 장치에서 VCO(Voltage Controlled Oscillator)의 출력을 제어하기 위한 기술에 대해 설명한다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 블록 구성을 도시하고 있다.
상기 도 1을 참고하면, 상기 전자 장치는 위상-주파수 검출부(phase frequency detector)(110), 차지 펌프(charge pump)(120), 루프 필터(loop filter)(130), VCO(140), N-분배부(N-divider)(150), 출력 제어부(160)를 포함한다.
상기 위상-주파수 검출부(110)는 기준 클럭(reference clock) 및 상기 N-분배부(150)로부터의 피드백 신호 Fdiv를 제공받고, 상기 기준 클럭 및 상기 피드백 신호의 주파수 차 및 위상 차 존재 여부를 판단한다. 그리고, 상기 위상-주파수 검출부(110)는 상기 기준 클럭 및 상기 Fdiv 신호에 기초하여 업-신호 UP 및 다운-신호 DN 중 하나를 출력한다. 즉, 상기 위상-주파수 검출부(110)는 상기 기준 클럭 및 피드백된 상기 피드백 신호의 위상을 비교하고, 상기 비교 결과에 따라 상기 업-신호 및 상기 다운-신호 중 하나를 출력한다. 구체적으로, 상기 위상-주파수 검출부(110)는 상기 기준 클럭의 위상이 상기 피드백 신호의 위상보다 빠른(lead) 경우 상기 업-신호를 출력하고, 상기 기준 클럭의 위상이 상기 피드백 신호의 위상보다 느린(lag) 경우 상기 다운-신호를 출력한다.
상기 차지 펌프(120)는 상기 위상-주파수 검출부(110)로부터 출력된 신호에 기초하여 특정량의 전하(charge)를 상기 루프 필터(130)로 공급하거나, 회수(pump)한다. 기준 전압 값에서 상기 기준 클럭 및 상기 피드백 신호 간 차이에 따라 전압을 상승 또는 하강시켜야하므로, 상기 차지 펌프(120)는 2가지 분기 동작을 수행한다. 즉, 상기 차지 펌프(120)는 전압을 상승시키고자 하는 경우 전하를 공급하고, 전압을 하강시키고자 하는 경우 전하를 회수한다. 다시 말해, 상기 차지 펌프(120)는 상기 업-신호 입력 시 전하를 공급하고, 상기 다운-신호 입력 시 전하를 회수한다.
상기 루프 필터(130)는 상기 차지 펌프(120)에서 공급하거나 회수하는 전하를 축적 및 방출한다. 이때, 상기 루프 필터(130) 내에 축정되는 전하량은 상기 차지 펌프(120)에 의해 달라진다. 예를 들어, 상기 루프 필터(130)는 LPF(Low Pass Filter) 형태를 가질 수 있다. 그리고, 상기 루프 필터(130)는 상기 VCO(140)로 제어 전압을 인가한다. 즉, 상기 루프 필터(130)는 상기 VCO(140)의 제어 전압을 가변한다.
상기 VCO(140)는 제어 전압에 대응하는 주파수의 신호를 출력한다. 즉, 상기 VCO(140)는 상기 루프 필터(130)로부터 입력되는 전압에 대응하는 주파수의 신호를 출력한다. 또한, 본 발명의 실시 예에 따라, 상기 VCO(140)는 상기 출력 제어부(160)의 제어에 따라 전류 공급량, 출력 진폭을 조절한다.
상기 N-분배부(150)는 상기 VCO(140)의 출력 신호를 분배한 후, 상기 위상-주파수 검출부(110)로 제공한다. 즉, 상기 N-분배부(150)는 상기 위상-주파수 검출부(110)의 위상 비교에 적합한 주파수로 상기 VCO(140)의 출력 신호의 주파수를 변경한다. 예를 들어, 상기 N-분배부(150)는 디지털 카운터(digital counter)와 유사하게 구성될 수 있다,
상기 출력 제어부(160)는 상기 VCO(140)의 출력 진폭을 원하는 값으로 유지하기 위해 상기 VCO(140)를 제어한다. 본 발명의 실시 예에 따라, 상기 출력 제어부(160)는 상기 VCO(140)로 제어 비트열을 출력한다. 예를 들어, 상기 제어 비트열을 상기 VCO(140)의 전류 소스를 제어하거나, 또는, 레귤레이터(regulator)를 제어할 수 있다. 상기 전류 소스를 제어하는 경우, 상기 제어 비트열은 전류를 공급하는 트랜지스터들 각각의 활성화 여부를 지시할 수 있다. 상기 출력 제어부(160)의 구체적인 구성의 예는 하기 도 2와 같다.
도 2는 본 발명의 실시 예에 따른 전자 장치에서 VCO 출력에 대한 제어 회로의 블록 구성을 도시하고 있다. 상기 도 2는 상기 도 1의 출력 제어부(160)의 블록 구성을 도시하고 있다.
상기 도 2를 참고하면, 상기 출력 제어부(160)는 클럭 생성부(CLK generator)(210), 피크 검출부(peak detector)(220), 비교부(comparator)(230), 진폭 제어부(amplitude controller)(240)를 포함한다.
상기 클럭 생성부(210)는 기준 클럭 REF_CLK을 제공받고, 상기 VCO(140)의 출력 신호의 진폭 조절을 위해 사용될 클럭 CON_CLK을 생성한다. 그리고, 상기 클럭 생성부(210)는 상기 클럭 CON_CLK를 상기 진폭 제어부(240)로 제공한다.
상기 피크 검출부(220)는 상기 VCO(140)의 출력 신호의 진폭 크기를 검출한다. 상기 피크 검출부(220)는 디지털 소자일 수 있다. 즉, 상기 피크 검출부(220)는 제어에 따라 온(on)/오프(off)될 수 있다.
상기 비교부(230)는 기준 전압 VREF 및 상기 피크 검출부(220)에 의해 검출된 검출 전압 DET_OUT을 비교한다. 상기 비교부(230)는 디지털 소자일 수 있다. 즉, 상기 비교부(230)는 제어에 따라 온/오프될 수 있다.
상기 진폭 제어부(240)는 상기 비교부(230)로부터의 비교 결과 COM_OUT에 기초하여 상기 VCO(140)를 제어하는 제어 비트열 AMP<n:0>을 생성한다. 상기 제어 비트열 AMP<n:0>은 상기 VCO의 전류 소스 또는 레귤레이터를 제어한다. 상기 AMP<n:0>은 n개의 비트들을 포함한다.
또한, 상기 VCO(140)의 출력 신호의 진폭에 대한 제어, 즉, 켈리브레이션(calibration) 완료 후, 상기 진폭 제어부(240)는 상기 피크 검출부(220) 및 상기 비교부(230)를 오프시킨다. 이를 위해, 상기 진폭 제어부(240)는 상기 피크 검출부(220) 및 상기 비교부(230)의 동작을 중단시키는 제어 신호 HOLD를 생성한다. 이에 따라, 상기 피크 검출부(220) 및 상기 비교부(230)는 동작을 중지하고, 상기 피크 검출부(220) 및 상기 비교부(230)에 의한 전류 소모가 발생하지 아니한다. 예를 들어, 상기 진폭 제어부(240)는 상기 전자 장치의 초기 구동 시, 다시 말해, 상기 전자 장치에 전원 인가 시 상기 피크 검출부(220) 및 상기 비교부(230)를 동작시키고, 상기 제어 비트열 AMP<n:0>이 고정되면, 상기 피크 검출부(220) 및 상기 비교부(230)를 오프시킬 수 있다.
상술한 바와 같이, 상기 켈리브레이션이 전자 장치 초기 구동 시 수행되므로, 상기 VCO의 출력 진폭을 제어하는 회로가 항상 동작하지 아니할 수 있다. 이로 인해, 상기 VCO가 동작 중 추가적인 전류 소모량이 감소하며, 상기 출력 진폭을 제어하는 회로로 인한 상기 VCO의 위상 잡음 열화 가능성도 크게 감소한다. 더욱이, 대부분의 구성 소자들이 디지털 회로(Digital Circuit)로 구성되므로, 상기 VCO의 공정이 변경되더라도 손쉽게 설계될 수 있다. 또한, 디지털 출력으로 인해서, 상술한 출력 진폭을 제어하는 회로는 상기 VCO 뿐만 아니라, 다른 회로에도 손쉽게 적용될 수 있다. 나아가, 공정 편차 및 상기 VCO의 캐패시턴스에 따라 달라질 수 있는 상기 VCO 의 출력 진폭을 조절함으로써, 전류가 최적화될 수 있다.
도 3은 본 발명의 실시 예에 따른 전자 장치에서 VCO 출력을 제어하기 위한 신호들의 변화 예를 도시하고 있다. 상기 도 3은 상기 VCO의 출력 진폭이 목적한 값보다 작을 경우를 예시한다.
상기 도 3에서, REF_CLK(302)는 상기 VCO의 출력 진폭을 제어하는 회로로 공급되는 기준 클럭이고, CON_CLK(304)는 상기 REF_CLK(302)에 기초하여 생성된 상기 VCO의 출력 진폭을 제어하는 회로 내 소자들을 위한 클럭이다. 상기 도 3의 경우, 상기 CON_CLK(304)는 상기 REF_CLK(302)을 2분주함으로써 생성된다. COM_OUT(306)은 상기 VCO의 출력 신호에서 검출된 피크 전압 및 기준 전압의 비교 결과를 나타내는 신호이며, HOLD(308)는 상기 VCO의 출력 진폭을 제어하는 회로 내 소자들 중 적어도 하나의 동작을 중지시키는 신호이며, AMP(310)는 상기 VCO의 진폭을 제어하는 제어 비트열이다.
상기 도 3을 참고하면, 최초 상기 VCO의 출력 진폭이 목적한 값보다 작으므로, 상기 COM_OUT(306)은 하이(high) 값을 유지한다. 예를 들어, 상기 도 2의 비교부(230)는 하이 값을 출력한다. 상기 CON_CLK의 상승 경계(rising edge)인 시점 t1에서 상기 COM_OUT(306)이 하이 값이므로, 상기 AMP(310)에서 1로 설정된 비트 개수가 증가된다. 시점 t2, 시점 t3, 시점 t4에서 상기 COM_OUT(306)이 하이 값을 유지하므로, 상기 AMP(310)에서 지속적으로 1로 설정된 비트 개수가 증가된다.
이후, 상기 시점 t4 이후 및 시점 t5 전, 상기 COM_OUT(306)이 로우(low) 값으로 변화한다. 즉, 상기 AMP(310)이 증가함에 따라 상기 VCO의 출력 진폭이 지속적으로 커지며, 이에 따라, 특정 시점에 상기 VCO의 출력 진폭이 상기 기준 전압을 초과하고, 그 결과, 상기 COM_OUT(306)이 로우 값으로 천이되는 순간이 도래한다. 이에 따라, 상기 시점 t5에서, 상기 HOLD(308)이 하이 값으로 천이된다. 이에 따라, 상기 HOLD(308)의 제어를 받는 적어도 하나의 소자의 동작이 정지된다. 예를 들어, 상기 적어도 하나의 소자는 상기 도 2의 상기 피크 검출부(220), 상기 비교부(230)를 포함할 수 있다. 이에 따라, 상기 적어도 하나의 소자에 의한 전류 소비가 감소된다.
도 4는 본 발명의 실시 예에 따른 전자 장치에서 VCO 출력을 제어하기 위한 신호들의 다른 변화 예를 도시하고 있다. 상기 도 4는 상기 VCO의 출력 진폭이 목적한 값보다 큰 경우를 예시한다.
상기 도 4에서, REF_CLK(402)는 상기 VCO의 출력 진폭을 제어하는 회로로 공급되는 기준 클럭이고, CON_CLK(404)는 상기 REF_CLK(402)에 기초하여 생성된 상기 VCO의 출력 진폭을 제어하는 회로 내 소자들을 위한 클럭이다. 상기 도 4의 경우, 상기 CON_CLK(404)는 상기 REF_CLK(402)을 2분주함으로써 생성된다. COM_OUT(406)은 상기 VCO의 출력 신호에서 검출된 피크 전압 및 기준 전압의 비교 결과를 나타내는 신호이며, HOLD(408)는 상기 VCO의 출력 진폭을 제어하는 회로 내 소자들 중 적어도 하나의 동작을 중지시키는 신호이며, AMP(410)는 상기 VCO의 진폭을 제어하는 제어 비트열이다.
상기 도 4를 참고하면, 최초 상기 VCO의 출력 진폭이 목적한 값보다 크므로, 상기 COM_OUT(406)은 로우 값을 유지한다. 예를 들어, 상기 도 2의 비교부(230)는 하이 값을 출력한다. 상기 CON_CLK의 상승 경계인 시점 t1에서 상기 COM_OUT(406)이 로우 값이므로, 상기 AMP(410)에서 1로 설정된 비트 개수가 감소된다. 시점 t2, 시점 t3, 시점 t4에서 상기 COM_OUT(406)이 로우 값을 유지하므로, 상기 AMP(410)에서 지속적으로 1로 설정된 비트 개수가 감소된다.
이후, 상기 시점 t4 이후 및 시점 t5 전, 상기 COM_OUT(406)이 하이 값으로 변화한다. 즉, 상기 AMP(410)이 증가함에 따라 상기 VCO의 출력 진폭이 지속적으로 커지며, 이에 따라, 특정 시점에 상기 VCO의 출력 진폭이 상기 기준 전압을 초과하고, 그 결과, 상기 COM_OUT(406)이 하이 값으로 천이되는 순간이 도래한다. 이에 따라, 상기 시점 t5에서, 상기 HOLD(408)가 하이 값으로 천이된다. 이에 따라, 상기 HOLD(408)의 제어를 받는 적어도 하나의 소자의 동작이 정지된다. 예를 들어, 상기 적어도 하나의 소자는 상기 도 2의 상기 피크 검출부(220), 상기 비교부(230)를 포함할 수 있다. 이에 따라, 상기 적어도 하나의 소자에 의한 전류 소비가 감소된다.
상술한 바와 같이, 상기 VCO의 출력 진폭을 제어하는 회로는 제어 비트열을 출력하고, 상기 제어 비트열에 의해 상기 VCO의 출력 진폭이 증가 또는 감소된다. 상기 제어 비트열은 상기 VCO의 전류 소스에서 공급하는 전류량을 제어하거나, 또는, 상기 VCO의 레귤레이터를 제어할 수 있다. 이하, 도면을 참고하여 상기 제어 비트열에 의한 진폭 제어 방식을 상세히 설명한다.
도 5는 본 발명의 실시 예에 따른 VCO의 회로 구성의 예를 도시하고 있다.
상기 도 5를 참고하면, 상기 VCO는 신호 발생 회로(510) 및 전류 소스(520)를 포함한다. 상기 신호 발생 회로(510)는 주파수 신호를 생성하며, 상기 주파수 신호는 단자(port) VOUT 및 단자 VOUTB로 출력된다. 그리고, 상기 신호 발생 회로(510)는 동작을 위해 전류를 소비하며, 상기 전류는 단자 IIN으로 입력되어 단자 IOUT으로 흐른다. 상기 신호 발생 회로(510)은 하기 도 6과 같이 구성될 수 있다.
도 6은 본 발명의 실시 예에 따른 VCO의 신호 발생 수단(510)의 회로 구성의 예를 도시하고 있다. 상기 도 6을 참고하면, 상기 신호 발생 수단(510)은 제1PMOS(P-channel Metal Oxide Semiconductor) 트랜지스터(602) 제2PMOS 트랜지스터(604), 캐패시터(capacitor)(606), 인덕터(inductor)(608), 가변 캐패시터들(610, 612), 제1NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터(614), 제2NMOS 트래지스터(616)를 포함한다. 상기 제1PMOS 트랜지스터(602) 및 상기 제2PMOS 트랜지스터(604)의 소스(source)는 상기 단자 IIN에 연결되고, 상기 제1PMOS 트랜지스터(602)의 게이트(gate)는 상기 제2PMOS 트랜지스터(604)의 드레인(drain)과 연결되고, 상기 제2PMOS 트랜지스터(604)의 게이트는 상기 제1PMOS 트랜지스터(602)의 드레인과 연결된다. 상기 캐패시터(606) 및 상기 인덕터(608)의 양단은 각각 단자 VOUT 및 단자 VOUTB와 연결되고, 상기 가변 캐패시터들(610, 612)의 일단은 서로 연결되고, 타단은 각각 단자 VOUT 및 단자 VOUTB와 연결된다. 상기 제1NMOS 트랜지스터(614) 및 상기 제2NMOS 트랜지스터(616)의 소스는 상기 단자 IOUT에 연결되고, 상기 제1NMOS 트랜지스터(614)의 게이트는 상기 제2NMOS 트랜지스터들(616)의 드레인과 연결되고, 상기 제2NMOS 트랜지스터(616)의 게이트는 상기 제1PMOS 트랜지스터(614)의 드레인과 연결된다.
상기 전류 소스(520)는 상기 단자 IOUT과 연결되며, 상기 신호 발생 회로(510)의 동작을 위한 전류를 공급한다. 상기 단자 IOUT과 연결된 상기 전류 소스(520)는 NMOS 트랜지스터를 이용한 경우의 전류 소스로서, PMOS 트랜지스터를 이용한 경우에 비하여 작은 크기를 가지나, 상대적으로 큰 잡음을 발생시킬 수 있다. 상기 전류 소스(520)는 제어 비트열 AMP에 따라 공급하는 전류량을 조절한다. 예를 들어, 상기 전류 소스(520)는 전류를 공급하는 다수의 트랜지스터들을 포함하며, 상기 제어 비트열 AMP에 포함된 긍정(positive) 값(예: 1)으로 설정된 비트 개수만큼의 트랜지스터만을 활성화시킴으로써, 공급하는 전류량을 조절할 수 있다. 예를 들어, 상기 전류 소스(520)는 이하 도 7과 같이 구성될 수 있다.
도 7은 본 발명의 실시 예에 따른 VCO의 전류 소스의 회로 구성의 예를 도시하고 있다. 상기 도 7을 참고하면, 상기 전류 소스(520)는 N개의 NMOS 트랜지스터들(702-1 내지 702-N)을 포함한다. 상기 N개의 NMOS 트랜지스터들(702-1 내지 702-N) 각각은 제어 비트열 AMP의 각 비트의 값에 따라 전류를 공급한다. 상기 N개의 NMOS 트랜지스터들(702-1 내지 702-N)의 드레인들은 단자 IOUT에 연결되고, 소스들은 접지(grounded)된다. 상기 제어 비트열 AMP의 각 비트는 상기 N개의 NMOS 트랜지스터들(702-1 내지 702-N) 각각의 게이트로 인가된다. 이때, 긍정의 값(예: 1)을 인가받은 NMOS 트랜지스터만이 전류를 공급한다. 즉, 병렬 연결된 상기 N개의 NMOS 트랜지스터들(702-1 내지 702-N) 중 상기 제어 비트열 AMP에 의해 지시되는 전부 또는 일부만이 전류를 공급함으로써, 상기 전류 소스(520)의 전체 공급 전류량이 조절될 수 있다.
도 8은 본 발명의 실시 예에 따른 VCO의 회로 구성 다른 예를 도시하고 있다.
상기 도 8을 참고하면, 상기 VCO는 신호 발생 회로(810) 및 전류 소스(820)를 포함한다. 상기 신호 발생 회로(810)는 주파수 신호를 생성하며, 상기 주파수 신호는 단자 VOUT 및 단자 VOUTB로 출력된다. 그리고, 상기 신호 발생 회로(810)는 동작을 위해 전류를 소비하며, 상기 전류는 단자 IIN으로 입력되어 단자 IOUT으로 흐른다. 상기 신호 발생 회로(810)는 상기 도 6과 같이 구성될 수 있다.
상기 전류 소스(820)는 상기 단자 IIN과 연결되며, 상기 신호 발생 회로(810)의 동작을 위한 전류를 공급한다. 상기 단자 IOUT과 연결된 상기 전류 소스(820)는 PMOS 트랜지스터를 이용한 경우의 전류 소스로서, NMOS 트랜지스터를 이용한 경우에 비하여 큰 크기를 가지나, 상대적으로 작은 잡음을 발생시킬 수 있다. 상기 전류 소스(820)는 제어 비트열 AMP에 따라 공급하는 전류량을 조절한다. 예를 들어, 상기 전류 소스(820)는 전류를 공급하는 다수의 트랜지스터들을 포함하며, 상기 제어 비트열 AMP에 포함된 긍정(positive) 값(예: 1)으로 설정된 비트 개수만큼의 트랜지스터만을 활성화시킴으로써, 공급하는 전류량을 조절할 수 있다. 예를 들어, 상기 전류 소스(820)는 이하 도 9와 같이 구성될 수 있다.
도 9는 본 발명의 실시 예에 따른 VCO의 전류 소스의 회로 구성의 다른 예를 도시하고 있다. 상기 도 9를 참고하면, 상기 전류 소스(820)는 인버터(inverter)(902), N개의 PMOS 트랜지스터들(904-1 내지 904-N)을 포함한다. 상기 도 7에 도시된 상기 PMOS 트랜지스터를 이용한 경우와 동일한 제어 비트열 AMP의 값으로 동일한 제어를 달성하기 위해, 상기 인버터(902)는 상기 제어 비트열 AMP의 값을 반전(invert)한다. 상기 N개의 PMOS 트랜지스터들(904-1 내지 904-N) 각각은 반전된 제어 비트열 AMP의 각 비트의 값에 따라 전류를 공급한다. 상기 N개의 PMOS 트랜지스터들(904-1 내지 904-N)의 드레인들은 단자 IIN에 연결된다. 상기 반전된 제어 비트열 AMP의 각 비트는 상기 N개의 PMOS 트랜지스터들(904-1 내지 904-N) 각각의 게이트로 인가된다. 이때, 부정(negative)의 값(예: 0)을 인가받은 PMOS 트랜지스터만이 전류를 공급한다. 즉, 병렬 연결된 상기 N개의 PMOS 트랜지스터들(904-1 내지 904-N) 중 상기 제어 비트열 AMP에 의해 지시되는 전부 또는 일부만이 전류를 공급함으로써, 상기 전류 소스(820)의 전체 공급 전류량이 조절될 수 있다.
도 10은 본 발명의 실시 예에 따른 VCO의 회로 구성 또 다른 예를 도시하고 있다.
상기 도 10을 참고하면, 상기 VCO는 신호 발생 회로(1010) 및 LDO(Low Drop Output) 레귤레이터(1020)를 포함한다. 상기 신호 발생 회로(1010)는 주파수 신호를 생성하며, 상기 주파수 신호는 단자 VOUT 및 단자 VOUTB로 출력된다. 그리고, 상기 신호 발생 회로(1010)는 동작을 위해 전류를 소비하며, 상기 전류는 단자 IIN으로 입력되어 단자 IOUT으로 흐른다. 상기 신호 발생 회로(1010)는 상기 도 6과 같이 구성될 수 있다.
상기 LDO 레귤레이터(1020)는 상기 단자 IIN에 연결되며, 공급 전압(supply voltage)를 제공하며, 이때, 상기 LDO 레귤레이터(1020)는 상기 제어 비트열 AMP에 따라 상기 공급 전압을 조절한다. 예를 들어, 상기 LDO 레귤레이터(1020)는 상기 제어 비트열 AMP에 포함된 긍정(positive) 값(예: 1)으로 설정된 비트 개수에 따라 상기 공급 전압의 값을 결정한다. 예를 들어, 상기 긍정의 값으로 설정된 비트 개수가 많을수록, 상기 공급 전압의 값이 높아질 수 있다.
도 11은 본 발명의 실시 예에 따른 전자 장치의 동작 절차를 도시하고 있다.
상기 도 11을 참고하면, 상기 전자 장치는 1101단계에서 VCO 출력의 피크 전압 및 기준 전압 간 비교 결과에 따라 상기 VCO의 출력 진폭을 제어하는 제어 비트열의 값을 변경한다. 즉, 상기 제어 비트열은 초기 값을 가지며, 상기 전자 장치는 상기 비교 결과에 따라 상기 제어 비트열의 값을 변경한다. 여기서, 상기 제어 비트열의 값은 진폭을 증가시키도록 또는 진폭을 감소시키도록 변경된다. 예를 들어, 상기 변경은 1로 설정된 비트의 개수를 증가 또는 감소함을 포함한다. 상기 도 11에 도시되지 아니하였으나, 상기 전자 장치는 주기적으로 상기 VCO 출력의 피크 전압 및 상기 기준 전압을 비교하여, 대소 관계를 판단한다.
이어, 상기 전자 장치는 1103단계로 진행하여 상기 제어 비트열에 따라 상기 VCO 출력의 진폭을 제어한다. 예를 들어, 상기 제어 비트열을 상기 VCO의 전류 소스를 제어하거나, 또는, 상기 VCO의 레귤레이터를 제어할 수 있다. 상기 전류 소스를 제어하는 경우, 상기 제어 비트열은 전류를 공급하는 트랜지스터들 각각의 활성화 여부를 지시할 수 있다. 또는, 상기 레귤레이터를 제어하는 경우, 상기 제어 비트열은 상기 레귤레이터의 공급 전압을 지시할 수 있다. 즉, 상기 전자 장치는 상기 제어 비트열을 상기 전류 소스 또는 상기 레귤레이터로 입력한다. 이에 따라, 상기 VCO 출력의 진폭이 증가 또는 감소한다.
이후, 상기 전자 장치는 1105단계로 진행하여 상기 VCO 출력의 피크 전압 및 상기 기준 전압 간 비교 결과가 변경되는지 판단한다. 예를 들어, 상기 전자 장치는 상기 VCO 출력의 피크 전압이 기준 전압보다 컸으나 상기 제어 비트열 변경으로 인해 작아지는 상황, 또는, 상기 VCO 출력의 피크 전압이 기준 전압보다 작았으나 상기 제어 비트열 변경으로 인해 커지는 상황이 도래하는지 판단한다. 즉, 상기 전자 장치는 상기 제어 비트열의 값을 확정할 시점이 도래하는지 판단한다.
만일, 상기 비교 결과가 변경되지 아니하면, 다시 말해, 상기 제어 비트열의 변경에도 불구하고 상기 VCO 출력의 피크 전압 및 상기 기준 전압의 대소 관계가 유지되면, 상기 전자 장치는 상기 1101단계로 되돌아간다. 그러나, 상기 비교 결과가 변경되면, 다시 말해, 상기 제어 비트열의 변경에도 불구하고 상기 VCO 출력의 피크 전압 및 상기 기준 전압의 대소 관계가 역전되면, 상기 전자 장치는 1107단계로 진행하여 상기 제어 비트열의 값을 현재 값으로 확정한다. 즉, 상기 전자 장치는 상기 제어 비트열의 값을 더 이상 변경하지 아니한다.
도 12는 본 발명의 다른 실시 예에 따른 전자 장치의 동작 절차를 도시하고 있다.
상기 도 12를 참고하면, 상기 전자 장치는 1201단계에서 초기 구동되는지 여부를 판단한다. 예를 들어, 상기 전자 장치가 전원 오프 상태에서 전원 온되는지 판단한다.
상기 초기 구동되면, 상기 전자 장치는 1203단계로 진행하여 VCO의 출력 진폭을 조절한다. 예를 들어, 상기 전자 장치는 상기 VCO의 출력의 피크 전압에 기초하여 상기 출력 진폭을 조절한다. 구체적으로, 상기 전자 장치는 상기 VCO 출력의 피크 전압 및 기준 전압 간 비교 결과에 따라 상기 VCO의 출력 진폭을 제어하는 제어 비트열의 값을 변경하고, 변경된 값의 제어 비트열에 따라 상기 VCO 출력의 진폭을 제어한다. 상기 제어 비트열의 값 변경 및 상기 VCO 출력의 진폭 제어를 반복적으로 수행하는 과정에서, 상기 비교 결과가 변경되면, 예를 들어, 상기 전자 장치는 상기 VCO 출력의 피크 전압이 기준 전압보다 컸으나 상기 제어 비트열 변경으로 인해 작아지는 상황, 또는, 상기 VCO 출력의 피크 전압이 기준 전압보다 작았으나 상기 제어 비트열 변경으로 인해 커지는 상황이 도래하면, 상기 전자 장치는 상기 제어 비트열의 값을 확정한다.
이후, 상기 전자 장치는 1205단계로 진행하여 진폭 조절 회로를 오프한다. 다시 말해, 상기 VCO의 출력 진폭이 결정된 후, 다시 말해, 상기 VCO의 출력 진폭을 제어하는 제어 비트열의 값을 확정한 후, 상기 전자 장치는 상기 진폭 조절 회로를 오프한다. 즉, 상기 전자 장치는 상기 진폭 조절 회로 내 적어도 하나의 소자를 불활성화한다.
상술한 바와 같이, 상기 VCO 진폭 조절 절차는 상기 전자 장치의 초기 구동 시 수행된다. 구체적으로, 상기 VCO 진폭 조절 절차는 상기 전자 장치의 최초 전원 온 이후 일정 시간 이후에 수행될 수 있다. 적어도 상기 전자 장치 내 회로가 정상 동작하기까지의 시간이 요구될 수 있기 때문이다. 예를 들어, 공정 편차의 보상을 요하는 회로 및 상기 공정 편차 보상을 위한 회로가 정상 상태가 된 후, 상기 VCO 진폭 조절 절차가 수행될 수 있다. 즉, 본 발명에서, 상기 '초기 구동'은 정상 동작 가능한 상태가 된 경우를 포함한다.
상술한 바와 같이, 본 발명의 실시 예는 전자 장치 구동 초기에 켈리브레이션을 수행하고, 상기 진폭 조절을 위한 회로가 항상 동작하지는 아니한다. 이로 인해, VCO 회로의 동작 외 진폭 조절을 위한 추가적인 전류 소모가 발생하지 아니하며, 보상될 회로의 위상 잡음(phase Noise) 열화 가능성도 매우 적다.
본 발명의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 발명의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(ROM: Read Only Memory), 전기적 삭제가능 프로그램가능 롬(EEPROM: Electrically Erasable Programmable Read Only Memory), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(CD-ROM: Compact Disc-ROM), 디지털 다목적 디스크(DVDs: Digital Versatile Discs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.
또한, 상기 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(Local Area Network), WLAN(Wide LAN), 또는 SAN(Storage Area Network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 발명의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 발명의 실시 예를 수행하는 장치에 접속할 수도 있다.
상술한 본 발명의 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 발명이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 전자 장치에 있어서,
    제어 전압에 대응하는 주파수 신호를 출력하는 제1회로와,
    상기 주파수 신호의 피크(peak) 전압 및 기준 전압 간 비교 결과에 기초하여 상기 주파수 신호의 진폭을 제어하는 제어 비트열을 생성하는 제2회로를 포함하며,
    상기 제1회로는, 상기 제어 비트열에 따라 상기 주파수 신호의 진폭을 조절하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서,
    상기 제2회로는,
    상기 주파수 신호의 상기 피크 전압을 검출하는 검출부와,
    상기 피크 전압 및 기준 전압을 비교하는 비교부와,
    상기 비교기의 비교 결과에 따라 상기 제어 비트열을 생성하는 제어부를 포함하는 것을 특징으로 하는 장치.
  3. 제2항에 있어서,
    상기 검출부 및 상기 비교부는, 온(on)/오프(off) 가능한 디지털 소자인 것을 특징으로 하는 장치.
  4. 제1항에 있어서,
    상기 제2회로는, 상기 피크 전압이 기준 전압보다 큰 동안, 상기 제어 비트열의 값을 상기 진폭을 감소시키도록 순차적으로 변경하고, 상기 피크 전압이 상기 기준 전압보다 작아지면 상기 제어 비트열의 값을 확정하는 것을 특징으로 하는 장치.
  5. 제1항에 있어서,
    상기 제2회로는, 상기 피크 전압이 기준 전압보다 작은 동안, 상기 제어 비트열의 값을 상기 진폭을 증가시키도록 순차적으로 변경하고, 상기 피크 전압이 상기 기준 전압보다 커지면 상기 제어 비트열의 값을 확정하는 것을 특징으로 하는 장치.
  6. 제1항에 있어서,
    상기 제어 비트열은, 상기 제1회로의 전류 소스에서 전류를 공급하는 소자들 각각의 활성화 여부를 지시하는 것을 특징으로 하는 장치.
  7. 제1항에 있어서,
    상기 제어 비트열은, 상기 제1회로의 레귤레이터의 공급 전압을 지시하는 것을 특징으로 하는 장치.
  8. 제1항에 있어서,
    상기 제1회로는, VCO를 포함하는 것을 특징으로 하는 장치.
  9. 제1항에 있어서,
    상기 제2회로는, 상기 주파수 신호의 진폭이 상기 기준 전압에 대응하는 크기에 도달하면, 오프(off)되는 것을 특징으로 하는 장치.
  10. 제1항에 있어서,
    상기 제2회로는, 상기 전자 장치의 초기 구동 시 동작하는 것을 특징으로 하는 장치.
  11. 전자 장치의 동작 방법에 있어서,
    제어 전압에 대응하는 주파수 신호를 출력하는 과정과,
    상기 주파수 신호의 피크(peak) 전압 및 기준 전압 간 비교 결과에 기초하여 상기 주파수 신호의 진폭을 제어하는 제어 비트열을 생성하는 과정과,
    상기 제어 비트열에 따라 상기 주파수 신호의 진폭을 조절하는 과정을 포함하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서,
    상기 제어 비트열을 생성하는 과정은,
    상기 주파수 신호의 상기 피크 전압을 검출하는 과정과,
    상기 피크 전압 및 기준 전압을 비교하는 과정과,
    상기 비교기의 비교 결과에 따라 상기 제어 비트열을 생성하는 과정을 포함하는 것을 특징으로 하는 방법.
  13. 제12항에 있어서,
    상기 피크 전압의 검출 및 상기 피크 전압과 기준 전압 간 비교는, 온(on)/오프(off) 가능한 디지털 소자에 의해 수행되는 것을 특징으로 하는 방법.
  14. 제11항에 있어서,
    상기 피크 전압이 기준 전압보다 큰 동안, 상기 제어 비트열의 값을 상기 진폭을 감소시키도록 순차적으로 변경하는 과정과,
    상기 피크 전압이 상기 기준 전압보다 작아지면 상기 제어 비트열의 값을 확정하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  15. 제11항에 있어서,
    상기 피크 전압이 기준 전압보다 작은 동안, 상기 제어 비트열의 값을 상기 진폭을 증가시키도록 순차적으로 변경하는 과정과,
    상기 피크 전압이 상기 기준 전압보다 커지면 상기 제어 비트열의 값을 확정하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  16. 제11항에 있어서,
    상기 제어 비트열은, 상기 주파수 신호를 출력하는 회로의 전류 소스에서 전류를 공급하는 소자들 각각의 활성화 여부를 지시하는 것을 특징으로 하는 방법.
  17. 제11항에 있어서,
    상기 제어 비트열은, 상기 주파수 신호를 출력하는 회로의 레귤레이터의 공급 전압을 지시하는 것을 특징으로 하는 방법.
  18. 제11항에 있어서,
    상기 주파수 신호는, VCO에 의해 출력되는 것을 특징으로 하는 방법.
  19. 제11항에 있어서,
    상기 주파수 신호의 진폭이 상기 기준 전압에 대응하는 크기에 도달하면, 상기 피크 전압 및 상기 기준 전압의 비교를 위한 회로를 오프(off)하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  20. 제11항에 있어서,
    상기 피크 전압 및 상기 기준 전압의 비교를 위한 회로는, 상기 전자 장치의 초기 구동 시 활성화되는 것을 특징으로 하는 방법.
KR1020130137011A 2013-11-12 2013-11-12 전자 장치에서 전압 제어 오실레이터의 출력 진폭 제어 장치 및 방법 KR20150054506A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130137011A KR20150054506A (ko) 2013-11-12 2013-11-12 전자 장치에서 전압 제어 오실레이터의 출력 진폭 제어 장치 및 방법
US14/488,884 US9252784B2 (en) 2013-11-12 2014-09-17 Device and method for controlling output amplitude of voltage control oscillator in electronic device
PCT/KR2014/010227 WO2015072679A1 (en) 2013-11-12 2014-10-29 Device and method for controlling output amplitude of voltage control oscillator in electronic device
CN201480061919.XA CN105765868B (zh) 2013-11-12 2014-10-29 用于在电子装置中控制压控振荡器的输出幅度的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130137011A KR20150054506A (ko) 2013-11-12 2013-11-12 전자 장치에서 전압 제어 오실레이터의 출력 진폭 제어 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20150054506A true KR20150054506A (ko) 2015-05-20

Family

ID=53043297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130137011A KR20150054506A (ko) 2013-11-12 2013-11-12 전자 장치에서 전압 제어 오실레이터의 출력 진폭 제어 장치 및 방법

Country Status (4)

Country Link
US (1) US9252784B2 (ko)
KR (1) KR20150054506A (ko)
CN (1) CN105765868B (ko)
WO (1) WO2015072679A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800387B (zh) * 2017-09-11 2020-11-10 西安电子科技大学 一种振幅控制电路及电感电容压控振荡器电路
KR20210022355A (ko) 2019-08-20 2021-03-03 삼성전자주식회사 반도체 장치 및 반도체 장치의 신호 진폭 조절 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7062229B2 (en) 2002-03-06 2006-06-13 Qualcomm Incorporated Discrete amplitude calibration of oscillators in frequency synthesizers
US7038552B2 (en) 2003-10-07 2006-05-02 Analog Devices, Inc. Voltage controlled oscillator having improved phase noise
US7123113B1 (en) * 2004-06-11 2006-10-17 Cypress Semiconductor Corp. Regulated, symmetrical crystal oscillator circuit and method
TWI264875B (en) 2005-01-14 2006-10-21 Ind Tech Res Inst Voltage controlled oscillator capable of resisting supply voltage variation and/or process variation
KR100830899B1 (ko) 2006-09-15 2008-05-22 한국과학기술원 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기
US7961056B2 (en) 2009-09-10 2011-06-14 Intel Corporation Low phase noise voltage controlled oscillator
JP2011082744A (ja) 2009-10-06 2011-04-21 Nec Corp 電圧制御発振装置および振幅調整方法
CN102868397B (zh) * 2011-07-05 2014-12-17 杭州中科微电子有限公司 可优化压控振荡器性能的自校正频率综合器及其优化方法
CN203014748U (zh) * 2012-11-29 2013-06-19 杭州士兰微电子股份有限公司 微机械陀螺仪闭环驱动自动增益控制电路

Also Published As

Publication number Publication date
US9252784B2 (en) 2016-02-02
WO2015072679A1 (en) 2015-05-21
CN105765868B (zh) 2019-10-11
US20150130542A1 (en) 2015-05-14
CN105765868A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
JP5448870B2 (ja) Ｐｌｌ回路
US7602253B2 (en) Adaptive bandwidth phase locked loop with feedforward divider
US8610473B2 (en) Phase lock loop with adaptive loop bandwidth
JP4482524B2 (ja) リーク電流補償回路を備えたｐｌｌ回路
US7772895B2 (en) Signal generating circuit having filtering circuit coupled between level shifters
US7920000B2 (en) PLL circuit and method of controlling the same
KR20150054508A (ko) 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법
US7446595B2 (en) Charge pump circuit with power management
US7835220B2 (en) PLL circuit for increasing potential difference between ground voltage and reference voltage or power source voltage of oscillation circuit
US8854099B1 (en) Method and apparatus for high resolution delay line
US8901974B2 (en) Phase locked loop and method for operating the same
KR20080004072A (ko) 높은 개시 이득과 함께 위상 노이즈/지터를 줄일 수 있는전압 제어 발진기 및 그 방법
US6614318B1 (en) Voltage controlled oscillator with jitter correction
KR20150054506A (ko) 전자 장치에서 전압 제어 오실레이터의 출력 진폭 제어 장치 및 방법
JP4636107B2 (ja) Ｐｌｌ回路
JP4991385B2 (ja) Ｐｌｌ回路
KR20060008412A (ko) 패스트 록킹이 가능한 차지 펌프를 이용한 위상 고정 루프및 그 동작 방법
JP5975066B2 (ja) チャージポンプ回路及びｐｌｌ回路
US20090206893A1 (en) Charge pump circuit and pll circuit
KR100905826B1 (ko) 위상 동기 루프 장치
JP6559548B2 (ja) 発振回路装置
JP2015162766A (ja) チャージポンプ回路及びｐｌｌ回路
KR20130116112A (ko) 위상 고정 루프, 위상 고정 루프용 주파수 조정회로, 위상 고정 루프의 락킹 방법
JP2007184845A (ja) 半導体装置
JP2002305445A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination