CN101944910B - 双锁相环电路及其控制方法 - Google Patents
双锁相环电路及其控制方法 Download PDFInfo
- Publication number
- CN101944910B CN101944910B CN200910157826.8A CN200910157826A CN101944910B CN 101944910 B CN101944910 B CN 101944910B CN 200910157826 A CN200910157826 A CN 200910157826A CN 101944910 B CN101944910 B CN 101944910B
- Authority
- CN
- China
- Prior art keywords
- frequency
- circuit
- phase
- coarse adjustment
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 230000008859 change Effects 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 9
- 238000001914 filtration Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract 1
- 230000005611 electricity Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000001276 controlling effect Effects 0.000 description 9
- 238000004458 analytical method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000005086 pumping Methods 0.000 description 4
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011438 discrete method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种双锁相环电路及其控制方法。所述双锁相环电路包括一相位/频率检测器，一电荷泵，一频率调节电路和一N分频器。所述频率调节电路包括一粗调节电路，用于粗调节锁相环输出信号频率接近于一目标频率；一细调节电路，用于细调节锁相环输出信号频率至此目标频率；及一电流控制振荡器，耦接于此粗调节电路和此细调节电路，用于产生频率为所述目标频率的锁相环输出信号。所述双锁相环电路可有效达到在保持锁相环环路带宽较小的情况下扩大频率调节范围的目的，并且可实现片内集成，从而降低了成本和电路设计复杂度。
Description
技术领域
本发明涉及锁相环，更具体地说，涉及一种双环路锁相环电路及其控制方法。
背景技术
锁相环电路构成的频率合成器是时钟电路的重要实现方式，它通过输入一个高稳定度、高精度的低频参考频率来输出获得一系列同样高稳定度、高精度的高频时钟信号。
图1是一般锁相环电路的结构示意图，锁相环的工作原理如下：如图1所示，相位/频率检测器3把参考时钟信号1作为标准，将它的频率或相位与从N分频器8输出端送来的反馈信号2进行比较。如果在它的工作范围内检测出任何相位(频率)差，就产生一个误差信号，这个误差信号正比于参考时钟信号1和反馈信号2之间的相位差，并控制电荷泵4输出电荷泵信号，由滤波单元5滤除电荷泵信号中的交流分量，产生一个电压信号，所述电压信号经电压-电流转换单元6输出电流信号来控制电流控制振荡器(CCO)6，强制CCO朝着减小相位/频率误差的方向改变其频率，使参考时钟信号和反馈信号之间的频率或相位差逐渐减小直至为零，这时环路频率就被锁定了。
许多锁相环需要良好的抑制噪声的能力，这就需要其具有较小的环路带宽来滤除高频噪声；同时，锁相环往往被要求能够输出很高的频率。由于参考频率一般由晶体振荡器电路产生，其频率大小有限，一般在几十兆赫兹范围，当锁相环需要输出高达千兆赫兹的频率时，就需要锁相环的振荡器有较宽的频率范围，也即较大的增益。根据振荡器的增益与环路带宽成正比的关系，振荡器增益较大会导致环路带宽变得较宽而无法滤除多余的噪声，使得锁相环抑制噪声的能力变弱。针对宽频振荡器与窄环路带宽这两个需求之间的矛盾，现有的解决方法是：
1.单通路锁相环，但使用非常大的滤波电容来降低锁相环的环路带宽；
2.带数字控制的锁相环，首先通过数字控制的方法切换振荡器中的无源或有源器件的导通与否来获得合适的粗调频率。当参考时钟信号和反馈信号的频率误差足够小时，切换到一锁相环控制环路，其具有较小压控振荡器增益，环路带宽及频率范围。此数字锁相环的可调节的频率范围较大，环路带宽较小，能满足高频窄带锁相环的需求。
虽然这两种方法都在一定程度上解决了宽频振荡器与窄环路带宽之间的矛盾，但是各自都存在缺点。方法1的缺点是滤波电容过大而不能被集成在片内，故必须设计成片外电容，从而增加了制造成本。方法2的缺点是这种方法不能跟踪温度或工艺等变量的变化。当温度或工艺等变量发生变化时，因为锁相环控制环路的可调节频率范围较小，电路需要周期性地切换数字控制电路来锁定粗调频率，从而增加了电路设计的复杂性，并且降低了电路的精度。
因此，本发明的主要目的在于提供一种双锁相环电路及其控制方法，以解决上述问题。
发明内容
本发明所要解决的技术问题是提供一种双锁相环电路，可以有效达到在保持环路带宽较小的情况下扩大频率调节范围的目的，减少了额外附加电路，降低了电路设计复杂度，提高了电路的性能。另外，本发明所要解决的技术问题是提供一种双锁相环控制方法，它也可以解决上述问题。为解决上述技术问题，本发明提供了如下技术方案：
首先，本发明提供了一种双锁相环电路，包括：一相位/频率检测器，用于产生一误差信号；一电荷泵，耦接于所述相位/频率检测器，用于根据所述误差信号产生一电荷泵信号；一粗调节电路，耦接于所述电荷泵，用于根据所述电荷泵信号粗调节锁相环输出信号频率接近于一目标频率；一细调节电路，耦接于所述电荷泵，用于根据所述电荷泵信号细调节锁相环输出信号频率至所述目标频率；一电流控制振荡器，耦接于所述粗调节电路和细调节电路，用于产生具有所述目标频率的一锁相环输出信号；及一N分频器，一端耦接于所述电流控制振荡器，另一端耦接于所述相位/频率检测器，用于将所述锁相环输出信号的频率进行N分频。
其次，本发明还提供了一种双锁相环控制方法，所述方法包括：比较一反馈信号与一参考时钟信号，以产生一误差信号；根据所述误差信号粗调节所述锁相环输出信号的频率接近于一目标频率；及根据所述误差信号细调节所述锁相环输出信号的频率至所述目标频率；其中，所述反馈信号为所述锁相环输出信号经分频处理后产生的，并且所述粗调节与细调节步骤同时进行，共同控制所述锁相环产生所述目标频率的一锁相环输出信号。
本发明双锁相环相环电路及其控制方法分别引入一粗调节电路及粗调节步骤，可有效达到在控制环路带宽较小的情况下扩大频率调节范围的目的，降低了电路设计复杂度，优化了电路的性能。同时，粗调节电路利用大电阻替代大电容来获得较大的时间常数，使锁相环电路对环路滤波器的电容值要求降低，可避免使用片外电容，实现片内集成，降低制造成本。
关于本发明的优点与精神可以藉由以下的附图说明和具体实施方式得到进一步的了解。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1为一般锁相环结构示意图。
图2为本发明双锁相环电路第一实施例的示意图。
图3为本发明双锁相环电路第一实施例中第一滤波单元和第二滤波单元的具体电路示意图。
图4为本发明双锁相环电路第一实施例中第一电压-电流转换单元，第二电压-电流转换单元和电流控制振荡器的具体电路示意图。
图5为本发明双锁相环电路第二实施例中第一电压-电流转换单元，第二电压-电流转换单元和电流控制振荡器的具体电路示意图。
图6为本发明双锁相环电路第三实施例示意图。
图7为本发明双锁相环电路第三实施例中第一滤波单元和第二滤波单元电路示意图。
图8为本发明双锁相环控制方法流程图。
【主要组件符号说明】
本发明附图中所包含的各组件列示如下：
双锁相环控制方法流程S10～S17
参考时钟信号1 反馈信号2
相位/频率检测器3 电荷泵4
滤波单元5 第一滤波单元51
第二滤波单元52 电压-电流转换单元6
第一电压-电流转换单元61 第二电压-电流转换单元62
电流控制振荡器7 N分频器8
频率调节电路9 粗调节电路10
细调节电路11
具体实施方式
图2为本发明双锁相环电路第一具体实施例示意图，本发明所指双锁相环是但不限于是高频窄带锁相环。如图2所示，在本实施例中，所述双锁相环电路包含依次耦接的一相位/频率检测器3，一电荷泵4，一频率调节电路9和一N分频器8，一参考时钟信号1输入所述相位/频率检测器3的一输入端。频率调节电路9的另一端输出信号经N分频器8产生一反馈信号2输入到相位/频率检测器3的另一输入端。所述频率调节电路9包含一粗调节电路10，一细调节电路11和一电流控制振荡器7。所述粗调节电路10与所述细调节电路11并联，所述电流控制振荡器7一端耦接于所述粗调节电路10和所述细调节电路11，另一端与N分频器8的相连。
在此实施例中，粗调节电路是由一具有较大时间常数的第一滤波单元51和一具有高增益的第一电压-电流转换单元61组成的，细调节电路是由一具有较小时间常数的第二滤波单元52和一具有低增益的第二电压-电流转换单元62组成的，具体电路请参见图3和图4。图3为本发明双锁相环电路第一实施例中第一滤波单元51和第二滤波单元52的具体电路。如图3所示，所述第一滤波单元51是由电阻R与电容C串联而成的一阶RC低通滤波器。电阻R一端耦接于电荷泵4，另一端耦接于第一电压-电流转换单元61，电容C一端耦接于电阻R和第一电压-电流转换单元61，另一端接地。从Rz和Cz之间引出第一控制电压作为第一电压-电流转换单元61的输入电压。所述第二滤波单元52由一个二阶的RC滤波器组成，包含一个电阻Rp和两个电容Cp，Cp2。电阻Rp与电容Cp串联组成的一支路与电容Cp2并联。从Rp与Cp2之间引出第二控制电压作为第二电压-电流转换单元62的输入电压。图4为本发明双锁相环电路第一实施例中第一电压-电流转换单元61和第二电压-电流转换单元62的具体电路。如图4所示，所述两转换单元均由NMOS晶体管组成，电流控制振荡器是由多个反相器组成的环形振荡器。其中，组成第一电压-电流转换单元61的晶体管M1的栅极与第一滤波单元51的输出相连，组成第二电压-电流转换单元62的晶体管M2的栅极与第二滤波单元52输出相连，晶体管M1的源极与晶体管M2的源极相连，组成并联的源极跟随电路，给电流控制振荡器提供电流。上述为本发明第一实施例中频率调节电路具体结构的阐述，然而并非限制本发明的范围，本发明还可以通过其他可行结构加以实现，比如频率调节电路中的第二滤波单元也可以为有源滤波器组成等，皆不脱离本发明的精神和范围。
本实施例所提供的双锁相环电路工作原理具体分析如下，在此实施例中，相位/频率检测器3比较从两输入端输入的所述参考时钟信号1和反馈信号2，产生一误差信号。电荷泵4根据所述误差信号输出一电荷泵信号分别流入粗调节电路10和细调节电路11，用以控制第一滤波单元51和第二滤波单元52中电流的泵入和泵出，从而达到粗调节电路10和细调节电路11的频率调节功能。所述电荷泵信号流经第一滤波单元51和第二滤波单元52，产生一第一控制电压和一第二控制电压分别来控制第一电压-电流转换单元61和第二电压-电流转换单元62，所述两转换单元的输出电流叠加后用于控制电流控制振荡器7的输出频率。在此实施例中，第一滤波单元51的RC电路(R，C)具有非常大的时间常数，远大于第二滤波单元52的RC电路(Rp，Cp，Cp2)所具有的时间常数。第一电压-电流转换单元61相比第二电压-电流转换单元62具有较大的电压-电流转换增益，一般来说这个增益比值范围为5-20，但本发明并不限于应用此增益比值范围。另外，在此实施例中，锁相环电路的第一滤波单元的时间常数与所述第二滤波单元的时间常数的比值大于所述第一电压-电流转换单元的增益与所述第二电压-电流转换单元的增益的比值。由以上介绍可知，由第一滤波单元51和第一电压-电流转换单元61组成的粗调节电路10可以将电荷泵4输出的电荷泵信号经过滤波处理后转换成较大调节范围的电流控制信号，从而可以控制电流控制振荡器7工作于较大的频率范围内，在连续的范围内大幅度地改变所述锁相环输出信号的频率，这样就可以调节锁相环输出频率落入细调节电路11的可调范围之内，以接近一目标频率；与此同时，由第二滤波单元52和第二电压-电流转换单元62组成的细调节电路11可以将电荷泵4输出的电荷泵信号经过滤波处理后转换成较小调节范围的电流控制信号，从而可以控制振荡器工作于较小的频率范围内，在连续的范围内小幅度地改变所述锁相环输出信号的频率，可最终调节锁相环输出信号的频率达到一目标频率。现举例阐述如下，比如锁相环的目标频率是1.51GHz，粗调节电路的频率调节范围是1GHz～2GHz，细调节电路的频率调节范围大约是粗调节范围的10％，约为100MHz～200MHz，粗调节电路用于控制频率调节到1.5GHz(粗调频率)，此粗调频率与目标频率之间的误差落入细调节频率范围之内，则细调节电路可同时调节频率稳定至1.51G。总之，粗调节电路用于大幅度地调节锁相环输出信号频率，使其接近于一目标频率；细调节电路用于小幅度地调节锁相环输出频率，所述粗调节电路和所述细调节电路同时工作，共同控制锁相环输出频率为所述目标频率的锁相环输出信号。
温度或者工艺变量的变化会对锁相环电路产生影响，其中，温度或者工艺变量变化对锁相环电路中的电流控制振荡器的影响最为明显。在实际应用中，同一产品可能应用于不同环境温度下，也可能在同一环境下会经历不同的温度。这就会对锁相环的电流控制振荡器产生影响，使其产生频率偏差，影响锁相环的精度。本实施例所提供的锁相环电路中，粗调节电路10具有较宽的频率调节范围，并且电流控制振荡器是由流经大阻值电阻和电容的电流来控制以达到锁频的目的。于是，当温度变量产生一定的偏差，仍然可以通过不断改变第一电压-电流转换单元产生的第一控制电压使得锁相环的输出频率落入细调节电路11的可调节范围，细调节电路进一步细调节锁相环的输出频率至目标频率。通过粗调节电路10和细调节电路11的共同作用，本实施例所提供的锁相环电路可自动补偿因为温度变化而引起的电流控制振荡器输出频率的偏差。
工艺变量的变化是集成电路流片制造过程中无法避免的，同一电路设计在制造过程中由于工艺的变化会得到不同的实际产品，例如，电流控制振荡器的振荡频率可能与所设计的频率存在一定的偏差。如前述补偿温度变化引起的偏差的原理一样，本实施例所提供的双锁相环电路可以通过粗调节电路10和细调节电路11的共同作用，调节锁相环的输出频率至目标频率，从而弥补工艺制造中对电流振荡器等产生的偏差而造成的影响。
通过上述分析可知，由于利用粗调节电路10和细调节电路11同时对锁相环的输出频率进行调节，本实施例所提供的锁相环获得了更宽的频率调节范围，因此可实现连续地跟踪温度或者工艺变量的变化，对这些变量实现自动补偿。同时改进现有技术中利用周期性切换数字控制电路来补偿温度或者工艺变量这种非连续的方法，降低了电路的设计复杂度。
在本实施例中，第一滤波单元51的RC电路(R，C)的时间常数远大于第二滤波单元52的RC电路(Rp，Cp，Cp2)的时间常数，相比这一时间常数的差距，第一电压-电流转换单元61和第二电压-电流转换单元62的增益差距对锁相环的环路带宽的影响可被忽略。这样设计的目的不仅在于解决锁相环的稳定性问题，还可达到使锁相环获得小的环路带宽的目的。由于细调节电路11具有较小的电压-电流转换增益即具有较小频率控制范围，故细调节电路11有很小的环路带宽。如此一来，因为锁相环的环路带宽仅取决于细调节电路11所控制的环路，所以锁相环可获得小的环路带宽。更进一步地说，这种电路通过增加粗调节电路10扩大了电流控制振荡器的频率范围，又通过滤波单元的设计使得锁相环环路带宽不随粗调节电路的引入而增大，仍可保持在原有较小的数值上，这就解决了宽频率调节范围和窄环路带宽的矛盾，实现了高频窄带锁相环电路。根据本实施例所述电路可以同时实现310KHz环路带宽和500MHz～2GHz频率调节范围。
在集成电路的设计中，一般采用片外电容的方法来获得大电容，从而增加了制造成本，因此实际应用中总是希望避免使用大电容。在本实施例中，引入粗调节电路10这一举措降低了原有环路对电流控制振荡器7的增益要求，减小了细调节电路11中的第二滤波单元52的电容值，使其可以实现片内集成。粗调节电路10中的第一滤波单元51的RC电路(R，C)较大的时间常数是通过增大电阻R而非电容C来实现的。而电阻可根据过不同掺杂工艺来获得很高的阻值且不占用很大的面积，因此粗调节电路10中的大电阻容易实现片内集成。综上所述，粗调节电路10的引入有效地解决了锁相环为获取窄环路带宽而使用片外电容所带来的成本问题。
图5为本发明双锁相环电路第二实施例中第一电压-电流转换单元，第二电压-电流转换单元和电流控制振荡器的具体电路示意图。如图5所示，第一电压-电流转换单元和第二电压-电流转换单元分别由NMOS晶体管M3和M4组成，电流控制振荡器是由多个反相器组成的环形振荡器。与第一实施例中的第一电压-电流转换单元和第二电压-电流转换单元不同的是，晶体管M3和M4利用由两个PMOS晶体管M5和M6组成的镜像电流源来叠加两电压-电流转换单元产生的两路电流，进而产生电流控制振荡器所需要的控制电流。利用图5所示的电路可以组成本发明双锁相环电路的第二实施例，但本发明双锁相环结构并不仅限于此。所述第二实施例具有与上述第一实施例相同的工作原理，根据第一实施例的分析方法来分析本实施例中的双锁相环电路亦可得到相同的结论和效果，在此不作赘述。
图6是本发明双锁相环电路第三实施例示意图，如图6所示，在本实施例中，所述双锁相环电路包含依次耦接的一相位/频率检测器3，一电荷泵4，一频率调节电路9和一N分频器8，一参考时钟信号1输入所述相位/频率检测器的一输入端，频率调节电路9的另一端输出信号经N分频器8产生一反馈信号2输入到相位/频率检测器3的另一输入端。
在本实施例中，双锁相环电路的频率调节电路9中的滤波单元5与本发明双锁相环电路所提供的第一实施例中的第一滤波单元和第二滤波单元不同，具体可参见图7。图7为本发明双锁相环电路第三实施例中滤波单元的具体电路示意图，由图7可见，本实施例中的滤波单元5也包括一第一滤波单元51和一第二滤波单元52，但它们之间的结构关系与第一实施例中的不同。在本实施例中，第一滤波单元51为一个一阶RC滤波器，由一个电阻Rz和一个电容Cz串联而成，第二滤波单元52为一个二阶滤波器，由电阻Rp与电容Cp串联组成的一支路与电容Cp2并联。第一滤波单元51的电阻Rz一端连接至第二滤波单元52的电阻Rp和电容Cp之间，另一端连接至第一电压-电流转换单元61。电容Cz一端耦接于电阻Rz和第一电压-电流转换单元61，另一端接地，从Rz和Cz之间引出第一控制电压作为第一电压-电流转换单元61的输入电压；第二滤波单元52的电阻Rp与电容Cp2连接的节点连接至第二电压-电流转换单元62，从Rp与Cp2之间引出第二控制电压作为第二电压-电流转换单元62的输入电压。
结合图6和图7可知，本实施例中的双锁相环电路仍然属于本发明权利要求所述的范围。其中，滤波单元5中的第一滤波单元51和耦接于其的第一电压-电流转换单元61以组成一粗调节电路，滤波单元5中的第二滤波单元52和耦接于其的第二电压-电流转换单元62以组成一细调节电路，所述粗调节电路与所述细调节电路并联，所述电流控制振荡器7一端耦接于所述粗调节电路和所述细调节电路，另一端输出与N分频器8的一端相连。
上述为本发明双锁相环电路第三实施例中频率调节电路具体结构的阐述，然而并非限制本发明的范围。所述双锁相环电路工作原理分析与本发明锁相环电路第一和第二实施例相同，根据第一实施例的分析方法来分析本实施例中电路亦可得到相同的结论和效果，在此不作赘述。
利用图5所示的第一电压-电流转换单元，第二电压-电流转换单元和电流控制振荡器电路和图7所示的滤波单元的具体电路，还可以组成本发明双锁相环电路的一第四实施例。在此实施例中，图7所示电路中的第一滤波单元51和图5所示电路中的第一电压-电流转换单元61组成一粗频率调节电路；图7所示电路中的第二滤波单元52和图5所示电路中的第二电压-电流转换单元62组成一细频率调节电路。所述粗频率调节电路和所述细频率调节电路同时工作，共同控制锁相环电路输出频率为一目标频率的锁相环输出信号。上述为本发明第四实施例中频率调节电路具体结构的阐述，然而并非限制本发明的范围。本实施例的电路工作原理及分析方法与本发明双锁相环电路第一，第二和第三实施例相同，根据第一实施例的分析方法来分析本实施例中电路亦可得到相同的结论和效果，在此不作赘述。
图8是本发明双锁相环控制方法流程图。如图8所示，所述控制方法由如下步骤实现：
步骤S10：接收一反馈信号。
步骤S11：比较所述反馈信号与参考时钟信号，以产生一误差信号。
步骤S12：将所述误差信号分为两个控制信号。
步骤S13：接收其中之一控制信号，对所述控制信号进行滤波以产生一第一控制电压，转换所述第一控制电压为第一控制电流，以根据所述误差信号粗调节锁相环输出信号的频率接近于一目标频率。
步骤S14：接收其中另一控制信号，对所述控制信号进行滤波以产生一第二控制电压，转换所述第一控制电压为第一控制电流，以根据所述误差信号细调节锁相环输出信号的频率至所述目标频率。
步骤S15：将所述经粗调节产生的输出信号(第一控制电流)与经所述细调节产生的输出信号(第二控制电流)叠加，控制所述锁相环输出信号的频率。
步骤S16：接收步骤S15产生的叠加信号，进而产生频率为目标频率的锁相环输出信号；
步骤S17：接收步骤S16产生的所述锁相环输出信号，并对其进行N分频处理，产生一反馈信号，该反馈信号即为步骤S10中所述的反馈信号，从而使该方法形成一闭环控制。
步骤S10中，所述反馈信号为所述锁相环输出信号经分频处理后产生的。并且步骤12和步骤13同时进行，共同控制所述锁相环产生所述目标频率的一锁相环输出信号。
步骤S11中，在本实施例中，所述误差信号一般为由一相位/频率检测器比较所述反馈信号与参考时钟信号后再经由电荷泵处理输出的电荷泵信号。
步骤S12中，所述误差信号分为两个控制信号，分别用于本进行方法中的粗调节步骤(步骤S13)和细调节步骤(步骤S14)，其中大部分电流用于进行所述粗调节步骤。在本发明提供的上述四个实施例中，所述步骤是通过电流分流来实现的，其中，电荷泵输出的电荷泵信号被分成两路，分别输入到粗频率调节电路和细频率调节电路所在的环路，控制两个环路电流的泵入和泵出，从而达到粗调节电路和细频率调节电路的频率调节功能。
步骤S13为粗频率调节步骤，所述步骤接收步骤S12中产生其中之一控制信号，滤除所述之一控制信号中的高频分量，以产生所述第一控制电压，再将所述第一控制电压转换为所述第一控制电流，所述第一控制电流控制并调节锁相环的输出信号的频率。在所述粗频率调节步骤中，可在连续的范围内大幅度地改变所述之一控制信号来调节锁相环的输出信号频率使其接近所述目标频率并落入细调节的频率范围之内，因此通过所述步骤所得的输出信号具有较大的频率调节范围。
步骤S14为细频率调节步骤，所述步骤接收步骤S12中产生的其中另一控制信号，滤除所述另一控制信号中的高频分量，以产生所述第二控制电压，再将所述第二控制电压转换为所述第二控制电流，所述第二控制电流和步骤S13产生所述第一控制电流同时控制并调节锁相环的输出信号的频率。在所述细频率调节步骤中，可在连续的范围内小幅度地改变所述另一控制信号来调节锁相环输出信号频率使其达到所述目标信号，因此通过所述步骤所得的输出信号具有较小的频率调节范围。步骤S13和步骤S14共同进行，可补偿温度和工艺变量的变化引起的频率偏差。
步骤S15叠加上述步骤S13和步骤S14产生的所述第一控制电流和第二控制电流，用于给锁相环电路中的振荡器提供控制信号。在本发明提供的第一和第三实施例中，所述叠加步骤是通过并联的方式实现了所述第一控制电流和第二控制电流的叠加，而在本发明提供的第二和第四实施例中，所述叠加步骤是通过镜像复制的方式实现的。
综上所述，在本发明双锁相环控制方法中，锁相环输出信号经分频处理后反馈为输入信号，经与参考信号比较后产生一误差信号，所述误差信号经电荷泵处理为一电荷泵信号，所述电荷泵信号经滤波和转换处理后产生一控制信号调节锁相环输出信号，从而形成闭环反馈控制。所述方法利用粗调节步骤和细调节步骤同时进行来共同控制所述锁相环，其中所述粗调节步骤为依据所述误差信号粗调节所述锁相环输出信号的频率接近于一目标频率，所述细调节步骤为依据所述误差信号细调节所述锁相环输出信号的频率至所述目标频率，所述粗调节步骤和细调节步骤共同控制所述锁相环产生频率为所述目标频率的锁相环输出信号。
由以上分析可见，本发明双锁相环控制方法可有效达到在控制环路带宽较小的情况下扩大频率调节范围的目的，降低了电路设计复杂度，优化了电路性能。同时由于引入一粗调节步骤，使得锁相环电路对环路滤波器的电容值要求降低，可避免使用片外电容的使用，实现片内集成，降低制造成本。
以上所述是利用实施例详细说明本发明，而非限制本发明的范围。可以根据此实施例的揭示而作出诸多可能变化，仍不脱离本发明的精神和范围。
Claims (7)
1.一种双锁相环电路，其特征在于，包括：
一相位/频率检测器，用于产生一误差信号；
一电荷泵，耦接于所述相位/频率检测器，用于根据所述误差信号产生一电荷泵信号；
一粗调节电路，耦接于所述电荷泵，用于根据所述电荷泵信号粗调节锁相环输出信号的频率接近于一目标频率，所述粗调节电路包括：一第一滤波单元，耦接于所述电荷泵，用于滤除所述电荷泵信号中的高频分量，以产生一第一控制电压；及一第一电压-电流转换单元，耦接于所述第一滤波单元，用于将所述第一控制电压转换成一第一控制电流，所述第一滤波单元包括一大阻值电阻和一电容，所述大阻值电阻与所述电容串联连接，并且所述第一控制电压是从所述大阻值电阻和所述电容之间引出；
一细调节电路，耦接于所述电荷泵，用于根据所述电荷泵信号细调节锁相环输出信号的频率至所述目标频率，该细调节电路包括：一第二滤波单元，耦接于所述电荷泵，用于滤除所述电荷泵信号中的高频分量，以产生一第二控制电压，及一第二电压-电流转换单元，耦接于所述第二滤波单元，用于将所述第二控制电压转换成一第二控制电流，所述第一控制电流和第二控制电流被叠加输入一电流控制振荡器，用于控制所述电流控制振荡器产生频率为所述目标频率的所述锁相环输出信号，所述第一滤波单元的时间常数远大于所述第二滤波单元的时间常数，所述第一滤波单元的时间常数通过所述大阻值电阻实现，所述粗调节电路与所述细调节电路的增益比值为5到20；
所述电流控制振荡器，耦接于所述粗调节电路和所述细调节电路，用于产生具有所述目标频率的一锁相环输出信号；及
一N分频器，一端耦接于所述电流控制振荡器，另一端耦接于所述相位/频率检测器，用于将所述锁相环输出信号的频率进行N分频；其中，所述粗调电路和所述细调电路同时工作，共同控制锁相环输出频率为所述目标频率的锁相环输出信号。
2.如权利要求1所述的双锁相环电路，其特征在于，所述第二滤波单元为无源滤波器或有源滤波器。
3.如权利要求1所述的双锁相环电路，其特征在于，所述第一电压-电流转换单元和所述第二电压-电流转换单元通过源极跟随电路或镜像电流源电路叠加所述第一控制电流和所述第二控制电流。
4.如权利要求1所述的双锁相环电路，其特征在于，所述粗调节电路的增益大于所述细调节电路的增益。
5.如权利要求1所述的双锁相环电路，其特征在于，所述第一滤波单元的时间常数与所述第二滤波单元的时间常数的比值大于所述第一电压-电流转换单元的增益与所述第二电压-电流转换单元的增益的比值。
6.一种双锁相环控制方法，其特征在于，所述方法包括：
比较一反馈信号与一参考时钟信号，以产生一误差信号；
将所述误差信号分为两路，分别用于进行粗调节与细调节步骤，其中，所述粗调节电路包括一大阻值电阻和一电容，将所述误差信号中大部分电流用于进行所述粗调节步骤，所述粗调节是根据所述误差信号在连续的范围内大幅度地改变所述锁相环输出信号的频率来实现对所述锁相环输出信号的频率的粗调节，所述细调节是根据所述误差信号在连续的范围内小幅度地改变所述锁相环输出信号的频率来实现对所述锁相环输出信号的频率的细调节；
所述粗调节步骤包括：滤除所述误差信号中的高频分量，以产生一第一控制电压；及将所述第一控制电压转换为一第一控制电流；所述细调节步骤包括：滤除所述误差信号中的高频分量，以产生一第二控制电压；及将所述第二控制电压转换为一第二控制电流；将所述经粗调节产生的输出信号与经所述细调节产生的输出信号叠加，控制所述锁相环输出信号的频率，所述粗调节步骤与所述细调节步骤的增益比为5到20；
所述粗调节电路根据所述误差信号粗调节锁相环输出信号的频率接近于一目标频率；及
根据所述误差信号细调节锁相环输出信号的频率至所述目标频率；
其中，所述反馈信号为所述锁相环输出信号经分频处理后产生的，并且所述粗调节与细调节步骤同时进行，共同控制所述锁相环产生所述目标频率的一锁相环输出信号。
7.如权利要求6所述的双锁相环控制方法，其特征在于，所述叠加步骤通过并联方式或者镜像复制方式实现。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910157826.8A CN101944910B (zh) | 2009-07-07 | 2009-07-07 | 双锁相环电路及其控制方法 |
| US12/825,438 US8564340B2 (en) | 2009-07-07 | 2010-06-29 | Dual phase-locked loop circuit and method for controlling the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910157826.8A CN101944910B (zh) | 2009-07-07 | 2009-07-07 | 双锁相环电路及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101944910A CN101944910A (zh) | 2011-01-12 |
| CN101944910B true CN101944910B (zh) | 2017-03-22 |
Family
ID=43426994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910157826.8A Active CN101944910B (zh) | 2009-07-07 | 2009-07-07 | 双锁相环电路及其控制方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8564340B2 (zh) |
| CN (1) | CN101944910B (zh) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI381646B (zh) * | 2009-10-01 | 2013-01-01 | Mstar Semiconductor Inc | 鎖相迴路之迴路頻寬控制裝置及迴路頻寬控制方法 |
| JP2012205137A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | Ｐｌｌ回路 |
| CN102801416B (zh) * | 2011-05-27 | 2015-03-04 | 联咏科技股份有限公司 | 锁相回路电路 |
| US8536912B2 (en) * | 2011-07-26 | 2013-09-17 | Texas Instruments Incorporated | Phase locked loop |
| US8432204B1 (en) * | 2012-01-06 | 2013-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Current-controlled oscillator (CCO) based PLL |
| US8803572B2 (en) * | 2012-07-12 | 2014-08-12 | Stmicroelectronics International N.V. | Phase locked loop circuit with reduced jitter |
| CN103869158B (zh) * | 2012-12-10 | 2017-12-22 | 北京普源精电科技有限公司 | 一种频谱分析仪 |
| US9575096B2 (en) * | 2013-11-18 | 2017-02-21 | Maxim Integrated Products, Inc. | Systems and methods to monitor current in switching converters |
| US9219486B2 (en) * | 2013-11-18 | 2015-12-22 | California Institute Of Technology | Quadrature-based injection locking of ring oscillators |
| CN104143907B (zh) * | 2014-08-15 | 2017-10-31 | 中国科学院微电子研究所 | 非连续性电流控制的双环电荷泵控制电路 |
| CN105141310B (zh) * | 2015-09-07 | 2018-10-26 | 东南大学 | 多环宽带低相噪频率合成器 |
| CN110729997B (zh) * | 2015-09-16 | 2023-10-20 | 华为技术有限公司 | 锁相环电路、数据恢复电路及锁相环电路的控制方法 |
| CN105227178B (zh) * | 2015-09-23 | 2018-02-13 | 电子科技大学 | 一种扩大环路同步带的光锁相环 |
| US9520887B1 (en) * | 2015-09-25 | 2016-12-13 | Qualcomm Incorporated | Glitch free bandwidth-switching scheme for an analog phase-locked loop (PLL) |
| JP6559548B2 (ja) * | 2015-11-11 | 2019-08-14 | エイブリック株式会社 | 発振回路装置 |
| JP6567403B2 (ja) * | 2015-12-09 | 2019-08-28 | 株式会社メガチップス | 周波数校正回路および周波数校正方法 |
| US9385729B1 (en) | 2015-12-21 | 2016-07-05 | International Business Machines Corporation | System and method for controlling a phase lock loop |
| EP3190704B1 (en) * | 2016-01-06 | 2018-08-01 | Nxp B.V. | Digital phase locked loops |
| CN109828629B (zh) * | 2017-11-23 | 2020-10-09 | 北京紫光展锐通信技术有限公司 | 一种vco电路 |
| JP2019165394A (ja) * | 2018-03-20 | 2019-09-26 | 東芝メモリ株式会社 | 電圧制御発振器及び電圧制御発振器を備えた位相同期回路 |
| CN110557118B (zh) * | 2018-05-31 | 2022-12-27 | 华为技术有限公司 | 一种锁相装置及锁相方法 |
| TWI727274B (zh) | 2019-03-05 | 2021-05-11 | 瑞昱半導體股份有限公司 | 時脈產生電路以及產生時脈訊號的方法 |
| US10693477B1 (en) * | 2019-03-21 | 2020-06-23 | Apple Inc. | Voltage-to-current converter circuit |
| CN110504960A (zh) * | 2019-08-22 | 2019-11-26 | 上海华力微电子有限公司 | 压控振荡器电路及锁相环电路 |
| EP4106205A4 (en) | 2020-03-03 | 2023-04-19 | Huawei Technologies Co., Ltd. | PHASE LOCKED CIRCUIT |
| US11374580B2 (en) | 2020-07-30 | 2022-06-28 | Stmicroelectronics International N.V. | Charge pump phase locked loop with low controlled oscillator gain |
| CN113098507A (zh) * | 2021-04-01 | 2021-07-09 | 瑞萨集成电路设计(北京)有限公司 | 压控振荡器及锁相环频率合成器 |
| CN113098508B (zh) * | 2021-05-13 | 2023-12-15 | 江苏集萃智能集成电路设计技术研究所有限公司 | 锁相环 |
| CN113595548B (zh) * | 2021-06-24 | 2023-11-03 | 北京邮电大学 | 自适应调节带宽的锁相装置及系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1595806A (zh) * | 2003-09-05 | 2005-03-16 | 阿尔特拉公司 | 用于可编程逻辑设备的双增益环路电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3909735A (en) * | 1974-04-04 | 1975-09-30 | Ncr Co | Slow switch for bandwidth change in phase-locked loop |
| KR19980042114A (ko) * | 1996-11-11 | 1998-08-17 | 가나이 츠토무 | 위상록루프회로를 갖는 시스템 |
| JP3356136B2 (ja) * | 1999-10-19 | 2002-12-09 | 日本電気株式会社 | Ｐｌｌ回路 |
| US6822987B2 (en) * | 2000-11-22 | 2004-11-23 | Optical Communication Products, Inc. | High-speed laser array driver |
| US7019571B2 (en) * | 2004-03-31 | 2006-03-28 | Silicon Laboratories, Inc. | Frequency synthesizer for a wireless communication system |
| US7177611B2 (en) * | 2004-07-07 | 2007-02-13 | Texas Instruments Incorporated | Hybrid control of phase locked loops |
| US7345550B2 (en) * | 2005-12-05 | 2008-03-18 | Sirific Wireless Corporation | Type II phase locked loop using dual path and dual varactors to reduce loop filter components |
| US20080007365A1 (en) * | 2006-06-15 | 2008-01-10 | Jeff Venuti | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer |
| US7420428B2 (en) * | 2006-07-13 | 2008-09-02 | Itt Manufacturing Enterprises, Inc. | Low noise phase locked loop with a high precision lock detector |
| JP2010252094A (ja) * | 2009-04-16 | 2010-11-04 | Renesas Electronics Corp | Ｐｌｌ回路 |
-
2009
- 2009-07-07 CN CN200910157826.8A patent/CN101944910B/zh active Active
-
2010
- 2010-06-29 US US12/825,438 patent/US8564340B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1595806A (zh) * | 2003-09-05 | 2005-03-16 | 阿尔特拉公司 | 用于可编程逻辑设备的双增益环路电路 |
Non-Patent Citations (1)
| Title |
|---|
| Frank Herzel et al.《An Integrated CMOS RF Synthesizer for 802.11a Ireless LAN》.《IEEE Journal of Solid-State Circuits》.2003,第38卷(第10期),第1767页至第1769页以及附图1. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101944910A (zh) | 2011-01-12 |
| US20110006820A1 (en) | 2011-01-13 |
| US8564340B2 (en) | 2013-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101944910B (zh) | 双锁相环电路及其控制方法 | |
| EP2695299B1 (en) | Supply-regulated vco architecture | |
| US7042253B2 (en) | Self-calibrating, fast-locking frequency synthesizer | |
| US8432204B1 (en) | Current-controlled oscillator (CCO) based PLL | |
| US20060214737A1 (en) | Phase-locked loop with a digital calibration loop and an analog calibration loop | |
| CN102970031B (zh) | 锁相环频率综合器 | |
| CN104202048A (zh) | 一种宽带全集成锁相环频率综合器 | |
| US20020033739A1 (en) | Electronically trimmed VCO | |
| CN101753117B (zh) | 环振荡器中的延迟单元及相关方法 | |
| CN110445491B (zh) | 一种基于预设频率及动态环路带宽的锁相环 | |
| US8264258B1 (en) | Phase lock loop circuit | |
| TW202005282A (zh) | 時脈產生電路及時脈產生方法 | |
| US10056911B2 (en) | Continuous coarse-tuned phase locked loop | |
| US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
| CN102655402B (zh) | 收发装置、其压控振荡装置与其控制方法 | |
| CN101753138B (zh) | 双环路频率综合器及其相位噪声分析方法 | |
| US9252791B1 (en) | Phase locked loop and method for generating an oscillator signal | |
| CN103916124B (zh) | 一种带自动频率校验功能的注入锁定分频结构 | |
| TWI477080B (zh) | 雙鎖相環電路及其控制方法 | |
| US20190165731A1 (en) | Method And Apparatus For Multi-Band Voltage-Controlled Oscillator (VCO) Band Selection | |
| CN1300946C (zh) | 锁相环频率合成器 | |
| Yapeng et al. | Design and implementation of a CMOS charge pump phase-locked loop | |
| Palermo | A multi-band phase-locked loop frequency synthesizer | |
| CN111211776A (zh) | 一种锁相环电路 | |
| CN213426144U (zh) | 一种低相位噪声电压控制振荡器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201109 Address after: No. 1, Xingzhu Road, Hsinchu Science Park, Taiwan, China Patentee after: MEDIATEK Inc. Address before: 4 building 518057, block C, Institute of international technology innovation, South tech ten road, Shenzhen hi tech Zone, Guangdong Patentee before: Mstar Semiconductor,Inc. Patentee before: MEDIATEK Inc. Effective date of registration: 20201109 Address after: 4th Floor, Block C, International Institute of Technology Innovation, Nanshi Road, Shenzhen High-tech Zone, Guangdong Province Patentee after: Mstar Semiconductor,Inc. Patentee after: MEDIATEK Inc. Address before: 4 building 518057, block C, Institute of international technology innovation, South tech ten road, Shenzhen hi tech Zone, Guangdong Patentee before: Mstar Semiconductor,Inc. Patentee before: MSTAR SEMICONDUCTOR Inc. |