CN110504960A - 压控振荡器电路及锁相环电路 - Google Patents

压控振荡器电路及锁相环电路 Download PDF

Info

Publication number
CN110504960A
CN110504960A CN201910777056.0A CN201910777056A CN110504960A CN 110504960 A CN110504960 A CN 110504960A CN 201910777056 A CN201910777056 A CN 201910777056A CN 110504960 A CN110504960 A CN 110504960A
Authority
CN
China
Prior art keywords
voltage
pmos tube
controlled oscillator
tube
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910777056.0A
Other languages
English (en)
Inventor
张宁
王志利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910777056.0A priority Critical patent/CN110504960A/zh
Publication of CN110504960A publication Critical patent/CN110504960A/zh
Priority to US16/789,550 priority patent/US10707882B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种压控振荡器电路，第一到三PMOS管构成PMOS电流镜，第一到二NMOS管构成NMOS电流镜，第三NMOS管作为源极电压跟随器。当压控振荡器电路工作时，控制直流电压分为两部分一起决定压控振荡器电路的振荡频率，一是由控制直流电压控制第五PMOS管提供的电流决定，二是控制直流电压经由第三NMOS管后控制第五PMOS管的电流，从而控制压控振荡器电路的振荡，在控制直流电压较低时前者起主导作用，在控制直流电压较高时后者起主导作用，从而可以显著提高压控振荡器电路中控制直流电压的使用范围。本发明还公开了一种锁相环电路。本发明由两条控制支路驱动环形振荡器电路，能有效地增加控制直流电压的使用范围，同时能够抑制控制直流电压上的高频噪声干扰。

Description

压控振荡器电路及锁相环电路
技术领域
本发明涉及CMOS集成电路设计领域，特别涉及一种压控振荡器电路及锁相环电路。
背景技术
在锁相环PLL设计中，压控振荡器VCO是核心模块之一。以电荷泵型锁相环PLL为例，在工作中，电荷泵将鉴频检相器的输出转化为脉冲电流，经低通滤波器后转化为控制直流电压VC作为压控振荡器的电压控制信号。因此对于压控振荡器来说，控制直流电压VC作为它的输入，频率作为它的输出，同时它的振荡频率直接决定锁相环PLL可以工作的频率范围。
常用的压控振荡器以多级单端或差分的反相器级联构成的环形振荡器为主，通过控制直流电压VC来改变反相器的输出端等效电阻或者等效电容来改变环形振荡器的振荡频率。
一种常用压控振荡器如图1所示，由奇数个反相器构成环形振荡器，由滤波器输出的控制直流电压VC控制的PMOS管给环形振荡器提供驱动。控制直流电压VC不同，PMOS管给环形振荡器提供的电流能力也将不同，进而有不同的振荡频率输出。
该结构的环形振荡器，控制直流电压VC的使用范围基本为0V到VDD-Vgs，VDD为PMOS管的工作电压，Vgs为PMOS管栅源压降，但由于工艺角等影响，如果要覆盖SScorner和FF corner条件，控制直流电压VC的使用范围会急剧下降。在压控振荡器相同的工作频率范围内，控制直流电压VC可使用的范围越大，压控振荡器的增益越小，引起的抖动就越小，因此为了降低时钟噪声，需要想办法增大控制直流电压VC的使用范围。
发明内容
本发明要解决的技术问题是能有效地增加压控振荡器电路的控制直流电压的使用范围，同时能够抑制控制直流电压上的高频噪声干扰。
为解决上述技术问题，本发明提供的压控振荡器电路，其包括电压转换电路、环形振荡器及第四PMOS管PM4、第五PMOS管PM5；
所述电压转换电路包括电流源I0、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一NMOS管NM1、第二NMOS管NM2及第三NMOS管NM3；
第一PMOS管PM1的漏端、栅端及第二PMOS管PM2、第三PMOS管PM3的栅端接电流源I0；
第一PMOS管PM1、第二PMOS管PM2及第三PMOS管PM3的源端接工作电压VDD；
第一NMOS管NM1的漏端及栅端、第二NMOS管NM2的栅端接第二PMOS管PM2漏端；
第一NMOS管NM1及第二NMOS管NM2的源端接地；
第二NMOS管NM2的漏端及第三NMOS管NM3源端同接电压转换电路输出端；
第三NMOS管NM3漏端接第三PMOS管PM3漏端；
第四PMOS管PM4及第五PMOS管PM5的源端接工作电压VDD；
第四PMOS管PM4、第五PMOS管PM5的漏端同接环形振荡器的控制端；
第四PMOS管PM4的栅端接电压转换电路输出端；
第三NMOS管NM3栅端及第五PMOS管PM5栅端接控制直流电压VC。
较佳的，所述环形振荡器包括奇数个反相器，所述奇数个反相器的输入输出顺序连接成环形；
所述奇数个反相器的控制端连接在一起作为环形振荡器的控制端。
较佳的，第四PMOS管PM4同第五PMOS管PM5的宽长比的比例为1/6到1/2。
较佳的，第四PMOS管PM4同第五PMOS管PM5的宽长比的比例为1/6、1/5、1/4、1//3或1/2。
较佳的，第一PMOS管PM1同第三PMOS管PM3的宽长比的比例为1到3。
较佳的，第一PMOS管PM1同第三PMOS管PM3的宽长比的比例为1、2或3。
为解决上述技术问题，本发明提供的包括上述压控振荡器电路的锁相环电路，其还包括鉴频检相器PFD、电荷泵CP及低通滤波器LPF；
鉴频检相器PFD的输出接电荷泵CP的输入；
电荷泵CP的输出接低通滤波器LPF输入；
低通滤波器LPF输出控制直流电压VC给压控振荡器电路VCO；
压控振荡器电路VCO的输出经分频后反馈到鉴频检相器PFD的第二输入端；
鉴频检相器PFD的第一输入端接基准时钟信号。
较佳的，基准时钟信号经分频后接鉴频检相器PFD的第一输入端。
较佳的，压控振荡器电路VCO的输出经分频后作为锁相环电路的输出。
本发明的压控振荡器电路，由两条控制支路驱动环形振荡器电路，能有效地增加控制直流电压VC的使用范围，同时能够抑制控制直流电压VC上的高频噪声干扰。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是常用压控振荡器电路图；
图2是本发明的压控振荡器电路一实施例的电路图；
图3是常用压控振荡器电路的控制直流电压频率曲线；
图4是本发明的压控振荡器电路一实施例的控制直流电压频率曲线；
图5是本发明的锁相环电路一实施例的结构框图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
如图2所示，压控振荡器电路包括电压转换电路、环形振荡器及第四PMOS管PM4、第五PMOS管PM5；
所述电压转换电路包括电流源I0、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一NMOS管NM1、第二NMOS管NM2及第三NMOS管NM3；
第一PMOS管PM1的漏端、栅端及第二PMOS管PM2、第三PMOS管PM3的栅端接电流源I0；
第一PMOS管PM1、第二PMOS管PM2及第三PMOS管PM3的源端接工作电压VDD；
第一NMOS管NM1的漏端及栅端、第二NMOS管NM2的栅端接第二PMOS管PM2漏端；
第一NMOS管NM1及第二NMOS管NM2的源端接地；
第二NMOS管NM2的漏端及第三NMOS管NM3源端同接电压转换电路输出端；
第三NMOS管NM3漏端接第三PMOS管PM3漏端；
第四PMOS管PM4及第五PMOS管PM5的源端接工作电压VDD；
第四PMOS管PM4、第五PMOS管PM5的漏端同接环形振荡器的控制端；
第四PMOS管PM4的栅端接电压转换电路输出端；
第三NMOS管NM3栅端及第五PMOS管PM5栅端接控制直流电压VC。
实施例一的压控振荡器电路，第一PMOS管PM1、第二PMOS管PM2及第三PMOS管PM3构成PMOS电流镜，第一NMOS管NM1及第二NMOS管NM2构成NMOS电流镜，第三NMOS管NM3作为源极电压跟随器。当压控振荡器电路工作时，控制直流电压VC将分为两部分一起决定压控振荡器电路的振荡频率，一是由控制直流电压VC控制第五PMOS管PM5提供的电流决定，二是控制直流电压VC经由第三NMOS管NM3后变为电压转换电路输出端电压VCM来控制第五PMOS管PM5的电流，从而控制压控振荡器电路的振荡，VCM＝VC-Vgsn，Vgsn为第三NMOS管栅源压降，在控制直流电压VC较低时前者起主导作用，在控制直流电压VC较高时后者起主导作用，从而可以显著提高压控振荡器电路中控制直流电压VC的使用范围。
实施例一的压控振荡器电路，由两条控制支路驱动环形振荡器电路，能有效地增加控制直流电压VC的使用范围，同时能够抑制控制直流电压VC上的高频噪声干扰。
实施例二
基于实施例一的压控振荡器电路，所述环形振荡器包括奇数个反相器，所述奇数个反相器的输入输出顺序连接成环形；
所述奇数个反相器的控制端连接在一起作为环形振荡器的控制端。
较佳的，第四PMOS管PM4同第五PMOS管PM5的宽长比的比例为1/6到1/2。例如，第四PMOS管PM4同第五PMOS管PM5的宽长比的比例可以为1/6、1//5、1/4、1/3或1/2等。适当调整第四PMOS管PM4同第五PMOS管PM5的宽长比的比例，可以让第四PMOS管PM4同第五PMOS管PM5做到较好的衔接。
较佳的，第一PMOS管PM1同第三PMOS管PM3的宽长比的比例为1到3。例如，第一PMOS管PM1同第三PMOS管PM3的宽长比的比例为可以为1、2或3等。
对于一个电流驱动型环形振荡器而言，由于振荡频率f＝αI/CV，其中α为比例系数，I为驱动电流，C为反相器输出端等效电容，V为反相器输出幅度。所以可以看出，振荡频率与驱动电流成正比，那么给定频率需求，电流和控制直流电压的范围也就确定了。总的来说，随着控制直流电压VC增大，用于驱动环形振荡器的电流逐渐减小，从而振荡频率降低。设计中从工艺角的考虑，相同的控制直流电压VC条件下，SS corner频率最低，FF corner频率最高。具体的讲，当控制直流电压VC远小于第三NMOS管NM3的阈值电压Vthn时，第三NMOS管NM3处于截止区，电压转换电路输出端电压VCM处于某固定电压，从而电压控制管第四PMOS管PM4有较小的控制电流，此时电压转换电路基本不工作，环形振荡器的驱动电流主要由控制直流电压VC控制第五PMOS管PM5产生，此时TT corner下压控振荡器工作在较高频率，对应的从设计角度，主要要满足SScorner的应用；随着控制直流电压VC的增大，通过第五PMOS管PM5的电流逐渐减小，当控制直流电压VC增加到VDD-Vthp(第五PMOS管PM5的阈值电压)时，流过第五PMOS管PM5的电流很小，这个过程设计中主要考虑TT corner的应用；但随着控制直流电压VC的增大，流过第五PMOS管PM5的电流逐渐减小为0，但随着控制直流电压VC开始大于Vthn，电压转换电路开始起作用，VCM＝VC-Vthn控制第四PMOS管PM4用于驱动环形振荡器，此时主要考虑FF corner应用。
实施例二的压控振荡器电路压控振荡器电路，工作范围可以为500MHz～2000MHz。电流驱动型环形振荡器的仿真曲线如图3所示，包括电压转换电路的压控振荡器电路的仿真曲线如图4所示，对比图3、图4可见：
对于SS corner，因为控制直流电压VC较小，电压转换电路不工作，因此曲线基本无影响；
对于TT corner，控制直流电压VC使用范围由400mV～700mV变为450mV～800mV，范围增大17％；
对于FF corner，控制直流电压VC的使用范围由600mV～850mV变为650mV～1000mV，范围增大60％，显著地增大了控制直流电压VC的使用范围。
实施例三
一种包括实施例一或二的压控振荡器电路VCO的锁相环(PLL)电路如图5所示，其还包括鉴频检相器PFD、电荷泵CP及低通滤波器LPF；
鉴频检相器PFD的输出接电荷泵CP的输入；
电荷泵CP的输出接低通滤波器LPF输入；
低通滤波器LPF输出控制直流电压VC给压控振荡器电路VCO；
压控振荡器电路VCO的输出经分频后反馈到鉴频检相器PFD的第二输入端；
鉴频检相器PFD的第一输入端接基准时钟信号CLK_REF。
较佳的，基准时钟信号CLK_REF经分频后接鉴频检相器PFD的第一输入端。
较佳的，压控振荡器电路VCO的输出经分频后作为锁相环(PLL)电路的输出。
实施例三的锁相环(PLL)电路，当电路工作时，低通滤波器LPF将滤波后得到的控制直流电压VC传给压控振荡器电路VCO。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种压控振荡器电路，其特征在于，其包括电压转换电路、环形振荡器及第四PMOS管、第五PMOS管；
所述电压转换电路包括电流源、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管及第三NMOS管；
第一PMOS管的漏端、栅端及第二PMOS管、第三PMOS管的栅端接电流源；
第一PMOS管、第二PMOS管及第三PMOS管的源端接工作电压；
第一NMOS管的漏端及栅端、第二NMOS管的栅端接第二PMOS管漏端；
第一NMOS管及第二NMOS管的源端接地；
第二NMOS管的漏端及第三NMOS管源端同接电压转换电路输出端；
第三NMOS管漏端接第三PMOS管漏端；
第四PMOS管及第五PMOS管的源端接工作电压；
第四PMOS管、第五PMOS管的漏端同接环形振荡器的控制端；
第四PMOS管的栅端接电压转换电路输出端；
第三NMOS管栅端及第五PMOS管栅端接控制直流电压。
2.根据权利要求1所述的压控振荡器电路，其特征在于，
所述环形振荡器包括奇数个反相器，所述奇数个反相器的输入输出顺序连接成环形；
所述奇数个反相器的控制端连接在一起作为环形振荡器的控制端。
3.根据权利要求1所述的压控振荡器电路，其特征在于，
第四PMOS管同第五PMOS管的宽长比的比例为1/6到1/2。
4.根据权利要求1所述的压控振荡器电路，其特征在于，
第四PMOS管同第五PMOS管的宽长比的比例为1/6、1/5、1/4、1//3或1/2。
5.根据权利要求1所述的压控振荡器电路，其特征在于，
第一PMOS管同第三PMOS管的宽长比的比例为1到3。
6.根据权利要求1所述的压控振荡器电路，其特征在于，
第一PMOS管同第三PMOS管的宽长比的比例为1、2或3。
7.一种包括权利要求1到6任一项所述的压控振荡器电路的锁相环电路，其特征在于，其还包括鉴频检相器、电荷泵及低通滤波器；
鉴频检相器的输出接电荷泵的输入；
电荷泵的输出接低通滤波器输入；
低通滤波器输出控制直流电压给压控振荡器电路；
压控振荡器电路的输出经分频后反馈到鉴频检相器的第二输入端；
鉴频检相器的第一输入端接基准时钟信号。
8.根据权利要求7所述的锁相环电路，其特征在于，
基准时钟信号经分频后接鉴频检相器的第一输入端。
9.根据权利要求7所述的锁相环电路，其特征在于，
压控振荡器电路的输出经分频后作为锁相环电路的输出。
CN201910777056.0A 2019-08-22 2019-08-22 压控振荡器电路及锁相环电路 Pending CN110504960A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910777056.0A CN110504960A (zh) 2019-08-22 2019-08-22 压控振荡器电路及锁相环电路
US16/789,550 US10707882B1 (en) 2019-08-22 2020-02-13 Voltage-controlled oscillator circuit and phase-locked loop circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910777056.0A CN110504960A (zh) 2019-08-22 2019-08-22 压控振荡器电路及锁相环电路

Publications (1)

Publication Number Publication Date
CN110504960A true CN110504960A (zh) 2019-11-26

Family

ID=68588725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910777056.0A Pending CN110504960A (zh) 2019-08-22 2019-08-22 压控振荡器电路及锁相环电路

Country Status (2)

Country Link
US (1) US10707882B1 (zh)
CN (1) CN110504960A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112003611A (zh) * 2020-08-06 2020-11-27 广芯微电子（广州）股份有限公司 一种环形振荡器及电路实现方法
CN116961585A (zh) * 2023-08-11 2023-10-27 灿芯半导体(上海)股份有限公司 一种自偏置的压控振荡器电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020105182A1 (ja) * 2018-11-22 2020-05-28 株式会社ソシオネクスト 電圧制御発振器およびそれを用いたｐｌｌ回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944910A (zh) * 2009-07-07 2011-01-12 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法
JP2012191275A (ja) * 2011-03-09 2012-10-04 Toshiba Corp Ｖｃｏ回路
CN103475367A (zh) * 2013-09-26 2013-12-25 昆山锐芯微电子有限公司 压控振荡器
CN108123712A (zh) * 2016-11-30 2018-06-05 台湾积体电路制造股份有限公司 混合锁相环及其运行方法
CN108886354A (zh) * 2016-01-08 2018-11-23 高通股份有限公司 用于电源电压监测的温度补偿信号发生器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791420B2 (en) * 2008-12-09 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-locked loop with start-up circuit
JP2011078054A (ja) * 2009-10-02 2011-04-14 Sony Corp 電流源、電子機器および集積回路
US8519746B2 (en) * 2011-09-23 2013-08-27 Initio Corporation Voltage-to-current converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944910A (zh) * 2009-07-07 2011-01-12 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法
JP2012191275A (ja) * 2011-03-09 2012-10-04 Toshiba Corp Ｖｃｏ回路
CN103475367A (zh) * 2013-09-26 2013-12-25 昆山锐芯微电子有限公司 压控振荡器
CN108886354A (zh) * 2016-01-08 2018-11-23 高通股份有限公司 用于电源电压监测的温度补偿信号发生器
CN108123712A (zh) * 2016-11-30 2018-06-05 台湾积体电路制造股份有限公司 混合锁相环及其运行方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112003611A (zh) * 2020-08-06 2020-11-27 广芯微电子（广州）股份有限公司 一种环形振荡器及电路实现方法
CN112003611B (zh) * 2020-08-06 2021-07-06 广芯微电子（广州）股份有限公司 一种环形振荡器及电路实现方法
CN116961585A (zh) * 2023-08-11 2023-10-27 灿芯半导体(上海)股份有限公司 一种自偏置的压控振荡器电路
CN116961585B (zh) * 2023-08-11 2024-03-08 灿芯半导体(上海)股份有限公司 一种自偏置的压控振荡器电路

Also Published As

Publication number Publication date
US10707882B1 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
CN110504960A (zh) 压控振荡器电路及锁相环电路
CN101588178B (zh) 自偏置锁相环
CN104993817B (zh) 一种用于电荷泵锁相环的快速启动电路
CN102739209B (zh) 时钟脉冲宽度调制电路和时钟脉冲宽度调制方法
US20090189654A1 (en) Common-Mode Feedback Method Using a Current Starved Replica Biasing
CN101488710A (zh) 一种电荷泵电路
CN103475366B (zh) 压控振荡器
CN102035544A (zh) 电流源、电子装置和集成电路
CN202167988U (zh) 一种用于锁相环的电荷泵电路
CN107979356A (zh) 一种压控振荡器电路
CN103475367A (zh) 压控振荡器
CN102064824B (zh) 具有轨到轨电压调节范围的高速高带宽vco延迟单元
CN102130681B (zh) 一种差分锁相环
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
CN107769545A (zh) 一种用于pll中带电容漏电补偿的电荷泵电路
CN104242923A (zh) 压控振荡器
CN116470908A (zh) 一种基于双输入压控振荡器的锁相环电路
CN107317580B (zh) 一种高稳定性振荡器电路及其实现方法
CN105515576B (zh) 带有粗调与细调的环形压控振荡器及锁相环
CN110943738B (zh) 一种输出时钟共模电压可调的电感电容压控振荡器
CN103887966A (zh) 电荷泵的实现电路
CN103812503A (zh) 一种差分延迟单元电路及环形振荡器
JP3597428B2 (ja) 位相同期回路
CN107800387B (zh) 一种振幅控制电路及电感电容压控振荡器电路
WO2018177195A1 (zh) 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191126