TWI477080B - 雙鎖相環電路及其控制方法 - Google Patents
雙鎖相環電路及其控制方法 Download PDFInfo
- Publication number
- TWI477080B TWI477080B TW098122948A TW98122948A TWI477080B TW I477080 B TWI477080 B TW I477080B TW 098122948 A TW098122948 A TW 098122948A TW 98122948 A TW98122948 A TW 98122948A TW I477080 B TWI477080 B TW I477080B
- Authority
- TW
- Taiwan
- Prior art keywords
- locked loop
- phase
- frequency
- circuit
- current
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明是有關於一種鎖相環(phase locked loop circuit,簡稱PLL),尤指一種雙鎖相環電路(dual PLL)及其控制方法。
鎖相環電路構成的頻率合成器是時鐘電路的重要實現方式,它通過輸入一個高穩定度、高精度的低頻參考頻率來輸出獲得一系列同樣高穩定度、高精度的高頻時鐘信號。
圖1是一般鎖相環電路的結構示意圖,鎖相環的工作原理如下:如圖1所示,相位/頻率偵測器3把參考時鐘信號作為標準,將它的頻率或相位與從N分頻器8輸出端送來的反饋信號進行比較。如果在它的工作範圍內檢測出任何相位(頻率)差,就產生一個誤差信號,這個誤差信號正比於參考時鐘信號和反饋信號之間的相位差,並控制電荷泵4輸出電荷泵信號,由濾波單元5濾除電荷泵信號中的交流分量,產生一個電壓信號,所述電壓信號經電壓-電流轉換單元6輸出電流信號來控制電流控制振盪器(CCO)7,強制CCO朝著減小相位/頻率誤差的方向改變其頻率,使參考時鐘信號和反饋信號之間的頻率或相位差逐漸減小直至為零,這時環路頻率就被鎖定了。
許多鎖相環需要良好的抑制雜訊的能力,這就需要其
具有較小的環路帶寬來濾除高頻雜訊;同時,鎖相環往往被要求能夠輸出很高的頻率。由於參考頻率一般由晶體振盪器電路產生,其頻率大小有限,一般在幾十兆赫茲範圍,當鎖相環需要輸出高達千兆赫茲的頻率時,就需要鎖相環的振盪器有較寬的頻率範圍,也即較大的增益。根據振盪器的增益與環路帶寬成正比的關係,振盪器增益較大會導致環路帶寬變得較寬而無法濾除多餘的雜訊,使得鎖相環抑制雜訊的能力變弱。針對寬頻振盪器與窄環路帶寬這兩個需求之間的矛盾,現有的解決方法是:1.單通路鎖相環,但使用非常大的濾波電容來降低鎖相環的環路帶寬;2.帶數位控制的鎖相環,首先通過數位控制的方法切換振盪器中的無源或有源器件的導通與否來獲得合適的粗調頻率。當參考時鐘信號和反饋信號的頻率誤差足夠小時,切換到一鎖相環控制環路,其具有較小壓控振盪器增益,環路帶寬及頻率範圍。此數位鎖相環的可調節的頻率範圍較大,環路帶寬較小,能滿足高頻窄帶鎖相環的需求。
雖然這兩種方法都在一定程度上解決了寬頻振盪器與窄環路帶寬之間的矛盾,但是各自都存在缺點。方法1的缺點是濾波電容過大而不能被集成在IC內,故必須設計成IC外電容,從而增加了製造成本。方法2的缺點是這種方法不能跟蹤溫度或工藝等變數的變化。當溫度或工藝等變數發生變化時,因為鎖相環控制環路的可調節頻率範圍較小,電路需要周期性地切換數位控制電路來鎖定粗調頻率,從而增加了電路設計的複雜性,並且降低了電路的精
度。
因此,本發明的主要目的在於提供一種雙鎖相環電路及其控制方法,以解決上述問題。
本發明所要解決的技術問題是提供一種雙鎖相環電路,可以有效達到在保持環路帶寬較小的情況下擴大頻率調節範圍的目的,減少了額外附加電路,降低了電路設計複雜度,提高了電路的性能。另外,本發明所要解決的技術問題是提供一種雙鎖相環控制方法,它也可以解決上述問題。為解決上述技術問題,本發明提供了如下技術方案:因此,本發明提出一種雙鎖相環電路,包括:一相位/頻率偵測器,用於產生一誤差信號;一電荷泵,耦接於所述相位/頻率偵測器,用於根據所述誤差信號產生一電荷泵信號;一粗調節電路,耦接於所述電荷泵,用於根據所述電荷泵信號粗調節鎖相環輸出信號的頻率接近於一目標頻率;一細調節電路,耦接於所述電荷泵,用於根據所述電荷泵信號細調節鎖相環輸出信號的頻率至所述目標頻率;一電流控制振盪器,耦接於所述粗調節電路和所述細調節電路,用於產生具有所述目標頻率的一鎖相環輸出信號;及,一N分頻器,一端耦接於所述電流控制振盪器,另一端耦接於所述相位/頻率偵測器,用於將所述鎖相環輸出信號的頻率進行N分頻。
再者,本發明更提出一種雙鎖相環控制方法,其中所
述方法包括:比較一反饋信號與一參考時鐘信號,以產生一誤差信號;根據所述誤差信號產生一電荷泵信號;根據所述電荷泵信號粗調節鎖相環輸出信號的頻率接近於一目標頻率;及,根據所述電荷泵信號細調節鎖相環輸出信號的頻率至所述目標頻率。
本發明雙鎖相環電路及其控制方法分別引入一粗調節電路及粗調節步驟,可有效達到在控制環路帶寬較小的情況下擴大頻率調節範圍的目的,降低了電路設計複雜度,優化了電路的性能。同時,粗調節電路利用大電阻替代大電容來獲得較大的時間常數,使鎖相環電路對環路濾波器的電容值要求降低,可避免使用IC外電容,並降低製造成本。
為了使 貴審查委員能更進一步瞭解本發明特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖,然而所附圖式僅提供參考與說明,並非用來對本發明加以限制。
圖2為本發明雙鎖相環電路第一具體實施例示意圖,本發明所指雙鎖相環是但不限於是高頻窄帶鎖相環。如圖2所示,在本實施例中,所述雙鎖相環電路包含依次耦接的一相位/頻率偵測器3,一電荷泵4,一頻率調節電路9和一N分頻器8,一參考時鐘信號輸入所述相位/頻率偵測器3的一輸入端。頻率調節電路9的一輸出端產生的一輸出信號經N分頻器8產生一反饋信號輸入到相位/頻率偵測
器3的另一輸入端。所述頻率調節電路9包含一粗調節電路10,一細調節電路11和一電流控制振盪器7。所述粗調節電路10與所述細調節電路11並聯,所述電流控制振盪器7一端耦接於所述粗調節電路10和所述細調節電路11,另一端與N分頻器8相連。
在此實施例中,粗調節電路10是由一具有較大時間常數的第一濾波單元51和一具有高增益的第一電壓-電流轉換單元61組成的,細調節電路是由一具有較小時間常數的第二濾波單元52和一具有低增益的第二電壓-電流轉換單元62組成的,具體電路請參見圖3和圖4。圖3為本發明雙鎖相環電路第一實施例中第一濾波單元51和第二濾波單元52的具體電路。如圖3所示,所述第一濾波單元51是由電阻R與電容C串聯而成的一階RC低通濾波器。於第一濾波單元51中,電阻R一端耦接於電荷泵4,另一端耦接於第一電壓-電流轉換單元61,電容C一端耦接於電阻R和第一電壓-電流轉換單元61,另一端接地。從電阻R和電容C之間引出第一控制電壓作為第一電壓-電流轉換單元61的輸入電壓。
所述第二濾波單元52由一個二階的RC濾波器組成,包含一個電阻Rp和兩個電容Cp,Cp2。電阻Rp與電容Cp串聯組成的一支路與電容Cp2並聯。從Rp與Cp2之間引出第二控制電壓作為第二電壓-電流轉換單元62的輸入電壓。
圖4為本發明雙鎖相環電路第一實施例中第一電壓-電流轉換單元61和第二電壓-電流轉換單元62和電流控制
振盪器的具體電路。如圖4所示,所述兩轉換單元均由NMOS電晶體組成,電流控制振盪器7是由多個反相器組成的環形振盪器。其中,組成第一電壓-電流轉換單元61的電晶體M1的閘極與第一濾波單元51的輸出相連,組成第二電壓-電流轉換單元62的電晶體M2的閘極與第二濾波單元52輸出相連,電晶體M1的源極與電晶體M2的源極相連,組成並聯的源極跟隨電路,給電流控制振盪器提供電流。上述為本發明第一實施例中頻率調節電路具體結構的闡述,然而並非限制本發明的範圍,本發明還可以通過其他可行結構加以實現,比如頻率調節電路中的第二濾波單元也可以為有源濾波器組成等,皆不脫離本發明的精神和範圍。
本實施例所提供的雙鎖相環電路工作原理具體分析如下,在此實施例中,相位/頻率偵測器3比較從兩輸入端輸入的所述參考時鐘信號和反饋信號,產生一誤差信號。電荷泵4根據所述誤差信號輸出一電荷泵信號分別流入粗調節電路10和細調節電路11,用以控制第一濾波單元51和第二濾波單元52中電流的泵入和泵出,從而達到粗調節電路10和細調節電路11的頻率調節功能。所述電荷泵信號流經第一濾波單元51和第二濾波單元52,產生一第一控制電壓和一第二控制電壓分別來控制第一電壓-電流轉換單元61和第二電壓-電流轉換單元62,所述兩轉換單元的輸出電流疊加後用於控制電流控制振盪器7的輸出頻率。在此實施例中,第一濾波單元51的RC電路(R,C)具有非常大的時間常數,遠大於第二濾波單元52的RC電路
(Rp,Cp,Cp2)所具有的時間常數。第一電壓-電流轉換單元61相比第二電壓-電流轉換單元62具有較大的電壓-電流轉換增益,一般來說這個增益比值範圍為5-20,但本發明並不限於應用此增益比值範圍。
另外,在此實施例中,雙鎖相環電路的第一濾波單元51的時間常數與所述第二濾波單元52的時間常數的比值大於所述第一電壓-電流轉換單元的增益與所述第二電壓-電流轉換單元的增益的比值。由以上介紹可知,由第一濾波單元51和第一電壓-電流轉換單元61組成的粗調節電路10可以將電荷泵4輸出的電荷泵信號經過濾波處理後轉換成較大調節範圍的電流控制信號,從而可以控制電流控制振盪器7工作於較大的頻率範圍內,在連續的範圍內大幅度地改變所述鎖相環輸出信號的頻率,這樣就可以調節鎖相環輸出頻率落入細調節電路11的可調範圍之內,以接近一目標頻率;與此同時,由第二濾波單元52和第二電壓-電流轉換單元62組成的細調節電路11可以將電荷泵4輸出的電荷泵信號經過濾波處理後轉換成較小調節範圍的電流控制信號,從而可以控制電流控制振盪器工作於較小的頻率範圍內,在連續的範圍內小幅度地改變所述鎖相環輸出信號的頻率,可最終調節鎖相環輸出信號的頻率達到一目標頻率。
現舉例闡述如下,比如鎖相環的目標頻率是1.51GHz,粗調節電路的頻率調節範圍是1GHz~2GHz,細調節電路的頻率調節範圍大約是粗調節範圍的10%,約為100MHz~200MHz,粗調節電路用於控制頻率調節到
1.5GHz(粗調頻率),此粗調頻率與目標頻率之間的誤差落入細調節頻率範圍之內,則細調節電路可同時調節頻率穩定至1.51GHz。總之,粗調節電路用於大幅度地調節鎖相環輸出信號頻率,使其接近於一目標頻率;細調節電路用於小幅度地調節鎖相環輸出頻率,所述粗調節電路和所述細調節電路同時工作,共同控制鎖相環輸出頻率為所述目標頻率的鎖相環輸出信號。
溫度或者工藝變數的變化會對鎖相環電路產生影響,其中,溫度或者工藝變數變化對鎖相環電路中的電流控制振盪器的影響最為明顯。在實際應用中,同一產品可能應用於不同環境溫度下,也可能在同一環境下會經歷不同的溫度。這就會對鎖相環的電流控制振盪器產生影響,使其產生頻率偏差,影響鎖相環的精度。本實施例所提供的雙鎖相環電路中,粗調節電路10具有較寬的頻率調節範圍,並且電流控制振盪器是由流經大阻值電阻和電容的電流來控制以達到鎖頻的目的。於是,當溫度變數產生一定的偏差,仍然可以通過不斷改變第一電壓-電流轉換單元產生的第一控制電流使得鎖相環的輸出頻率落入細調節電路11的可調節範圍,細調節電路進一步細調節鎖相環的輸出頻率至目標頻率。通過粗調節電路10和細調節電路11的共同作用,本實施例所提供的雙鎖相環電路可自動補償因為溫度變化而引起的電流控制振盪器輸出頻率的偏差。
工藝變數的變化是積體電路IC製造過程中無法避免的,同一電路設計在製造過程中由於工藝的變化會得到不同的實際產品,例如,電流控制振盪器的振盪頻率可能與
所設計的頻率存在一定的偏差。如前述補償溫度變化引起的偏差的原理一樣,本實施例所提供的雙鎖相環電路可以通過粗調節電路10和細調節電路11的共同作用,調節鎖相環的輸出頻率至目標頻率,從而彌補工藝製造中對電流控制振盪器等產生的偏差而造成的影響。
通過上述分析可知,由於利用粗調節電路10和細調節電路11同時對鎖相環的輸出頻率進行調節,本實施例所提供的鎖相環獲得了更寬的頻率調節範圍,因此可實現連續地跟蹤溫度或者工藝變數的變化,對這些變數實現自動補償。同時改進現有技術中利用周期性切換數位控制電路來補償溫度或者工藝變數這種非連續的方法,降低了電路的設計複雜度。
在第一實施例中,第一濾波單元51的RC電路(R,C)的時間常數遠大於第二濾波單元52的RC電路(Rp,Cp,Cp2)的時間常數,相比這一時間常數的差距,第一電壓-電流轉換單元61和第二電壓-電流轉換單元62的增益差距對鎖相環的環路帶寬的影響可被忽略。這樣設計的目的不僅在於解決鎖相環的穩定性問題,還可達到使鎖相環獲得小的環路帶寬的目的。由於細調節電路11具有較小的電壓-電流轉換增益即具有較小頻率控制範圍,故細調節電路11有很小的環路帶寬。如此一來,因為鎖相環的環路帶寬僅取決於細調節電路11所控制的環路,所以鎖相環可獲得小的環路帶寬。更進一步地說,這種電路通過增加粗調節電路10擴大了電流控制振盪器的頻率範圍,又通過濾波單元的設計使得鎖相環環路帶寬不隨粗調節電路的引入
而增大,仍可保持在原有較小的數值上,這就解決了寬頻率調節範圍和窄環路帶寬的矛盾,實現了高頻窄帶鎖相環電路。根據本實施例所述電路可以同時實現310KHz環路帶寬和500MHz~2GHz頻率調節範圍。
在積體電路的設計中,一般採用IC外電容的方法來獲得大電容,從而增加了製造成本,因此實際應用中總是希望避免使用大電容。在本實施例中,引入粗調節電路10這一舉措降低了原有環路對電流控制振盪器7的增益要求,減小了細調節電路11中的第二濾波單元52的電容值,使其可以實現IC內集成。粗調節電路10中的第一濾波單元51的RC電路(R,C)較大的時間常數是通過增大電阻R而非電容C來實現的。而電阻可根據不同摻雜工藝來獲得很高的阻值且不佔用很大的面積,因此粗調節電路10中的大電阻容易實現IC內集成。綜上所述,粗調節電路10的引入有效地解決了鎖相環為獲取窄環路帶寬而使用IC外電容所帶來的成本問題。
圖5為本發明雙鎖相環電路第二實施例中第一電壓-電流轉換單元,第二電壓-電流轉換單元和電流控制振盪器的具體電路示意圖。如圖5所示,第一電壓-電流轉換單元和第二電壓-電流轉換單元分別由NMOS電晶體M3和M4組成,電流控制振盪器是由多個反相器組成的環形振盪器。與第一實施例中的第一電壓-電流轉換單元和第二電壓-電流轉換單元不同的是,電晶體M3和M4利用由兩個PMOS電晶體M5和M6組成的鏡像電流源來疊加兩電壓-電流轉換單元產生的兩路電流,進而產生電流控制振盪器
所需要的控制電流。利用圖5所示的電路可以組成本發明雙鎖相環電路的第二實施例,但本發明雙鎖相環結構並不僅限於此。所述第二實施例具有與上述第一實施例相同的工作原理,根據第一實施例的分析方法來分析本實施例中的雙鎖相環電路亦可得到相同的結論和效果,在此不作贅述。
圖6是本發明雙鎖相環電路第三實施例示意圖,如圖6所示,在本實施例中,所述雙鎖相環電路包含依次耦接的一相位/頻率偵測器3,一電荷泵4,一頻率調節電路9和一N分頻器8,一參考時鐘信號輸入所述相位/頻率偵測器的一輸入端,頻率調節電路9的另一端輸出信號經N分頻器8產生一反饋信號輸入到相位/頻率偵測器3的另一輸入端。
在本實施例中,雙鎖相環電路的頻率調節電路9中的濾波單元5與本發明雙鎖相環電路所提供的第一實施例中的第一濾波單元和第二濾波單元不同,具體可參見圖7。圖7為本發明雙鎖相環電路第三實施例中濾波單元的具體電路示意圖,由圖7可見,本實施例中的濾波單元5也包括一第一濾波單元51和一第二濾波單元52,但它們之間的結構關係與第一實施例中的不同。在本實施例中,第一濾波單元51為一個一階RC濾波器,由一個電阻Rz和一個電容Cz串聯而成,第二濾波單元52為一個二階濾波器,由電阻Rp與電容Cp串聯組成的一支路與電容Cp2並聯。第一濾波單元51的電阻Rz一端連接至第二濾波單元52的電阻Rp和電容Cp之間,另一端連接至第一電壓-
電流轉換單元61。電容Cz一端耦接於電阻Rz和第一電壓-電流轉換單元61,另一端接地,從Rz和Cz之間引出第一控制電壓作為第一電壓-電流轉換單元61的輸入電壓;第二濾波單元52的電阻Rp與電容Cp2連接的節點連接至第二電壓-電流轉換單元62,從Rp與Cp2之間引出第二控制電壓作為第二電壓-電流轉換單元62的輸入電壓。
結合圖6和圖7可知,本實施例中的雙鎖相環電路仍然屬於本發明權利要求所述的範圍。其中,濾波單元5中的第一濾波單元51和耦接於其的第一電壓-電流轉換單元61以組成一粗調節電路,濾波單元5中的第二濾波單元52和耦接於其的第二電壓-電流轉換單元62以組成一細調節電路,所述粗調節電路與所述細調節電路並聯,所述電流控制振盪器7一端耦接於所述粗調節電路和所述細調節電路,另一端與N分頻器8的一端相連。
上述為本發明雙鎖相環電路第三實施例中頻率調節電路具體結構的闡述,然而並非限制本發明的範圍。所述雙鎖相環電路工作原理分析與本發明雙鎖相環電路第一和第二實施例相同,根據第一實施例的分析方法來分析本實施例中電路亦可得到相同的結論和效果,在此不作贅述。
利用圖5所示的第一電壓-電流轉換單元,第二電壓-電流轉換單元和電流控制振盪器電路和圖7所示的濾波單元的具體電路,還可以組成本發明雙鎖相環電路的一第四實施例。在此實施例中,圖7所示電路中的第一濾波單元51和圖5所示電路中的第一電壓-電流轉換單元61組成一粗調節電路;圖7所示電路中的第二濾波單元52和圖5
所示電路中的第二電壓-電流轉換單元62組成一細調節電路。所述粗調節電路和所述細調節電路同時工作,共同控制鎖相環電路輸出頻率為一目標頻率的鎖相環輸出信號。上述為本發明第四實施例中頻率調節電路具體結構的闡述,然而並非限制本發明的範圍。本實施例的電路工作原理及分析方法與本發明雙鎖相環電路第一,第二和第三實施例相同,根據第一實施例的分析方法來分析本實施例中電路亦可得到相同的結論和效果,在此不作贅述。
圖8是本發明雙鎖相環控制方法流程圖。如圖8所示,所述控制方法由如下步驟實現:
步驟S10:接收一反饋信號。
步驟S11:比較所述反饋信號與參考時鐘信號,以產生一誤差信號。
步驟S12:根據所述誤差信號產生一電荷泵信號。
步驟S13:根據所述電荷泵信號進行濾波以產生一第一控制電壓,轉換所述第一控制電壓為第一控制電流。亦即根據所述電荷泵信號粗調節鎖相環輸出信號的頻率接近於一目標頻率。
步驟S14:根據所述電荷泵信號進行濾波以產生一第二控制電壓,轉換所述第二控制電壓為第二控制電流。亦即根據所述電荷泵信號細調節鎖相環輸出信號的頻率至所述目標頻率。
步驟S15:將所述經粗調節產生的輸出信號(第一控制電流)與經所述細調節產生的輸出信號(第二控制電流)疊加,控制所述鎖相環輸出信號的頻率。
步驟S16:接收步驟S15產生的疊加信號,進而產生頻率為目標頻率的鎖相環輸出信號。
步驟S17:接收步驟S16產生的所述鎖相環輸出信號,並對其進行N分頻處理,產生一反饋信號,該反饋信號即為步驟S10中所述的反饋信號,從而使該方法形成一閉環控制。
步驟S10中,所述反饋信號為所述鎖相環輸出信號經分頻處理後產生的。並且步驟13和步驟14同時進行,共同控制所述鎖相環產生所述目標頻率的鎖相環輸出信號。
步驟S11中,在本實施例中,所述誤差信號一般為由一相位/頻率偵測器比較所述反饋信號與參考時鐘信號而產生。
步驟S12中,根據所述誤差信號由電荷泵產生所述電荷泵信號。所述電荷泵信號分別用於本進行方法中的粗調節步驟(步驟S13)和細調節步驟(步驟S14),其中大部分電流用於進行所述粗調節步驟。在本發明提供的上述四個實施例中,電荷泵輸出的電荷泵信號被分成兩路,分別輸入到粗調節電路和細調節電路所在的環路,控制兩個環路電流的泵入和泵出,從而達到粗調節電路和細調節電路的頻率調節功能。
步驟S13為粗頻率調節步驟,所述步驟濾除所述用於進行粗調節步驟的部份電荷泵信號中的高頻分量,以產生所述第一控制電壓,再將所述第一控制電壓轉換為所述第一控制電流,所述第一控制電流控制並調節鎖相環的輸出信號的頻率。在所述粗頻率調節步驟中,可在連續的範圍
內大幅度地調節鎖相環的輸出信號頻率使其接近所述目標頻率並落入細調節的頻率範圍之內,因此通過所述步驟所得的輸出信號具有較大的頻率調節範圍。
步驟S14為細頻率調節步驟,所述步驟濾除所述用於進行細調節步驟的部份電荷泵信號中的高頻分量,以產生所述第二控制電壓,再將所述第二控制電壓轉換為所述第二控制電流,所述第二控制電流和步驟S13產生所述第一控制電流同時控制並調節鎖相環的輸出信號的頻率。在所述細頻率調節步驟中,可在連續的範圍內小幅度地調節鎖相環輸出信號頻率使其達到所述目標頻率,因此通過所述步驟所得的輸出信號具有較小的頻率調節範圍。步驟S13和步驟S14共同進行,可補償溫度和工藝變數的變化引起的頻率偏差。
步驟S15疊加上述步驟S13和步驟S14產生的所述第一控制電流和第二控制電流,用於給鎖相環電路中的電流控制振盪器提供控制信號。在本發明提供的第一和第三實施例中,所述疊加步驟是通過並聯的方式實現了所述第一控制電流和第二控制電流的疊加,而在本發明提供的第二和第四實施例中,所述疊加步驟是通過鏡像複製的方式實現的。
綜上所述,在本發明雙鎖相環控制方法中,鎖相環輸出信號經分頻處理後反饋為輸入信號,經與參考時鐘信號比較後產生一誤差信號,所述誤差信號經電荷泵處理為一電荷泵信號,所述電荷泵信號經濾波和轉換處理後產生一控制信號調節鎖相環輸出信號,從而形成閉環反饋控制。
所述方法利用粗調節步驟和細調節步驟同時進行來共同控制所述鎖相環,其中所述粗調節步驟為依據所述電荷泵信號粗調節所述鎖相環輸出信號的頻率接近於一目標頻率,所述細調節步驟為依據所述電荷泵信號細調節所述鎖相環輸出信號的頻率至所述目標頻率,所述粗調節步驟和細調節步驟共同控制所述鎖相環產生頻率為所述目標頻率的鎖相環輸出信號。
由以上分析可見,本發明雙鎖相環控制方法可有效達到在控制環路帶寬較小的情況下擴大頻率調節範圍的目的,降低了電路設計複雜度,優化了電路性能。同時由於引入一粗調節步驟,使得鎖相環電路對環路濾波器的電容值要求降低,可避免使用IC外電容的使用,實現IC內集成,降低製造成本。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
本案圖式中所包含之各元件列示如下:
S10~S17‧‧‧雙鎖相環控制方法流程
3‧‧‧相位/頻率偵測器
4‧‧‧電荷泵
5‧‧‧濾波單元
51‧‧‧第一濾波單元
52‧‧‧第二濾波單元
6‧‧‧電壓-電流轉換單元
61‧‧‧第一電壓-電流轉換單元
62‧‧‧第二電壓-電流轉換單元
7‧‧‧電流控制振盪器
8‧‧‧N分頻器
9‧‧‧頻率調節電路
10‧‧‧粗調節電路
11‧‧‧細調節電路
本案得藉由下列圖式及說明,俾得更深入之了解:圖1為一般鎖相環結構示意圖。
圖2為本發明雙鎖相環電路第一實施例的示意圖。
圖3為本發明雙鎖相環電路第一實施例中第一濾波單元和第二濾波單元的具體電路示意圖。
圖4為本發明雙鎖相環電路第一實施例中第一電壓-電流轉換單元,第二電壓-電流轉換單元和電流控制振盪器的具體電路示意圖。
圖5為本發明雙鎖相環電路第二實施例中第一電壓-電流轉換單元,第二電壓-電流轉換單元和電流控制振盪器的具體電路示意圖。
圖6為本發明雙鎖相環電路第三實施例示意圖。
圖7為本發明雙鎖相環電路第三實施例中第一濾波單元和第二濾波單元電路示意圖。
圖8是本發明雙鎖相環控制方法流程圖。
3‧‧‧相位/頻率偵測器
4‧‧‧電荷泵
7‧‧‧電流控制振盪器
8‧‧‧N分頻器
9‧‧‧頻率調節電路
10‧‧‧粗調節電路
11‧‧‧細調節電路
51‧‧‧第一濾波單元
52‧‧‧第二濾波單元
61‧‧‧第一電壓-電流轉換單元
62‧‧‧第二電壓-電流轉換單元
Claims (12)
- 一種雙鎖相環電路,包括:一相位/頻率偵測器,用於產生一誤差信號;一電荷泵,耦接於所述相位/頻率偵測器,用於根據所述誤差信號產生一電荷泵信號;一粗調節電路,耦接於所述電荷泵,用於根據所述電荷泵信號粗調節鎖相環輸出信號的頻率接近於一目標頻率其中,所述粗調節電路包括:一第一濾波單元,耦接於所述電荷泵,用於濾除所述電荷泵信號中的高頻分量,以產生一第一控制電壓;及一第一電壓-電流轉換單元,耦接於所述第一濾波單元,用於將所述第一控制電壓轉換成一第一控制電流;並且,所述第一濾波單元包括一電阻和一電容,所述電阻與電容串聯連接,並且所述第一控制電壓是從所述電阻和電容之間引出;一細調節電路,耦接於所述電荷泵,用於根據所述電荷泵信號細調節鎖相環輸出信號的頻率至所述目標頻率其中,所述細調節電路包括:一第二濾波單元,耦接於所述電荷泵,用於濾除所述電荷泵信號中的高頻分量,以產生一第二控制電壓;及一第二電壓-電流轉換單元,耦接於所述第二濾波單元,用於將所述第二控制電壓轉換成一第二控制電流;一電流控制振盪器,耦接於所述粗調節電路和所述細調節電路,用於產生具有所述目標頻率的一鎖相環輸出信號,其中所述第一控制電流和第二控制電流被疊加輸入所 述電流控制振盪器,用於控制所述電流控制振盪器產生頻率為所述目標頻率的所述鎖相環輸出信號;及一N分頻器,一端耦接於所述電流控制振盪器,另一端耦接於所述相位/頻率偵測器,用於將所述鎖相環輸出信號的頻率進行N分頻;其中,所述粗調節電路的增益大於所述細調節電路的增益;其中,所述第一濾波單元的時間常數遠大於所述第二濾波單元的時間常數,且該第一濾波單元較大的時間常數是通過增大該電阻的電阻值來實現的;以及該第一電壓-電流轉換單元和該第二電壓-電流轉換單元的增益差距對雙鎖相環電路的環路帶寬可被忽略。
- 如申請專利範圍1所述的雙鎖相環電路,其中所述第二濾波單元為無源濾波器或有源濾波器。
- 如申請專利範圍1所述的雙鎖相環電路,其中所述第一電壓-電流轉換單元和所述第二電壓-電流轉換單元通過源極跟隨電路或鏡像電流源電路疊加所述第一控制電流和所述第二控制電流。
- 如申請專利範圍1所述的雙鎖相環電路,其中所述粗調節電路與所述細調節電路的增益比值一般為5到20。
- 如申請專利範圍1所述的雙鎖相環電路,其中所述第一濾波單元的時間常數與所述第二濾波單元的時間常數的比值大於所述第一電壓-電流轉換單元的增益與所述第二電壓-電流轉換單元的增益的比值。
- 如申請專利範圍1所述的雙鎖相環電路,其中所述頻率 調節電路中的所述粗調節電路和細調節電路同時工作,共同控制所述雙鎖相環電路產生頻率為所述目標頻率的所述鎖相環輸出信號。
- 一種雙鎖相環控制方法,其中所述方法包括:比較一反饋信號與一參考時鐘信號,以產生一誤差信號;根據所述誤差信號產生一電荷泵信號;根據所述電荷泵信號,利用一粗調節電路來粗調節鎖相環輸出信號的頻率接近於一目標頻率,其中所述粗調節包括:濾除所述電荷泵信號中的高頻分量,以產生一第一控制電壓;及將所述第一控制電壓轉換為一第一控制電流;並且,所述粗調節電路包括一電阻和一電容串聯連接,並且所述第一控制電壓是從所述電阻和電容之間引出;及根據所述電荷泵信號,利用一細調節電路來細調節鎖相環輸出信號的頻率至所述目標頻率,其中所述細調節包括:濾除所述電荷泵信號中的高頻分量,以產生一第二控制電壓;及將所述第二控制電壓轉換為一第二控制電流;其中,所述粗調節電路的增益大於所述細調節電路的增益,且所述反饋信號為所述鎖相環輸出信號經分頻處理後產生的,並且所述粗調節與細調節步驟同時進行,共同控制所述鎖相環產生所述目標頻率的一鎖相環輸出信號;其中,所述粗調節電路的時間常數遠大於所述細調節電路的時間常數,且所述粗調節電路中較大的時間常數是通過增大該電阻的電阻值來實現的。
- 如申請專利範圍7所述的雙鎖相環控制方法,其中其進 一步包括:將所述電荷泵信號分為兩路,分別用於進行所述粗調節與所述細調節步驟,其中大部分電流用於進行所述粗調節步驟。
- 如申請專利範圍7所述的雙鎖相環控制方法,其中所述粗調節是根據所述電荷泵信號在連續的範圍內大幅度地改變所述鎖相環輸出信號的頻率來實現對所述鎖相環輸出信號的頻率的粗調節。
- 如申請專利範圍7所述的雙鎖相環控制方法,其中所述細調節是根據所述電荷泵信號在連續的範圍內小幅度地改變所述鎖相環輸出信號的頻率來實現對所述鎖相環輸出信號的頻率的細調節。
- 如申請專利範圍7所述的雙鎖相環控制方法,其中其進一步包括:將所述經粗調節產生的輸出信號與經所述細調節產生的輸出信號疊加,控制所述鎖相環輸出信號的頻率。
- 如申請專利範圍11所述的雙鎖相環控制方法,其中所述疊加步驟通過並聯方式或者鏡像複製方式實現。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098122948A TWI477080B (zh) | 2009-07-07 | 2009-07-07 | 雙鎖相環電路及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098122948A TWI477080B (zh) | 2009-07-07 | 2009-07-07 | 雙鎖相環電路及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201103262A TW201103262A (en) | 2011-01-16 |
TWI477080B true TWI477080B (zh) | 2015-03-11 |
Family
ID=44837807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098122948A TWI477080B (zh) | 2009-07-07 | 2009-07-07 | 雙鎖相環電路及其控制方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI477080B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113098507A (zh) * | 2021-04-01 | 2021-07-09 | 瑞萨集成电路设计(北京)有限公司 | 压控振荡器及锁相环频率合成器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163186A (en) * | 1996-11-11 | 2000-12-19 | Hitachi, Ltd. | System including phase lock loop circuit |
US20080007365A1 (en) * | 2006-06-15 | 2008-01-10 | Jeff Venuti | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer |
-
2009
- 2009-07-07 TW TW098122948A patent/TWI477080B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163186A (en) * | 1996-11-11 | 2000-12-19 | Hitachi, Ltd. | System including phase lock loop circuit |
US20080007365A1 (en) * | 2006-06-15 | 2008-01-10 | Jeff Venuti | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer |
Also Published As
Publication number | Publication date |
---|---|
TW201103262A (en) | 2011-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8564340B2 (en) | Dual phase-locked loop circuit and method for controlling the same | |
US8362848B2 (en) | Supply-regulated VCO architecture | |
Wu et al. | Method for a constant loop bandwidth in LC-VCO PLL frequency synthesizers | |
US7936223B2 (en) | Low spur phase-locked loop architecture | |
US20080088379A1 (en) | Current device and method for phase-locked loop | |
JP4958948B2 (ja) | Pll周波数シンセサイザ | |
CN109921633B (zh) | 一种具有宽动态范围低失配特性的电荷泵电路 | |
CN110572150B (zh) | 时钟产生电路及时钟产生方法 | |
CN103873054A (zh) | 时钟发生器 | |
US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
US9000857B2 (en) | Mid-band PSRR circuit for voltage controlled oscillators in phase lock loop | |
US8786328B2 (en) | RF logic divider | |
US9252791B1 (en) | Phase locked loop and method for generating an oscillator signal | |
TWI477080B (zh) | 雙鎖相環電路及其控制方法 | |
US20020149087A1 (en) | Semiconductor filter system and signal frequency control method | |
US20120223750A1 (en) | Transceiver, voltage control oscillator thereof and control method thereof | |
CN211063586U (zh) | 一种跨导电容滤波器及电路 | |
US6985045B2 (en) | Gain control circuits for voltage controlled oscillators | |
US20080211590A1 (en) | Method and system for a varactor-tuned voltage-controlled ring oscillator with frequency and amplitude calibration | |
JP6615406B2 (ja) | Iq信号源 | |
US20100026397A1 (en) | Pll circuit | |
Roche et al. | A PLL with loop bandwidth enhancement for low-noise and fast-settling clock recovery | |
Maji et al. | Phase Locked Loop–A Review | |
US10637487B1 (en) | Tunable voltage controlled oscillators | |
Yapeng et al. | Design and implementation of a CMOS charge pump phase-locked loop |