JP2008283333A - 電圧制御発振器およびそれを用いたｐｌｌ回路 - Google Patents

Abstract

【課題】 電源ノイズの影響を抑制し、ジッタを低減できる電圧制御発振器を提供する。
【解決手段】 入力電圧を該入力電圧に応じた制御電流に変換する電圧電流変換回路１と、該制御電流に基づいて発振信号を出力する電流制御発振回路２とを備えた電圧制御発振器６０において、電圧電流変換回路１は、電圧制御発振器６０の発振を開始させる動作電流を供給する定電流生成部と、該動作電流により入力電圧に応じた制御電流を生成する制御電流生成部と、起動信号に基づいて該動作電流の供給および遮断を行う電流供給スイッチ１７とを有し、電流供給スイッチ１７を制御することにより、発振周波数が安定するまでの時間を短縮し、電源ノイズの影響を抑制する。
【選択図】 図２

Description

本発明は、電圧制御発振器に関し、特に電源変動や素子ばらつきによる影響を低減し、安定した周波数信号を発振可能な電圧制御発振器と、それを用いたＰＬＬ回路に関する。

従来の電圧制御発振器（以下、ＶＣＯ）５６０を図７に示す。図７のＶＣＯ５６０は、図示しない低域フィルタ（以下、ＬＰＦ）から入力される制御電圧Ｖｃに応じた電流を出力する電圧電流変換回路５１と、該電流に応じた発振周波数を出力する電流制御発振回路５２により構成される。

電圧電流変換回路５１は、ゲートに制御電圧Ｖｃが入力されるＮチャンネル電界効果トランジスタ５１１（以下、トランジスタ５１１）、ソースが電源に接続されるとともにゲートおよびドレインがトランジスタ５１１のドレインに接続されるＰチャンネル電界効果トランジスタ５１２（以下、トランジスタ５１２）、一端がトランジスタ５１１のソースに接続されるとともに他端が接地される抵抗５１３、定電流源５１４、ゲートおよびドレインが定電流源５１４に接続されるとともにソースが接地されるＮチャンネル電界効果トランジスタ５１５（以下、トランジスタ５１５）、およびゲートがトランジスタ５１５のゲート及びドレインに接続されるとともにドレインがトランジスタ５１１のドレインに接続され、ソースが接地されるＮチャンネル電界効果トランジスタ５１６（以下、トランジスタ５１６）から構成される。
電流制御発振回路５２は、ソースが電源に接続されるとともにゲートがトランジスタ５１２のゲートとドレインに接続されるＰチャンネル電界効果トランジスタ５２１（以下、トランジスタ５２１）と、トランジスタ５２１のドレインに接続される発振回路５２２から構成される。

図７のＶＣＯ５６０は、制御電圧Ｖｃに応じてトランジスタ５１１のドレイン・ソース間電流が制御され、この制御電流がトランジスタ５１２および５２１で構成されるカレントミラーで折り返されて、電流制御発振回路５２内の発振回路５２２において制御電流に応じた発振周波数を決定する。ここで、電源投入時やＰＬＬ回路の同期状態等制御電圧Ｖｃが０Ｖの場合に、トランジスタ５１１が遮断状態となって前記制御電流が流れないことによりＶＣＯ５６０の発振が止まってしまうのを避けるため、また、電源投入からＶＣＯ５６０の発振周波数が安定するまでの時間を短縮するため、常に回路に一定の電流が流れるように、定電流源５１４と、定電流源５１４からの電流をトランジスタ５１２に供給する、トランジスタ５１５および５１６で構成されたカレントミラー回路とを備えた定電流生成部を有している。

また、特許文献１には、電圧−電流変換回路と発振回路とを有するＶＣＯであって、制御電圧が入力され、その電圧値に応じた制御電流に変換する半導体回路と、制御電流に定電流を付加する定電流付加回路とを有する電圧−電流変換回路が記載されている。
該定電流付加回路には設計管理された定電流源が用いられ、前記制御電流に電源電圧に依存しない補助電流を付加することにより、回路が非動作状態であってもＶＣＯを設計内の動作領域で発振させている。

特開２００６−２４５８６０号公報

図７のＶＣＯ５６０は、電圧電流変換回路５１の定電流生成部を介して電源ノイズの影響を受けやすく、制御電流にノイズが重畳されて発振周波数が変動しやすくなり、ジッタ特性が悪くなる傾向がある。また、特許文献１に記載のＶＣＯも同様に、電圧電流変換回路を構成する定電流付加回路によって付加されたバイアス電流が電源ノイズの影響を受け、定電流を付加された制御電流にノイズが混入してＶＣＯの発振周波数が不安定になり、ジッタが大きくなってしまうという問題がある。この電源ノイズは、ＶＣＯが高速動作になるほど顕著に現れ、発振周波数をますます不安定にする。
また、従来のＶＣＯでは、同一の電源上にこれらＶＣＯを複数接続した場合、電源を経由してＶＣＯ間で相互干渉を起こし、図９に示すように、発振信号のスペクトラムが劣化して、周波数特性が悪化する場合がある。

本発明は以上の問題点に鑑み、電源ノイズの影響を抑制し、ジッタを低減できるＶＣＯを提供することを目的とする。

上記の課題を解決するため、本発明に係るＶＣＯは、入力電圧に応じて周波数制御された発振信号を出力するＶＣＯであって、該ＶＣＯは、入力電圧を該入力電圧に応じた制御電流に変換する電圧電流変換回路と、制御電流に基づいて発振信号を出力する電流制御発振回路とを備え、電圧電流変換回路は、入力電圧が入力される入力端子と、ＶＣＯの発振を開始させる動作電流を供給する定電流生成部と、動作電流により入力電圧に応じた制御電流を生成する制御電流生成部と、起動信号に基づいて動作電流の供給および遮断を行う電流供給スイッチとを有することを特徴としている。
電流供給スイッチは、起動信号に基づいて電源投入から所定時間オンし、所定時間経過後にオフするものであってもよい。

本発明に係るＶＣＯを構成する電圧電流変換回路において、制御電流生成部は、制御端および一端が電流供給スイッチを介して定電流生成部に接続された第１のトランジスタと、制御端が入力端子に接続されるとともに一端が第１のトランジスタに接続され、他端が抵抗に接続された第２のトランジスタとを有するものであってもよい。
また、定電流生成部は、定電流源と、該定電流源に接続されたカレントミラー回路とを有するものであってもよい。

本発明に係るＶＣＯを構成する電流制御発振回路は、制御端が第１のトランジスタの制御端に接続されてカレントミラー回路を構成する第３のトランジスタと、該第３のトランジスタから供給される制御電流に応じた周波数の信号を発振する発振回路とを有するものであってもよい。

本発明に係るＰＬＬ回路は、上述したＶＣＯと、ＶＣＯが出力する発振信号を分周する分周器と、分周器によって分周された発振信号と基準信号との位相差を比較する位相比較器と、位相差に応じた信号を出力するチャージポンプと、チャージポンプの出力信号の高域成分を除去し、ＶＣＯの発振周波数を制御するためのＶＣＯの入力電圧を生成するＬＰＦとを有することを特徴としている。
また、本発明に係るＰＬＬ回路は、位相比較器が、ＰＬＬ回路の同期非同期状態を検出して起動信号を電流供給スイッチに供給し、該電流供給スイッチは、起動信号に基づいて、ＰＬＬ回路が非同期状態の時にオンし、同期状態の時にオフするものであってもよい。

本発明のＶＣＯによれば、電源ノイズの影響を抑制でき、ジッタの小さい安定した発振周波数の信号を得ることができる。

本発明のＶＣＯは、基準信号と同期したクロック信号を生成するＰＬＬ回路に主に用いられる。ＰＬＬ回路の基本構成を図１に示す。
ＰＬＬ回路は、基準信号を生成する基準信号源１０と、基準信号を分周するＲカウンタ２０と、本発明に係るＶＣＯ６０と、ＶＣＯ６０の出力信号を分周するＮカウンタ７０と、Ｒカウンタ２０によって分周された基準信号とＮカウンタ７０によって分周されたＶＣＯ６０の出力信号との位相差を比較し、比較結果に応じた位相差信号を出力する位相比較器３０と、位相差信号に応じた制御電流を出力するチャージポンプ４０と、制御電圧の高域成分を除去するローパスフィルタ（以下、ＬＰＦ）５０とを備えている。このように、ＰＬＬ回路は、ＶＣＯ６０の出力信号を基準信号と同期させるために、ＶＣＯ６０の出力信号を位相比較器３０にフィードバックし、位相比較器３０で両信号の位相を比較して、その位相差に応じた信号に基づいてＶＣＯ６０を発振させる。

図１に示すように、本発明に係るＶＣＯ６０は、電圧電流変換回路と電流制御発振回路により構成される。また、図２は、本発明の第１の実施形態に係るＶＣＯ６０の回路図である。
図２のＶＣＯ６０は、入力される制御電圧Ｖｃを、その電圧値に応じた制御電流に変換する電圧電流変換回路１と、電圧電流変換回路１により生成された制御電流に応じた周波数の信号を発振する電流制御発振回路２とからなる。
電圧電流変換回路１は、ゲートが入力端子ＶＩＮに接続され、制御電圧Ｖｃを制御電流に変換するＮチャンネル電界効果トランジスタ１１（以下、トランジスタ１１）と、ソースが電源に接続されるとともにゲートおよびドレインがトランジスタ１１のドレインに接続されるＰチャンネル電界効果トランジスタ１２（以下、トランジスタ１２）と、一端がトランジスタ１１のソースに接続されるとともに他端が接地される抵抗１３とにより構成される制御電流生成部と、定電流源１４、ゲートおよびドレインが定電流源１４に接続されるとともにソースが接地されるＮチャンネル電界効果トランジスタ１５（以下、トランジスタ１５）、およびゲートがトランジスタ１５のゲート及びドレインに接続されるとともにソースが接地されるＮチャンネル電界効果トランジスタ１６（以下、トランジスタ１６）とにより構成される定電流生成部と、トランジスタ１６のドレインとトランジスタ１２のドレイン間に接続され、起動信号Ｃｔｒｌによってオンオフ制御される電流供給スイッチ１７とを備えている。

電流制御発振回路２は、ソースが電源に接続されるとともにゲートがトランジスタ１２のゲート及びドレインに接続されるＰチャンネル電界効果トランジスタ２１（以下、トランジスタ２１）と、トランジスタ２１のドレインに接続されるリングオシレータ等によって構成される発振回路２２とを備えている。

電圧電流変換回路１を構成する定電流生成部は、電源投入からＶＣＯ６０の発振周波数が安定するまでの時間を短縮するために設けられ、起動信号Ｃｔｒｌによって電流供給スイッチ１７がオンされると、定電流源１４によるバイアス電流Ｉ２がトランジスタ１５およびトランジスタ１６によって構成されるカレントミラー回路を介してトランジスタ１２に流れる。したがって、トランジスタ１２には、制御電圧Ｖｃに基づいてトランジスタ１１に流れる制御電流Ｉ１に加えてバイアス電流Ｉ２も流れるため、電流制御発振回路２を構成するトランジスタ２１に流れる電流量も増加し、増加した電流量に従って発振回路２２から所望の発振周波数を短時間に得ることができる。

また、上記定電流生成部は、電源投入時やＰＬＬ回路の同期状態において、制御電圧Ｖｃが０Ｖの場合であっても、ＶＣＯ６０の発振が停止しないように設けられている。すなわち、電源投入時やＰＬＬ回路が同期状態である時、起動信号Ｃｔｒｌによって電流供給スイッチ１７をオンにすることにより、トランジスタ１２にはバイアス電流Ｉ２が流れ、バイアス電流Ｉ２に基づく電流によってトランジスタ２１にも電流が流れ、電流制御発振回路２を動作させ続ける。

電圧電流変換回路１を構成する制御電流生成部は、定電流生成部から供給されるバイアス電流Ｉ２によってトランジスタ１２が導通状態になると、入力端子ＶＩＮを介して入力される制御電圧Ｖｃに応じてトランジスタ１１が制御され、トランジスタ１２、トランジスタ１１、および抵抗１３を介して制御電流Ｉ１が流れる。この制御電流Ｉ１は、ダイオード接続されているトランジスタ１２で一旦制御電圧に変換され、電流制御発振回路２のトランジスタ２１のゲートに出力される。

電流制御発振回路２では、トランジスタ２１に入力された制御電圧に応じてトランジスタ２１に流れる電流が変化し、この電流の変化に従って発振回路２２から周波数制御された発振信号が出力される。

電流供給スイッチ１７は、外部からの起動信号Ｃｔｒｌに従ってオンオフ制御され、電源投入から所定時間、すなわち、ＶＣＯ６０の起動開始から安定発振までの期間、起動信号Ｃｔｒｌによってオンし、定電流源１４からのバイアス電流Ｉ２をトランジスタ１２に供給する。また、電源投入から所定時間経過後は、起動信号Ｃｔｒｌによってオフし、電源ノイズ等による電源電圧変動の影響を受けやすいバイアス電流Ｉ２の供給を停止する。
また、電流供給スイッチ１７は、ＰＬＬ回路を短時間に同期させる場合、すなわち、電源投入から、基準信号とＶＣＯ６０の出力信号との位相を短時間に同期させる場合に、起動信号Ｃｔｒｌによってオンし、定電流源１４からのバイアス電流Ｉ２をトランジスタ１２に供給する。そして、位相同期検出後は、電流供給スイッチ１７は起動信号Ｃｔｒｌによってオフし、電源ノイズ等による電源電圧変動の影響を受けやすいバイアス電流Ｉ２の供給を停止する。起動信号Ｃｔｒｌは位相比較器から供給され、電源投入時に電流供給スイッチ１７をオンにし、ＰＬＬ回路が同期した時に、電流供給スイッチ１７をオフにする。

次に、本発明のＶＣＯ６０の動作を説明する。
図２より、ＬＰＦから出力される制御電圧Ｖｃが、入力端子ＶＩＮを介して電圧電流変換回路１のトランジスタ１１のゲートに入力されると、トランジスタ１１は導通状態となり、入力された制御電圧Ｖｃはトランジスタ１１により制御電流Ｉ１に変換される。この制御電流Ｉ１はトランジスタ１２にも流れ、ダイオード接続されているトランジスタ１２で再び制御電圧に変換される。
トランジスタ１２で変換された制御電圧は、電流制御発振回路２のトランジスタ２１のゲートに入力され、この制御電圧に応じてトランジスタ２１に流れる電流が変化し、この電流の変化に従って発振回路２２から周波数制御された発振信号が出力される。

制御電圧Ｖｃ＝０Ｖの場合、トランジスタ１１は遮断され、制御電流Ｉ１は流れない。そのため、ＶＣＯ６０の発振も停止する。しかし、ＶＣＯ６０が一度発振を停止してしまうと、再び発振を開始させてから所望の周波数に安定するまでに時間がかかる。そこで本発明では、制御電圧Ｖｃ＝０Ｖの場合であっても、ＶＣＯ６０の発振が停止しないように、定電流源１４からバイアス電流Ｉ２を供給する定電流生成部を設け、電源投入開始と同時に外部からの起動信号Ｃｔｒｌにより電流供給スイッチ１７をオンにし、バイアス電流Ｉ２をトランジスタ１２に供給する。これにより、トランジスタ１２に接続されたトランジスタ２１にバイアス電流Ｉ２に基づく電流が流れ、該電流に従って発振回路２２が動作することにより、ＶＣＯ６０の発振が維持される。

電源投入開始後、入力された制御電圧Ｖｃは、トランジスタ１１によって制御電流Ｉ１に変換される。制御電流Ｉ１はトランジスタ１２に流れるため、トランジスタ１２にはバイアス電流Ｉ２に加えて制御電流Ｉ１も流れるようになる。
制御電流Ｉ１は制御電圧Ｖｃに比例し、また、ＶＣＯ６０の発振周波数も制御電圧Ｖｃに比例するため、ＶＣＯ６０の発振周波数は制御電流Ｉ１に比例して増加する。
トランジスタ１２にはバイアス電流Ｉ２と制御電流Ｉ１の和が流れるため、電流制御発振回路２から出力される発振周波数は、制御電流Ｉ１のみの場合と比べて所望の周波数に短時間で到達する。

このようなＶＣＯ６０の発振周波数を早期に安定させる方法は、ＰＬＬ回路を短時間に同期させたい場合にも適用できる。図３は、電源投入からＶＣＯ６０の発振周波数が安定するまでの制御電圧Ｖｃおよび起動信号Ｃｔｒｌの動作波形図である。前述した通り、ＶＣＯ６０の発振が停止しないように、時間ｔ１において、電源投入と同時にＨレベルの起動信号Ｃｔｒｌを電圧電流変換回路１の電流供給スイッチ１７に供給してオンにし、定電流源１４からトランジスタ１２にバイアス電流Ｉ２を供給する。電流制御発振回路２は、このバイアス電流Ｉ２に基づいた電流をトランジスタ２１を介して発振回路２２に供給し、ＶＣＯ６０を発振させる。時間ｔ２において、基準信号とＶＣＯ６０の出力信号との位相差に応じた制御電圧Ｖｃがトランジスタ１１に入力されると、該制御電圧Ｖｃに応じた制御電流Ｉ１がトランジスタ１１およびトランジスタ１２に流れる。トランジスタ１２には、バイアス電流Ｉ２に加えて制御電流Ｉ１も流れるため、ＶＣＯ６０の発振周波数は、制御電圧Ｖｃの上昇とともに増加する。

時間ｔ３において、制御電圧Ｖｃが安定し、ＰＬＬ回路が同期状態になったことを位相比較器で検知すると、位相比較器からＬレベルの起動信号Ｃｔｒｌを電流供給スイッチ１７に供給してオフにし、バイアス電流Ｉ２の供給を停止する。ＶＣＯ６０をこのように動作させることにより、ＰＬＬ回路が同期するまでの時間を短縮でき、また、電源ノイズ等による電源電圧変動の影響を抑制することができるため、ジッタの小さい安定した発振周波数の信号を得ることができる。

電流供給スイッチ１７のオン時間の設定は、通常知られたＣＲ回路や計数回路等により任意に行うことができる。ＶＣＯ６０の発振周波数を所望の値に迅速に安定させるにはオン時間を長めに設定すればよいが、電源ノイズ等による電源電圧変動の影響を最小限に抑えるためには、電流供給スイッチ１７をオンした後、バイアス電流Ｉ２がトランジスタ１２に供給されて制御電圧Ｖｃに応じた制御電流Ｉ１が流れ始めた時に、オフしてもよい。トランジスタ１２に一旦制御電流Ｉ１が流れ始めれば、ＶＣＯの発振を継続させるためのバイアス電流Ｉ２は不要になるためである。電流供給スイッチ１７のオン時間の設定は、電源ノイズ等の混入の影響や素子特性に応じて適宜調整を行う。

次に、本発明に係るＶＣＯの第２の実施形態について説明する。
図４は、本発明の第２の実施形態に係るＶＣＯ１６０の回路図である。
本実施形態のＶＣＯ１６０は、第１の実施形態と同様、電圧電流変換回路１０１と電流制御発振回路１０２とからなる。
電圧電流変換回路１０１は、ゲートが入力端子ＶＩＮに接続され、制御電圧Ｖｃを制御電流に変換するＰチャンネル電界効果トランジスタ１１１（以下、トランジスタ１１１）と、ソースが接地されるとともにゲートおよびドレインがトランジスタ１１１のドレインに接続されるＮチャンネル電界効果トランジスタ１１２（以下、トランジスタ１１２）と、一端がトランジスタ１１１のソースに接続されるとともに他端が電源に接続される抵抗１１３とにより構成される制御電流生成部と、定電流源１１４と、ゲートおよびドレインが定電流源１１４に接続されるとともにソースが電源に接続されるＰチャンネル電界効果トランジスタ１１５（以下、トランジスタ１１５）と、ゲートがトランジスタ１１５のゲート及びドレインに接続されるとともにソースが電源に接続されるＰチャンネル電界効果トランジスタ１１６（以下、トランジスタ１１６）とにより構成される定電流生成部と、トランジスタ１１６のドレインとトランジスタ１１２のドレイン間に接続され、起動信号Ｃｔｒｌによってオンオフ制御される電流供給スイッチ１１７とを備えている。

電流制御発振回路１０２は、ソースが接地されるとともにゲートがトランジスタ１１２のゲート及びドレインに接続されるＮチャンネル電界効果トランジスタ１２１（以下、トランジスタ１２１）と、トランジスタ１２１のドレインに接続されるリングオシレータ等によって構成される発振回路１２２とを備えている。

すなわち、本実施形態のＶＣＯ１６０は、第１の実施形態のＶＣＯ６０に対して、バイアス電流を供給する定電流源を接地側に接続し、制御電圧Ｖｃの入力されるトランジスタをＰチャンネル電界効果トランジスタに換えたことに伴う構成の違いを有してはいるが、基本的には、回路構成、動作原理、および効果は第１の実施形態と同様であるため、詳細な説明は省略する。

したがって、本発明の第２の実施形態に係るＶＣＯ１６０によっても、電源投入から発振周波数が安定するまでの時間、およびＰＬＬ回路が同期するまでの時間を短縮することができ、また、電源ノイズ等による電源電圧変動の影響を最小限に抑制することにより、ジッタの小さい安定した発振周波数を得ることができる。

次に、本発明に係るＶＣＯの第３の実施形態について説明する。
図５は、本発明の第３の実施形態に係るＶＣＯ２６０の回路図である。
本実施形態のＶＣＯ２６０は、第１の実施形態に係るＶＣＯ６０の電圧電流変換回路１において、制御電圧Ｖｃを制御電流に変換する部分にオペアンプを用いた構成としたものである。すなわち、オペアンプ１８とトランジスタ１１とで帰還ループを形成し、オペアンプ１８の出力端がトランジスタ１１のゲートに接続され、トランジスタ１１のソースと抵抗１３との中間点がオペアンプ１８の反転入力端子に接続される。また、オペアンプ１８の非反転入力端子には、制御電圧Ｖｃが供給される。その他の構成は、第１の実施形態に係るＶＣＯ６０と同様である。本実施形態においても、第１の実施形態と同様、電源投入から発振周波数が安定するまでの時間、およびＰＬＬ回路が同期するまでの時間を短縮することができ、また、電源ノイズ等による電源電圧変動の影響を最小限に抑制することにより、ジッタの小さい安定した発振周波数を得ることができる。

次に、本発明に係るＶＣＯの第４の実施形態について説明する。
図６は、本発明の第４の実施形態に係るＶＣＯ３６０の回路図である。
本実施形態のＶＣＯ３６０は、第１の実施形態に係るＶＣＯ６０の電圧電流変換回路１において、制御電圧Ｖｃを制御電流に変換する変換部を差動型としたものである。
すなわち、ゲートに制御電圧Ｖｃが入力され、ドレインがトランジスタ１２のドレインに接続されるＮチャンネル電界効果トランジスタ１９と、ゲートに基準電圧ＶＲＥＦが入力され、ドレインがトランジスタ１２および２１のゲートと定電流生成部に接続されるＮチャンネル電界効果トランジスタ２０（以下、トランジスタ１９、２０）と、これらトランジスタ１９、２０のソースが抵抗２３に共通に接続されて差動型増幅回路を構成している。

このような構成により、電源投入から制御電圧Ｖｃが供給されるまでは、ＶＣＯ３６０の発振が停止しないように、電流供給スイッチ１７をオンにしてトランジスタ１２にバイアス電流Ｉ２を流し、制御電圧Ｖｃが供給された後は、上記差動型増幅回路に入力される制御電圧Ｖｃと基準電圧ＶＲＥＦとの差電圧に応じて流れる電流Ｉ３がバイアス電流Ｉ２に加算されてトランジスタ１２に流れるようになる。
したがって、ＶＣＯ３６０の発振周波数は、所望の周波数に短時間で到達する。そして、所望の周波数に到達後は、電流供給スイッチ１７をオフにしてバイアス電流Ｉ２の供給を停止することにより、電流に重畳された電源ノイズの影響を抑制することができる。

以上、本発明に係る種々の実施形態について述べたが、本発明は、これらの実施形態に限られるものではなく、これらを適宜組み合わせたものや、当業者であれば代替可能な他の構成を用いてもよい。例えば、本発明のＶＣＯを構成する電圧電流変換回路において、定電流生成部を構成するカレントミラー回路は、カスコードカレントミラー回路を用いてもよい。また、電流供給スイッチ１７は、種々の構成が考えられるが、例えば、トランスミッションゲートや差動スイッチ等を用いてもよい。

また、本発明のＶＣＯを用いれば、同一の電源上に複数のＶＣＯを接続した場合でも、電源を経由したＶＣＯ間の相互干渉を抑制することができ、出力信号のスペクトラムが図６に示すような安定したスペクトラムとなって、良好な周波数特性を得ることができる。

本発明に係る電圧制御発振器を含むＰＬＬ回路のブロック図である。 本発明の第１の実施形態に係る電圧制御発振器の回路図である。 本発明の電圧制御発振器における電源投入から発振周波数が安定するまでの制御電圧および起動信号の動作波形図である。 本発明の第２の実施形態に係る電圧制御発振器の回路図である。 本発明の第３の実施形態に係る電圧制御発振器の回路図である。 本発明の第４の実施形態に係る電圧制御発振器の回路図である。 従来の電圧制御発振器の回路図である。 本発明の電圧制御発振器を同一の電源上に複数接続した場合の出力信号のスペクトラム 従来の電圧制御発振器を同一の電源上に複数接続した場合の出力信号のスペクトラム

符号の説明

１、１０１、２０１、３０１ 電圧電流変換回路
２、１０２、２０２、３０２ 電流制御発振回路
１０ 基準信号源
２０ Ｒカウンタ
３０ 位相比較器
４０ チャージポンプ
５０ ローパスフィルタ
６０、１６０、２６０、３６０ 電圧制御発振器
７０ Ｎカウンタ
１２、２１、１１１、１１５、１１６ Ｐチャンネル電界効果トランジスタ
１１、１５、１６、１９、２０、１１２、１２１ Ｎチャンネル電界効果トランジスタ
１３、１１３ 抵抗
１４、１１４ 定電流源
１８ オペアンプ

Claims (7)

1. 入力電圧に応じて周波数制御された発振信号を出力する電圧制御発振器において、該電圧制御発振器は、
   前記入力電圧を該入力電圧に応じた制御電流に変換する電圧電流変換回路と、
   前記制御電流に基づいて前記発振信号を出力する電流制御発振回路とを備え、
   前記電圧電流変換回路は、前記入力電圧が入力される入力端子と、前記電圧制御発振器の発振を開始させる動作電流を供給する定電流生成部と、該動作電流により前記入力電圧に応じた前記制御電流を生成する制御電流生成部と、起動信号に基づいて前記動作電流の供給および遮断を行う電流供給スイッチと、
   を有することを特徴とする電圧制御発振器。
2. 前記電流供給スイッチは、前記起動信号に基づいて電源投入から所定時間オンし、所定時間経過後オフすることを特徴とする請求項１に記載の電圧制御発振器。
3. 前記制御電流生成部は、制御端および一端が前記電流供給スイッチを介して前記定電流生成部に接続された第１のトランジスタと、制御端が前記入力端子に接続されるとともに一端が前記第１のトランジスタに接続され他端が抵抗に接続された第２のトランジスタと
   を有することを特徴とする請求項１又は２に記載の電圧制御発振器。
4. 前記定電流生成部は、定電流源と、該定電流源に接続されたカレントミラー回路と
   を有することを特徴とする請求項１乃至３のいずれか一項に記載の電圧制御発振器。
5. 前記電流制御発振回路は、制御端が前記第１のトランジスタの制御端に接続されてカレントミラー回路を構成する第３のトランジスタと、該第３のトランジスタから供給される前記制御電流に応じた周波数の信号を発振する発振回路とを有することを特徴とする請求項１乃至４のいずれか一項に記載の電圧制御発振器。
6. 請求項１乃至５に記載の電圧制御発振器と、該電圧制御発振器が出力する前記発振信号を分周する分周器と、前記分周器によって分周された前記発振信号と基準信号との位相差を比較する位相比較器と、前記位相差に応じた信号を出力するチャージポンプと、前記チャージポンプの出力信号の高域成分を除去し前記電圧制御発振器の発振周波数を制御する前記入力電圧を生成する低域フィルタとを有することを特徴とするＰＬＬ回路。
7. 前記位相比較器は、前記ＰＬＬ回路が同期状態に達したか否かを検出して前記起動信号を前記電流供給スイッチに供給し、該電流供給スイッチは、前記起動信号に基づいて前記ＰＬＬ回路が非同期状態の時にオンし、同期状態の時にオフすることを特徴とする請求項６に記載のＰＬＬ回路。