JPH10233683A - Pll回路 - Google Patents
Pll回路Info
- Publication number
- JPH10233683A JPH10233683A JP9034698A JP3469897A JPH10233683A JP H10233683 A JPH10233683 A JP H10233683A JP 9034698 A JP9034698 A JP 9034698A JP 3469897 A JP3469897 A JP 3469897A JP H10233683 A JPH10233683 A JP H10233683A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- loop filter
- circuit
- active loop
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ロックアップの高速化と、低消費電流化との
両方を実現することができるPLL回路を提供する。 【解決手段】 ロック検出器5は、位相比較器3からの
ロック状態か否かを示す信号に応じて、基準信号S1
と、VCO7から出力されて、可変分周器4により分周
された出力信号S2とが、予め決められた一定の位相関
係にあるか否か(ロックしているか否か)を検出する。
ロック検出器5は、検出結果に応じて、定電流回路61
の電流値を切り換える制御信号を形成して、これを定電
流回路61に供給する。定電流回路61は、ロック検出
器5から制御信号に基づいて、ロック状態にあるときに
は、能動ループフィルタ6の駆動電流の電流値を小さく
し、非ロック状態であるときには、能動ループフィルタ
6の駆動電流の電流値を大きくする。
両方を実現することができるPLL回路を提供する。 【解決手段】 ロック検出器5は、位相比較器3からの
ロック状態か否かを示す信号に応じて、基準信号S1
と、VCO7から出力されて、可変分周器4により分周
された出力信号S2とが、予め決められた一定の位相関
係にあるか否か(ロックしているか否か)を検出する。
ロック検出器5は、検出結果に応じて、定電流回路61
の電流値を切り換える制御信号を形成して、これを定電
流回路61に供給する。定電流回路61は、ロック検出
器5から制御信号に基づいて、ロック状態にあるときに
は、能動ループフィルタ6の駆動電流の電流値を小さく
し、非ロック状態であるときには、能動ループフィルタ
6の駆動電流の電流値を大きくする。
Description
【0001】
【発明の属する技術分野】この発明は、例えば、携帯電
話端末のPLLシンセサイザ回路に用いられるPLL
(Phase Locked Loop)回路に関す
る。
話端末のPLLシンセサイザ回路に用いられるPLL
(Phase Locked Loop)回路に関す
る。
【0002】
【従来の技術】例えば、携帯電話機の通信モジュール
は、図3に示すように、送信回路11と、受信回路12
と、アンテナ共用回路13と、PLLシンセサイザ回路
20とを備えている。アンテナ共用回路13は、例え
ば、携帯電話機から送信する信号が、受信した信号に対
して干渉することを防止して、制御部10により動作状
態とされる送信回路11または受信回路12とによりア
ンテナ14を共用して用いることができるようにする。
は、図3に示すように、送信回路11と、受信回路12
と、アンテナ共用回路13と、PLLシンセサイザ回路
20とを備えている。アンテナ共用回路13は、例え
ば、携帯電話機から送信する信号が、受信した信号に対
して干渉することを防止して、制御部10により動作状
態とされる送信回路11または受信回路12とによりア
ンテナ14を共用して用いることができるようにする。
【0003】PLLシンセサイザー回路20は、送信回
路11には、送信信号を複数の送信スロットのそれぞれ
に対応した周波数の高周波無線信号に変換するための周
波数信号を、受信回路12には、複数の受信スロットの
それぞれで受信した周波数の高周波無線信号から受信信
号に変換するための周波数信号を、それぞれ、スロット
の切り換えに合わせて高速に切り換える回路である。
路11には、送信信号を複数の送信スロットのそれぞれ
に対応した周波数の高周波無線信号に変換するための周
波数信号を、受信回路12には、複数の受信スロットの
それぞれで受信した周波数の高周波無線信号から受信信
号に変換するための周波数信号を、それぞれ、スロット
の切り換えに合わせて高速に切り換える回路である。
【0004】PLLシンセサイザ回路20は、例えば、
図4に示すように、位相比較器21、ローパスフィルタ
(LPF)22、電圧制御発振器(VCO)23、可変
分周器24からなる。そして、VCO23から出力され
た信号は、可変分周器24に供給されて、ここで制御部
10からのプリセット値に応じて分周される。
図4に示すように、位相比較器21、ローパスフィルタ
(LPF)22、電圧制御発振器(VCO)23、可変
分周器24からなる。そして、VCO23から出力され
た信号は、可変分周器24に供給されて、ここで制御部
10からのプリセット値に応じて分周される。
【0005】この分周された信号S12と、基準発振器
から出力された基準信号S11とが、位相比較器21に
おいて位相比較される。そして、その位相差に相当する
制御電圧がLPF22を通じてVCO23に印加され
て、このVCO23の出力周波数信号の周波数が制御さ
れる。
から出力された基準信号S11とが、位相比較器21に
おいて位相比較される。そして、その位相差に相当する
制御電圧がLPF22を通じてVCO23に印加され
て、このVCO23の出力周波数信号の周波数が制御さ
れる。
【0006】これにより、VCO23から出力されて、
可変分周器24により分周された信号S12と、基準信
号S11とが、一定の位相関係を有するように制御され
る。このように、基準信号S11と、信号S12とが、
一定の位相関係になることをロックといい、この一定の
位相関係が保たれている状態をロック状態という。
可変分周器24により分周された信号S12と、基準信
号S11とが、一定の位相関係を有するように制御され
る。このように、基準信号S11と、信号S12とが、
一定の位相関係になることをロックといい、この一定の
位相関係が保たれている状態をロック状態という。
【0007】そして、携帯電話機の場合、送受する信号
は高周波無線信号であり、周波数変化が大きい場合もあ
るため、PLLシンセサイザ回路20において、VCO
23に印加する制御電圧は、トランジスタやFET(電
界効果トランジスタ)などの能動素子が用いられて形成
され、高速な動作が可能な能動ループフィルタ(アクテ
ィブループフィルタ)により得るようにされている。
は高周波無線信号であり、周波数変化が大きい場合もあ
るため、PLLシンセサイザ回路20において、VCO
23に印加する制御電圧は、トランジスタやFET(電
界効果トランジスタ)などの能動素子が用いられて形成
され、高速な動作が可能な能動ループフィルタ(アクテ
ィブループフィルタ)により得るようにされている。
【0008】図5、図6は、この種のPLLシンセサイ
ザ回路に用いられるPLL回路の能動ループフィルタの
一例を示すものである。図5は、いいわゆる定電流ドラ
イブの能動ループフィルタを示し、図6は、いわゆる抵
抗ドライブの能動ループフィルタを示している。
ザ回路に用いられるPLL回路の能動ループフィルタの
一例を示すものである。図5は、いいわゆる定電流ドラ
イブの能動ループフィルタを示し、図6は、いわゆる抵
抗ドライブの能動ループフィルタを示している。
【0009】図5、図6に示すように、この場合の能動
ループフィルタは、位相比較器21からの出力信号が、
トランジスタ222のベース端子に入力信号として供給
される。そして、DC/DCコンバータなどから電源電
圧の供給を受けて、定電流回路21、あるいは、プルア
ップ抵抗26により、この能動ループフィルタの駆動電
流を形成して駆動し、位相差に応じた制御電圧をVCO
23に対して印加することができるようにされている。
ループフィルタは、位相比較器21からの出力信号が、
トランジスタ222のベース端子に入力信号として供給
される。そして、DC/DCコンバータなどから電源電
圧の供給を受けて、定電流回路21、あるいは、プルア
ップ抵抗26により、この能動ループフィルタの駆動電
流を形成して駆動し、位相差に応じた制御電圧をVCO
23に対して印加することができるようにされている。
【0010】
【発明が解決しようとする課題】ところで、通常、PL
L回路のロックアップ時間は、能動ループフィルタの持
つ定数により決定される。しかし、PLL回路におい
て、周波数変化が大きい場合、VCOへ印加する制御電
圧も大きく変化するため、能動ループフィルタを構成す
る能動アンプ(アクティブアンプ)の出力のドライブ能
力がロックアップ時間を決定するようになる。すなわ
ち、能動ループフィルタが、VCOに対してどれだけ早
く目的とするレベルの制御電圧を印加することができる
かによって、PLL回路のロックアップ時間が決まる。
L回路のロックアップ時間は、能動ループフィルタの持
つ定数により決定される。しかし、PLL回路におい
て、周波数変化が大きい場合、VCOへ印加する制御電
圧も大きく変化するため、能動ループフィルタを構成す
る能動アンプ(アクティブアンプ)の出力のドライブ能
力がロックアップ時間を決定するようになる。すなわ
ち、能動ループフィルタが、VCOに対してどれだけ早
く目的とするレベルの制御電圧を印加することができる
かによって、PLL回路のロックアップ時間が決まる。
【0011】通常、能動アンプには、トランジスタある
いはFETを用いている。前述の図5、図6に示した能
動ループフィルタの場合にはトランジスタが用いられて
いる。このため、VCOに印加する制御電圧を降下させ
る場合、トランジスタのコレクタあるいはFETを用い
た場合にはFETのドレインにより電流を引き込むた
め、VCOに印加する制御電圧を早く降下させることが
できる。
いはFETを用いている。前述の図5、図6に示した能
動ループフィルタの場合にはトランジスタが用いられて
いる。このため、VCOに印加する制御電圧を降下させ
る場合、トランジスタのコレクタあるいはFETを用い
た場合にはFETのドレインにより電流を引き込むた
め、VCOに印加する制御電圧を早く降下させることが
できる。
【0012】これに対し、VCOに印加する制御電圧を
低い制御電圧から高い制御電圧に高速に上昇させる場合
には、能動ループフィルタから出力される、いわゆる、
吐き出し電流を大きくしなければならない。吐き出し電
流は、図5、図6に示した能動ループフィルタの場合に
は、定電流回路221の電流値、あるいは、プルアップ
抵抗226の抵抗値に依存する。
低い制御電圧から高い制御電圧に高速に上昇させる場合
には、能動ループフィルタから出力される、いわゆる、
吐き出し電流を大きくしなければならない。吐き出し電
流は、図5、図6に示した能動ループフィルタの場合に
は、定電流回路221の電流値、あるいは、プルアップ
抵抗226の抵抗値に依存する。
【0013】例えば、図5、図6に示した能動ループフ
ィルタにおいて、図7の点線で示すように、目的とする
レベルの制御電圧を得るために、ある程度の時間がかか
っていた場合に、図7において実線が示すように、制御
電圧を高速に上昇させて、VCOに印加する目的とする
レベルの制御電圧を迅速に得ようとすれば、定電流回路
221の電流値を大きくして、あるいは、プルアップ抵
抗226の抵抗値を小さくして、能動ループフィルタの
駆動電流を大きくする必要が生じる。
ィルタにおいて、図7の点線で示すように、目的とする
レベルの制御電圧を得るために、ある程度の時間がかか
っていた場合に、図7において実線が示すように、制御
電圧を高速に上昇させて、VCOに印加する目的とする
レベルの制御電圧を迅速に得ようとすれば、定電流回路
221の電流値を大きくして、あるいは、プルアップ抵
抗226の抵抗値を小さくして、能動ループフィルタの
駆動電流を大きくする必要が生じる。
【0014】しかし、このように、駆動電流を大きくし
た場合には、能動ループフィルタの消費電流が増大して
しまう。携帯電話機などの場合には、電源として予め決
められた電池やバッテリを用いるため、能動ループフィ
ルタの消費電流が増大することにより電池やバッテリの
寿命が短くなるなどして好ましくない。
た場合には、能動ループフィルタの消費電流が増大して
しまう。携帯電話機などの場合には、電源として予め決
められた電池やバッテリを用いるため、能動ループフィ
ルタの消費電流が増大することにより電池やバッテリの
寿命が短くなるなどして好ましくない。
【0015】また、例えば、携帯電話機などにおいて
は、上述のように、電源は予め決められた電池やバッテ
リを用いるようにされているために、電源電圧が限定さ
れる。このため、能動ループフィルタの電源電圧を昇圧
回路で作り出すことが多い。
は、上述のように、電源は予め決められた電池やバッテ
リを用いるようにされているために、電源電圧が限定さ
れる。このため、能動ループフィルタの電源電圧を昇圧
回路で作り出すことが多い。
【0016】このような場合に、能動ループフィルタに
供給する電源電圧を高くして、能動ループフィルタの駆
動電流を大きくしようとすると、例えば、DC/DCコ
ンバータなどの能動ループフィルタに供給する電源電圧
を昇圧する回路においての消費電流量は昇圧比倍される
ため、電池やバッテリにかかる負担は大きくなる。
供給する電源電圧を高くして、能動ループフィルタの駆
動電流を大きくしようとすると、例えば、DC/DCコ
ンバータなどの能動ループフィルタに供給する電源電圧
を昇圧する回路においての消費電流量は昇圧比倍される
ため、電池やバッテリにかかる負担は大きくなる。
【0017】このように、能動ループフィルタの駆動電
流を大きくした場合には、ロックアップ時間を短縮する
ことはできるが、消費電流が増大してしまうため好まし
くない。また、消費電流を押さえれば、ロックアップの
高速化を図ることができない。
流を大きくした場合には、ロックアップ時間を短縮する
ことはできるが、消費電流が増大してしまうため好まし
くない。また、消費電流を押さえれば、ロックアップの
高速化を図ることができない。
【0018】以上のことにかんがみ、この発明は、ロッ
クアップの高速化と、低消費電流化との両方を両立して
実現することができるPLL回路を提供することを目的
とする。
クアップの高速化と、低消費電流化との両方を両立して
実現することができるPLL回路を提供することを目的
とする。
【0019】
【課題を解決するための手段】上記課題を解決するた
め、この発明によるPLL回路は、印加される制御電圧
に応じた周波数の信号を発生する電圧制御発振器と、前
記電圧制御発振器の出力信号を所定周波数に分周する分
周器と、前記分周器の出力信号と基準信号とを比較し、
その位相差に応じた信号を出力する位相比較器と、前記
位相比較器の前記位相差に応じた信号に基づいて、前記
電圧制御発振器に供給する前記制御電圧を生成するため
のフィルタと、前記位相差が所定範囲内にあるロック状
態であるか否かを検出するロック検出手段とを備え、前
記フィルタは、能動ループフィルタで構成するととも
に、前記ロック検出手段での検出結果に基づいて、前記
ロック状態のときと、非ロック状態のときとで前記能動
ループフィルタの駆動電流を切り換えることを特徴とす
る。
め、この発明によるPLL回路は、印加される制御電圧
に応じた周波数の信号を発生する電圧制御発振器と、前
記電圧制御発振器の出力信号を所定周波数に分周する分
周器と、前記分周器の出力信号と基準信号とを比較し、
その位相差に応じた信号を出力する位相比較器と、前記
位相比較器の前記位相差に応じた信号に基づいて、前記
電圧制御発振器に供給する前記制御電圧を生成するため
のフィルタと、前記位相差が所定範囲内にあるロック状
態であるか否かを検出するロック検出手段とを備え、前
記フィルタは、能動ループフィルタで構成するととも
に、前記ロック検出手段での検出結果に基づいて、前記
ロック状態のときと、非ロック状態のときとで前記能動
ループフィルタの駆動電流を切り換えることを特徴とす
る。
【0020】請求項1に記載のPLL回路によれば、ロ
ック検出手段により、分周器からの出力信号と基準信号
との位相差が所定の範囲内にあり、分周器からの出力信
号と基準信号とが予め決められた一定の位相関係になっ
ているか否か、すなわち、ロック状態となっているか否
かが検出される。
ック検出手段により、分周器からの出力信号と基準信号
との位相差が所定の範囲内にあり、分周器からの出力信
号と基準信号とが予め決められた一定の位相関係になっ
ているか否か、すなわち、ロック状態となっているか否
かが検出される。
【0021】このロック検出手段の検出結果に基づい
て、分周器からの出力信号と基準信号とが予め決められ
た一定の位相関係になっていない状態(非ロック状態)
のときには、能動ループフィルタで構成されたフィルタ
の駆動電流の電流値が大きくされる。このため、高速に
電圧制御発振器に印加する制御電圧を形成することが可
能となり、電圧制御発振器から出力されて分周器で分周
された出力信号を、この出力信号と基準信号との位相差
が所定の範囲内となるように迅速に引き込むことができ
る。すなわちロックアップの高速化を図ることができ
る。
て、分周器からの出力信号と基準信号とが予め決められ
た一定の位相関係になっていない状態(非ロック状態)
のときには、能動ループフィルタで構成されたフィルタ
の駆動電流の電流値が大きくされる。このため、高速に
電圧制御発振器に印加する制御電圧を形成することが可
能となり、電圧制御発振器から出力されて分周器で分周
された出力信号を、この出力信号と基準信号との位相差
が所定の範囲内となるように迅速に引き込むことができ
る。すなわちロックアップの高速化を図ることができ
る。
【0022】また、分周器からの出力信号と基準信号と
が一定の位相関係になっている状態(ロック状態)のと
きには、非ロック状態の場合よりも、能動ループフィル
タで構成された前記フィルタの駆動電流の電流値が小さ
くされる。このため、このフィルタの低消費電流化を図
ることができる。
が一定の位相関係になっている状態(ロック状態)のと
きには、非ロック状態の場合よりも、能動ループフィル
タで構成された前記フィルタの駆動電流の電流値が小さ
くされる。このため、このフィルタの低消費電流化を図
ることができる。
【0023】このように、分周器から出力された出力信
号が基準信号にロックしているか否かに応じて、能動ル
ープフィルタの駆動電流を制御することによって、ロッ
クアップの高速化と、フィルタの低消費電流化とを実現
する。
号が基準信号にロックしているか否かに応じて、能動ル
ープフィルタの駆動電流を制御することによって、ロッ
クアップの高速化と、フィルタの低消費電流化とを実現
する。
【0024】
【発明の実施の形態】図1は、この発明によるPLL回
路の一実施の形態を説明するための図である。この実施
の形態のPLL回路は、前述の図3に示した携帯電話器
のPLLシンセサイザ回路に用いられるものである。
路の一実施の形態を説明するための図である。この実施
の形態のPLL回路は、前述の図3に示した携帯電話器
のPLLシンセサイザ回路に用いられるものである。
【0025】図1に示すように、この実施の形態のPL
L回路は、水晶振動子8からの信号の供給を受けて、基
準信号S1を形成する基準発振器1と、分周器(レファ
レンスディバイダ)2と、位相比較器3と、前述の制御
部10から分周比が与えられる可変分周器(プログラマ
ブルディバイダ)4と、ロック検出器5と、能動ループ
フィルタ6と、VCO7とを備えている。
L回路は、水晶振動子8からの信号の供給を受けて、基
準信号S1を形成する基準発振器1と、分周器(レファ
レンスディバイダ)2と、位相比較器3と、前述の制御
部10から分周比が与えられる可変分周器(プログラマ
ブルディバイダ)4と、ロック検出器5と、能動ループ
フィルタ6と、VCO7とを備えている。
【0026】この実施の形態において、能動ループフィ
ルタ6は、アクティブアンプの構成とされ、図5を用い
て前述した能動ループフィルタと同様に、トランジスタ
222のコレクタ端子とベース端子との間にコンデンサ
223、抵抗224が接続され、位相比較器3とトラン
ジスタ222のベース端子との間に抵抗225が接続さ
れている。そして、トランジスタ222のコレクタ側
に、この能動ループフィルタ6のドライブ用の定電流回
路61が設けられている。
ルタ6は、アクティブアンプの構成とされ、図5を用い
て前述した能動ループフィルタと同様に、トランジスタ
222のコレクタ端子とベース端子との間にコンデンサ
223、抵抗224が接続され、位相比較器3とトラン
ジスタ222のベース端子との間に抵抗225が接続さ
れている。そして、トランジスタ222のコレクタ側
に、この能動ループフィルタ6のドライブ用の定電流回
路61が設けられている。
【0027】この実施の形態の定電流回路61は、PL
L回路を高速にロックさせるようにすることが可能な比
較的大きい電流値と、低消費電流化が可能な比較的小さ
い電流値の2通りに切り換え可能に構成されている。こ
の電流値の切り換えは、後述するように、ロック検出器
5からの出力によって行われる。
L回路を高速にロックさせるようにすることが可能な比
較的大きい電流値と、低消費電流化が可能な比較的小さ
い電流値の2通りに切り換え可能に構成されている。こ
の電流値の切り換えは、後述するように、ロック検出器
5からの出力によって行われる。
【0028】ロック検出器5は、後述にもするように、
位相比較器3から出力される、可変分周器4において分
周されて出力された出力信号S2と、基準信号S1との
位相差が所定範囲内にあり、予め決められた一定の位相
関係を有しているか否か(ロックしているか否か)を示
す信号に基づいて、前述したように、定電流回路61が
形成する能動ループフィルタ6の2種類の駆動電流を切
り換える制御信号を形成し、これを定電流回路61に供
給するものである。
位相比較器3から出力される、可変分周器4において分
周されて出力された出力信号S2と、基準信号S1との
位相差が所定範囲内にあり、予め決められた一定の位相
関係を有しているか否か(ロックしているか否か)を示
す信号に基づいて、前述したように、定電流回路61が
形成する能動ループフィルタ6の2種類の駆動電流を切
り換える制御信号を形成し、これを定電流回路61に供
給するものである。
【0029】そして、この実施の形態のPLL回路は、
以下のように動作する。基準発振器1により発振され
て、分周器2により分周された基準信号S1が、位相比
較器3に供給される。
以下のように動作する。基準発振器1により発振され
て、分周器2により分周された基準信号S1が、位相比
較器3に供給される。
【0030】一方、VCO7から出力された出力信号
が、可変分周器4に供給される。可変分周器4は、制御
部10から与えられる分周比に応じて、VCO7からの
出力信号を分周し、これを出力信号S2として位相比較
器3に供給する。
が、可変分周器4に供給される。可変分周器4は、制御
部10から与えられる分周比に応じて、VCO7からの
出力信号を分周し、これを出力信号S2として位相比較
器3に供給する。
【0031】位相比較器3は、基準信号S1と、出力信
号S2との位相差に応じた信号を形成する。この位相差
に応じた信号は、能動ループフィルタ6の抵抗225を
介して、トランジスタ222のベース端子に供給され
る。
号S2との位相差に応じた信号を形成する。この位相差
に応じた信号は、能動ループフィルタ6の抵抗225を
介して、トランジスタ222のベース端子に供給され
る。
【0032】そして、この実施の形態において、位相比
較器3は、前述したように位相差に応じた信号を能動ル
ープフィルタ6に供給するため、例えば、複数のスイッ
チ回路と、コンデンサとからなる、いわゆるチャージポ
ンプ回路を備えている。
較器3は、前述したように位相差に応じた信号を能動ル
ープフィルタ6に供給するため、例えば、複数のスイッ
チ回路と、コンデンサとからなる、いわゆるチャージポ
ンプ回路を備えている。
【0033】そして、位相比較器3は、基準信号S1
と、出力信号S2とが、予め決められた一定の位相関係
になく、この予め決められた位相関係を基準として、出
力信号S2の位相が、基準信号S1の位相よりも進んで
いる進相の場合と、出力信号S2の位相が基準信号S1
の位相よりも遅れている遅相の場合とで、チャージポン
プ回路のスイッチを切り換えて、チャージポンプ回路の
充放電を制御することにより、基準信号S1と出力信号
S2との位相差に応じた信号を出力する。
と、出力信号S2とが、予め決められた一定の位相関係
になく、この予め決められた位相関係を基準として、出
力信号S2の位相が、基準信号S1の位相よりも進んで
いる進相の場合と、出力信号S2の位相が基準信号S1
の位相よりも遅れている遅相の場合とで、チャージポン
プ回路のスイッチを切り換えて、チャージポンプ回路の
充放電を制御することにより、基準信号S1と出力信号
S2との位相差に応じた信号を出力する。
【0034】また、位相比較器3は、基準信号S1と、
出力信号S2とが予め決められた一定の位相関係にある
ときには、チャージポンプ回路のスイッチの、例えば、
すべてオフにすることにより、能動ループフィルタ6に
供給する位相差に応じた信号が、大きく変化することが
ないようにする。
出力信号S2とが予め決められた一定の位相関係にある
ときには、チャージポンプ回路のスイッチの、例えば、
すべてオフにすることにより、能動ループフィルタ6に
供給する位相差に応じた信号が、大きく変化することが
ないようにする。
【0035】そこで、この実施の形態の位相比較器3
は、このようなチャージポンプ回路のスイッチの状態に
応じて、基準信号S1と、出力信号S2とが予め決めら
れた位相関係にあるロック状態と、予め決められた位相
関係にない非ロック状態とで、レベルがハイレベルとロ
ーレベルに変化するようにされた、ロック状態か否かを
示す信号S3を出力する。このロック状態と非ロック状
態とでレベルが異なるようにされる信号S3がロック検
出器5に供給される。
は、このようなチャージポンプ回路のスイッチの状態に
応じて、基準信号S1と、出力信号S2とが予め決めら
れた位相関係にあるロック状態と、予め決められた位相
関係にない非ロック状態とで、レベルがハイレベルとロ
ーレベルに変化するようにされた、ロック状態か否かを
示す信号S3を出力する。このロック状態と非ロック状
態とでレベルが異なるようにされる信号S3がロック検
出器5に供給される。
【0036】ロック検出器5は、位相比較器3からのロ
ック状態か否かを示す信号S3を監視することにより、
基準信号S1と出力信号S2とがロック状態にあるか、
非ロック状態にあるかを検出する。
ック状態か否かを示す信号S3を監視することにより、
基準信号S1と出力信号S2とがロック状態にあるか、
非ロック状態にあるかを検出する。
【0037】そして、ロック検出器5は、基準信号S1
と出力信号S2とが非ロック状態にあることを検出した
ときには、定電流回路61に対して、PLL回路を高速
にロックさせるようにすることが可能な比較的大きい電
流値とする制御信号S4を供給する。また、基準信号S
1と出力信号S2とがロック状態にあることを検出した
ときには、定電流回路61に対して、PLL回路の低消
費電流化が可能な比較的小さい電流値とする制御信号S
4を供給する。
と出力信号S2とが非ロック状態にあることを検出した
ときには、定電流回路61に対して、PLL回路を高速
にロックさせるようにすることが可能な比較的大きい電
流値とする制御信号S4を供給する。また、基準信号S
1と出力信号S2とがロック状態にあることを検出した
ときには、定電流回路61に対して、PLL回路の低消
費電流化が可能な比較的小さい電流値とする制御信号S
4を供給する。
【0038】定電流回路32は、ロック検出器61から
の制御信号S4に基づいて、駆動電流の電流値を切り換
える。したがって、定電流回路61は、基準信号S1と
出力信号S2とが非ロック状態にある出力信号S2の周
波数遷移時には、駆動電流の電流値を大きくするように
切り換えられる。また、定電流回路61は、基準信号S
1と出力信号S2とがロック状態にある定常時には、V
CO7に印加する制御電圧を高速に上昇させる必要はな
いため、駆動電流の電流値を小さくするように切り換え
られる。
の制御信号S4に基づいて、駆動電流の電流値を切り換
える。したがって、定電流回路61は、基準信号S1と
出力信号S2とが非ロック状態にある出力信号S2の周
波数遷移時には、駆動電流の電流値を大きくするように
切り換えられる。また、定電流回路61は、基準信号S
1と出力信号S2とがロック状態にある定常時には、V
CO7に印加する制御電圧を高速に上昇させる必要はな
いため、駆動電流の電流値を小さくするように切り換え
られる。
【0039】そして、能動ループフィルタ6の駆動電流
が大きな電流値とされたときには、能動ループフィルタ
6は、VCO7を駆動させるドライブ能力が向上し、高
速に、基準信号S1と、出力信号S2とが予め決められ
た位相関係となるようにすることができる。すなわち、
PLL回路を高速にロックするように動作させることが
できる。
が大きな電流値とされたときには、能動ループフィルタ
6は、VCO7を駆動させるドライブ能力が向上し、高
速に、基準信号S1と、出力信号S2とが予め決められ
た位相関係となるようにすることができる。すなわち、
PLL回路を高速にロックするように動作させることが
できる。
【0040】また、能動ループフィルタ6の駆動電流が
小さな電流値とされたときには、能動ループフィルタ6
の駆動電流が抑制される。
小さな電流値とされたときには、能動ループフィルタ6
の駆動電流が抑制される。
【0041】このように、非ロック状態のときには、能
動ループフィルタ6の駆動電流の電流値を大きくするこ
とによって、基準信号S1と出力信号S2とを予め決め
られた位相関係になるように高速に合わせ込むようにす
る高速モードとし、ロック状態のときには、能動ループ
フィルタ6の駆動電圧の電流値を小さくした低速モード
とすることにより、この実施の形態のPLL回路は、ロ
ックアップの高速化(高速動作)と低消費電流化との両
方を実現することができる。
動ループフィルタ6の駆動電流の電流値を大きくするこ
とによって、基準信号S1と出力信号S2とを予め決め
られた位相関係になるように高速に合わせ込むようにす
る高速モードとし、ロック状態のときには、能動ループ
フィルタ6の駆動電圧の電流値を小さくした低速モード
とすることにより、この実施の形態のPLL回路は、ロ
ックアップの高速化(高速動作)と低消費電流化との両
方を実現することができる。
【0042】なお、定電流回路61は、例えば、ロック
状態のときに電流値の小さな駆動電流を提供する定電流
回路と、非ロック状態のときに電流値の大きな駆動電流
を提供する定電流回路との2つの定電流回路を用い、こ
れら2つの定電流回路をロック検出器5のロック/非ロ
ックの検出結果に応じて切り換えて使用するなど、様々
な構成とすることができる。すなわち、定電流回路6
は、ロック検出器5の検出結果に応じて、前述したよう
に、能動ループフィルタ6の駆動電流の電流値を切り換
えることができるものであればよい。
状態のときに電流値の小さな駆動電流を提供する定電流
回路と、非ロック状態のときに電流値の大きな駆動電流
を提供する定電流回路との2つの定電流回路を用い、こ
れら2つの定電流回路をロック検出器5のロック/非ロ
ックの検出結果に応じて切り換えて使用するなど、様々
な構成とすることができる。すなわち、定電流回路6
は、ロック検出器5の検出結果に応じて、前述したよう
に、能動ループフィルタ6の駆動電流の電流値を切り換
えることができるものであればよい。
【0043】また、前述の実施の形態において、ロック
検出器5は、位相比較器3が有するチャージポンプ回路
のスイッチの状態に応じて、ロック状態か非ロック状態
かを検出するものとして説明したが、これに限るもので
はない。例えば、位相比較器3から能動ループフィルタ
6に供給される位相差に応じた信号に応じて、ロック状
態か否かを検出するようにしてもよい。
検出器5は、位相比較器3が有するチャージポンプ回路
のスイッチの状態に応じて、ロック状態か非ロック状態
かを検出するものとして説明したが、これに限るもので
はない。例えば、位相比較器3から能動ループフィルタ
6に供給される位相差に応じた信号に応じて、ロック状
態か否かを検出するようにしてもよい。
【0044】また、前述の実施の形態においては、定電
流回路61の電流値を切り換えることにより、能動ルー
プフィルタ6の駆動電流の電流値を切り換えるようにす
る、いわゆる定電流ドライブの能動ループフィルタの場
合として説明したが、これに限るものではなく、いわゆ
る抵抗ドライブの能動ループフィルタにもこの発明を適
用することができる。
流回路61の電流値を切り換えることにより、能動ルー
プフィルタ6の駆動電流の電流値を切り換えるようにす
る、いわゆる定電流ドライブの能動ループフィルタの場
合として説明したが、これに限るものではなく、いわゆ
る抵抗ドライブの能動ループフィルタにもこの発明を適
用することができる。
【0045】図2は、図1に示したPLL回路の能動ル
ープフィルタ6の他の例を示す図であり、いわゆる抵抗
ドライブの能動ループフィルタを用いてこの発明による
PLL回路を構成するようにしたものである。
ープフィルタ6の他の例を示す図であり、いわゆる抵抗
ドライブの能動ループフィルタを用いてこの発明による
PLL回路を構成するようにしたものである。
【0046】この場合、図2に示すように、抵抗34を
スイッチ回路35を介して、抵抗33と並列に接続し、
スイッチ回路35をロック検出器5からのロック/非ロ
ックの検出結果に応じて切り換えることにより、能動ル
ープフィルタの駆動電流の電流値を切り換えるようにさ
れている。その他の各部は、図1を用いて前述したPL
L回路の対応する各部と同様に構成されて、同様に動作
するものである。
スイッチ回路35を介して、抵抗33と並列に接続し、
スイッチ回路35をロック検出器5からのロック/非ロ
ックの検出結果に応じて切り換えることにより、能動ル
ープフィルタの駆動電流の電流値を切り換えるようにさ
れている。その他の各部は、図1を用いて前述したPL
L回路の対応する各部と同様に構成されて、同様に動作
するものである。
【0047】したがって、ロック検出器5は、位相比較
器3からのロック状態か否かを示す信号S3に基づい
て、スイッチ回路35を切り換える制御信号S4を形成
し、これをスイッチ回路35に供給する。
器3からのロック状態か否かを示す信号S3に基づい
て、スイッチ回路35を切り換える制御信号S4を形成
し、これをスイッチ回路35に供給する。
【0048】そして、基準信号S1と可変分周器4から
の出力信号S2とが、予め決められた一定の位相関係に
ない非ロック状態(周波数遷移時)においては、スイッ
チ回路35はオンにされる。これにより、能動ループフ
ィルタ6の駆動電流の電流値が大きくされて、PLL回
路を高速にロックするように動作させる。
の出力信号S2とが、予め決められた一定の位相関係に
ない非ロック状態(周波数遷移時)においては、スイッ
チ回路35はオンにされる。これにより、能動ループフ
ィルタ6の駆動電流の電流値が大きくされて、PLL回
路を高速にロックするように動作させる。
【0049】また、基準信号S1と可変分周器4からの
出力信号S2とが、予め決められた一定の位相関係にあ
るロック状態(定常時)においては、スイッチ回路35
がオフされる。これにより、能動ループフィルタ6の駆
動電圧の電流値が小さくされて、能動ループフィルタの
消費電流が抑制される。
出力信号S2とが、予め決められた一定の位相関係にあ
るロック状態(定常時)においては、スイッチ回路35
がオフされる。これにより、能動ループフィルタ6の駆
動電圧の電流値が小さくされて、能動ループフィルタの
消費電流が抑制される。
【0050】このように、抵抗ドライブの能動ループフ
ィルタの場合にも、ロック検出器5の検出結果に応じ
て、PLL回路が、非ロック状態のときには、能動ルー
プフィルタの駆動電流の電流値を大きくし、ロック時に
は、能動ループフィルタの駆動電圧の電流値を小さくす
ることにより、ロックアップの高速化と低消費電流化と
の両方を実現することができる。
ィルタの場合にも、ロック検出器5の検出結果に応じ
て、PLL回路が、非ロック状態のときには、能動ルー
プフィルタの駆動電流の電流値を大きくし、ロック時に
は、能動ループフィルタの駆動電圧の電流値を小さくす
ることにより、ロックアップの高速化と低消費電流化と
の両方を実現することができる。
【0051】また、前述した実施の形態においては、図
1、図2に示したように、能動ループフィルタはトラン
ジスタを用いて構成するようにしたが、これに限るもの
ではない。例えば、FETを用いて能動ループフィルタ
を構成した場合にもこの発明を適用することができる。
1、図2に示したように、能動ループフィルタはトラン
ジスタを用いて構成するようにしたが、これに限るもの
ではない。例えば、FETを用いて能動ループフィルタ
を構成した場合にもこの発明を適用することができる。
【0052】また、前述の実施の形態においては、この
発明によるPLL回路を、携帯電話器のPLLシンセサ
イザ回路に用いられるものとして説明したが、これに限
るものではなく、ラジオ受信機のPLLシンセサイザ回
路や、その他の電子機器のPLL回路として用いること
もできる
発明によるPLL回路を、携帯電話器のPLLシンセサ
イザ回路に用いられるものとして説明したが、これに限
るものではなく、ラジオ受信機のPLLシンセサイザ回
路や、その他の電子機器のPLL回路として用いること
もできる
【0053】
【発明の効果】以上説明したように、この発明によるP
LL回路によれば、ロックアップの高速化と低消費電流
化との両方を両立して実現することができる。
LL回路によれば、ロックアップの高速化と低消費電流
化との両方を両立して実現することができる。
【図1】この発明によるPLL回路の一実施の形態を説
明するための図である。
明するための図である。
【図2】この発明によるPLL回路で用いられる能動ル
ープフィルタの他の例を説明するための図である。
ープフィルタの他の例を説明するための図である。
【図3】携帯電話機で用いられるPLLシンセサイザ回
路などについて説明するためのブロック図である。
路などについて説明するためのブロック図である。
【図4】従来のPLL回路の一例を説明するための図で
ある。
ある。
【図5】従来の能動ループフィルタの一例を示す図であ
る。
る。
【図6】従来の能動ループフィルタの一例を示す図であ
る。
る。
【図7】能動ループフィルタによりVCO(電圧制御発
振器)に印加される制御電圧の変化について説明するた
めの図である。
振器)に印加される制御電圧の変化について説明するた
めの図である。
1…基準発振器、2…分周器(リファレンスディバイ
ダ)、3…位相比較器、4…可変分周器(プログラマブ
ルディバイダ)、5…ロック検出器、6…能動ループフ
ィルタ、7…VCO(電圧制御発振器)、8…水晶振動
子、61…定電流回路、222…トランジスタ、223
…コンデンサ、224、225…抵抗、33、34…抵
抗、35…スイッチ回路
ダ)、3…位相比較器、4…可変分周器(プログラマブ
ルディバイダ)、5…ロック検出器、6…能動ループフ
ィルタ、7…VCO(電圧制御発振器)、8…水晶振動
子、61…定電流回路、222…トランジスタ、223
…コンデンサ、224、225…抵抗、33、34…抵
抗、35…スイッチ回路
Claims (2)
- 【請求項1】印加される制御電圧に応じた周波数の信号
を発生する電圧制御発振器と、 前記電圧制御発振器の出力信号を所定周波数に分周する
分周器と、 前記分周器の出力信号と基準信号とを比較し、その位相
差に応じた信号を出力する位相比較器と、 前記位相比較器の前記位相差に応じた信号に基づいて、
前記電圧制御発振器に供給する前記制御電圧を生成する
ためのフィルタと、 前記位相差が所定範囲内にあるロック状態であるか否か
を検出するロック検出手段とを備え、 前記フィルタは、能動ループフィルタで構成するととも
に、前記ロック検出手段での検出結果に基づいて、前記
ロック状態のときと、非ロック状態のときとで前記能動
ループフィルタの駆動電流を切り換えることを特徴とす
るPLL回路。 - 【請求項2】請求項1に記載のPLL回路を、送信高周
波信号の形成用の周波数信号、または、受信高周波信号
の選択用の周波数信号を形成するためのシンセサイザ回
路に用いてなる携帯無線機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9034698A JPH10233683A (ja) | 1997-02-19 | 1997-02-19 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9034698A JPH10233683A (ja) | 1997-02-19 | 1997-02-19 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10233683A true JPH10233683A (ja) | 1998-09-02 |
Family
ID=12421595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9034698A Pending JPH10233683A (ja) | 1997-02-19 | 1997-02-19 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10233683A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010090750A (ko) * | 2000-04-07 | 2001-10-19 | 니시가키 코지 | 위상 비교기 및 상기 위상 비교기를 구비한 위상 동기루프 회로, 및 위상 비교 방법 |
JP2008283333A (ja) * | 2007-05-09 | 2008-11-20 | Seiko Npc Corp | 電圧制御発振器およびそれを用いたpll回路 |
-
1997
- 1997-02-19 JP JP9034698A patent/JPH10233683A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010090750A (ko) * | 2000-04-07 | 2001-10-19 | 니시가키 코지 | 위상 비교기 및 상기 위상 비교기를 구비한 위상 동기루프 회로, 및 위상 비교 방법 |
JP2008283333A (ja) * | 2007-05-09 | 2008-11-20 | Seiko Npc Corp | 電圧制御発振器およびそれを用いたpll回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5963100A (en) | Frequency synthesizer having a speed-up circuit | |
US20120142283A1 (en) | Wireless communication apparatus | |
EP1241791B1 (en) | PLL frequency synthesizer | |
JP2004159207A (ja) | 無線通信装置 | |
US5361044A (en) | Phase locked loop frequency synthesizer | |
KR20010093099A (ko) | 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기 | |
US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
US7391841B2 (en) | Frequency synthesizer | |
JP2842847B2 (ja) | Pllシンセサイザ回路 | |
JPH10233683A (ja) | Pll回路 | |
JPH10256903A (ja) | Pll回路 | |
JP2005236431A (ja) | 周波数シンセサイザー | |
KR19990042427A (ko) | 이중모드 변조기 | |
JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
JP2002261607A (ja) | Vco自動切換回路 | |
GB2282285A (en) | VCO; Frequency synthesizers | |
JP2828811B2 (ja) | Pll集積回路 | |
JPH11103250A (ja) | Pll回路 | |
KR19990049646A (ko) | 알에프-모듈의 동작전원 인가장치 | |
KR100390510B1 (ko) | 이동통신 단말기의 배터리 사용시간 증가장치 | |
JP2000156650A (ja) | シンセサイザ方式局部発振回路 | |
JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
KR100313920B1 (ko) | 이동통신시스템의주파수합성기에서의이중루프필터및주파수획득시간감소방법 | |
JPH08321774A (ja) | 位相同期式周波数シンセサイザ | |
JP2002314411A (ja) | Pll周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |