JP2004517544A - 位相同期ループ用の低雑音チャージポンプ - Google Patents
位相同期ループ用の低雑音チャージポンプ Download PDFInfo
- Publication number
- JP2004517544A JP2004517544A JP2002554973A JP2002554973A JP2004517544A JP 2004517544 A JP2004517544 A JP 2004517544A JP 2002554973 A JP2002554973 A JP 2002554973A JP 2002554973 A JP2002554973 A JP 2002554973A JP 2004517544 A JP2004517544 A JP 2004517544A
- Authority
- JP
- Japan
- Prior art keywords
- current
- charge pump
- transistor
- current source
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000005540 biological transmission Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract description 6
- 230000000630 rising effect Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000005526 G1 to G0 transition Effects 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Abstract
本発明は、第１の電流源（１４）と、第２の電流源１６と、いくつかのスイッチ（Ｍ１、Ｍ２、Ｍ３、Ｍ４）とを含む位相同期ループ用チャージポンプであって、スイッチは、第１及び／又は第２の電流源とチャージポンプの出力部（ＯＵＴ）との伝達に適合しているチャージポンプに関する。第２の電流源は、第１の電流源（１４）から出力された電流（Ｉ１）の値に対応する変量を蓄積するように適合している制御手段（１８）によって、第２の電流源から出力された電流（Ｉ２）の値が、第１の電流源から出力された電流（Ｉ１）の値と実質的に等しくなるように制御される。
【選択図】図３
【選択図】図３
Description
【０００１】
【発明の属する技術分野】
本発明は、位相同期ループに関し、特に、ある位相同期ループに用いられるチャージポンプに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
図１は、チャージポンプ１を含む、従来の位相同期ループを表す。水晶発振器から出力される基準周波数Ｆｒｅｆは、周波数分周器３に入力される。周波数分周器３は、Ｒによる分周器であり、Ｆｒｅｆ／Ｒと等しい周波数を有する信号Ｆｄｉｖを出力する。信号Ｆｄｉｖは、位相比較器５へ入力される。また、位相比較器５は、信号Ｆｃｏｍｐを受信する。その信号Ｆｃｏｍｐの周波数は、予め決められた数Ｎによって分割された、位相同期ループの出力信号の周波数Ｆｖｃｏに対応する。位相比較器５は、信号Ｆｄｉｖの位相と信号Ｆｃｏｍｐの位相とを比較する。位相比較器５は、信号Ｆｄｉｖが信号Ｆｃｏｍｐより先行しているならば、出力部Ｕから正パルスを送信し、信号Ｆｃｏｍｐが信号Ｆｄｉｖより先行しているならば、出力部Ｄから正パルスを送信する。位相比較器の出力部Ｕ及びＤから出力される信号は、チャージポンプ１へ入力される。チャージポンプ１は、ループフィルタ７を駆動する。
【０００３】
チャージポンプ１は、電流Ｉ１を出力する第１の電流源６Ａを含む。電流源６Ａは、スイッチＳａを介してチャージポンプの出力部ＯＵＴに接続されている。スイッチＳａは、位相比較器から出力された信号Ｕによって制御される。信号ＵがＨＩＧＨであるとき、スイッチＳａはＯＮであり、電流Ｉ１がチャージポンプからループフィルタ７へ出力される。チャージポンプは、電流Ｉ２を流す第２の電流源６Ｂを含む。電流源６Ｂは、スイッチＳｂを介してチャージポンプの出力部に接続されている。スイッチＳｂは、位相比較器５から出力された信号Ｄによって制御される。信号ＤがＨＩＧＨであるとき、スイッチＳｂはＯＮとなり、電流Ｉ２がチャージポンプによってループフィルタ７から吸収される。
【０００４】
ループフィルタ７は、制御電圧Ｕｃを出力する。電圧Ｕｃは、電圧制御発振器９を制御する。発振器９は、位相同期ループの出力部において、周波数Ｆｖｃｏの信号を出力する。発振器９の出力は、周波数分周器１１を駆動する。周波数分周器１１は、周波数ＦｖｃｏをＮで分周し、信号Ｆｃｏｍｐを位相比較器５へ出力する。
【０００５】
位相同期ループの動作は、以下のようになる。
【０００６】
簡単にいうと、ループフィルタ７は、チャージポンプの出力部と接地電圧との間に接続されたキャパシタＣｆから形成されただけであると考えられ、制御電圧Ｕｃは、キャパシタＣｆの両端の電圧である。信号Ｆｄｉｖの立ち上がりエッジが、信号Ｆｃｏｍｐの立ち上がりエッジの前に発生したならば、位相比較器の出力部ＵはＨＩＧＨに切り替えられる。そのとき、スイッチＳａはＯＮになり、電流Ｉ１はループフィルタ７のキャパシタＣｆを充電する。キャパシタＣｆの充電は、スイッチＳａの時間Δｔの間、生じる。原理的に、時間Δｔは、信号Ｆｄｉｖの立ち上がりエッジと信号Ｆｃｏｍｐの立ち上がりエッジとを分ける時間間隔に等しい。従って、キャパシタＣｆによって蓄積された電荷がＩ１．Δｔで増加し、制御電圧Ｕｃが増加する。従って、電圧制御発振器９は、高周波数Ｆｖｃｏの信号を出力し、信号Ｆｄｉｖの位相と信号Ｆｃｏｍｐの位相との間の間隔が減少する。平衡状態において、信号Ｆｄｉｖ及び信号Ｆｃｏｍｐは同じ位相を有する。そのとき、電圧制御発振器９から出力される周波数は、所望値Ｆｖｃｏ＝Ｆｒｅｆ．（Ｎ／Ｒ）となる。厳密に言うと、静止時位相偏差（ｓｔａｔｉｃ ｐｈａｓｅ ｄｅｖｉａｔｉｏｎ）を加えて、信号Ｆｄｉｖの位相と信号Ｆｃｏｍｐの位相とは等しくなる（位相同期ループが安定化したとき、静止時間隔（ｓｔａｔｉｃ ｉｎｔｅｒｖａｌ）はそのループによって現れた位相偏差であり、この位相偏差は、通常、ループフィルタ７の充電変化を生じないことに注意すべきである）。ここで、静止時位相偏差は省略されるべく十分に低いと想定する。
【０００７】
逆に、発振器９から出力された周波数が高すぎるならば、信号Ｆｃｏｍｐの立ち上がりエッジは、信号Ｆｄｉｖの立ち上がりエッジの前に発生する。そのとき、端子Ｄからの正パルスは、時間Δ’ｔの間、スイッチＳｂをＯＮにする。時間Δ’ｔは、原理的に、信号Ｆｃｏｍｐの立ち上がりエッジの発生と信号Ｆｄｉｖの立ち上がりエッジの発生との間の時間間隔に等しい。電流Ｉ２はキャパシタＣｆを放電し、その電荷量はＩ２．Δ’ｔだけ減少する。電圧Ｕｃは低下し、発振器９の出力周波数は低下する。平衡状態において、位相同期ループが安定され、信号Ｆｄｉｖの位相と信号Ｆｃｏｍｐの位相とは同一となる。
【０００８】
端子Ｕのパルス又は端子Ｄのパルスが非常に短い場合、前述された動作は異常を起こす。実際に、スイッチＳａ又はＳｂを動作させるために必要な時間は、位相比較器から出力されたパルスの持続時間よりも長くなってもよい。この場合、スイッチＳａ又はＳｂはＯＮにする時間がなく、それら機能を実現しない。この問題の解決策は、より長い時間で、制御されるスイッチＳａ又はＳｂをＯＮにし、図２ａから図２ｅに表されたように、同時に、他のスイッチをＯＮにすることからなる。
【０００９】
図２ａから図２ｅは、周波数Ｆｖｃｏが所望の周波数よりも小さい場合を表している。この場合、信号Ｆｄｉｖの立ち上がりエッジ（図２ａ）は、時間ｔ１で発生し、その時間ｔ１は、信号Ｆｃｏｍｐ（図２ｂ）の立ち上がりエッジを発生する時間ｔ２よりも前である。信号Ｕは、時間ｔ１においてＨＩＧＨに切り替わる。しかし、信号Ｕを表すタイミング図から理解できるように（図２ｃ）、信号Ｕは、時間ｔ２の後、時間ｔ３まで、ＨＩＧＨを維持する。時間ｔ３−ｔ２の間、信号Ｄ（図２ｄ）もＨＩＧＨに切り替わり、スイッチＳｂをＯＮにする。時間ｔ３−ｔ２において、ループフィルタ７内に電流Ｉ１−Ｉ２（図２ｅ）が流され、キャパシタＣｆは、（Ｉ１−Ｉ２）×（ｔ３−ｔ２）に等しい、少ない電荷量を受信する。正又は負である電流差Ｉ１−Ｉ２は、電流源６Ａ及び６Ｂの作用を有する技術的不均衡に起因する残留強度である。各スイッチＳａ及びＳｂに、時間ｔ３−ｔ２中、ＯＮにするための時間を十分に持たせるべく、時間ｔ３−ｔ２が選択される。従って、持続時間ｔ２−ｔ１が非常に短いときでも、スイッチＳａ又はＳｂは、全ての場合でＯＮにする時間を有し、チャージポンプは、電流Ｉ１（Ｉ２もそれぞれ）を十分に注入することができる（サンプルそれぞれ）。
【００１０】
平衡状態において、図２ａから図２ｅに表されたように、時間ｔ’０の後で、信号Ｆｄｉｖ及び信号Ｆｃｏｍｐは同じ位相の中にある。両方のそれら立ち上がりエッジは、時間ｔ’１で現れる。両方の信号Ｕ及び信号Ｄは、時間ｔ’１でＨＩＧＨに切り替わり、時間ｔ’３までＨＩＧＨを維持する。時間ｔ’３−ｔ’１は、時間ｔ３−ｔ１に等しくなる。図２ｅに見られるように、平衡状態において、チャージポンプの出力電流Ｉｏｕｔは、電流差Ｉ１−Ｉ２と等しくなる。この電流差は、発振器９の周波数の調整不良を生じる。それは、ループが静止時位相シフトを生じることによって補償しようとし、位相同期ループの出力信号の電力スペクトルにおいて、ラインの状態に好ましくない雑音の原因となるからである。
【００１１】
更に、位相同期ループは、ループフィルタ７によって決定された通過帯域を現す。この通過帯域において、チャージポンプの雑音が目立ち、それを減らすことが望まれる。
【００１２】
更に、従来技術のチャージポンプは、消費電力が大量であり、比較的大きい空間をとる。
【００１３】
本発明の目的は、ポンプのせいで生じる雑音を弱めるような位相同期ループ用のチャージポンプを提供することである。
【００１４】
本発明の他の目的は、技術的なばらつきのせいで生じる誤りを避けるチャージポンプを提供することである。
【００１５】
本発明の他の目的は、より少ない部品しか使用せず、良好な集積化を可能とするチャージポンプを提供することである。
【００１６】
本発明の他の目的は、低消費電力のチャージポンプを提供することである。
【００１７】
【課題を解決するための手段】
これら及び他の目的を達成するために、本発明は、第１の電流源と、第２の電流源１６と、いくつかのスイッチとを含む位相同期ループ用のチャージポンプであって、スイッチは、第１及び／又は第２の電流源とチャージポンプの出力部との伝達を可能とするように適合しているチャージポンプを提供する。第２の電流源は、第１の電流源から出力された電流の値に対応する変量を蓄積するように適合している制御手段によって、第２の電流源から出力された電流の値が、第１の電流源から出力された電流の値と実質的に等しくなるように制御され、制御手段は、第１の蓄積手段を含む第１の分岐と、第２の蓄積手段を含む第２の分岐とを含む。
【００１８】
本発明の一実施形態によれば、制御手段は、第１及び／又は第２の電流源とチャージポンプの出力部との伝達を可能とする少し前に、変量を蓄積する。
【００１９】
本発明の一実施形態によれば、第１の電流源は、第１の供給電圧と第１の接点との間に接続されており、スイッチは、
第１の接点Ａとチャージポンプの出力部との間に接続され、第１の制御信号によって制御される第１のスイッチと、
第１の接点と第２の接点との間に接続され、第１の制御信号の逆信号によって制御される第２のスイッチと、
チャージポンプの出力部と第３の接点との間に接続され、第２の制御信号によって制御される第３のスイッチと、
第２の接点と第３の接点との間に接続され、第２の制御信号の逆信号によって制御される第４のスイッチと
を有し、第２の電流源は、第３の接点と第２の供給電圧との間に接続されている。
【００２０】
本発明の一実施形態によれば、第１の分岐は、第２の接点に接続された第１のキャパシタを含む。
【００２１】
本発明の一実施形態によれば、第２の分岐は、第２の接点と、制御手段の出力部との間に接続された第５のスイッチを含む。
【００２２】
本発明の一実施形態によれば、第２の分岐は、第５のスイッチを介して第２の接点に接続された第２のキャパシタを含む。
【００２３】
本発明の一実施形態によれば、第２の電流源は、第１の導電型の第１のＭＯＳ型トランジスタによって形成される。
【００２４】
本発明の一実施形態によれば、第１の電流源は、第２の導電型の第２のトランジスタによって形成され、電流ミラーに属しており、第１の電流源内を流れる電流は、電流ミラーの基準電流の値のα倍に等しく、αは１よりも大きい。
【００２５】
本発明の一実施形態によれば、第１のスイッチは、第２の導電型の第３のトランジスタから形成され、第２のスイッチは、第２の導電型の第４のトランジスタから形成され、第３のトランジスタは、第１の導電型の第５のトランジスタから形成され、第４のトランジスタは、第１の導電型の第６のトランジスタから形成される。
【００２６】
本発明の一実施形態によれば、第１の供給電圧は正電圧であり、第２の供給電圧は接地電圧であり、第１の導電型のトランジスタはＮチャネルＭＯＳトランジスタであり、第２の導電型のトランジスタはＰチャネルＭＯＳトランジスタである。
【００２７】
本発明における前述及び他の目的、特徴及び効果は、添付図面と共に具体的な実施形態における以下の限定しない詳細な説明の中で述べられることとなる。
【００２８】
【発明の実施の形態】
図３において、図１及び図２と同じ構成要素は、同じ参照符号で表される。
【００２９】
図３は、本発明による位相同期ループ用のチャージポンプの一実施形態を表す。チャージポンプは、第１の供給電圧ＶＤＤと第２の供給電圧ＶＳＳとによって供給される。表された実施形態において、電圧ＶＳＳは、接地電圧（０ボルト）であり、電圧ＶＤＤは接地電圧に対して正の電圧である。
【００３０】
チャージポンプは、供給電圧ＶＤＤとチャージポンプの接点Ａとの間に配置された電流源１４を含む。チャージポンプの前段に位置する位相比較器から出力された制御信号Ｕが１に等しいとき、電流源１４は、チャージポンプの出力部に接続されたループフィルタに供給しようとするチャージ電流Ｉ１を出力する。
【００３１】
表された実施形態において、電流源１４は、ＰＭＯＳトランジスタＭＰ１を含み、そのソースは電圧ＶＤＤに接続され、そのドレインは接点Ａに接続されている。トランジスタＭＰ１内に電流Ｉ１が流れる。トランジスタＭＰ１のゲートは、ＰＭＯＳトランジスタＭＰ２のゲートに接続されている。トランジスタＭＰ２のソースは、電圧ＶＤＤに接続されている。トランジスタＭＰ２のドレインは、トランジスタＭＰ２のゲートに接続されている。トランジスタＭＰ２内に基準電流Ｉｒｅｆが流れる。従って、電流源１４は、電流ミラーの手段によって形成される。有利な点として、基準電流Ｉｒｅｆは、Ｉ１と等しくなるように選択されない。しかし、トランジスタＭＰ１及びＭＰ２の寸法は、αは１よりも大きく、電流Ｉ１がα．Ｉｒｅｆと等しくなるように選択される。従って、チャージポンプの消費電力及び表面寸法が減少する。
【００３２】
第１のスイッチの対は接点Ａに接続され、各スイッチＭ１及びＭ２はそれぞれ、ＰＭＯＳトランジスタから形成される。トランジスタＭ１は、そのソースが接点Ａに接続され、そのドレインがチャージポンプの出力部ＯＵＴに接続されている。トランジスタＭ１のゲートは、信号
【外３】
によって制御され、その信号
【外４】
は、位相比較器から出力された信号Ｕの逆信号に対応する。
【外５】
が「０」に等しいとき（Ｕ＝１）、トランジスタＭ１はＯＮとなる。トランジスタＭ２は、そのソースが接点Ａに接続され、そのドレインがチャージポンプの接点Ｂに接続されている。トランジスタＭ２のゲートは、位相比較器から出力される信号Ｕによって制御される。信号ＵがＬＯＷであるとき（Ｕ＝０）、トランジスタＭ２はＯＮとなる。逆となる信号Ｕ及び信号
【外６】
は、電流源１４の連続導通を保証するため、部分的に重ならなければならない。
【００３３】
第２のスイッチの対は、２つのトランジスタＭ３及びＭ４から形成され、接点Ｂと出力部ＯＵＴとに接続されている。トランジスタＭ３は、ＮＭＯＳトランジスタであり、そのドレインは出力部ＯＵＴに接続され、そのソースはチャージポンプの接点Ｃに接続されている。トランジスタＭ３のゲートは、位相比較器の出力部Ｄによって制御される。信号ＤがＨＩＧＨであるとき（Ｄ＝１）、トランジスタＭ３はＯＮになる。トランジスタＭ４は、ＮＭＯＳトランジスタであり、そのドレインは接点Ｂに接続され、そのソースは接点Ｃに接続されている。トランジスタＭ４のゲートは、信号Ｄの逆の信号
【外７】
によって制御される。逆の信号Ｄ及び
【外８】
は、電流源１４の連続導通を保証するため、部分的に重ならなければならない。
【００３４】
Ｕ及びＤの値に従うトランジスタＭ１からＭ４の状態は、以下の２つの表に要約され得る。
【表１】
【００３５】
第２の電流源１６は、接点Ｃと第２の供給電圧ＶＳＳとの間に配置される。電流源１６は、制御可能な電流源である。それらの中に電流Ｉ２を流すことが、源１６の制御端子に入力される制御信号ＵＣ２の機能である。
【００３６】
表された実施形態において、源１６はＮＭＯＳトランジスタＭＮ１から形成され、そのドレインは接点Ｃに接続され、そのソースは電圧ＶＳＳに接続されている。トランジスタＭＮ１のゲートは、制御信号ＵＣ２を受信する。表された実施形態において、制御信号ＵＣ２は電圧信号である。電圧ＵＣ２は、トランジスタＭＮ１のゲートとソースとの間の電圧に対応する。トランジスタＭＮ１内には電流Ｉ２が流れる。飽和状態のＭＯＳトランジスタにおいて、ドレイン電流の値は、最初の状態において、ゲート−ソース電圧の値に１対１に連係し、放電電流Ｉ２は制御電圧ＵＣ２に１対１に依存する。
【００３７】
電流源１６の制御端子は、電圧ＵＣ２を出力する制御回路１８によって駆動される。表された実施形態において、回路１８は、接点Ｂと供給電圧ＶＳＳとの間に接続されたキャパシタＣ１から形成された第１分岐を含む。また、回路１８は、接点Ｂと供給電圧ＶＳＳとの間に接続され、キャパシタＣ２と直列に接続されたスイッチＳを含む第２の分岐を含む。スイッチＳは、接点Ｂと、電圧ＵＣ２を出力する回路１８の出力部との間に接続されている。キャパシタＣ２は、回路１８の出力部と第２の供給電圧ＶＳＳとの間に接続されている。スイッチＳは、信号ＡＺによって制御される。信号ＡＺが１に等しいとき、スイッチＳはＯＦＦとなる（接点Ｂが回路１８の出力部から切り離される）。信号ＡＺが０に等しいとき、スイッチＳがＯＮとなる（接点Ｂが回路１８の出力部に接続されている）
【００３８】
本発明によるチャージポンプの動作を説明するために、参照符号は、図２のタイミング図において同じであり、従来技術のチャージポンプの動作を説明するために用いられた信号に加えて、信号ＡＺが表されている（図２ｆ）。
【００３９】
第１の段階において、時間ｔ０に達したときは、Ｕ＝Ｄ＝０である。また、信号ＡＺは０に等しい。スイッチの対のトランジスタのうち、トランジスタＭ２及びＭ４だけがＯＮである。スイッチＳはＯＮであり、接点Ｂは回路１８の出力部と伝達する。トランジスタＭ１及びＭ３はＯＦＦとなり、電流は出力部ＯＵＴに流れない。接点Ａに達した電流Ｉ１は、トランジスタＭ２内を流れ、接点Ｂに達する。最初に、電流Ｉ１の一部は、キャパシタＣ１と、スイッチＳを介したキャパシタＣ２とを充電するために用いられる。キャパシタＣ１及びＣ２を充電するために用いられない電流Ｉ１の一部は、トランジスタＭ４とトランジスタＭＮ１とに流れる。平衡状態において、キャパシタＣ１及びＣ２は、充電され、電流を吸収しない。従って、電流源１４から出力された電流Ｉ１は全て、電流源１６に流れ、それにより、電流源１６内に、電流Ｉ１と厳密に等しい電流Ｉ２が流れる。この最後のポイントは、特に重要である。実際に、従来技術においては、たとえ同じ電流源６Ａ及び６Ｂを有するようにしようとしても、技術的なばらつきに起因して、電流Ｉ１は決して厳密にＩ２と等しくならない。
【００４０】
時間ｔ０において、時間ｔ１で信号Ｆｄｉｖの立ち上がりエッジの発生する少し前に（図２は、信号Ｆｄｉｖが信号Ｆｃｏｍｐよりも先行する場合を表しているが、同じ推論により、信号Ｆｃｏｍｐが信号Ｆｄｉｖよりも先行する場合も容易に推定され得ることに注意すべきであろう）、信号ＡＺが「１」に切り替わり、スイッチＳがＯＦＦになる。スイッチＳのＯＦＦへの切り替えは、接点ＢとキャパシタＣ２とを切り離す。キャパシタＣ２は、その端子の両端に電圧ＵＣ２を表し、その電圧ＵＣ２は、トランジスタＭＮ１のゲートが電流を吸収しないために、一定に残存する。電圧ＵＣ２が一定に残存するために、電流源１６を流れる電流Ｉ２は、一定に残存し、時間ｔ０において電流Ｉ１の値と厳密に等しくなる。従って、回路１８は、トランジスタＭ１及びＭ３の一方をＯＮにする前に、電流Ｉ１の値を蓄積する手段として動作する。好ましくは、時間ｔ０は、時間ｔ１にできる限り接近するように選択されることとなり、電流Ｉ１の蓄積は、チャージポンプがループフィルタと伝達するとき、その時間をできる限り接近するようなＩ１の値で行われる。電流Ｉ１は原理的に一定電流であるけれども、電流Ｉ１は雑音によって変化することに注意すべきである。従って、電流Ｉ１は、わずかであろう変化を必ず受けるが、チャージポンプがループフィルタと伝達するとき、位相同期ループの出力部で雑音を持ち込む。
【００４１】
ここで、キャパシタＣ２を省略できることに注目すべきである。実際に、このキャパシタの値は小さく、通常５ピコファラッドのオーダである。トランジスタＭＮ１が、例えば十分な寸法のトランジスタの手段によって、そのゲート−ソースの浮遊容量が十分な量となるように形成されたならば、トランジスタＭＮ１の浮遊容量は、キャパシタＣとして用いられてもよく、該キャパシタは除去されてもよい。
【００４２】
時間ｔ１において、信号Ｕは「１」に切り替わる。これは、結果として、トランジスタＭ１をＯＮにし、トランジスタＭ２をＯＦＦにする。そのとき、接点Ａに達する電流Ｉ１は、出力部ＯＵＴへ向けられ、信号Ｆｄｉｖと信号Ｆｃｏｍｐとの間の位相差を減らすためにループフィルタに投入される。時間ｔ１とｔ２との間において、信号Ｄは「０」に等しく維持する。従って、トランジスタＭ３はＯＦＦを維持し、トランジスタＭ４はＯＮを維持する。電流源１６内を流れる電流Ｉ２は、キャパシタＣ１から出力され、キャパシタＣ１は、トランジスタＭ４及びＭＮ１を通る一定電流を放電する。電圧ＵＣ２の値は、時間ｔ１と時間ｔ２との間で実質的に変化せず、時間ｔ１とｔ２との間の電流Ｉ２は、時間ｔ０における電流Ｉ１の値と等しく維持する。キャパシタＣ１の静電容量は、ＦｄｉｖとＦｃｏｍｐとの間の位相差に対応する十分な期間に電流Ｉ２を出力することができるように、十分な大きさが選択される。キャパシタＣ１の静電容量の通常値は、およそ３０ピコファラッドである。
【００４３】
時間ｔ２において、信号Ｄは「１」に切り替わり、信号Ｕ及び信号ＡＺは「１」を維持する。そのとき、トランジスタＭ３はＯＮになり、トランジスタＭ４はＯＦＦになる。そのとき、電流源１６は、出力部ＯＵＴに接続され、出力部ＯＵＴを通る電流は、電流Ｉ２によって減少され、時間ｔ２に源１４から出力された電流Ｉ１と等しくなる。電流Ｉ２は、時間ｔ０において源１４から出力された電流Ｉ１と等しくなるように維持される。時間ｔ２と時間ｔ０との間の時間間隔が小さいために、電流Ｉ１の値は、これら２つの時間の間でわずかに変化する。これらによって、Ｉ１の源は、低周波数雑音と高周波数雑音に分解され得る雑音によって変化すると考えることができる。時間ｔ０と時間ｔ２との間に、電流Ｉ１の高周波数雑音だけが変化する。低周波数雑音は、時間ｔ０において電流Ｉ２により蓄積される。出力部ＯＵＴから出力された電流は、低周波数雑音を変化させる源Ｉ１がないので、従来技術に対してかなり有利となる。時間ｔ０は時間ｔ１に接近し、良好に雑音を除去し、出力部ＯＵＴに流れる残留電流も小さい。従って、できる限り時間ｔ１が接近してスイッチＳをＯＦＦにするという効果を有する。
【００４４】
時間ｔ３において、信号Ｕ及び信号Ｄの両方は「０」に切り替わり、信号ＡＺは「１」を維持する。この場合、トランジスタＭ１及びＭ３はＯＦＦとなり、トランジスタＭ２及びＭ４はＯＮとなる。接点Ａに達する電流Ｉ１は、接点Ｂに向けられる。平衡状態に戻るために、静電容量Ｃ１は段階ｔ１−ｔ２の間に放電し、電流Ｉ１の一部は、その再充電に用いられることになる。
【００４５】
時間ｔ４において、信号ＡＺは「１」に切り替わり、スイッチＳはＯＮになる。この状態は、前の時間ｔ０における状態と同じであり、信号Ｕ、Ｄ及びＡＺの全ては「０」に等しくなる。平衡状態に達したとき、キャパシタＣ１及びＣ２は充電され、電流Ｉ２は電流Ｉ１に厳密に等しくなる。時間ｔ４は、第１及び第２のスイッチの対のスイッチが切り替えるための時間を有するように選択される。時間ｔ４は、比較的長い時間範囲の中で選択され得る。
【００４６】
ループが（時間ｔ’０の後で）安定化したとき、電流源１４及び１６を変化させる高周波数雑音だけが、時間ｔ’３−時間ｔ’１の間、送信される。
【００４７】
【発明の効果】
従って、本発明によれば、回路１８は、電流源１６の制御回路であり、電流源１６内を流れる電流Ｉ２が、電流源１４内を流れる電流Ｉ１の変化に従うことを保証する。チャージポンプがその出力部ＯＵＴに電流を出力する前に、手段１８は、電流Ｉ１の値を蓄積する。そして、両方の電流源１４及び１６が出力部ＯＵＴと伝達するとき、電流源１６から出力された電流Ｉ２の値は、電流Ｉ１の蓄積された値と等しくなる。これは、従来技術と比較して、一方で、これら各源がループフィルタと伝達するとき、チャージポンプの出力部から出力された残留電流Ｉ１−Ｉ２を減らすことを可能とする。他方で、チャージポンプから出力される電流における低周波数雑音を除去することも可能とする。
【００４８】
本発明によるチャージポンプの他の効果は、容易に集積可能であることである。それは、より小さいトランジスタを用いることができ、従来技術よりも消費電力が少ない。電流ミラーにおいて良い整合をとり、低周波数雑音を小さくするために、従来から大きいトランジスタが備えられていた。本発明によれば、低周波数雑音及び間隔Ｉ１−Ｉ２を除去する蓄積が行われるため、従来技術よりも小さいトランジスタＭＰ１、ＭＰ２及びＭＮ１を用いることができる。更に、従来、ループの低周波数雑音を減らすために、源の電流Ｉ１及びＩ２を増やしていた（ＭＯＳトランジスタの雑音が
【数１】
として増加するが、出力部へ向かうこの雑音の利得は１／Ｉとなる）。低周波数雑音が除去されるために、電流値を減らすことができる。また、係数Ｉｒｅｆ−Ｉ１は、消費電力の減少の理由となる。
【００４９】
勿論、本発明は、当業者によれば種々の変更、修正及び改良を容易に行うことができる。
【００５０】
電圧ＶＤＤが正供給電圧であり、電圧ＶＳＳが０（接地電圧）に等しい供給電圧である場合が記載されている。勿論、電圧ＶＳＳが異なってもよく、例えば回路接地電圧に対して負であってもよい。また、電圧ＶＤＤ及び電圧ＶＳＳの極性が逆であってもよい。この場合、Ｎ型トランジスタは、Ｐ型トランジスタに取り替えられ、その逆の場合も同様である。
【００５１】
また、記載された実施形態のＭＯＳトランジスタは、所望されるならば、バイポーラトランジスタに取り替えられてもよい。しかし、この場合、電流源１６が電圧制御されるならば、その制御端子の電圧が一定値を維持するように、電流源１６は、その制御端子からの無視できる電流だけをとるよう形成されなければなららない。
【００５２】
最後に、スイッチＳは、具体的に説明していない。勿論、例えば、適切に接続され且つ制御されるＭＯＳトランジスタのような、任意の適切なスイッチ装置であってもよい。
【図面の簡単な説明】
【図１】
チャージポンプを含む従来の位相同期ループを表す回路構成図である。
【図２】
図１の位相同期ループの動作（図２ａから図２ｅ）と、本発明によるチャージポンプの動作（図２ｆ）とを示すタイミング図である。
【図３】
本発明の具体的な実施形態を表す回路構成図である。
【符号の説明】
１ チャージポンプ
３ Ｒによる周波数分周器
５ 位相比較器
６Ａ、６Ｂ 電流源
７ ループフィルタ
９ 電圧制御発振器
１１ Ｎによる周波数分周器
１４ 第１の電流源
１６ 第２の電流源
１８ 制御手段
【発明の属する技術分野】
本発明は、位相同期ループに関し、特に、ある位相同期ループに用いられるチャージポンプに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
図１は、チャージポンプ１を含む、従来の位相同期ループを表す。水晶発振器から出力される基準周波数Ｆｒｅｆは、周波数分周器３に入力される。周波数分周器３は、Ｒによる分周器であり、Ｆｒｅｆ／Ｒと等しい周波数を有する信号Ｆｄｉｖを出力する。信号Ｆｄｉｖは、位相比較器５へ入力される。また、位相比較器５は、信号Ｆｃｏｍｐを受信する。その信号Ｆｃｏｍｐの周波数は、予め決められた数Ｎによって分割された、位相同期ループの出力信号の周波数Ｆｖｃｏに対応する。位相比較器５は、信号Ｆｄｉｖの位相と信号Ｆｃｏｍｐの位相とを比較する。位相比較器５は、信号Ｆｄｉｖが信号Ｆｃｏｍｐより先行しているならば、出力部Ｕから正パルスを送信し、信号Ｆｃｏｍｐが信号Ｆｄｉｖより先行しているならば、出力部Ｄから正パルスを送信する。位相比較器の出力部Ｕ及びＤから出力される信号は、チャージポンプ１へ入力される。チャージポンプ１は、ループフィルタ７を駆動する。
【０００３】
チャージポンプ１は、電流Ｉ１を出力する第１の電流源６Ａを含む。電流源６Ａは、スイッチＳａを介してチャージポンプの出力部ＯＵＴに接続されている。スイッチＳａは、位相比較器から出力された信号Ｕによって制御される。信号ＵがＨＩＧＨであるとき、スイッチＳａはＯＮであり、電流Ｉ１がチャージポンプからループフィルタ７へ出力される。チャージポンプは、電流Ｉ２を流す第２の電流源６Ｂを含む。電流源６Ｂは、スイッチＳｂを介してチャージポンプの出力部に接続されている。スイッチＳｂは、位相比較器５から出力された信号Ｄによって制御される。信号ＤがＨＩＧＨであるとき、スイッチＳｂはＯＮとなり、電流Ｉ２がチャージポンプによってループフィルタ７から吸収される。
【０００４】
ループフィルタ７は、制御電圧Ｕｃを出力する。電圧Ｕｃは、電圧制御発振器９を制御する。発振器９は、位相同期ループの出力部において、周波数Ｆｖｃｏの信号を出力する。発振器９の出力は、周波数分周器１１を駆動する。周波数分周器１１は、周波数ＦｖｃｏをＮで分周し、信号Ｆｃｏｍｐを位相比較器５へ出力する。
【０００５】
位相同期ループの動作は、以下のようになる。
【０００６】
簡単にいうと、ループフィルタ７は、チャージポンプの出力部と接地電圧との間に接続されたキャパシタＣｆから形成されただけであると考えられ、制御電圧Ｕｃは、キャパシタＣｆの両端の電圧である。信号Ｆｄｉｖの立ち上がりエッジが、信号Ｆｃｏｍｐの立ち上がりエッジの前に発生したならば、位相比較器の出力部ＵはＨＩＧＨに切り替えられる。そのとき、スイッチＳａはＯＮになり、電流Ｉ１はループフィルタ７のキャパシタＣｆを充電する。キャパシタＣｆの充電は、スイッチＳａの時間Δｔの間、生じる。原理的に、時間Δｔは、信号Ｆｄｉｖの立ち上がりエッジと信号Ｆｃｏｍｐの立ち上がりエッジとを分ける時間間隔に等しい。従って、キャパシタＣｆによって蓄積された電荷がＩ１．Δｔで増加し、制御電圧Ｕｃが増加する。従って、電圧制御発振器９は、高周波数Ｆｖｃｏの信号を出力し、信号Ｆｄｉｖの位相と信号Ｆｃｏｍｐの位相との間の間隔が減少する。平衡状態において、信号Ｆｄｉｖ及び信号Ｆｃｏｍｐは同じ位相を有する。そのとき、電圧制御発振器９から出力される周波数は、所望値Ｆｖｃｏ＝Ｆｒｅｆ．（Ｎ／Ｒ）となる。厳密に言うと、静止時位相偏差（ｓｔａｔｉｃ ｐｈａｓｅ ｄｅｖｉａｔｉｏｎ）を加えて、信号Ｆｄｉｖの位相と信号Ｆｃｏｍｐの位相とは等しくなる（位相同期ループが安定化したとき、静止時間隔（ｓｔａｔｉｃ ｉｎｔｅｒｖａｌ）はそのループによって現れた位相偏差であり、この位相偏差は、通常、ループフィルタ７の充電変化を生じないことに注意すべきである）。ここで、静止時位相偏差は省略されるべく十分に低いと想定する。
【０００７】
逆に、発振器９から出力された周波数が高すぎるならば、信号Ｆｃｏｍｐの立ち上がりエッジは、信号Ｆｄｉｖの立ち上がりエッジの前に発生する。そのとき、端子Ｄからの正パルスは、時間Δ’ｔの間、スイッチＳｂをＯＮにする。時間Δ’ｔは、原理的に、信号Ｆｃｏｍｐの立ち上がりエッジの発生と信号Ｆｄｉｖの立ち上がりエッジの発生との間の時間間隔に等しい。電流Ｉ２はキャパシタＣｆを放電し、その電荷量はＩ２．Δ’ｔだけ減少する。電圧Ｕｃは低下し、発振器９の出力周波数は低下する。平衡状態において、位相同期ループが安定され、信号Ｆｄｉｖの位相と信号Ｆｃｏｍｐの位相とは同一となる。
【０００８】
端子Ｕのパルス又は端子Ｄのパルスが非常に短い場合、前述された動作は異常を起こす。実際に、スイッチＳａ又はＳｂを動作させるために必要な時間は、位相比較器から出力されたパルスの持続時間よりも長くなってもよい。この場合、スイッチＳａ又はＳｂはＯＮにする時間がなく、それら機能を実現しない。この問題の解決策は、より長い時間で、制御されるスイッチＳａ又はＳｂをＯＮにし、図２ａから図２ｅに表されたように、同時に、他のスイッチをＯＮにすることからなる。
【０００９】
図２ａから図２ｅは、周波数Ｆｖｃｏが所望の周波数よりも小さい場合を表している。この場合、信号Ｆｄｉｖの立ち上がりエッジ（図２ａ）は、時間ｔ１で発生し、その時間ｔ１は、信号Ｆｃｏｍｐ（図２ｂ）の立ち上がりエッジを発生する時間ｔ２よりも前である。信号Ｕは、時間ｔ１においてＨＩＧＨに切り替わる。しかし、信号Ｕを表すタイミング図から理解できるように（図２ｃ）、信号Ｕは、時間ｔ２の後、時間ｔ３まで、ＨＩＧＨを維持する。時間ｔ３−ｔ２の間、信号Ｄ（図２ｄ）もＨＩＧＨに切り替わり、スイッチＳｂをＯＮにする。時間ｔ３−ｔ２において、ループフィルタ７内に電流Ｉ１−Ｉ２（図２ｅ）が流され、キャパシタＣｆは、（Ｉ１−Ｉ２）×（ｔ３−ｔ２）に等しい、少ない電荷量を受信する。正又は負である電流差Ｉ１−Ｉ２は、電流源６Ａ及び６Ｂの作用を有する技術的不均衡に起因する残留強度である。各スイッチＳａ及びＳｂに、時間ｔ３−ｔ２中、ＯＮにするための時間を十分に持たせるべく、時間ｔ３−ｔ２が選択される。従って、持続時間ｔ２−ｔ１が非常に短いときでも、スイッチＳａ又はＳｂは、全ての場合でＯＮにする時間を有し、チャージポンプは、電流Ｉ１（Ｉ２もそれぞれ）を十分に注入することができる（サンプルそれぞれ）。
【００１０】
平衡状態において、図２ａから図２ｅに表されたように、時間ｔ’０の後で、信号Ｆｄｉｖ及び信号Ｆｃｏｍｐは同じ位相の中にある。両方のそれら立ち上がりエッジは、時間ｔ’１で現れる。両方の信号Ｕ及び信号Ｄは、時間ｔ’１でＨＩＧＨに切り替わり、時間ｔ’３までＨＩＧＨを維持する。時間ｔ’３−ｔ’１は、時間ｔ３−ｔ１に等しくなる。図２ｅに見られるように、平衡状態において、チャージポンプの出力電流Ｉｏｕｔは、電流差Ｉ１−Ｉ２と等しくなる。この電流差は、発振器９の周波数の調整不良を生じる。それは、ループが静止時位相シフトを生じることによって補償しようとし、位相同期ループの出力信号の電力スペクトルにおいて、ラインの状態に好ましくない雑音の原因となるからである。
【００１１】
更に、位相同期ループは、ループフィルタ７によって決定された通過帯域を現す。この通過帯域において、チャージポンプの雑音が目立ち、それを減らすことが望まれる。
【００１２】
更に、従来技術のチャージポンプは、消費電力が大量であり、比較的大きい空間をとる。
【００１３】
本発明の目的は、ポンプのせいで生じる雑音を弱めるような位相同期ループ用のチャージポンプを提供することである。
【００１４】
本発明の他の目的は、技術的なばらつきのせいで生じる誤りを避けるチャージポンプを提供することである。
【００１５】
本発明の他の目的は、より少ない部品しか使用せず、良好な集積化を可能とするチャージポンプを提供することである。
【００１６】
本発明の他の目的は、低消費電力のチャージポンプを提供することである。
【００１７】
【課題を解決するための手段】
これら及び他の目的を達成するために、本発明は、第１の電流源と、第２の電流源１６と、いくつかのスイッチとを含む位相同期ループ用のチャージポンプであって、スイッチは、第１及び／又は第２の電流源とチャージポンプの出力部との伝達を可能とするように適合しているチャージポンプを提供する。第２の電流源は、第１の電流源から出力された電流の値に対応する変量を蓄積するように適合している制御手段によって、第２の電流源から出力された電流の値が、第１の電流源から出力された電流の値と実質的に等しくなるように制御され、制御手段は、第１の蓄積手段を含む第１の分岐と、第２の蓄積手段を含む第２の分岐とを含む。
【００１８】
本発明の一実施形態によれば、制御手段は、第１及び／又は第２の電流源とチャージポンプの出力部との伝達を可能とする少し前に、変量を蓄積する。
【００１９】
本発明の一実施形態によれば、第１の電流源は、第１の供給電圧と第１の接点との間に接続されており、スイッチは、
第１の接点Ａとチャージポンプの出力部との間に接続され、第１の制御信号によって制御される第１のスイッチと、
第１の接点と第２の接点との間に接続され、第１の制御信号の逆信号によって制御される第２のスイッチと、
チャージポンプの出力部と第３の接点との間に接続され、第２の制御信号によって制御される第３のスイッチと、
第２の接点と第３の接点との間に接続され、第２の制御信号の逆信号によって制御される第４のスイッチと
を有し、第２の電流源は、第３の接点と第２の供給電圧との間に接続されている。
【００２０】
本発明の一実施形態によれば、第１の分岐は、第２の接点に接続された第１のキャパシタを含む。
【００２１】
本発明の一実施形態によれば、第２の分岐は、第２の接点と、制御手段の出力部との間に接続された第５のスイッチを含む。
【００２２】
本発明の一実施形態によれば、第２の分岐は、第５のスイッチを介して第２の接点に接続された第２のキャパシタを含む。
【００２３】
本発明の一実施形態によれば、第２の電流源は、第１の導電型の第１のＭＯＳ型トランジスタによって形成される。
【００２４】
本発明の一実施形態によれば、第１の電流源は、第２の導電型の第２のトランジスタによって形成され、電流ミラーに属しており、第１の電流源内を流れる電流は、電流ミラーの基準電流の値のα倍に等しく、αは１よりも大きい。
【００２５】
本発明の一実施形態によれば、第１のスイッチは、第２の導電型の第３のトランジスタから形成され、第２のスイッチは、第２の導電型の第４のトランジスタから形成され、第３のトランジスタは、第１の導電型の第５のトランジスタから形成され、第４のトランジスタは、第１の導電型の第６のトランジスタから形成される。
【００２６】
本発明の一実施形態によれば、第１の供給電圧は正電圧であり、第２の供給電圧は接地電圧であり、第１の導電型のトランジスタはＮチャネルＭＯＳトランジスタであり、第２の導電型のトランジスタはＰチャネルＭＯＳトランジスタである。
【００２７】
本発明における前述及び他の目的、特徴及び効果は、添付図面と共に具体的な実施形態における以下の限定しない詳細な説明の中で述べられることとなる。
【００２８】
【発明の実施の形態】
図３において、図１及び図２と同じ構成要素は、同じ参照符号で表される。
【００２９】
図３は、本発明による位相同期ループ用のチャージポンプの一実施形態を表す。チャージポンプは、第１の供給電圧ＶＤＤと第２の供給電圧ＶＳＳとによって供給される。表された実施形態において、電圧ＶＳＳは、接地電圧（０ボルト）であり、電圧ＶＤＤは接地電圧に対して正の電圧である。
【００３０】
チャージポンプは、供給電圧ＶＤＤとチャージポンプの接点Ａとの間に配置された電流源１４を含む。チャージポンプの前段に位置する位相比較器から出力された制御信号Ｕが１に等しいとき、電流源１４は、チャージポンプの出力部に接続されたループフィルタに供給しようとするチャージ電流Ｉ１を出力する。
【００３１】
表された実施形態において、電流源１４は、ＰＭＯＳトランジスタＭＰ１を含み、そのソースは電圧ＶＤＤに接続され、そのドレインは接点Ａに接続されている。トランジスタＭＰ１内に電流Ｉ１が流れる。トランジスタＭＰ１のゲートは、ＰＭＯＳトランジスタＭＰ２のゲートに接続されている。トランジスタＭＰ２のソースは、電圧ＶＤＤに接続されている。トランジスタＭＰ２のドレインは、トランジスタＭＰ２のゲートに接続されている。トランジスタＭＰ２内に基準電流Ｉｒｅｆが流れる。従って、電流源１４は、電流ミラーの手段によって形成される。有利な点として、基準電流Ｉｒｅｆは、Ｉ１と等しくなるように選択されない。しかし、トランジスタＭＰ１及びＭＰ２の寸法は、αは１よりも大きく、電流Ｉ１がα．Ｉｒｅｆと等しくなるように選択される。従って、チャージポンプの消費電力及び表面寸法が減少する。
【００３２】
第１のスイッチの対は接点Ａに接続され、各スイッチＭ１及びＭ２はそれぞれ、ＰＭＯＳトランジスタから形成される。トランジスタＭ１は、そのソースが接点Ａに接続され、そのドレインがチャージポンプの出力部ＯＵＴに接続されている。トランジスタＭ１のゲートは、信号
【外３】
【外４】
【外５】
【外６】
【００３３】
第２のスイッチの対は、２つのトランジスタＭ３及びＭ４から形成され、接点Ｂと出力部ＯＵＴとに接続されている。トランジスタＭ３は、ＮＭＯＳトランジスタであり、そのドレインは出力部ＯＵＴに接続され、そのソースはチャージポンプの接点Ｃに接続されている。トランジスタＭ３のゲートは、位相比較器の出力部Ｄによって制御される。信号ＤがＨＩＧＨであるとき（Ｄ＝１）、トランジスタＭ３はＯＮになる。トランジスタＭ４は、ＮＭＯＳトランジスタであり、そのドレインは接点Ｂに接続され、そのソースは接点Ｃに接続されている。トランジスタＭ４のゲートは、信号Ｄの逆の信号
【外７】
【外８】
【００３４】
Ｕ及びＤの値に従うトランジスタＭ１からＭ４の状態は、以下の２つの表に要約され得る。
【表１】
第２の電流源１６は、接点Ｃと第２の供給電圧ＶＳＳとの間に配置される。電流源１６は、制御可能な電流源である。それらの中に電流Ｉ２を流すことが、源１６の制御端子に入力される制御信号ＵＣ２の機能である。
【００３６】
表された実施形態において、源１６はＮＭＯＳトランジスタＭＮ１から形成され、そのドレインは接点Ｃに接続され、そのソースは電圧ＶＳＳに接続されている。トランジスタＭＮ１のゲートは、制御信号ＵＣ２を受信する。表された実施形態において、制御信号ＵＣ２は電圧信号である。電圧ＵＣ２は、トランジスタＭＮ１のゲートとソースとの間の電圧に対応する。トランジスタＭＮ１内には電流Ｉ２が流れる。飽和状態のＭＯＳトランジスタにおいて、ドレイン電流の値は、最初の状態において、ゲート−ソース電圧の値に１対１に連係し、放電電流Ｉ２は制御電圧ＵＣ２に１対１に依存する。
【００３７】
電流源１６の制御端子は、電圧ＵＣ２を出力する制御回路１８によって駆動される。表された実施形態において、回路１８は、接点Ｂと供給電圧ＶＳＳとの間に接続されたキャパシタＣ１から形成された第１分岐を含む。また、回路１８は、接点Ｂと供給電圧ＶＳＳとの間に接続され、キャパシタＣ２と直列に接続されたスイッチＳを含む第２の分岐を含む。スイッチＳは、接点Ｂと、電圧ＵＣ２を出力する回路１８の出力部との間に接続されている。キャパシタＣ２は、回路１８の出力部と第２の供給電圧ＶＳＳとの間に接続されている。スイッチＳは、信号ＡＺによって制御される。信号ＡＺが１に等しいとき、スイッチＳはＯＦＦとなる（接点Ｂが回路１８の出力部から切り離される）。信号ＡＺが０に等しいとき、スイッチＳがＯＮとなる（接点Ｂが回路１８の出力部に接続されている）
【００３８】
本発明によるチャージポンプの動作を説明するために、参照符号は、図２のタイミング図において同じであり、従来技術のチャージポンプの動作を説明するために用いられた信号に加えて、信号ＡＺが表されている（図２ｆ）。
【００３９】
第１の段階において、時間ｔ０に達したときは、Ｕ＝Ｄ＝０である。また、信号ＡＺは０に等しい。スイッチの対のトランジスタのうち、トランジスタＭ２及びＭ４だけがＯＮである。スイッチＳはＯＮであり、接点Ｂは回路１８の出力部と伝達する。トランジスタＭ１及びＭ３はＯＦＦとなり、電流は出力部ＯＵＴに流れない。接点Ａに達した電流Ｉ１は、トランジスタＭ２内を流れ、接点Ｂに達する。最初に、電流Ｉ１の一部は、キャパシタＣ１と、スイッチＳを介したキャパシタＣ２とを充電するために用いられる。キャパシタＣ１及びＣ２を充電するために用いられない電流Ｉ１の一部は、トランジスタＭ４とトランジスタＭＮ１とに流れる。平衡状態において、キャパシタＣ１及びＣ２は、充電され、電流を吸収しない。従って、電流源１４から出力された電流Ｉ１は全て、電流源１６に流れ、それにより、電流源１６内に、電流Ｉ１と厳密に等しい電流Ｉ２が流れる。この最後のポイントは、特に重要である。実際に、従来技術においては、たとえ同じ電流源６Ａ及び６Ｂを有するようにしようとしても、技術的なばらつきに起因して、電流Ｉ１は決して厳密にＩ２と等しくならない。
【００４０】
時間ｔ０において、時間ｔ１で信号Ｆｄｉｖの立ち上がりエッジの発生する少し前に（図２は、信号Ｆｄｉｖが信号Ｆｃｏｍｐよりも先行する場合を表しているが、同じ推論により、信号Ｆｃｏｍｐが信号Ｆｄｉｖよりも先行する場合も容易に推定され得ることに注意すべきであろう）、信号ＡＺが「１」に切り替わり、スイッチＳがＯＦＦになる。スイッチＳのＯＦＦへの切り替えは、接点ＢとキャパシタＣ２とを切り離す。キャパシタＣ２は、その端子の両端に電圧ＵＣ２を表し、その電圧ＵＣ２は、トランジスタＭＮ１のゲートが電流を吸収しないために、一定に残存する。電圧ＵＣ２が一定に残存するために、電流源１６を流れる電流Ｉ２は、一定に残存し、時間ｔ０において電流Ｉ１の値と厳密に等しくなる。従って、回路１８は、トランジスタＭ１及びＭ３の一方をＯＮにする前に、電流Ｉ１の値を蓄積する手段として動作する。好ましくは、時間ｔ０は、時間ｔ１にできる限り接近するように選択されることとなり、電流Ｉ１の蓄積は、チャージポンプがループフィルタと伝達するとき、その時間をできる限り接近するようなＩ１の値で行われる。電流Ｉ１は原理的に一定電流であるけれども、電流Ｉ１は雑音によって変化することに注意すべきである。従って、電流Ｉ１は、わずかであろう変化を必ず受けるが、チャージポンプがループフィルタと伝達するとき、位相同期ループの出力部で雑音を持ち込む。
【００４１】
ここで、キャパシタＣ２を省略できることに注目すべきである。実際に、このキャパシタの値は小さく、通常５ピコファラッドのオーダである。トランジスタＭＮ１が、例えば十分な寸法のトランジスタの手段によって、そのゲート−ソースの浮遊容量が十分な量となるように形成されたならば、トランジスタＭＮ１の浮遊容量は、キャパシタＣとして用いられてもよく、該キャパシタは除去されてもよい。
【００４２】
時間ｔ１において、信号Ｕは「１」に切り替わる。これは、結果として、トランジスタＭ１をＯＮにし、トランジスタＭ２をＯＦＦにする。そのとき、接点Ａに達する電流Ｉ１は、出力部ＯＵＴへ向けられ、信号Ｆｄｉｖと信号Ｆｃｏｍｐとの間の位相差を減らすためにループフィルタに投入される。時間ｔ１とｔ２との間において、信号Ｄは「０」に等しく維持する。従って、トランジスタＭ３はＯＦＦを維持し、トランジスタＭ４はＯＮを維持する。電流源１６内を流れる電流Ｉ２は、キャパシタＣ１から出力され、キャパシタＣ１は、トランジスタＭ４及びＭＮ１を通る一定電流を放電する。電圧ＵＣ２の値は、時間ｔ１と時間ｔ２との間で実質的に変化せず、時間ｔ１とｔ２との間の電流Ｉ２は、時間ｔ０における電流Ｉ１の値と等しく維持する。キャパシタＣ１の静電容量は、ＦｄｉｖとＦｃｏｍｐとの間の位相差に対応する十分な期間に電流Ｉ２を出力することができるように、十分な大きさが選択される。キャパシタＣ１の静電容量の通常値は、およそ３０ピコファラッドである。
【００４３】
時間ｔ２において、信号Ｄは「１」に切り替わり、信号Ｕ及び信号ＡＺは「１」を維持する。そのとき、トランジスタＭ３はＯＮになり、トランジスタＭ４はＯＦＦになる。そのとき、電流源１６は、出力部ＯＵＴに接続され、出力部ＯＵＴを通る電流は、電流Ｉ２によって減少され、時間ｔ２に源１４から出力された電流Ｉ１と等しくなる。電流Ｉ２は、時間ｔ０において源１４から出力された電流Ｉ１と等しくなるように維持される。時間ｔ２と時間ｔ０との間の時間間隔が小さいために、電流Ｉ１の値は、これら２つの時間の間でわずかに変化する。これらによって、Ｉ１の源は、低周波数雑音と高周波数雑音に分解され得る雑音によって変化すると考えることができる。時間ｔ０と時間ｔ２との間に、電流Ｉ１の高周波数雑音だけが変化する。低周波数雑音は、時間ｔ０において電流Ｉ２により蓄積される。出力部ＯＵＴから出力された電流は、低周波数雑音を変化させる源Ｉ１がないので、従来技術に対してかなり有利となる。時間ｔ０は時間ｔ１に接近し、良好に雑音を除去し、出力部ＯＵＴに流れる残留電流も小さい。従って、できる限り時間ｔ１が接近してスイッチＳをＯＦＦにするという効果を有する。
【００４４】
時間ｔ３において、信号Ｕ及び信号Ｄの両方は「０」に切り替わり、信号ＡＺは「１」を維持する。この場合、トランジスタＭ１及びＭ３はＯＦＦとなり、トランジスタＭ２及びＭ４はＯＮとなる。接点Ａに達する電流Ｉ１は、接点Ｂに向けられる。平衡状態に戻るために、静電容量Ｃ１は段階ｔ１−ｔ２の間に放電し、電流Ｉ１の一部は、その再充電に用いられることになる。
【００４５】
時間ｔ４において、信号ＡＺは「１」に切り替わり、スイッチＳはＯＮになる。この状態は、前の時間ｔ０における状態と同じであり、信号Ｕ、Ｄ及びＡＺの全ては「０」に等しくなる。平衡状態に達したとき、キャパシタＣ１及びＣ２は充電され、電流Ｉ２は電流Ｉ１に厳密に等しくなる。時間ｔ４は、第１及び第２のスイッチの対のスイッチが切り替えるための時間を有するように選択される。時間ｔ４は、比較的長い時間範囲の中で選択され得る。
【００４６】
ループが（時間ｔ’０の後で）安定化したとき、電流源１４及び１６を変化させる高周波数雑音だけが、時間ｔ’３−時間ｔ’１の間、送信される。
【００４７】
【発明の効果】
従って、本発明によれば、回路１８は、電流源１６の制御回路であり、電流源１６内を流れる電流Ｉ２が、電流源１４内を流れる電流Ｉ１の変化に従うことを保証する。チャージポンプがその出力部ＯＵＴに電流を出力する前に、手段１８は、電流Ｉ１の値を蓄積する。そして、両方の電流源１４及び１６が出力部ＯＵＴと伝達するとき、電流源１６から出力された電流Ｉ２の値は、電流Ｉ１の蓄積された値と等しくなる。これは、従来技術と比較して、一方で、これら各源がループフィルタと伝達するとき、チャージポンプの出力部から出力された残留電流Ｉ１−Ｉ２を減らすことを可能とする。他方で、チャージポンプから出力される電流における低周波数雑音を除去することも可能とする。
【００４８】
本発明によるチャージポンプの他の効果は、容易に集積可能であることである。それは、より小さいトランジスタを用いることができ、従来技術よりも消費電力が少ない。電流ミラーにおいて良い整合をとり、低周波数雑音を小さくするために、従来から大きいトランジスタが備えられていた。本発明によれば、低周波数雑音及び間隔Ｉ１−Ｉ２を除去する蓄積が行われるため、従来技術よりも小さいトランジスタＭＰ１、ＭＰ２及びＭＮ１を用いることができる。更に、従来、ループの低周波数雑音を減らすために、源の電流Ｉ１及びＩ２を増やしていた（ＭＯＳトランジスタの雑音が
【数１】
【００４９】
勿論、本発明は、当業者によれば種々の変更、修正及び改良を容易に行うことができる。
【００５０】
電圧ＶＤＤが正供給電圧であり、電圧ＶＳＳが０（接地電圧）に等しい供給電圧である場合が記載されている。勿論、電圧ＶＳＳが異なってもよく、例えば回路接地電圧に対して負であってもよい。また、電圧ＶＤＤ及び電圧ＶＳＳの極性が逆であってもよい。この場合、Ｎ型トランジスタは、Ｐ型トランジスタに取り替えられ、その逆の場合も同様である。
【００５１】
また、記載された実施形態のＭＯＳトランジスタは、所望されるならば、バイポーラトランジスタに取り替えられてもよい。しかし、この場合、電流源１６が電圧制御されるならば、その制御端子の電圧が一定値を維持するように、電流源１６は、その制御端子からの無視できる電流だけをとるよう形成されなければなららない。
【００５２】
最後に、スイッチＳは、具体的に説明していない。勿論、例えば、適切に接続され且つ制御されるＭＯＳトランジスタのような、任意の適切なスイッチ装置であってもよい。
【図面の簡単な説明】
【図１】
チャージポンプを含む従来の位相同期ループを表す回路構成図である。
【図２】
図１の位相同期ループの動作（図２ａから図２ｅ）と、本発明によるチャージポンプの動作（図２ｆ）とを示すタイミング図である。
【図３】
本発明の具体的な実施形態を表す回路構成図である。
【符号の説明】
１ チャージポンプ
３ Ｒによる周波数分周器
５ 位相比較器
６Ａ、６Ｂ 電流源
７ ループフィルタ
９ 電圧制御発振器
１１ Ｎによる周波数分周器
１４ 第１の電流源
１６ 第２の電流源
１８ 制御手段
Claims (10)
- 第１の電流源（１４）と、第２の電流源（１６）と、いくつかのスイッチ（Ｍ１、Ｍ２、Ｍ３、Ｍ４）とを含む位相同期ループ用のチャージポンプであって、前記スイッチは、前記第１及び／又は前記第２の電流源と前記チャージポンプの出力部（ＯＵＴ）との伝達を可能とするように適合しているチャージポンプにおいて、
前記第２の電流源は、前記第１の電流源（１４）から出力された電流（Ｉ１）の値に対応する変量を蓄積するように適合している制御手段（１８）によって、前記第２の電流源から出力された電流（Ｉ２）の値が、前記第１の電流源から出力された電流（Ｉ１）の値と実質的に等しくなるように制御され、前記制御手段（１８）は、第１の蓄積手段（Ｃ１）を含む第１の分岐と、第２の蓄積手段（Ｃ２）を含む第２の分岐とを含むことを特徴とする位相同期ループ用のチャージポンプ。 - 前記制御手段（１８）は、前記第１及び／又は前記第２の電流源と前記チャージポンプの出力部（ＯＵＴ）との伝達を可能とする少し前に、前記変量を蓄積することを特徴とする請求項１に記載のチャージポンプ。
- 前記第１の電流源（１４）は、第１の供給電圧（ＶＤＤ）と第１の接点（Ａ）との間に接続されており、
前記スイッチは、
前記第１の接点Ａと前記チャージポンプの出力部（ＯＵＴ）との間に接続され、第１の制御信号（Ｕ）によって制御される第１のスイッチ（Ｍ１）と、
前記第１の接点（Ａ）と第２の接点（Ｂ）との間に接続され、前記第１の制御信号の逆信号
【外１】によって制御される第２のスイッチ（Ｍ２）と、
前記チャージポンプの出力部（ＯＵＴ）と第３の接点（Ｃ）との間に接続され、第２の制御信号（Ｄ）によって制御される第３のスイッチ（Ｍ３）と、
前記第２の接点（Ｂ）と前記第３の接点（Ｃ）との間に接続され、前記第２の制御信号（Ｄ）の逆信号
【外２】によって制御される第４のスイッチ（Ｍ４）と
を有し、
前記第２の電流源（１６）は、前記第３の接点（Ｃ）と第２の供給電圧（ＶＳＳ）との間に接続されている
ことを特徴とする請求項１又は２に記載のチャージポンプ。 - 前記第１の分岐は、前記第２の接点（Ｂ）に接続された第１のキャパシタ（Ｃ１）を含むことを特徴とする請求項１に記載のチャージポンプ。
- 前記第２の分岐は、前記第２の接点（Ｂ）と、前記制御手段の出力部との間に接続された第５のスイッチ（Ｓ）を含むことを特徴とする請求項１に記載のチャージポンプ。
- 前記第２の分岐は、前記第５のスイッチ（Ｓ）を介して前記第２の接点（Ｂ）に接続された第２のキャパシタ（Ｃ２）を含むことを特徴とする請求項５に記載のチャージポンプ。
- 前記第２の電流源（１６）は、第１の導電型の第１のＭＯＳ型トランジスタ（ＭＮ１）によって形成されることを特徴とする請求項１から６のいずれか１項に記載のチャージポンプ。
- 前記第１の電流源（１４）は、第２の導電型の第２のトランジスタ（ＭＰ１）によって形成され、電流ミラーに属しており、前記第１の電流源内を流れる前記電流（Ｉ１）は、前記電流ミラーの基準電流（Ｉｒｅｆ）の値のα倍に等しく、αは１よりも大きいことを特徴とする請求項１から７のいずれか１項に記載のチャージポンプ。
- 前記第１のスイッチは、前記第２の導電型の第３のトランジスタ（Ｍ１）から形成され、前記第２のスイッチは、前記第２の導電型の第４のトランジスタ（Ｍ２）から形成され、前記第３のトランジスタは、前記第１の導電型の第５のトランジスタ（Ｍ３）から形成され、前記第４のトランジスタは、前記第１の導電型の第６のトランジスタ（Ｍ４）から形成されることを特徴とする請求項３から８のいずれか１項に記載のチャージポンプ。
- 前記第１の供給電圧（ＶＤＤ）は正電圧であり、前記第２の供給電圧（ＶＳＳ）は接地電圧であり、前記第１の導電型の前記トランジスタはＮチャネルＭＯＳトランジスタであり、前記第２の導電型の前記トランジスタはＰチャネルＭＯＳトランジスタであることを特徴とする請求項３から９のいずれか１項に記載のチャージポンプ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0017293A FR2819123B1 (fr) | 2000-12-29 | 2000-12-29 | Pompe de charge a faible bruit pour boucle a verrouillage de phase |
| PCT/FR2001/004224 WO2002054597A2 (fr) | 2000-12-29 | 2001-12-28 | Pompe de charge a faible bruit pour boucle a verrouillage de phase |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004517544A true JP2004517544A (ja) | 2004-06-10 |
Family
ID=8858399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002554973A Pending JP2004517544A (ja) | 2000-12-29 | 2001-12-28 | 位相同期ループ用の低雑音チャージポンプ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6822520B2 (ja) |
| EP (1) | EP1371139A2 (ja) |
| JP (1) | JP2004517544A (ja) |
| FR (1) | FR2819123B1 (ja) |
| WO (1) | WO2002054597A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7906998B2 (en) | 2008-10-22 | 2011-03-15 | Canon Kabushiki Kaisha | Charge pumping circuit and clock generator |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2860664B1 (fr) * | 2003-10-02 | 2006-01-21 | St Microelectronics Sa | Circuit electronique a paire differentielle de transistors et porte logique comprenant un tel circuit. |
| GB2410387B (en) * | 2004-01-23 | 2006-06-21 | Zarlink Semiconductor Ab | PLL phase/frequency detector with fully differential output charge pump |
| US8766683B2 (en) * | 2012-08-17 | 2014-07-01 | St-Ericsson Sa | Double output linearized low-noise charge pump with loop filter area reduction |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166641A (en) * | 1992-03-17 | 1992-11-24 | National Semiconductor Corporation | Phase-locked loop with automatic phase offset calibration |
| EP0647032A3 (en) * | 1993-10-05 | 1995-07-26 | Ibm | Charge pump circuit with symmetrical current output for phase-controlled loop system. |
| DE69513185T2 (de) * | 1995-12-06 | 2000-06-21 | Ibm | Hochsymmetrische bidirektionale Stromquelle |
| FR2754959B1 (fr) * | 1996-10-22 | 1998-12-24 | Sgs Thomson Microelectronics | Comparateur de phase a tres faible offset |
| US6124755A (en) * | 1997-09-29 | 2000-09-26 | Intel Corporation | Method and apparatus for biasing a charge pump |
| CN1316008A (zh) * | 1998-07-24 | 2001-10-03 | 三星精密化学株式会社 | 制备α－(1,4)－连接的寡糖的方法 |
| KR100555471B1 (ko) * | 1998-07-29 | 2006-03-03 | 삼성전자주식회사 | 적응적으로 전류 옵셋을 제어하는 전하 펌프 |
| US6107849A (en) * | 1998-08-25 | 2000-08-22 | Cadence Design Systems, Inc. | Automatically compensated charge pump |
-
2000
- 2000-12-29 FR FR0017293A patent/FR2819123B1/fr not_active Expired - Fee Related
-
2001
- 2001-12-28 EP EP01990618A patent/EP1371139A2/fr not_active Withdrawn
- 2001-12-28 WO PCT/FR2001/004224 patent/WO2002054597A2/fr active Application Filing
- 2001-12-28 JP JP2002554973A patent/JP2004517544A/ja active Pending
- 2001-12-28 US US10/204,170 patent/US6822520B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7906998B2 (en) | 2008-10-22 | 2011-03-15 | Canon Kabushiki Kaisha | Charge pumping circuit and clock generator |
| US8334713B2 (en) | 2008-10-22 | 2012-12-18 | Canon Kabushiki Kaisha | Charge pumping circuit and clock generator |
Also Published As
| Publication number | Publication date |
|---|---|
| US6822520B2 (en) | 2004-11-23 |
| EP1371139A2 (fr) | 2003-12-17 |
| WO2002054597A2 (fr) | 2002-07-11 |
| WO2002054597A3 (fr) | 2003-03-13 |
| FR2819123B1 (fr) | 2003-04-11 |
| FR2819123A1 (fr) | 2002-07-05 |
| US20030062958A1 (en) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646563A (en) | Charge pump with near zero offset current | |
| JP3250540B2 (ja) | Ｐｌｌ回路 | |
| KR101256272B1 (ko) | 고속-스위칭 저잡음 전하 펌프 | |
| US7271619B2 (en) | Charge pump circuit reducing noise and charge error and PLL circuit using the same | |
| KR100422578B1 (ko) | 지터 감소된 차지 펌프 회로 | |
| US6954090B2 (en) | Charge pump having reduced switching noise | |
| US5081428A (en) | Voltage controlled oscillator having 50% duty cycle clock | |
| US8188777B2 (en) | Charge pump circuit and PLL circuit using the same | |
| US8022740B2 (en) | Fast-response phase-locked loop charge-pump driven by low voltage input | |
| US6067336A (en) | Charge pump circuit | |
| US9401699B2 (en) | High frequency low-gain noise ring-type VCO oscillator leading to a low-noise/area PLL | |
| US7453313B2 (en) | Charge pumping circuit | |
| US10879798B2 (en) | Charge pump circuit with capacitor swapping technique and associated method | |
| Estebsari et al. | A novel charge pump with low current for low-power delay-locked loops | |
| JP2004517544A (ja) | 位相同期ループ用の低雑音チャージポンプ | |
| JP4480547B2 (ja) | チャージポンプ回路 | |
| JP3597961B2 (ja) | 半導体集積回路装置 | |
| US6856182B2 (en) | Charge pump | |
| US9407137B2 (en) | Charge pump circuit and PLL circuit | |
| US20090206893A1 (en) | Charge pump circuit and pll circuit | |
| KR100540176B1 (ko) | 위상 동기 루프의 고속 저전압 전하펌프 | |
| US7602258B2 (en) | Circuits, systems, and methods for a voltage controlled oscillator with coarse, fine, and center tuning |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |