JP2004517544A - 位相同期ループ用の低雑音チャージポンプ - Google Patents
位相同期ループ用の低雑音チャージポンプ Download PDFInfo
- Publication number
- JP2004517544A JP2004517544A JP2002554973A JP2002554973A JP2004517544A JP 2004517544 A JP2004517544 A JP 2004517544A JP 2002554973 A JP2002554973 A JP 2002554973A JP 2002554973 A JP2002554973 A JP 2002554973A JP 2004517544 A JP2004517544 A JP 2004517544A
- Authority
- JP
- Japan
- Prior art keywords
- current
- charge pump
- transistor
- current source
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000005540 biological transmission Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract description 6
- 230000000630 rising effect Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000005526 G1 to G0 transition Effects 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Abstract
本発明は、第1の電流源(14)と、第2の電流源16と、いくつかのスイッチ(M1、M2、M3、M4)とを含む位相同期ループ用チャージポンプであって、スイッチは、第1及び/又は第2の電流源とチャージポンプの出力部(OUT)との伝達に適合しているチャージポンプに関する。第2の電流源は、第1の電流源(14)から出力された電流(I1)の値に対応する変量を蓄積するように適合している制御手段(18)によって、第2の電流源から出力された電流(I2)の値が、第1の電流源から出力された電流(I1)の値と実質的に等しくなるように制御される。
【選択図】図3
【選択図】図3
Description
【0001】
【発明の属する技術分野】
本発明は、位相同期ループに関し、特に、ある位相同期ループに用いられるチャージポンプに関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
図1は、チャージポンプ1を含む、従来の位相同期ループを表す。水晶発振器から出力される基準周波数Frefは、周波数分周器3に入力される。周波数分周器3は、Rによる分周器であり、Fref/Rと等しい周波数を有する信号Fdivを出力する。信号Fdivは、位相比較器5へ入力される。また、位相比較器5は、信号Fcompを受信する。その信号Fcompの周波数は、予め決められた数Nによって分割された、位相同期ループの出力信号の周波数Fvcoに対応する。位相比較器5は、信号Fdivの位相と信号Fcompの位相とを比較する。位相比較器5は、信号Fdivが信号Fcompより先行しているならば、出力部Uから正パルスを送信し、信号Fcompが信号Fdivより先行しているならば、出力部Dから正パルスを送信する。位相比較器の出力部U及びDから出力される信号は、チャージポンプ1へ入力される。チャージポンプ1は、ループフィルタ7を駆動する。
【0003】
チャージポンプ1は、電流I1を出力する第1の電流源6Aを含む。電流源6Aは、スイッチSaを介してチャージポンプの出力部OUTに接続されている。スイッチSaは、位相比較器から出力された信号Uによって制御される。信号UがHIGHであるとき、スイッチSaはONであり、電流I1がチャージポンプからループフィルタ7へ出力される。チャージポンプは、電流I2を流す第2の電流源6Bを含む。電流源6Bは、スイッチSbを介してチャージポンプの出力部に接続されている。スイッチSbは、位相比較器5から出力された信号Dによって制御される。信号DがHIGHであるとき、スイッチSbはONとなり、電流I2がチャージポンプによってループフィルタ7から吸収される。
【0004】
ループフィルタ7は、制御電圧Ucを出力する。電圧Ucは、電圧制御発振器9を制御する。発振器9は、位相同期ループの出力部において、周波数Fvcoの信号を出力する。発振器9の出力は、周波数分周器11を駆動する。周波数分周器11は、周波数FvcoをNで分周し、信号Fcompを位相比較器5へ出力する。
【0005】
位相同期ループの動作は、以下のようになる。
【0006】
簡単にいうと、ループフィルタ7は、チャージポンプの出力部と接地電圧との間に接続されたキャパシタCfから形成されただけであると考えられ、制御電圧Ucは、キャパシタCfの両端の電圧である。信号Fdivの立ち上がりエッジが、信号Fcompの立ち上がりエッジの前に発生したならば、位相比較器の出力部UはHIGHに切り替えられる。そのとき、スイッチSaはONになり、電流I1はループフィルタ7のキャパシタCfを充電する。キャパシタCfの充電は、スイッチSaの時間Δtの間、生じる。原理的に、時間Δtは、信号Fdivの立ち上がりエッジと信号Fcompの立ち上がりエッジとを分ける時間間隔に等しい。従って、キャパシタCfによって蓄積された電荷がI1.Δtで増加し、制御電圧Ucが増加する。従って、電圧制御発振器9は、高周波数Fvcoの信号を出力し、信号Fdivの位相と信号Fcompの位相との間の間隔が減少する。平衡状態において、信号Fdiv及び信号Fcompは同じ位相を有する。そのとき、電圧制御発振器9から出力される周波数は、所望値Fvco=Fref.(N/R)となる。厳密に言うと、静止時位相偏差(static phase deviation)を加えて、信号Fdivの位相と信号Fcompの位相とは等しくなる(位相同期ループが安定化したとき、静止時間隔(static interval)はそのループによって現れた位相偏差であり、この位相偏差は、通常、ループフィルタ7の充電変化を生じないことに注意すべきである)。ここで、静止時位相偏差は省略されるべく十分に低いと想定する。
【0007】
逆に、発振器9から出力された周波数が高すぎるならば、信号Fcompの立ち上がりエッジは、信号Fdivの立ち上がりエッジの前に発生する。そのとき、端子Dからの正パルスは、時間Δ’tの間、スイッチSbをONにする。時間Δ’tは、原理的に、信号Fcompの立ち上がりエッジの発生と信号Fdivの立ち上がりエッジの発生との間の時間間隔に等しい。電流I2はキャパシタCfを放電し、その電荷量はI2.Δ’tだけ減少する。電圧Ucは低下し、発振器9の出力周波数は低下する。平衡状態において、位相同期ループが安定され、信号Fdivの位相と信号Fcompの位相とは同一となる。
【0008】
端子Uのパルス又は端子Dのパルスが非常に短い場合、前述された動作は異常を起こす。実際に、スイッチSa又はSbを動作させるために必要な時間は、位相比較器から出力されたパルスの持続時間よりも長くなってもよい。この場合、スイッチSa又はSbはONにする時間がなく、それら機能を実現しない。この問題の解決策は、より長い時間で、制御されるスイッチSa又はSbをONにし、図2aから図2eに表されたように、同時に、他のスイッチをONにすることからなる。
【0009】
図2aから図2eは、周波数Fvcoが所望の周波数よりも小さい場合を表している。この場合、信号Fdivの立ち上がりエッジ(図2a)は、時間t1で発生し、その時間t1は、信号Fcomp(図2b)の立ち上がりエッジを発生する時間t2よりも前である。信号Uは、時間t1においてHIGHに切り替わる。しかし、信号Uを表すタイミング図から理解できるように(図2c)、信号Uは、時間t2の後、時間t3まで、HIGHを維持する。時間t3−t2の間、信号D(図2d)もHIGHに切り替わり、スイッチSbをONにする。時間t3−t2において、ループフィルタ7内に電流I1−I2(図2e)が流され、キャパシタCfは、(I1−I2)×(t3−t2)に等しい、少ない電荷量を受信する。正又は負である電流差I1−I2は、電流源6A及び6Bの作用を有する技術的不均衡に起因する残留強度である。各スイッチSa及びSbに、時間t3−t2中、ONにするための時間を十分に持たせるべく、時間t3−t2が選択される。従って、持続時間t2−t1が非常に短いときでも、スイッチSa又はSbは、全ての場合でONにする時間を有し、チャージポンプは、電流I1(I2もそれぞれ)を十分に注入することができる(サンプルそれぞれ)。
【0010】
平衡状態において、図2aから図2eに表されたように、時間t’0の後で、信号Fdiv及び信号Fcompは同じ位相の中にある。両方のそれら立ち上がりエッジは、時間t’1で現れる。両方の信号U及び信号Dは、時間t’1でHIGHに切り替わり、時間t’3までHIGHを維持する。時間t’3−t’1は、時間t3−t1に等しくなる。図2eに見られるように、平衡状態において、チャージポンプの出力電流Ioutは、電流差I1−I2と等しくなる。この電流差は、発振器9の周波数の調整不良を生じる。それは、ループが静止時位相シフトを生じることによって補償しようとし、位相同期ループの出力信号の電力スペクトルにおいて、ラインの状態に好ましくない雑音の原因となるからである。
【0011】
更に、位相同期ループは、ループフィルタ7によって決定された通過帯域を現す。この通過帯域において、チャージポンプの雑音が目立ち、それを減らすことが望まれる。
【0012】
更に、従来技術のチャージポンプは、消費電力が大量であり、比較的大きい空間をとる。
【0013】
本発明の目的は、ポンプのせいで生じる雑音を弱めるような位相同期ループ用のチャージポンプを提供することである。
【0014】
本発明の他の目的は、技術的なばらつきのせいで生じる誤りを避けるチャージポンプを提供することである。
【0015】
本発明の他の目的は、より少ない部品しか使用せず、良好な集積化を可能とするチャージポンプを提供することである。
【0016】
本発明の他の目的は、低消費電力のチャージポンプを提供することである。
【0017】
【課題を解決するための手段】
これら及び他の目的を達成するために、本発明は、第1の電流源と、第2の電流源16と、いくつかのスイッチとを含む位相同期ループ用のチャージポンプであって、スイッチは、第1及び/又は第2の電流源とチャージポンプの出力部との伝達を可能とするように適合しているチャージポンプを提供する。第2の電流源は、第1の電流源から出力された電流の値に対応する変量を蓄積するように適合している制御手段によって、第2の電流源から出力された電流の値が、第1の電流源から出力された電流の値と実質的に等しくなるように制御され、制御手段は、第1の蓄積手段を含む第1の分岐と、第2の蓄積手段を含む第2の分岐とを含む。
【0018】
本発明の一実施形態によれば、制御手段は、第1及び/又は第2の電流源とチャージポンプの出力部との伝達を可能とする少し前に、変量を蓄積する。
【0019】
本発明の一実施形態によれば、第1の電流源は、第1の供給電圧と第1の接点との間に接続されており、スイッチは、
第1の接点Aとチャージポンプの出力部との間に接続され、第1の制御信号によって制御される第1のスイッチと、
第1の接点と第2の接点との間に接続され、第1の制御信号の逆信号によって制御される第2のスイッチと、
チャージポンプの出力部と第3の接点との間に接続され、第2の制御信号によって制御される第3のスイッチと、
第2の接点と第3の接点との間に接続され、第2の制御信号の逆信号によって制御される第4のスイッチと
を有し、第2の電流源は、第3の接点と第2の供給電圧との間に接続されている。
【0020】
本発明の一実施形態によれば、第1の分岐は、第2の接点に接続された第1のキャパシタを含む。
【0021】
本発明の一実施形態によれば、第2の分岐は、第2の接点と、制御手段の出力部との間に接続された第5のスイッチを含む。
【0022】
本発明の一実施形態によれば、第2の分岐は、第5のスイッチを介して第2の接点に接続された第2のキャパシタを含む。
【0023】
本発明の一実施形態によれば、第2の電流源は、第1の導電型の第1のMOS型トランジスタによって形成される。
【0024】
本発明の一実施形態によれば、第1の電流源は、第2の導電型の第2のトランジスタによって形成され、電流ミラーに属しており、第1の電流源内を流れる電流は、電流ミラーの基準電流の値のα倍に等しく、αは1よりも大きい。
【0025】
本発明の一実施形態によれば、第1のスイッチは、第2の導電型の第3のトランジスタから形成され、第2のスイッチは、第2の導電型の第4のトランジスタから形成され、第3のトランジスタは、第1の導電型の第5のトランジスタから形成され、第4のトランジスタは、第1の導電型の第6のトランジスタから形成される。
【0026】
本発明の一実施形態によれば、第1の供給電圧は正電圧であり、第2の供給電圧は接地電圧であり、第1の導電型のトランジスタはNチャネルMOSトランジスタであり、第2の導電型のトランジスタはPチャネルMOSトランジスタである。
【0027】
本発明における前述及び他の目的、特徴及び効果は、添付図面と共に具体的な実施形態における以下の限定しない詳細な説明の中で述べられることとなる。
【0028】
【発明の実施の形態】
図3において、図1及び図2と同じ構成要素は、同じ参照符号で表される。
【0029】
図3は、本発明による位相同期ループ用のチャージポンプの一実施形態を表す。チャージポンプは、第1の供給電圧VDDと第2の供給電圧VSSとによって供給される。表された実施形態において、電圧VSSは、接地電圧(0ボルト)であり、電圧VDDは接地電圧に対して正の電圧である。
【0030】
チャージポンプは、供給電圧VDDとチャージポンプの接点Aとの間に配置された電流源14を含む。チャージポンプの前段に位置する位相比較器から出力された制御信号Uが1に等しいとき、電流源14は、チャージポンプの出力部に接続されたループフィルタに供給しようとするチャージ電流I1を出力する。
【0031】
表された実施形態において、電流源14は、PMOSトランジスタMP1を含み、そのソースは電圧VDDに接続され、そのドレインは接点Aに接続されている。トランジスタMP1内に電流I1が流れる。トランジスタMP1のゲートは、PMOSトランジスタMP2のゲートに接続されている。トランジスタMP2のソースは、電圧VDDに接続されている。トランジスタMP2のドレインは、トランジスタMP2のゲートに接続されている。トランジスタMP2内に基準電流Irefが流れる。従って、電流源14は、電流ミラーの手段によって形成される。有利な点として、基準電流Irefは、I1と等しくなるように選択されない。しかし、トランジスタMP1及びMP2の寸法は、αは1よりも大きく、電流I1がα.Irefと等しくなるように選択される。従って、チャージポンプの消費電力及び表面寸法が減少する。
【0032】
第1のスイッチの対は接点Aに接続され、各スイッチM1及びM2はそれぞれ、PMOSトランジスタから形成される。トランジスタM1は、そのソースが接点Aに接続され、そのドレインがチャージポンプの出力部OUTに接続されている。トランジスタM1のゲートは、信号
【外3】
によって制御され、その信号
【外4】
は、位相比較器から出力された信号Uの逆信号に対応する。
【外5】
が「0」に等しいとき(U=1)、トランジスタM1はONとなる。トランジスタM2は、そのソースが接点Aに接続され、そのドレインがチャージポンプの接点Bに接続されている。トランジスタM2のゲートは、位相比較器から出力される信号Uによって制御される。信号UがLOWであるとき(U=0)、トランジスタM2はONとなる。逆となる信号U及び信号
【外6】
は、電流源14の連続導通を保証するため、部分的に重ならなければならない。
【0033】
第2のスイッチの対は、2つのトランジスタM3及びM4から形成され、接点Bと出力部OUTとに接続されている。トランジスタM3は、NMOSトランジスタであり、そのドレインは出力部OUTに接続され、そのソースはチャージポンプの接点Cに接続されている。トランジスタM3のゲートは、位相比較器の出力部Dによって制御される。信号DがHIGHであるとき(D=1)、トランジスタM3はONになる。トランジスタM4は、NMOSトランジスタであり、そのドレインは接点Bに接続され、そのソースは接点Cに接続されている。トランジスタM4のゲートは、信号Dの逆の信号
【外7】
によって制御される。逆の信号D及び
【外8】
は、電流源14の連続導通を保証するため、部分的に重ならなければならない。
【0034】
U及びDの値に従うトランジスタM1からM4の状態は、以下の2つの表に要約され得る。
【表1】
【0035】
第2の電流源16は、接点Cと第2の供給電圧VSSとの間に配置される。電流源16は、制御可能な電流源である。それらの中に電流I2を流すことが、源16の制御端子に入力される制御信号UC2の機能である。
【0036】
表された実施形態において、源16はNMOSトランジスタMN1から形成され、そのドレインは接点Cに接続され、そのソースは電圧VSSに接続されている。トランジスタMN1のゲートは、制御信号UC2を受信する。表された実施形態において、制御信号UC2は電圧信号である。電圧UC2は、トランジスタMN1のゲートとソースとの間の電圧に対応する。トランジスタMN1内には電流I2が流れる。飽和状態のMOSトランジスタにおいて、ドレイン電流の値は、最初の状態において、ゲート−ソース電圧の値に1対1に連係し、放電電流I2は制御電圧UC2に1対1に依存する。
【0037】
電流源16の制御端子は、電圧UC2を出力する制御回路18によって駆動される。表された実施形態において、回路18は、接点Bと供給電圧VSSとの間に接続されたキャパシタC1から形成された第1分岐を含む。また、回路18は、接点Bと供給電圧VSSとの間に接続され、キャパシタC2と直列に接続されたスイッチSを含む第2の分岐を含む。スイッチSは、接点Bと、電圧UC2を出力する回路18の出力部との間に接続されている。キャパシタC2は、回路18の出力部と第2の供給電圧VSSとの間に接続されている。スイッチSは、信号AZによって制御される。信号AZが1に等しいとき、スイッチSはOFFとなる(接点Bが回路18の出力部から切り離される)。信号AZが0に等しいとき、スイッチSがONとなる(接点Bが回路18の出力部に接続されている)
【0038】
本発明によるチャージポンプの動作を説明するために、参照符号は、図2のタイミング図において同じであり、従来技術のチャージポンプの動作を説明するために用いられた信号に加えて、信号AZが表されている(図2f)。
【0039】
第1の段階において、時間t0に達したときは、U=D=0である。また、信号AZは0に等しい。スイッチの対のトランジスタのうち、トランジスタM2及びM4だけがONである。スイッチSはONであり、接点Bは回路18の出力部と伝達する。トランジスタM1及びM3はOFFとなり、電流は出力部OUTに流れない。接点Aに達した電流I1は、トランジスタM2内を流れ、接点Bに達する。最初に、電流I1の一部は、キャパシタC1と、スイッチSを介したキャパシタC2とを充電するために用いられる。キャパシタC1及びC2を充電するために用いられない電流I1の一部は、トランジスタM4とトランジスタMN1とに流れる。平衡状態において、キャパシタC1及びC2は、充電され、電流を吸収しない。従って、電流源14から出力された電流I1は全て、電流源16に流れ、それにより、電流源16内に、電流I1と厳密に等しい電流I2が流れる。この最後のポイントは、特に重要である。実際に、従来技術においては、たとえ同じ電流源6A及び6Bを有するようにしようとしても、技術的なばらつきに起因して、電流I1は決して厳密にI2と等しくならない。
【0040】
時間t0において、時間t1で信号Fdivの立ち上がりエッジの発生する少し前に(図2は、信号Fdivが信号Fcompよりも先行する場合を表しているが、同じ推論により、信号Fcompが信号Fdivよりも先行する場合も容易に推定され得ることに注意すべきであろう)、信号AZが「1」に切り替わり、スイッチSがOFFになる。スイッチSのOFFへの切り替えは、接点BとキャパシタC2とを切り離す。キャパシタC2は、その端子の両端に電圧UC2を表し、その電圧UC2は、トランジスタMN1のゲートが電流を吸収しないために、一定に残存する。電圧UC2が一定に残存するために、電流源16を流れる電流I2は、一定に残存し、時間t0において電流I1の値と厳密に等しくなる。従って、回路18は、トランジスタM1及びM3の一方をONにする前に、電流I1の値を蓄積する手段として動作する。好ましくは、時間t0は、時間t1にできる限り接近するように選択されることとなり、電流I1の蓄積は、チャージポンプがループフィルタと伝達するとき、その時間をできる限り接近するようなI1の値で行われる。電流I1は原理的に一定電流であるけれども、電流I1は雑音によって変化することに注意すべきである。従って、電流I1は、わずかであろう変化を必ず受けるが、チャージポンプがループフィルタと伝達するとき、位相同期ループの出力部で雑音を持ち込む。
【0041】
ここで、キャパシタC2を省略できることに注目すべきである。実際に、このキャパシタの値は小さく、通常5ピコファラッドのオーダである。トランジスタMN1が、例えば十分な寸法のトランジスタの手段によって、そのゲート−ソースの浮遊容量が十分な量となるように形成されたならば、トランジスタMN1の浮遊容量は、キャパシタCとして用いられてもよく、該キャパシタは除去されてもよい。
【0042】
時間t1において、信号Uは「1」に切り替わる。これは、結果として、トランジスタM1をONにし、トランジスタM2をOFFにする。そのとき、接点Aに達する電流I1は、出力部OUTへ向けられ、信号Fdivと信号Fcompとの間の位相差を減らすためにループフィルタに投入される。時間t1とt2との間において、信号Dは「0」に等しく維持する。従って、トランジスタM3はOFFを維持し、トランジスタM4はONを維持する。電流源16内を流れる電流I2は、キャパシタC1から出力され、キャパシタC1は、トランジスタM4及びMN1を通る一定電流を放電する。電圧UC2の値は、時間t1と時間t2との間で実質的に変化せず、時間t1とt2との間の電流I2は、時間t0における電流I1の値と等しく維持する。キャパシタC1の静電容量は、FdivとFcompとの間の位相差に対応する十分な期間に電流I2を出力することができるように、十分な大きさが選択される。キャパシタC1の静電容量の通常値は、およそ30ピコファラッドである。
【0043】
時間t2において、信号Dは「1」に切り替わり、信号U及び信号AZは「1」を維持する。そのとき、トランジスタM3はONになり、トランジスタM4はOFFになる。そのとき、電流源16は、出力部OUTに接続され、出力部OUTを通る電流は、電流I2によって減少され、時間t2に源14から出力された電流I1と等しくなる。電流I2は、時間t0において源14から出力された電流I1と等しくなるように維持される。時間t2と時間t0との間の時間間隔が小さいために、電流I1の値は、これら2つの時間の間でわずかに変化する。これらによって、I1の源は、低周波数雑音と高周波数雑音に分解され得る雑音によって変化すると考えることができる。時間t0と時間t2との間に、電流I1の高周波数雑音だけが変化する。低周波数雑音は、時間t0において電流I2により蓄積される。出力部OUTから出力された電流は、低周波数雑音を変化させる源I1がないので、従来技術に対してかなり有利となる。時間t0は時間t1に接近し、良好に雑音を除去し、出力部OUTに流れる残留電流も小さい。従って、できる限り時間t1が接近してスイッチSをOFFにするという効果を有する。
【0044】
時間t3において、信号U及び信号Dの両方は「0」に切り替わり、信号AZは「1」を維持する。この場合、トランジスタM1及びM3はOFFとなり、トランジスタM2及びM4はONとなる。接点Aに達する電流I1は、接点Bに向けられる。平衡状態に戻るために、静電容量C1は段階t1−t2の間に放電し、電流I1の一部は、その再充電に用いられることになる。
【0045】
時間t4において、信号AZは「1」に切り替わり、スイッチSはONになる。この状態は、前の時間t0における状態と同じであり、信号U、D及びAZの全ては「0」に等しくなる。平衡状態に達したとき、キャパシタC1及びC2は充電され、電流I2は電流I1に厳密に等しくなる。時間t4は、第1及び第2のスイッチの対のスイッチが切り替えるための時間を有するように選択される。時間t4は、比較的長い時間範囲の中で選択され得る。
【0046】
ループが(時間t’0の後で)安定化したとき、電流源14及び16を変化させる高周波数雑音だけが、時間t’3−時間t’1の間、送信される。
【0047】
【発明の効果】
従って、本発明によれば、回路18は、電流源16の制御回路であり、電流源16内を流れる電流I2が、電流源14内を流れる電流I1の変化に従うことを保証する。チャージポンプがその出力部OUTに電流を出力する前に、手段18は、電流I1の値を蓄積する。そして、両方の電流源14及び16が出力部OUTと伝達するとき、電流源16から出力された電流I2の値は、電流I1の蓄積された値と等しくなる。これは、従来技術と比較して、一方で、これら各源がループフィルタと伝達するとき、チャージポンプの出力部から出力された残留電流I1−I2を減らすことを可能とする。他方で、チャージポンプから出力される電流における低周波数雑音を除去することも可能とする。
【0048】
本発明によるチャージポンプの他の効果は、容易に集積可能であることである。それは、より小さいトランジスタを用いることができ、従来技術よりも消費電力が少ない。電流ミラーにおいて良い整合をとり、低周波数雑音を小さくするために、従来から大きいトランジスタが備えられていた。本発明によれば、低周波数雑音及び間隔I1−I2を除去する蓄積が行われるため、従来技術よりも小さいトランジスタMP1、MP2及びMN1を用いることができる。更に、従来、ループの低周波数雑音を減らすために、源の電流I1及びI2を増やしていた(MOSトランジスタの雑音が
【数1】
として増加するが、出力部へ向かうこの雑音の利得は1/Iとなる)。低周波数雑音が除去されるために、電流値を減らすことができる。また、係数Iref−I1は、消費電力の減少の理由となる。
【0049】
勿論、本発明は、当業者によれば種々の変更、修正及び改良を容易に行うことができる。
【0050】
電圧VDDが正供給電圧であり、電圧VSSが0(接地電圧)に等しい供給電圧である場合が記載されている。勿論、電圧VSSが異なってもよく、例えば回路接地電圧に対して負であってもよい。また、電圧VDD及び電圧VSSの極性が逆であってもよい。この場合、N型トランジスタは、P型トランジスタに取り替えられ、その逆の場合も同様である。
【0051】
また、記載された実施形態のMOSトランジスタは、所望されるならば、バイポーラトランジスタに取り替えられてもよい。しかし、この場合、電流源16が電圧制御されるならば、その制御端子の電圧が一定値を維持するように、電流源16は、その制御端子からの無視できる電流だけをとるよう形成されなければなららない。
【0052】
最後に、スイッチSは、具体的に説明していない。勿論、例えば、適切に接続され且つ制御されるMOSトランジスタのような、任意の適切なスイッチ装置であってもよい。
【図面の簡単な説明】
【図1】
チャージポンプを含む従来の位相同期ループを表す回路構成図である。
【図2】
図1の位相同期ループの動作(図2aから図2e)と、本発明によるチャージポンプの動作(図2f)とを示すタイミング図である。
【図3】
本発明の具体的な実施形態を表す回路構成図である。
【符号の説明】
1 チャージポンプ
3 Rによる周波数分周器
5 位相比較器
6A、6B 電流源
7 ループフィルタ
9 電圧制御発振器
11 Nによる周波数分周器
14 第1の電流源
16 第2の電流源
18 制御手段
【発明の属する技術分野】
本発明は、位相同期ループに関し、特に、ある位相同期ループに用いられるチャージポンプに関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
図1は、チャージポンプ1を含む、従来の位相同期ループを表す。水晶発振器から出力される基準周波数Frefは、周波数分周器3に入力される。周波数分周器3は、Rによる分周器であり、Fref/Rと等しい周波数を有する信号Fdivを出力する。信号Fdivは、位相比較器5へ入力される。また、位相比較器5は、信号Fcompを受信する。その信号Fcompの周波数は、予め決められた数Nによって分割された、位相同期ループの出力信号の周波数Fvcoに対応する。位相比較器5は、信号Fdivの位相と信号Fcompの位相とを比較する。位相比較器5は、信号Fdivが信号Fcompより先行しているならば、出力部Uから正パルスを送信し、信号Fcompが信号Fdivより先行しているならば、出力部Dから正パルスを送信する。位相比較器の出力部U及びDから出力される信号は、チャージポンプ1へ入力される。チャージポンプ1は、ループフィルタ7を駆動する。
【0003】
チャージポンプ1は、電流I1を出力する第1の電流源6Aを含む。電流源6Aは、スイッチSaを介してチャージポンプの出力部OUTに接続されている。スイッチSaは、位相比較器から出力された信号Uによって制御される。信号UがHIGHであるとき、スイッチSaはONであり、電流I1がチャージポンプからループフィルタ7へ出力される。チャージポンプは、電流I2を流す第2の電流源6Bを含む。電流源6Bは、スイッチSbを介してチャージポンプの出力部に接続されている。スイッチSbは、位相比較器5から出力された信号Dによって制御される。信号DがHIGHであるとき、スイッチSbはONとなり、電流I2がチャージポンプによってループフィルタ7から吸収される。
【0004】
ループフィルタ7は、制御電圧Ucを出力する。電圧Ucは、電圧制御発振器9を制御する。発振器9は、位相同期ループの出力部において、周波数Fvcoの信号を出力する。発振器9の出力は、周波数分周器11を駆動する。周波数分周器11は、周波数FvcoをNで分周し、信号Fcompを位相比較器5へ出力する。
【0005】
位相同期ループの動作は、以下のようになる。
【0006】
簡単にいうと、ループフィルタ7は、チャージポンプの出力部と接地電圧との間に接続されたキャパシタCfから形成されただけであると考えられ、制御電圧Ucは、キャパシタCfの両端の電圧である。信号Fdivの立ち上がりエッジが、信号Fcompの立ち上がりエッジの前に発生したならば、位相比較器の出力部UはHIGHに切り替えられる。そのとき、スイッチSaはONになり、電流I1はループフィルタ7のキャパシタCfを充電する。キャパシタCfの充電は、スイッチSaの時間Δtの間、生じる。原理的に、時間Δtは、信号Fdivの立ち上がりエッジと信号Fcompの立ち上がりエッジとを分ける時間間隔に等しい。従って、キャパシタCfによって蓄積された電荷がI1.Δtで増加し、制御電圧Ucが増加する。従って、電圧制御発振器9は、高周波数Fvcoの信号を出力し、信号Fdivの位相と信号Fcompの位相との間の間隔が減少する。平衡状態において、信号Fdiv及び信号Fcompは同じ位相を有する。そのとき、電圧制御発振器9から出力される周波数は、所望値Fvco=Fref.(N/R)となる。厳密に言うと、静止時位相偏差(static phase deviation)を加えて、信号Fdivの位相と信号Fcompの位相とは等しくなる(位相同期ループが安定化したとき、静止時間隔(static interval)はそのループによって現れた位相偏差であり、この位相偏差は、通常、ループフィルタ7の充電変化を生じないことに注意すべきである)。ここで、静止時位相偏差は省略されるべく十分に低いと想定する。
【0007】
逆に、発振器9から出力された周波数が高すぎるならば、信号Fcompの立ち上がりエッジは、信号Fdivの立ち上がりエッジの前に発生する。そのとき、端子Dからの正パルスは、時間Δ’tの間、スイッチSbをONにする。時間Δ’tは、原理的に、信号Fcompの立ち上がりエッジの発生と信号Fdivの立ち上がりエッジの発生との間の時間間隔に等しい。電流I2はキャパシタCfを放電し、その電荷量はI2.Δ’tだけ減少する。電圧Ucは低下し、発振器9の出力周波数は低下する。平衡状態において、位相同期ループが安定され、信号Fdivの位相と信号Fcompの位相とは同一となる。
【0008】
端子Uのパルス又は端子Dのパルスが非常に短い場合、前述された動作は異常を起こす。実際に、スイッチSa又はSbを動作させるために必要な時間は、位相比較器から出力されたパルスの持続時間よりも長くなってもよい。この場合、スイッチSa又はSbはONにする時間がなく、それら機能を実現しない。この問題の解決策は、より長い時間で、制御されるスイッチSa又はSbをONにし、図2aから図2eに表されたように、同時に、他のスイッチをONにすることからなる。
【0009】
図2aから図2eは、周波数Fvcoが所望の周波数よりも小さい場合を表している。この場合、信号Fdivの立ち上がりエッジ(図2a)は、時間t1で発生し、その時間t1は、信号Fcomp(図2b)の立ち上がりエッジを発生する時間t2よりも前である。信号Uは、時間t1においてHIGHに切り替わる。しかし、信号Uを表すタイミング図から理解できるように(図2c)、信号Uは、時間t2の後、時間t3まで、HIGHを維持する。時間t3−t2の間、信号D(図2d)もHIGHに切り替わり、スイッチSbをONにする。時間t3−t2において、ループフィルタ7内に電流I1−I2(図2e)が流され、キャパシタCfは、(I1−I2)×(t3−t2)に等しい、少ない電荷量を受信する。正又は負である電流差I1−I2は、電流源6A及び6Bの作用を有する技術的不均衡に起因する残留強度である。各スイッチSa及びSbに、時間t3−t2中、ONにするための時間を十分に持たせるべく、時間t3−t2が選択される。従って、持続時間t2−t1が非常に短いときでも、スイッチSa又はSbは、全ての場合でONにする時間を有し、チャージポンプは、電流I1(I2もそれぞれ)を十分に注入することができる(サンプルそれぞれ)。
【0010】
平衡状態において、図2aから図2eに表されたように、時間t’0の後で、信号Fdiv及び信号Fcompは同じ位相の中にある。両方のそれら立ち上がりエッジは、時間t’1で現れる。両方の信号U及び信号Dは、時間t’1でHIGHに切り替わり、時間t’3までHIGHを維持する。時間t’3−t’1は、時間t3−t1に等しくなる。図2eに見られるように、平衡状態において、チャージポンプの出力電流Ioutは、電流差I1−I2と等しくなる。この電流差は、発振器9の周波数の調整不良を生じる。それは、ループが静止時位相シフトを生じることによって補償しようとし、位相同期ループの出力信号の電力スペクトルにおいて、ラインの状態に好ましくない雑音の原因となるからである。
【0011】
更に、位相同期ループは、ループフィルタ7によって決定された通過帯域を現す。この通過帯域において、チャージポンプの雑音が目立ち、それを減らすことが望まれる。
【0012】
更に、従来技術のチャージポンプは、消費電力が大量であり、比較的大きい空間をとる。
【0013】
本発明の目的は、ポンプのせいで生じる雑音を弱めるような位相同期ループ用のチャージポンプを提供することである。
【0014】
本発明の他の目的は、技術的なばらつきのせいで生じる誤りを避けるチャージポンプを提供することである。
【0015】
本発明の他の目的は、より少ない部品しか使用せず、良好な集積化を可能とするチャージポンプを提供することである。
【0016】
本発明の他の目的は、低消費電力のチャージポンプを提供することである。
【0017】
【課題を解決するための手段】
これら及び他の目的を達成するために、本発明は、第1の電流源と、第2の電流源16と、いくつかのスイッチとを含む位相同期ループ用のチャージポンプであって、スイッチは、第1及び/又は第2の電流源とチャージポンプの出力部との伝達を可能とするように適合しているチャージポンプを提供する。第2の電流源は、第1の電流源から出力された電流の値に対応する変量を蓄積するように適合している制御手段によって、第2の電流源から出力された電流の値が、第1の電流源から出力された電流の値と実質的に等しくなるように制御され、制御手段は、第1の蓄積手段を含む第1の分岐と、第2の蓄積手段を含む第2の分岐とを含む。
【0018】
本発明の一実施形態によれば、制御手段は、第1及び/又は第2の電流源とチャージポンプの出力部との伝達を可能とする少し前に、変量を蓄積する。
【0019】
本発明の一実施形態によれば、第1の電流源は、第1の供給電圧と第1の接点との間に接続されており、スイッチは、
第1の接点Aとチャージポンプの出力部との間に接続され、第1の制御信号によって制御される第1のスイッチと、
第1の接点と第2の接点との間に接続され、第1の制御信号の逆信号によって制御される第2のスイッチと、
チャージポンプの出力部と第3の接点との間に接続され、第2の制御信号によって制御される第3のスイッチと、
第2の接点と第3の接点との間に接続され、第2の制御信号の逆信号によって制御される第4のスイッチと
を有し、第2の電流源は、第3の接点と第2の供給電圧との間に接続されている。
【0020】
本発明の一実施形態によれば、第1の分岐は、第2の接点に接続された第1のキャパシタを含む。
【0021】
本発明の一実施形態によれば、第2の分岐は、第2の接点と、制御手段の出力部との間に接続された第5のスイッチを含む。
【0022】
本発明の一実施形態によれば、第2の分岐は、第5のスイッチを介して第2の接点に接続された第2のキャパシタを含む。
【0023】
本発明の一実施形態によれば、第2の電流源は、第1の導電型の第1のMOS型トランジスタによって形成される。
【0024】
本発明の一実施形態によれば、第1の電流源は、第2の導電型の第2のトランジスタによって形成され、電流ミラーに属しており、第1の電流源内を流れる電流は、電流ミラーの基準電流の値のα倍に等しく、αは1よりも大きい。
【0025】
本発明の一実施形態によれば、第1のスイッチは、第2の導電型の第3のトランジスタから形成され、第2のスイッチは、第2の導電型の第4のトランジスタから形成され、第3のトランジスタは、第1の導電型の第5のトランジスタから形成され、第4のトランジスタは、第1の導電型の第6のトランジスタから形成される。
【0026】
本発明の一実施形態によれば、第1の供給電圧は正電圧であり、第2の供給電圧は接地電圧であり、第1の導電型のトランジスタはNチャネルMOSトランジスタであり、第2の導電型のトランジスタはPチャネルMOSトランジスタである。
【0027】
本発明における前述及び他の目的、特徴及び効果は、添付図面と共に具体的な実施形態における以下の限定しない詳細な説明の中で述べられることとなる。
【0028】
【発明の実施の形態】
図3において、図1及び図2と同じ構成要素は、同じ参照符号で表される。
【0029】
図3は、本発明による位相同期ループ用のチャージポンプの一実施形態を表す。チャージポンプは、第1の供給電圧VDDと第2の供給電圧VSSとによって供給される。表された実施形態において、電圧VSSは、接地電圧(0ボルト)であり、電圧VDDは接地電圧に対して正の電圧である。
【0030】
チャージポンプは、供給電圧VDDとチャージポンプの接点Aとの間に配置された電流源14を含む。チャージポンプの前段に位置する位相比較器から出力された制御信号Uが1に等しいとき、電流源14は、チャージポンプの出力部に接続されたループフィルタに供給しようとするチャージ電流I1を出力する。
【0031】
表された実施形態において、電流源14は、PMOSトランジスタMP1を含み、そのソースは電圧VDDに接続され、そのドレインは接点Aに接続されている。トランジスタMP1内に電流I1が流れる。トランジスタMP1のゲートは、PMOSトランジスタMP2のゲートに接続されている。トランジスタMP2のソースは、電圧VDDに接続されている。トランジスタMP2のドレインは、トランジスタMP2のゲートに接続されている。トランジスタMP2内に基準電流Irefが流れる。従って、電流源14は、電流ミラーの手段によって形成される。有利な点として、基準電流Irefは、I1と等しくなるように選択されない。しかし、トランジスタMP1及びMP2の寸法は、αは1よりも大きく、電流I1がα.Irefと等しくなるように選択される。従って、チャージポンプの消費電力及び表面寸法が減少する。
【0032】
第1のスイッチの対は接点Aに接続され、各スイッチM1及びM2はそれぞれ、PMOSトランジスタから形成される。トランジスタM1は、そのソースが接点Aに接続され、そのドレインがチャージポンプの出力部OUTに接続されている。トランジスタM1のゲートは、信号
【外3】
によって制御され、その信号
【外4】
は、位相比較器から出力された信号Uの逆信号に対応する。
【外5】
が「0」に等しいとき(U=1)、トランジスタM1はONとなる。トランジスタM2は、そのソースが接点Aに接続され、そのドレインがチャージポンプの接点Bに接続されている。トランジスタM2のゲートは、位相比較器から出力される信号Uによって制御される。信号UがLOWであるとき(U=0)、トランジスタM2はONとなる。逆となる信号U及び信号
【外6】
は、電流源14の連続導通を保証するため、部分的に重ならなければならない。
【0033】
第2のスイッチの対は、2つのトランジスタM3及びM4から形成され、接点Bと出力部OUTとに接続されている。トランジスタM3は、NMOSトランジスタであり、そのドレインは出力部OUTに接続され、そのソースはチャージポンプの接点Cに接続されている。トランジスタM3のゲートは、位相比較器の出力部Dによって制御される。信号DがHIGHであるとき(D=1)、トランジスタM3はONになる。トランジスタM4は、NMOSトランジスタであり、そのドレインは接点Bに接続され、そのソースは接点Cに接続されている。トランジスタM4のゲートは、信号Dの逆の信号
【外7】
によって制御される。逆の信号D及び
【外8】
は、電流源14の連続導通を保証するため、部分的に重ならなければならない。
【0034】
U及びDの値に従うトランジスタM1からM4の状態は、以下の2つの表に要約され得る。
【表1】
【0035】
第2の電流源16は、接点Cと第2の供給電圧VSSとの間に配置される。電流源16は、制御可能な電流源である。それらの中に電流I2を流すことが、源16の制御端子に入力される制御信号UC2の機能である。
【0036】
表された実施形態において、源16はNMOSトランジスタMN1から形成され、そのドレインは接点Cに接続され、そのソースは電圧VSSに接続されている。トランジスタMN1のゲートは、制御信号UC2を受信する。表された実施形態において、制御信号UC2は電圧信号である。電圧UC2は、トランジスタMN1のゲートとソースとの間の電圧に対応する。トランジスタMN1内には電流I2が流れる。飽和状態のMOSトランジスタにおいて、ドレイン電流の値は、最初の状態において、ゲート−ソース電圧の値に1対1に連係し、放電電流I2は制御電圧UC2に1対1に依存する。
【0037】
電流源16の制御端子は、電圧UC2を出力する制御回路18によって駆動される。表された実施形態において、回路18は、接点Bと供給電圧VSSとの間に接続されたキャパシタC1から形成された第1分岐を含む。また、回路18は、接点Bと供給電圧VSSとの間に接続され、キャパシタC2と直列に接続されたスイッチSを含む第2の分岐を含む。スイッチSは、接点Bと、電圧UC2を出力する回路18の出力部との間に接続されている。キャパシタC2は、回路18の出力部と第2の供給電圧VSSとの間に接続されている。スイッチSは、信号AZによって制御される。信号AZが1に等しいとき、スイッチSはOFFとなる(接点Bが回路18の出力部から切り離される)。信号AZが0に等しいとき、スイッチSがONとなる(接点Bが回路18の出力部に接続されている)
【0038】
本発明によるチャージポンプの動作を説明するために、参照符号は、図2のタイミング図において同じであり、従来技術のチャージポンプの動作を説明するために用いられた信号に加えて、信号AZが表されている(図2f)。
【0039】
第1の段階において、時間t0に達したときは、U=D=0である。また、信号AZは0に等しい。スイッチの対のトランジスタのうち、トランジスタM2及びM4だけがONである。スイッチSはONであり、接点Bは回路18の出力部と伝達する。トランジスタM1及びM3はOFFとなり、電流は出力部OUTに流れない。接点Aに達した電流I1は、トランジスタM2内を流れ、接点Bに達する。最初に、電流I1の一部は、キャパシタC1と、スイッチSを介したキャパシタC2とを充電するために用いられる。キャパシタC1及びC2を充電するために用いられない電流I1の一部は、トランジスタM4とトランジスタMN1とに流れる。平衡状態において、キャパシタC1及びC2は、充電され、電流を吸収しない。従って、電流源14から出力された電流I1は全て、電流源16に流れ、それにより、電流源16内に、電流I1と厳密に等しい電流I2が流れる。この最後のポイントは、特に重要である。実際に、従来技術においては、たとえ同じ電流源6A及び6Bを有するようにしようとしても、技術的なばらつきに起因して、電流I1は決して厳密にI2と等しくならない。
【0040】
時間t0において、時間t1で信号Fdivの立ち上がりエッジの発生する少し前に(図2は、信号Fdivが信号Fcompよりも先行する場合を表しているが、同じ推論により、信号Fcompが信号Fdivよりも先行する場合も容易に推定され得ることに注意すべきであろう)、信号AZが「1」に切り替わり、スイッチSがOFFになる。スイッチSのOFFへの切り替えは、接点BとキャパシタC2とを切り離す。キャパシタC2は、その端子の両端に電圧UC2を表し、その電圧UC2は、トランジスタMN1のゲートが電流を吸収しないために、一定に残存する。電圧UC2が一定に残存するために、電流源16を流れる電流I2は、一定に残存し、時間t0において電流I1の値と厳密に等しくなる。従って、回路18は、トランジスタM1及びM3の一方をONにする前に、電流I1の値を蓄積する手段として動作する。好ましくは、時間t0は、時間t1にできる限り接近するように選択されることとなり、電流I1の蓄積は、チャージポンプがループフィルタと伝達するとき、その時間をできる限り接近するようなI1の値で行われる。電流I1は原理的に一定電流であるけれども、電流I1は雑音によって変化することに注意すべきである。従って、電流I1は、わずかであろう変化を必ず受けるが、チャージポンプがループフィルタと伝達するとき、位相同期ループの出力部で雑音を持ち込む。
【0041】
ここで、キャパシタC2を省略できることに注目すべきである。実際に、このキャパシタの値は小さく、通常5ピコファラッドのオーダである。トランジスタMN1が、例えば十分な寸法のトランジスタの手段によって、そのゲート−ソースの浮遊容量が十分な量となるように形成されたならば、トランジスタMN1の浮遊容量は、キャパシタCとして用いられてもよく、該キャパシタは除去されてもよい。
【0042】
時間t1において、信号Uは「1」に切り替わる。これは、結果として、トランジスタM1をONにし、トランジスタM2をOFFにする。そのとき、接点Aに達する電流I1は、出力部OUTへ向けられ、信号Fdivと信号Fcompとの間の位相差を減らすためにループフィルタに投入される。時間t1とt2との間において、信号Dは「0」に等しく維持する。従って、トランジスタM3はOFFを維持し、トランジスタM4はONを維持する。電流源16内を流れる電流I2は、キャパシタC1から出力され、キャパシタC1は、トランジスタM4及びMN1を通る一定電流を放電する。電圧UC2の値は、時間t1と時間t2との間で実質的に変化せず、時間t1とt2との間の電流I2は、時間t0における電流I1の値と等しく維持する。キャパシタC1の静電容量は、FdivとFcompとの間の位相差に対応する十分な期間に電流I2を出力することができるように、十分な大きさが選択される。キャパシタC1の静電容量の通常値は、およそ30ピコファラッドである。
【0043】
時間t2において、信号Dは「1」に切り替わり、信号U及び信号AZは「1」を維持する。そのとき、トランジスタM3はONになり、トランジスタM4はOFFになる。そのとき、電流源16は、出力部OUTに接続され、出力部OUTを通る電流は、電流I2によって減少され、時間t2に源14から出力された電流I1と等しくなる。電流I2は、時間t0において源14から出力された電流I1と等しくなるように維持される。時間t2と時間t0との間の時間間隔が小さいために、電流I1の値は、これら2つの時間の間でわずかに変化する。これらによって、I1の源は、低周波数雑音と高周波数雑音に分解され得る雑音によって変化すると考えることができる。時間t0と時間t2との間に、電流I1の高周波数雑音だけが変化する。低周波数雑音は、時間t0において電流I2により蓄積される。出力部OUTから出力された電流は、低周波数雑音を変化させる源I1がないので、従来技術に対してかなり有利となる。時間t0は時間t1に接近し、良好に雑音を除去し、出力部OUTに流れる残留電流も小さい。従って、できる限り時間t1が接近してスイッチSをOFFにするという効果を有する。
【0044】
時間t3において、信号U及び信号Dの両方は「0」に切り替わり、信号AZは「1」を維持する。この場合、トランジスタM1及びM3はOFFとなり、トランジスタM2及びM4はONとなる。接点Aに達する電流I1は、接点Bに向けられる。平衡状態に戻るために、静電容量C1は段階t1−t2の間に放電し、電流I1の一部は、その再充電に用いられることになる。
【0045】
時間t4において、信号AZは「1」に切り替わり、スイッチSはONになる。この状態は、前の時間t0における状態と同じであり、信号U、D及びAZの全ては「0」に等しくなる。平衡状態に達したとき、キャパシタC1及びC2は充電され、電流I2は電流I1に厳密に等しくなる。時間t4は、第1及び第2のスイッチの対のスイッチが切り替えるための時間を有するように選択される。時間t4は、比較的長い時間範囲の中で選択され得る。
【0046】
ループが(時間t’0の後で)安定化したとき、電流源14及び16を変化させる高周波数雑音だけが、時間t’3−時間t’1の間、送信される。
【0047】
【発明の効果】
従って、本発明によれば、回路18は、電流源16の制御回路であり、電流源16内を流れる電流I2が、電流源14内を流れる電流I1の変化に従うことを保証する。チャージポンプがその出力部OUTに電流を出力する前に、手段18は、電流I1の値を蓄積する。そして、両方の電流源14及び16が出力部OUTと伝達するとき、電流源16から出力された電流I2の値は、電流I1の蓄積された値と等しくなる。これは、従来技術と比較して、一方で、これら各源がループフィルタと伝達するとき、チャージポンプの出力部から出力された残留電流I1−I2を減らすことを可能とする。他方で、チャージポンプから出力される電流における低周波数雑音を除去することも可能とする。
【0048】
本発明によるチャージポンプの他の効果は、容易に集積可能であることである。それは、より小さいトランジスタを用いることができ、従来技術よりも消費電力が少ない。電流ミラーにおいて良い整合をとり、低周波数雑音を小さくするために、従来から大きいトランジスタが備えられていた。本発明によれば、低周波数雑音及び間隔I1−I2を除去する蓄積が行われるため、従来技術よりも小さいトランジスタMP1、MP2及びMN1を用いることができる。更に、従来、ループの低周波数雑音を減らすために、源の電流I1及びI2を増やしていた(MOSトランジスタの雑音が
【数1】
として増加するが、出力部へ向かうこの雑音の利得は1/Iとなる)。低周波数雑音が除去されるために、電流値を減らすことができる。また、係数Iref−I1は、消費電力の減少の理由となる。
【0049】
勿論、本発明は、当業者によれば種々の変更、修正及び改良を容易に行うことができる。
【0050】
電圧VDDが正供給電圧であり、電圧VSSが0(接地電圧)に等しい供給電圧である場合が記載されている。勿論、電圧VSSが異なってもよく、例えば回路接地電圧に対して負であってもよい。また、電圧VDD及び電圧VSSの極性が逆であってもよい。この場合、N型トランジスタは、P型トランジスタに取り替えられ、その逆の場合も同様である。
【0051】
また、記載された実施形態のMOSトランジスタは、所望されるならば、バイポーラトランジスタに取り替えられてもよい。しかし、この場合、電流源16が電圧制御されるならば、その制御端子の電圧が一定値を維持するように、電流源16は、その制御端子からの無視できる電流だけをとるよう形成されなければなららない。
【0052】
最後に、スイッチSは、具体的に説明していない。勿論、例えば、適切に接続され且つ制御されるMOSトランジスタのような、任意の適切なスイッチ装置であってもよい。
【図面の簡単な説明】
【図1】
チャージポンプを含む従来の位相同期ループを表す回路構成図である。
【図2】
図1の位相同期ループの動作(図2aから図2e)と、本発明によるチャージポンプの動作(図2f)とを示すタイミング図である。
【図3】
本発明の具体的な実施形態を表す回路構成図である。
【符号の説明】
1 チャージポンプ
3 Rによる周波数分周器
5 位相比較器
6A、6B 電流源
7 ループフィルタ
9 電圧制御発振器
11 Nによる周波数分周器
14 第1の電流源
16 第2の電流源
18 制御手段
Claims (10)
- 第1の電流源(14)と、第2の電流源(16)と、いくつかのスイッチ(M1、M2、M3、M4)とを含む位相同期ループ用のチャージポンプであって、前記スイッチは、前記第1及び/又は前記第2の電流源と前記チャージポンプの出力部(OUT)との伝達を可能とするように適合しているチャージポンプにおいて、
前記第2の電流源は、前記第1の電流源(14)から出力された電流(I1)の値に対応する変量を蓄積するように適合している制御手段(18)によって、前記第2の電流源から出力された電流(I2)の値が、前記第1の電流源から出力された電流(I1)の値と実質的に等しくなるように制御され、前記制御手段(18)は、第1の蓄積手段(C1)を含む第1の分岐と、第2の蓄積手段(C2)を含む第2の分岐とを含むことを特徴とする位相同期ループ用のチャージポンプ。 - 前記制御手段(18)は、前記第1及び/又は前記第2の電流源と前記チャージポンプの出力部(OUT)との伝達を可能とする少し前に、前記変量を蓄積することを特徴とする請求項1に記載のチャージポンプ。
- 前記第1の電流源(14)は、第1の供給電圧(VDD)と第1の接点(A)との間に接続されており、
前記スイッチは、
前記第1の接点Aと前記チャージポンプの出力部(OUT)との間に接続され、第1の制御信号(U)によって制御される第1のスイッチ(M1)と、
前記第1の接点(A)と第2の接点(B)との間に接続され、前記第1の制御信号の逆信号
【外1】 によって制御される第2のスイッチ(M2)と、
前記チャージポンプの出力部(OUT)と第3の接点(C)との間に接続され、第2の制御信号(D)によって制御される第3のスイッチ(M3)と、
前記第2の接点(B)と前記第3の接点(C)との間に接続され、前記第2の制御信号(D)の逆信号
【外2】 によって制御される第4のスイッチ(M4)と
を有し、
前記第2の電流源(16)は、前記第3の接点(C)と第2の供給電圧(VSS)との間に接続されている
ことを特徴とする請求項1又は2に記載のチャージポンプ。 - 前記第1の分岐は、前記第2の接点(B)に接続された第1のキャパシタ(C1)を含むことを特徴とする請求項1に記載のチャージポンプ。
- 前記第2の分岐は、前記第2の接点(B)と、前記制御手段の出力部との間に接続された第5のスイッチ(S)を含むことを特徴とする請求項1に記載のチャージポンプ。
- 前記第2の分岐は、前記第5のスイッチ(S)を介して前記第2の接点(B)に接続された第2のキャパシタ(C2)を含むことを特徴とする請求項5に記載のチャージポンプ。
- 前記第2の電流源(16)は、第1の導電型の第1のMOS型トランジスタ(MN1)によって形成されることを特徴とする請求項1から6のいずれか1項に記載のチャージポンプ。
- 前記第1の電流源(14)は、第2の導電型の第2のトランジスタ(MP1)によって形成され、電流ミラーに属しており、前記第1の電流源内を流れる前記電流(I1)は、前記電流ミラーの基準電流(Iref)の値のα倍に等しく、αは1よりも大きいことを特徴とする請求項1から7のいずれか1項に記載のチャージポンプ。
- 前記第1のスイッチは、前記第2の導電型の第3のトランジスタ(M1)から形成され、前記第2のスイッチは、前記第2の導電型の第4のトランジスタ(M2)から形成され、前記第3のトランジスタは、前記第1の導電型の第5のトランジスタ(M3)から形成され、前記第4のトランジスタは、前記第1の導電型の第6のトランジスタ(M4)から形成されることを特徴とする請求項3から8のいずれか1項に記載のチャージポンプ。
- 前記第1の供給電圧(VDD)は正電圧であり、前記第2の供給電圧(VSS)は接地電圧であり、前記第1の導電型の前記トランジスタはNチャネルMOSトランジスタであり、前記第2の導電型の前記トランジスタはPチャネルMOSトランジスタであることを特徴とする請求項3から9のいずれか1項に記載のチャージポンプ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0017293A FR2819123B1 (fr) | 2000-12-29 | 2000-12-29 | Pompe de charge a faible bruit pour boucle a verrouillage de phase |
PCT/FR2001/004224 WO2002054597A2 (fr) | 2000-12-29 | 2001-12-28 | Pompe de charge a faible bruit pour boucle a verrouillage de phase |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004517544A true JP2004517544A (ja) | 2004-06-10 |
Family
ID=8858399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002554973A Pending JP2004517544A (ja) | 2000-12-29 | 2001-12-28 | 位相同期ループ用の低雑音チャージポンプ |
Country Status (5)
Country | Link |
---|---|
US (1) | US6822520B2 (ja) |
EP (1) | EP1371139A2 (ja) |
JP (1) | JP2004517544A (ja) |
FR (1) | FR2819123B1 (ja) |
WO (1) | WO2002054597A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7906998B2 (en) | 2008-10-22 | 2011-03-15 | Canon Kabushiki Kaisha | Charge pumping circuit and clock generator |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2860664B1 (fr) * | 2003-10-02 | 2006-01-21 | St Microelectronics Sa | Circuit electronique a paire differentielle de transistors et porte logique comprenant un tel circuit. |
GB2410387B (en) * | 2004-01-23 | 2006-06-21 | Zarlink Semiconductor Ab | PLL phase/frequency detector with fully differential output charge pump |
US8766683B2 (en) | 2012-08-17 | 2014-07-01 | St-Ericsson Sa | Double output linearized low-noise charge pump with loop filter area reduction |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5166641A (en) * | 1992-03-17 | 1992-11-24 | National Semiconductor Corporation | Phase-locked loop with automatic phase offset calibration |
EP0647032A3 (en) * | 1993-10-05 | 1995-07-26 | Ibm | Charge pump circuit with symmetrical current output for phase-controlled loop system. |
EP0778510B1 (en) * | 1995-12-06 | 1999-11-03 | International Business Machines Corporation | Highly symmetrical bi-directional current sources |
FR2754959B1 (fr) * | 1996-10-22 | 1998-12-24 | Sgs Thomson Microelectronics | Comparateur de phase a tres faible offset |
US6124755A (en) * | 1997-09-29 | 2000-09-26 | Intel Corporation | Method and apparatus for biasing a charge pump |
EP1100953B1 (en) * | 1998-07-24 | 2002-10-09 | Samsung Fine Chemicals Co., Ltd. | CONTINUOUS PROCESS FOR PREPARING OPTICALLY PURE ($i(S))-3-HYDROXY-GAMA-BUTYROLACTONE |
KR100555471B1 (ko) * | 1998-07-29 | 2006-03-03 | 삼성전자주식회사 | 적응적으로 전류 옵셋을 제어하는 전하 펌프 |
US6107849A (en) * | 1998-08-25 | 2000-08-22 | Cadence Design Systems, Inc. | Automatically compensated charge pump |
-
2000
- 2000-12-29 FR FR0017293A patent/FR2819123B1/fr not_active Expired - Fee Related
-
2001
- 2001-12-28 US US10/204,170 patent/US6822520B2/en not_active Expired - Lifetime
- 2001-12-28 JP JP2002554973A patent/JP2004517544A/ja active Pending
- 2001-12-28 WO PCT/FR2001/004224 patent/WO2002054597A2/fr active Application Filing
- 2001-12-28 EP EP01990618A patent/EP1371139A2/fr not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7906998B2 (en) | 2008-10-22 | 2011-03-15 | Canon Kabushiki Kaisha | Charge pumping circuit and clock generator |
US8334713B2 (en) | 2008-10-22 | 2012-12-18 | Canon Kabushiki Kaisha | Charge pumping circuit and clock generator |
Also Published As
Publication number | Publication date |
---|---|
FR2819123A1 (fr) | 2002-07-05 |
EP1371139A2 (fr) | 2003-12-17 |
US20030062958A1 (en) | 2003-04-03 |
WO2002054597A3 (fr) | 2003-03-13 |
US6822520B2 (en) | 2004-11-23 |
FR2819123B1 (fr) | 2003-04-11 |
WO2002054597A2 (fr) | 2002-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5646563A (en) | Charge pump with near zero offset current | |
KR101256272B1 (ko) | 고속-스위칭 저잡음 전하 펌프 | |
JP3250540B2 (ja) | Pll回路 | |
US7271619B2 (en) | Charge pump circuit reducing noise and charge error and PLL circuit using the same | |
KR100422578B1 (ko) | 지터 감소된 차지 펌프 회로 | |
US6954090B2 (en) | Charge pump having reduced switching noise | |
US5081428A (en) | Voltage controlled oscillator having 50% duty cycle clock | |
US8188777B2 (en) | Charge pump circuit and PLL circuit using the same | |
US8022740B2 (en) | Fast-response phase-locked loop charge-pump driven by low voltage input | |
US6067336A (en) | Charge pump circuit | |
US9401699B2 (en) | High frequency low-gain noise ring-type VCO oscillator leading to a low-noise/area PLL | |
US7453313B2 (en) | Charge pumping circuit | |
US10879798B2 (en) | Charge pump circuit with capacitor swapping technique and associated method | |
JP2004517544A (ja) | 位相同期ループ用の低雑音チャージポンプ | |
JP4480547B2 (ja) | チャージポンプ回路 | |
US8213560B2 (en) | PLL circuit | |
JP3597961B2 (ja) | 半導体集積回路装置 | |
US6856182B2 (en) | Charge pump | |
US9407137B2 (en) | Charge pump circuit and PLL circuit | |
US20090206893A1 (en) | Charge pump circuit and pll circuit | |
KR100540176B1 (ko) | 위상 동기 루프의 고속 저전압 전하펌프 | |
US7602258B2 (en) | Circuits, systems, and methods for a voltage controlled oscillator with coarse, fine, and center tuning | |
JP2002280833A (ja) | 発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |