FR2819123A1

FR2819123A1 - Pompe de charge a faible bruit pour boucle a verrouillage de phase

Info

Publication number: FR2819123A1
Application number: FR0017293A
Authority: FR
Inventors: Serge Ramet; Sebatien Rieubon
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 2000-12-29
Filing date: 2000-12-29
Publication date: 2002-07-05
Anticipated expiration: 2020-12-29
Also published as: WO2002054597A3; US6822520B2; EP1371139A2; JP2004517544A; US20030062958A1; FR2819123B1; WO2002054597A2

Abstract

L'invention concerne une pompe de charge pour boucle à verrouillage de phase comportant une première source de courant (14), une deuxième source de courant (16), plusieurs commutateurs (M1, M2, M3, M4) propres à mettre en communication la première et/ ou la deuxième source de courant avec la sortie (OUT) de la pompe de charge. La deuxième source de courant est commandée par un moyen de commande (18) propre à mémoriser une grandeur correspondant à la valeur du courant (I1) fourni par la première source de courant (14), de sorte que la valeur du courant (I2) fourni par la deuxième source de courant est sensiblement égale à la valeur du courant (I1) fourni par la première source de courant.

Description

PUMPE DE CHARGE À FAIBLE BRUIT POUR BOUCLE À VERROUILLAGE DE PHASE

La présente invention concerne les boucles à verrouillage de phase, et en particulier les pompes de charge contenues dans certaines de celles-ci.

La figure 1 représente une boucle à verrouillage de phase classique, comportant une pompe de charge 1. Une fréquence de référence Fref issue d'un oscillateur à quartz est appliquée à un diviseur de fréquence 3. Le diviseur de fréquence 3 est un diviseur par R et il fournit un signal Fdiv dont la fréquence est égale à Fref/R. Le signal Fdiv est fourni à un comparateur de phase 5. Le comparateur de phase 5 reçoit également un signal Fcomp dont la fréquence correspond à la fréquence Fvco du signal en sortie de la boucle à verrouillage de phase, divisée par un nombre prédéterminé N. Le comparateur de phase 5 compare les phases des signaux Fdiv et Fcomp. Le comparateur de phase 5 émet une impulsion positive sur une sortie U si le signal Fdiv est en avance sur le signal Fcomp, et une impulsion positive sur une sortie D si le signal Fcomp est en avance sur le signal Fdiv. Les signaux issus des sorties U et D du comparateur de phase sont fournis à la pompe de charge 1. La pompe de charge 1 attaque un filtre de boucle 7.

La pompe de charge 1 comprend une première source de courant 6A fournissant un courant Il. La source de courant 6A est couplée à la sortie OUT de la pompe de charge par l'intermédiaire d'un commutateur Sa. Le commutateur Sa est commandé par le signal U fourni par le comparateur de phase. Lorsque le signal U est à l'état haut, le commutateur Sa est fermé, et le courant Il est fourni par la pompe de charge au filtre de boucle 7. La pompe de charge comprend une deuxième source de courant 6B traversée par un courant 12. La source de courant 6B est couplée à la sortie de la pompe de charge par l'intermédiaire d'un commutateur Sb. Le commutateur Sb est commandé par le signal D fourni par le comparateur de phase 5. Lorsque le signal D est à l'état haut, le commutateur Sb est fermé, et le courant 12 est absorbé par la pompe de charge en provenance du filtre de boucle 7.

Le filtre de boucle 7 fournit en sortie une tension de commande Uc. La tension Uc commande un oscillateur commandé en tension 9. L'oscillateur 9 fournit un signal de fréquence Fvco, en sortie de la boucle à verrouillage de phase. La sortie de l'oscillateur 9 attaque un diviseur de fréquence 11. Le diviseur de fréquence 11 divise la fréquence Fvco par N et fournit le signal Fcomp au comparateur de phase 5.

Le fonctionnement de la boucle à verrouillage de phase est le suivant.

Pour simplifier, on va considérer que le filtre de boucle 7 est seulement formé d'un condensateur Cf relié entre la sortie de la pompe de charge et la masse, la tension de commande uc étant la tension aux bornes du condensateur Cf. Si le front montant du signal Fdiv arrive avant le front montant du signal Fcomp, la sortie U du comparateur de phase passe à l'état haut.

Le commutateur Sa se ferme alors et le courant Il charge la capacité Cf du filtre de boucle 7. La charge de la capacité Cf se

fait pendant le temps At de fermeture du commutateur Sa. En principe, la durée At est égale à l'intervalle de temps séparant les flancs de montée des signaux Fdiv et Fcomp. La charge emmagasinée par le condensateur Cf augmente ainsi de Il. At, et la tension de

commande Uc augmente. Par suite, l'oscillateur commandé en tension 9 fournit un signal de fréquence Fvco plus élevée et l'écart entre les phases des signaux Fdiv et Fcomp diminue. A l'équilibre, les signaux Fdiv et Fcomp ont une même phase. La fréquence fournie par l'oscillateur commandé en tension 9 est alors à la valeur souhaitée Fvco = Fref. (N/R). En toute rigueur, les phases des signaux Fdiv et Fcomp sont égales à l'écart de phase statique près (on rappelle que l'écart de phase statique est l'écart de phase présenté par la boucle à verrouillage de phase lorsque celle-ci est stabilisée, cet écart de phase n'entraînant globalement aucune variation de charge dans le filtre de boucle 7). On suppose ici que l'écart de phase statique est suffisamment faible pour être négligé.

Inversement, si la fréquence délivrée par l'oscillateur 9 est trop élevée, le front montant du signal Fcomp arrive avant le front montant du signal Fdiv. Une impulsion positive sur la borne D ferme alors le commutateur Sb pendant un temps 1 t, en principe égal à l'intervalle de temps entre l'apparition des fronts montant des signaux Fcomp et Fdiv. Le courant 12 décharge le condensateur Cf, sa quantité de charge décroissant de 12. A't.

La tension Uc décroît et la fréquence en sortie de l'oscillateur 9 diminue. A l'équilibre, la boucle à verrouillage de phase est stabilisée et les phases des signaux Fdiv et Fcomp sont les mêmes.

Le fonctionnement décrit précédemment est défectueux dans le cas où les impulsions sur les bornes U ou D sont de très courte durée. En effet, le temps nécessaire pour actionner les commutateurs Sa ou Sb peut s'avérer supérieur à la durée de l'impulsion produite par le comparateur de phase. Dans ce cas, les commutateurs Sa ou Sb n'ont pas le temps de se fermer et ne remplissent pas leur fonction. Une solution à ce problème consiste à fermer le commutateur commandé Sa ou Sb pendant une durée plus longue, et à fermer parallèlement l'autre des commutateurs, comme cela est illustré par les diagrammes des figures 2a à 2e.

Les figures 2a à 2e illustrent le cas où la fréquence Fvco est plus faible que ce qui est souhaité. Dans ce cas, le front montant du signal Fdiv (figure 2a) se produit à un instant tl antérieur à l'instant t2 auquel se produit le front montant du signal Fcomp (figure 2b). Le signal U passe à l'état haut à l'instant tl, mais, comme cela peut être vu sur le chronogramme illustrant le signal U (figure 2c), le signal U reste à l'état

haut après l'instant t2, et ce jusqu'à un instant t3. Pendant la durée t3-t2, le signal D (figure 2d) passe également à l'état haut, ce qui ferme le commutateur Sb. Pendant la durée t3-t2, le filtre de boucle 7 est traversé par le courant I1-I2 (figure 2e) et le condensateur Cf reçoit une faible quantité de charge électrique égale à (I1-I2) x (t3-t2). La différence I1-I2, positive ou négative, est une intensité résiduelle résultant de disparités technologiques affectant les sources de courant 6A et 6B. La durée t3-t2 est choisie suffisante pour que chacun des commutateurs Sa et Sb ait le temps de se fermer pendant cette durée.

Ainsi, même lorsque la durée t2-tl est très faible, les commutateurs Sa ou Sb ont dans tous les cas le temps de se fermer et la pompe de charge peut injecter (respectivement prélever) le courant Il (respectivement I2) de façon satisfaisante.

A l'équilibre, comme cela est représenté en figures 2a à 2e après l'instant t'0, les signaux Fdiv et Fcomp sont en phase. Leurs fronts montants apparaissent tous deux à l'instant t'l. Les signaux U et D passent tous deux à l'état haut à l'instant t'l, et restent à l'état haut jusqu'à l'instant t'3. La

durée t'3-t'1 est égale à la durée t3-t2. Comme cela peut être vu en figure 2e, à l'équilibre, le courant Iout en sortie de la pompe de charge est égal à la différence I1-I2. Cette différence provoque un dérèglement de la fréquence de l'oscillateur 9 que la boucle va chercher à compenser en produisant un écart de phase statique, d'où il résulte, dans le spectre de puissance du signal en sortie de la boucle à verrouillage de phase, un bruit indésirable sous forme de raies.

Par ailleurs, la boucle à verrouillage de phase présente une bande passante, déterminée par le filtre de boucle 7.

Dans cette bande passante, le bruit de la pompe de charge est prépondérant et il est souhaitable de le diminuer.

En outre, les pompes de charge de l'art antérieur consomment beaucoup et occupent une place relativement importante.

Un objet de la présente invention est de prévoir une pompe de charge pour boucle à verrouillage de phase telle que le bruit dû à la pompe de charge soit très atténué.

Un autre objet de la présente invention est de prévoir une pompe de charge dans laquelle des erreurs dues à des dispersions technologiques sont évitées.

Un autre objet de la présente invention est de prévoir une pompe de charge permettant d'utiliser des composants plus petits et permettant une meilleure intégration.

Un autre objet de la présente invention est de prévoir une pompe de charge qui consomme peu.

Pour atteindre ces objets, la présente invention prévoit une pompe de charge pour boucle à verrouillage de phase comportant une première source de courant, une deuxième source de courant, plusieurs commutateurs propres à mettre en communication la première et/ou la deuxième source de courant avec la sortie de

la pompe de charge. La deuxième source de courant est commandée par un moyen de commande propre à mémoriser une grandeur correspondant à la valeur du courant fourni par la première source de courant, de sorte que la valeur du courant fourni par la deuxième source de courant est sensiblement égale à la valeur du courant fourni par la première source de courant.

Selon un mode de réalisation de la présente invention, le moyen de commande mémorise ladite grandeur peu avant la mise en communication de la première et/ou de la seconde source de courant avec la sortie de la pompe de charge.

Selon un mode de réalisation de la présente invention, la première source de courant est connectée entre une première

tension d'alimentation et un premier noeud ; les commutateurs comprennent un premier commutateur connecté entre le premier noeud et la sortie de la pompe de charge, commandé par un premier signal de commande, un deuxième commutateur connecté entre le premier noeud et un deuxième noeud, commandé par l'inverse du premier signal de commande, un troisième commutateur connecté entre la sortie de la pompe de charge et un troisième noeud, commandé par un deuxième signal de commande, un quatrième commu- tateur connecté entre le noeud et le troisième noeud, commandé par l'inverse du deuxième signal de commande ; et la deuxième source de courant est connectée entre le troisième noeud et une deuxième tension d'alimentation.

Selon un mode de réalisation de la présente invention, le moyen de commande comprend un premier condensateur couplé au deuxième noeud et un cinquième commutateur connecté entre le deuxième noeud et la sortie du moyen de commande.

Selon un mode de réalisation de la présente invention, le moyen de commande comprend un deuxième condensateur couplé au deuxième noeud par l'intermédiaire du cinquième commutateur.

Selon un mode de réalisation de la présente invention, la deuxième source de courant est réalisée par un premier transistor, de type MOS, d'un premier type de conductivité.

Selon un mode de réalisation de la présente invention, la première source de courant est réalisée par un deuxième transistor, d'un deuxième type de conductivité, et fait partie d'un miroir de courant, le courant traversant la première source de courant étant égal à du miroir de courant, avec a supérieur à un.

Selon un mode de réalisation de la présente invention, le premier commutateur est formé d'un troisième transistor du deuxième type de conductivité, le deuxième commutateur est formé d'un quatrième transistor du deuxième type de conductivité, le troisième commutateur est formé d'un cinquième transistor du premier type de conductivité, et le quatrième commutateur est formé d'un sixième transistor du premier type de conductivité.

Selon un mode de réalisation de la présente invention, la première tension d'alimentation est une tension positive, la deuxième tension d'alimentation est la tension de la masse, et les transistors du premier type de conductivité sont des transistors MOS à canal N et les transistors du deuxième type de conductivité sont des transistors MOS à canal P.

La présente invention prévoit aussi un procédé pour commander un filtre de boucle d'une boucle à verrouillage de phase par l'intermédiaire d'une pompe de charge, la boucle à verrouillage de phase comprenant un comparateur de phase propre à comparer la phase d'un premier signal de fréquence déterminée à la phase d'un deuxième signal associé au signal de sortie de la boucle à verrouillage de phase et présentant, lorsque la boucle à verrouillage de phase est stabilisée, la même fréquence et la même phase que celles dudit premier signal, le procédé comprenant les étapes suivantes : a) injecter, à l'aide de la pompe de charge, un premier courant dans le filtre de boucle si le premier signal est en avance sur le deuxième signal, pendant une durée proportionnelle à la différence de phase des premier et deuxième signaux, et faire absorber par la pompe de charge un deuxième courant en provenance du filtre de boucle si le deuxième signal est en avance sur le premier signal, pendant une durée proportionnelle à la différence de phase des premier et deuxième signaux, b) faire circuler, par la sortie de la pompe de charge, un courant égal à la différence entre les premier et second courants, pendant une durée fixe déterminée, ce procédé comportant, avant l'étape a), une étape consistant à mémoriser une grandeur correspondant à la valeur du premier courant, afin que, lors de l'étape b), le deuxième courant soit sensiblement égal au premier courant.

Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers

faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente une boucle à verrouillage de phase classique comportant une pompe de charge ; les figures 2a à 2e représentent des chronogrammes illustrant le fonctionnement de la boucle à verrouillage de phase de la figure 1 et la figure 2f représente un chronogramme illustrant le fonctionnement d'une pompe de charge selon l'invention et la figure 3 représente un mode de réalisation particulier de la présente invention.

En figure 3, de mêmes références désignent de même éléments qu'en figures 1 et 2.

La figure 3 représente un mode de réalisation d'une pompe de charge pour boucle à verrouillage de phase selon la présente invention. La pompe de charge est alimentée par une première tension d'alimentation VDD et une seconde tension d'alimentation VSS. Dans le mode de réalisation représenté, la tension VSS est la tension de la masse (0 volt) et la tension VDD est une tension positive par rapport à la masse.

La pompe de charge comprend une source de courant 14 disposée entre la tension d'alimentation VDD et un noeud A de la pompe de charge. La source de courant 14 fournit un courant de charge Il, destiné à alimenter un filtre de boucle connecté en sortie de la pompe de charge lorsqu'un signal de commande U fourni par un comparateur de phase situé en amont de la pompe de charge est égal à 1.

Dans le mode de réalisation représenté, la source de courant 14 comprend un transistor PMOS MP1, dont la source est reliée à la tension VDD et dont le drain est relié au noeud A. Le transistor MP1 est traversé par le courant Il. La grille du transistor MP1 est reliée à la grille d'un transistor PMOS MP2. La source du transistor MP2 est reliée à la tension VDD. Le drain du transistor MP2 est connecté à la grille du transistor MP2. Le transistor MP2 est traversé par un courant de référence Iref. La

source de courant 14 est donc réalisée à l'aide d'un miroir de courant. De manière avantageuse, le courant de référence Iref ne sera pas choisi égal à Il, mais la géométrie des transistors MPI et MP2 sera choisie de sorte que le courant Il soit égal à a. Iref, avec a supérieur à 1. Ainsi, la consommation et la surface de la pompe de charge seront diminuées.

Au noeud A, est connecté un premier couple de commutateurs, chaque commutateur étant formé d'un transistor PMOS, respectivement Ml et M2. Le transistor Ml a sa source connectée au noeud A et son drain connecté à la sortie OUT de la pompe de charge. La grille du transistor Ml est commandée par un signal U, correspondant à 1 1 inverse du signal U fourni par le comparateur de phase. Lorsque U est égal à"0" (U=l), le transistor Ml est passant. Le transistor M2 a sa source reliée au noeud A et son drain relié à un noeud B de la pompe de charge. La grille du transistor M2 est commandée par le signal U issu du comparateur de phase. Le transistor M2 est passant lorsque le signal U est à un niveau bas (U=O). Les signaux inverses U et U devront se recouvrir partiellement pour assurer une conduction continue de la source de courant 14.

Un deuxième couple de commutateurs, constitué de deux transistors M3 et M4, est connecté au noeud B et à la sortie OUT.

Le transistor M3 est un transistor NMOS, dont le drain est connecté à la sortie OUT et la source à un noeud C de la pompe de charge. La grille du transistor M3 est commandée par la sortie D du comparateur de phase. Le transistor M3 est passant lorsque le signal D est à un niveau haut (D=1). Le transistor M4 est un transistor NMOS, dont le drain est relié au noeud B et la source au noeud C. La grille du transistor M4 est commandée par un signal D, qui est l'inverse du signal D. Les signaux inverses D et D devront se recouvrir partiellement pour assurer une conduction continue de la source de courant 14.

L'état des transistors Ml à M4 en fonction des valeurs de U et D peut être résumé dans les deux tableaux suivants :

<tb>
<tb> Transistor <SEP> U <SEP> = <SEP> 1 <SEP> U <SEP> = <SEP> 0
<tb> Mlpassant <SEP> bloqué
<tb> M2 <SEP> bloqué <SEP> passant
<tb> Transistor <SEP> D <SEP> = <SEP> 1 <SEP> D <SEP> = <SEP> 0
<tb> M3 <SEP> passant <SEP> bloqué
<tb> M4 <SEP> bloqué <SEP> passant
<tb>

Une source de courant 16 est disposée entre le noeud C et la deuxième tension d'alimentation VSS. La source de courant 16 est une source de courant commandable. Le courant 12 qui la traverse est fonction d'un signal de commande UC2 fourni à une borne de commande de la source 16.

Dans le mode de réalisation représenté, la source 16 est formée d'un transistor NMOS MN1, dont le drain est relié au noeud C et la source est reliée à la tension VSS. La grille du transistor MN1 reçoit le signal de commande UC2. Dans le mode de réalisation représenté, le signal de commande UC2 est un signal de tension. La tension UC2 correspond à la tension entre la grille et source du transistor MN1. Le transistor MN1 est traversé par le courant 12. Comme, dans un transistor MOS en régime saturé, la valeur du courant de drain est, au premier ordre, reliée de manière biunivoque à la valeur de la tension grillesource, le courant de décharge 12 dépend de la tension de commande UC2 de manière biunivoque.

La borne de commande de la source de courant 16 est attaquée par un circuit de commande 18 fournissant la tension UC2. Dans le mode de réalisation représenté, le circuit 18 comprend une première branche formée d'un condensateur Cl connecté entre le noeud B et la tension d'alimentation VSS. Le circuit 18 comprend une deuxième branche, également connectée entre le noeud B et la tension d'alimentation VSS, comportant un commutateur S connecté en série avec un condensateur C2. Le commutateur S est relié entre le noeud B et la sortie du circuit 18 fournissant la tension UC2. Le condensateur C2 est connecté entre la sortie du circuit 18 et la deuxième tension d'alimenta-

tion VSS. Le commutateur S est commandé par un signal AZ. L'interrupteur S est ouvert (noeud B isolé de la sortie du circuit 18) lorsque le signal AZ est égal à 1. L'interrupteur S est fermé (noeud B en communication avec la sortie du circuit 18) lorsque le signal AZ est égal à 0.

Pour expliquer le fonctionnement de la pompe de charge selon la présente invention, on se reportera aux chronogrammes de la figure 2, dans lesquels, outre les signaux utilisés pour expliquer le fonctionnement de la pompe de charge de l'art antérieur, le signal AZ est représenté (figure 2f).

Dans une première phase, allant jusqu'à l'instant tO, on a U = D = 0. Le signal AZ aussi est égal à 0. Les seuls transistors passants des couples de commutateurs sont les transistors M2 et M4. L'interrupteur S est fermé et le noeud B est en communication avec la sortie du circuit 18. Les transistors Ml et M3 étant bloqués, aucun courant ne transite par la sortie OUT. Le courant Il arrivant au noeud A traverse le transistor M2 et parvient au noeud B. Dans un premier temps, une partie du courant Il sert à charger le condensateur Cl et, par l'intermédiaire du commutateur S fermé, le condensateur C2. La partie du courant Il qui n'a pas servi à charger les condensateurs Cl et C2 traverse le transistor M4 et le transistor MN1. A l'équilibre, les condensateurs CI et C2 sont chargés et n'absorbent aucun courant. Par conséquent, le courant Il fourni par la source de courant 14 traverse totalement la source de courant 16, et, de ce fait, la source de courant 16, est parcourue par un courant 12 rigoureusement égal au courant Il. Ce dernier point est particulièrement important. En effet, dans l'art antérieur, même si l'on essaye de faire en sorte que les sources de courant 6A et 6B soient identiques, les dispersions technologiques font, comme on l'a vu, que le courant Il n'est jamais rigoureusement égal à 12.

A l'instant t0, peu avant l'arrivée du front montant du signal Fdiv à l'instant tl (on rappelle que la figure 2 se place dans le cas où le signal Fdiv est en avance sur le signal Fcomp, mais le raisonnement est semblable et se déduit facilement dans

le cas où le signal Fcomp est en avance sur le signal Fdiv), le signal AZ passe à"1"et le commutateur S s'ouvre. L'ouverture du commutateur S a pour effet d'isoler la capacité C2 du noeud B. La capacité C2 présente à ses bornes une tension UC2, qui va rester constante car la grille du transistor MN1 n'absorbe pas de courant. La tension UC2 restant constante, le courant 12 traversant la source de courant 16 va rester constant et rigoureusement égal à la valeur du courant Il à l'instant 10. Le circuit 18 agit donc comme un moyen de mémorisation de la valeur du courant Il avant fermeture d'un des transistors Ml et M3. De préférence, l'instant 10 sera choisi aussi proche que possible de l'instant tl, pour que la mémorisation du courant Il porte sur une valeur de Il aussi proche que possible de l'instant où la pompe de charge est en communication avec le filtre de boucle. On rappelle que, bien que le courant Il soit en principe un courant constant, le courant Il est affecté par du bruit. Le courant Il est ainsi soumis à des variations, faibles, certes, mais introduisant du bruit en sortie de la boucle à verrouillage de phase lorsque la pompe de charge est en communication avec le filtre de boucle.

On notera ici que le condensateur C2 peut être amis. En effet, la valeur de ce condensateur est faible, typiquement de l'ordre de 5 picofarads. Si le transistor MN1 est réalisé pour que sa capacité parasite grille-source soit suffisante, par exemple à l'aide d'un transistor de dimensions suffisantes, la capacité parasite du transistor MN1 peut servir de condensateur C2 et ce dernier peut être supprimé.

A l'instant tl, le signal U passe à"l". Cela a pour effet de rendre passant le transistor Ml et de bloquer le transistor M2. Le courant Il parvenant au noeud A est alors dirigé vers la sortie OUT et injecté dans le filtre de boucle pour diminuer l'écart de phase entre les signaux Fdiv et Fcomp. Entre les instants tl et t2, le signal D reste égal à"O". Le transistor M3 reste donc bloqué, et le transistor M4 reste passant. Le courant 12 traversant la source de courant 16 est fourni par le condensateur Cl, qui se décharge à courant constant par les transistors

M4 et MN1. La valeur de la tension UC2 ne varie pas de manière sensible entre les instants tl et t2, et le courant 12, entre les instants tl et t2, reste égal à la valeur du courant Il à l'instant 10. La capacité du condensateur C1 est choisie suffisamment grande pour pouvoir fournir le courant 12 pendant une durée suffisante correspondant à l'écart de phase entre Fdiv et Fcomp. Une valeur typique de la capacité du condensateur Cl est de 30 picofarads environ.

A l'instant t2, le signal D passe à"l", les signaux U et AZ restant à 11111. Alors, le transistor M3 devient passant et le transistor M4 se bloque. La source de courant 16 est alors en liaison avec la sortie OUT, et le courant transitant par la sortie OUT est égal au courant Il fourni par la source 14 à l'instant t2 diminué du courant 12, égal, rappelons-le, au courant Il fournit par la source 14 à l'instant 10. Comme l'intervalle de temps entre t2 et ta est faible, la valeur du courant Il a peu varié entre ces deux instants. De fait, on peut considérer que la source de Il est affectée d'un bruit que l'on peut décomposer en un bruit basse fréquence et un bruit haute fréquence. Entre les instants ta et t2, seul le bruit haute fréquence du courant Il a varié. Le bruit basse fréquence ayant été mémorisé à l'instant t0 par le courant 12, le courant fourni en sortie OUT est exempt du bruit basse fréquence affectant la source Il, ce qui représente un avantage considérable par rapport à l'art antérieur. Plus l'instant ta est proche de l'instant tl, meilleure est l'élimination du bruit et plus faible est le courant résiduel transitant par la sortie OUT. Ainsi, il sera avantageux de faire s'ouvrir le commutateur S aussi près possible de l'instant t1.

A l'instant t3, les signaux U et D passent tous deux à

lloll, le signal AZ restant à 11111. Dans ce cas, les transistors Ml et M3 se bloquent et les transistors M2 et M4 deviennent passants. Le courant Il parvenant en A est dirigé vers le noeud B. La capacité C1 s'étant déchargée pendant l'étape tl-t2, pour retrouver l'équilibre, une partie du courant Il va servir à la recharger.

A l'instant t4, le signal AZ passe à"1"et le commutateur S se ferme. On retrouve alors la situation précédant l'instant tO, les signaux U, D et AZ étant tous égaux à"O". Lorsque l'équilibre est atteint, les condensateurs CI et C2 sont chargés, et le courant 12 est rigoureusement égal au courant Il. L'instant t4 est choisi de sorte que les commutateurs du premier et du deuxième couple de commutateurs aient eu le temps de commuter.

L'instant t4 peut être choisi dans une plage de temps relativement importante.

Lorsque la boucle est stabilisée (après l'instant t'O), seul le bruit haute fréquence affectant les sources de courant 14 et 16 est transmis pendant la durée t'3-t'l.

Ainsi, dans la présente invention, le circuit 18 est un circuit de commande de la source de courant 16, qui assure que le courant 12 traversant la source de courant 16 suit les variations du courant Il traversant la source de courant 14. Avant que la pompe de charge ne délivre du courant sur sa sortie OUT, le moyen 18 mémorise la valeur du courant Il et, lorsque les deux sources de courant 14 et 16 sont en communication avec la sortie OUT, la valeur du courant 12 fourni par la source de courant 16 est égale à la valeur mémorisée du courant Il. Par rapport à l'art antérieur, cela permet d'une part une réduction du courant résiduel 11-12 fourni en sortie de la pompe de charge lorsque chacune des sources est en communication avec le filtre de boucle, et d'autre part une suppression du bruit basse fréquence dans le courant fourni par la pompe de charge.

Un autre avantage de la pompe de charge selon la présente invention est qu'elle est facilement intégrable. Elle peut utiliser des transistors plus petits et consomme moins que dans l'art antérieur. Pour avoir un bon appairage sur les miroirs de courant et pour avoir un faible bruit basse fréquence, il faut classiquement prévoir de gros transistors. Comme, selon l'invention, on réalise une mémorisation et que de ce fait on supprime le bruit basse fréquence et l'écart 11-12, on peut utiliser des transistors MP1, MP2 et MN1 plus petits que dans l'art antérieur.

De plus, classiquement, pour diminuer le bruit basse fréquence dans la boucle, on augmente le courant des sources Il et 12 (le bruit d'un transistor MOS augmente en 4 mais le gain de ce bruit vers la sortie est en 1/I). Comme le bruit basse fréquence est supprimé, on peut diminuer la valeur du courant. Le facteur IrefIl est également une raison de la baisse de consommation.

Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art.

On a décrit le cas où la tension VDD était une tension d'alimentation positive et la tension VSS une tension d'alimentation égale à 0 (tension de la masse). Bien entendu, la tension VSS peut être différente, par exemple négative par rapport à la masse du circuit. Aussi, les polarités des tensions VDD et VSS peuvent être inversées. Dans ce cas, les transistors de type N seront remplacés par des transistors de type P, et vice versa.

Également, les transistors MOS du mode de réalisation décrit peuvent être remplacés par des transistors bipolaires si cela est souhaité, mais, dans ce cas, la source de courant 16 devra être réalisée de sorte qu'elle ne prenne qu'un courant négligeable sur sa borne de commande, afin que la tension sur sa borne de commande, si la source de courant 16 est commandée en tension, reste à une valeur constante.

Enfin, le commutateur S n'a pas été décrit de manière spécifique. Bien entendu, il peut s'agir de tout dispositif commutateur approprié, par exemple d'un transistor MOS connecté et commandé de manière appropriée.

Claims

REVENDICATIONS

1. Pompe de charge pour boucle à verrouillage de phase comportant une première source de courant (14), une deuxième source de courant (16), plusieurs commutateurs (Ml, M2, M3, M4) propres à mettre en communication la première et/ou la deuxième source de courant avec la sortie (OUT) de la pompe de charge, caractérisée en ce que la deuxième source de courant est commandée par un moyen de commande (18) propre à mémoriser une grandeur correspondant à la valeur du courant (Il) fourni par la première source de courant (14), de sorte que la valeur du courant (12) fourni par la deuxième source de courant est sensiblement égale à la valeur du courant (Il) fourni par la première source de courant.

2. Pompe de charge selon la revendication 1, dans laquelle le moyen de commande (18) mémorise ladite grandeur peu avant la mise en communication de la première et/ou de la seconde source de courant avec la sortie (OUT) de la pompe de charge.

3. Pompe de charge selon la revendication 1 ou 2, dans laquelle la première source de courant (14) est connectée entre une première tension d'alimentation (VDD) et un premier noeud (A), et dans laquelle les commutateurs comprennent : - un premier commutateur (Ml) connecté entre le premier noeud (A) et la sortie (OUT) de la pompe de charge, commandé par un premier signal de commande (U), un deuxième commutateur (M2) connecté entre le premier noeud (A) et un deuxième noeud (B), commandé par l'inverse (U) du premier signal de commande, - un troisième commutateur (M3) connecté entre la sortie (OUT) de la pompe de charge et un troisième noeud (C), commandé par un deuxième signal de commande (D), - un quatrième commutateur (M4) connecté entre le noeud (B) et le troisième noeud (C), commandé par l'inverse (D) du deuxième signal de commande (D), et

dans laquelle la deuxième source de courant (16) est connectée entre le troisième noeud (C) et une deuxième tension d'alimenta- tion (VSS).

4. Pompe de charge selon la revendication 3, dans laquelle le moyen de commande (18) comprend un premier condensateur (Cl) couplé au deuxième noeud (B) et un cinquième commutateur (S) connecté entre le deuxième noeud (B) et la sortie du moyen de commande.

5. Pompe de charge selon la revendication 4, dans laquelle le moyen de commande (18) comprend un deuxième condensateur (C2) couplé au deuxième noeud (B) par l'intermédiaire du cinquième commutateur (S).

6. Pompe de charge selon l'une des revendications précédentes, dans laquelle la deuxième source de courant (16) est réalisée par un premier transistor (MN1), de type MOS, d'un premier type de conductivité.

7. Pompe de charge selon l'une des revendications précédentes, dans laquelle la première source de courant (14) est réalisée par un deuxième transistor (MP1), d'un deuxième type de conductivité, et fait partie d'un miroir de courant, le courant (Il) traversant la première source de courant étant égal à a fois la valeur d'un courant de référence (Iref) du miroir de courant, avec a supérieur à un.

8. Pompe de charge selon l'une des revendications 3 à 7, dans laquelle le premier commutateur est formé d'un troisième transistor (mal) du deuxième type de conductivité, le deuxième commutateur est formé d'un quatrième transistor (M2) du deuxième type de conductivité, le troisième commutateur est formé d'un cinquième transistor (M3) du premier type de conductivité, et le quatrième commutateur est formé d'un sixième transistor (M4) du premier type de conductivité.

9. Pompe de charge selon l'une des revendications 3 à 8, dans laquelle la première tension d'alimentation (VDD) est une tension positive, la deuxième tension d'alimentation (VSS) est la tension de la masse, et les transistors du premier type de

conductivité sont des transistors MOS à canal N et les transistors du deuxième type de conductivité sont des transistors MOS à canal P.

10. Procédé pour commander un filtre de boucle d'une boucle à verrouillage de phase par l'intermédiaire d'une pompe de charge, la boucle à verrouillage de phase comprenant un comparateur de phase propre à comparer la phase d'un premier signal (Fdiv) de fréquence déterminée à la phase d'un deuxième signal (Fcomp) associé au signal de sortie de la boucle à verrouillage de phase et présentant, lorsque la boucle à verrouillage de phase est stabilisée, la même fréquence et la même phase que celles dudit premier signal (Fdiv), le procédé comprenant les étapes suivantes : a) injecter, à l'aide de la pompe de charge, un premier courant (Il) dans le filtre de boucle si le premier signal (Fdiv) est en avance sur le deuxième signal (Fcomp), pendant une durée (t2-tl) proportionnelle à la différence de phase des premier et deuxième signaux, et faire absorber par la pompe de charge un deuxième courant (12) en provenance du filtre de boucle si le deuxième signal (Fcomp) est en avance sur le premier signal (Fdiv), pendant une durée proportionnelle à la différence de phase des premier et deuxième signaux, b) faire circuler, par la sortie de la pompe de charge, un courant égal à la différence entre les premier et second courants, pendant une durée fixe déterminée (t3-t2 -t'3-t'1), caractérisé en ce qu'il comporte, avant l'étape a), une étape consistant à mémoriser une grandeur correspondant à la valeur du premier courant, afin que, lors de l'étape b), le deuxième courant soit sensiblement égal au premier courant.