-
Die
Erfindung betrifft eine steuerbare Stromquelle sowie unter Verwendung
einer derartigen Stromquelle realisierte elektronische Schaltungen.
-
Die
Erfindung geht aus von einer auch als „Charge Pump" bezeichneten steuerbaren
Stromquelle, umfassend einen ersten und einen zweiten Versorgungsanschluss
zum Anlegen eines ersten bzw. eines zweiten Versorgungspotentials,
einen Ausgangsanschluss zur Stromabgabe, der über einen ersten Strompfad
mit dem ersten Versorgungsanschluss und über einen zweiten Strompfad
mit dem zweiten Versorgungsanschluss verbunden ist, wobei die Strompfade
jeweils eine versorgungsseitige, durch ein Stromsteuersignal aktivierbare
Stromsteuereinrichtung sowie in Reihe dazu eine ausgangsseitige
Stromeinstelleinrichtung aufweisen. Eine derartige Stromquelle ist
aus dem unten erwähnten
Artikel von P. Larsson bekannt.
-
1 zeigt schematisch eine
derartige Stromquelle 10, die abhängig von zwei Eingangssignalen
(Stromsteuersignale S1, S2) an einem Ausgangsanschluss einen Ausgangsstrom 1 bereitstellt, der
positiv oder negativ sein kann. Bei den Stromsteuersignalen handelt
es sich meistens um digitale Spannungen, wobei eines der Stromsteuersignale („Up-Signal") zur Abgabe eines
positiven Stroms aktiviert wird und das andere der Stromsteuersignale („Down-Signal") zur Abgabe eines
negativen Stroms aktiviert wird.
-
2 zeigt Details dieser Stromquelle 10, die über einen
ersten Versorgungsanschluss 12 mit einem ersten Versorgungspotential
V1 (hier: Masse) und über einen zweiten Versorgungsanschluss 14 mit
einem zweiten Versorgungspotential V2 (hier:
positive Versorgungsspannung) versorgt wird.
-
Ein
Ausgangsanschluss 16 zur Abgabe des Stroms 1 ist über einen
ersten Strompfad 18 mit dem ersten Versorgungsanschluss 12 verbunden
und über
einen zweiten Strompfad 20 mit dem zweiten Versorgungsanschluss 14 verbunden,
wobei die Strompfade 18, 20 jeweils einen Feldeffekttransistor (FET) 22 bzw. 24 (Stromsteuereinrichtung)
sowie in Reihe dazu einen FET 26 bzw. 28 (ausgangsseitige Stromeinstelleinrichtung)
aufweisen. Der FET 24 wird durch das Stromsteuersignal
S2 zur Abgabe eines positiven Stroms 1 am Ausgangsanschluss 16 angesteuert,
wohingegen in analoger Weise ein aktives Stromsteuersignal S1 zu
einer Abgabe eines negativen Stroms 1 führt.
-
Die
FETs 26, 28 dienen dazu, die durch Aktivierung
der jeweiligen FETs 22, 24 hervorgerufenen Ströme einzustellen.
Im dargestellten Beispiel liegt an den Gate-Anschlüssen der FETs 26, 28 jeweils eine
vorbestimmte, zur Erzielung des gewünschten Stroms geeignet gewählte Spannung
Va bzw. Vb an.
-
Im
Bereich zwischen der Stromsteuereinrichtung und der Stromeinstelleinrichtung
jedes Strompfads sind zwangsläufig
mehr oder weniger große parasitäre Kapazitäten 30, 32 vorhanden.
Nachteilig ist an der bekannten Stromquelle, dass diese parasitären Kapazitäten 30 und 32 bei
jedem Schalten der Transistoren 22, 24 geladen
bzw. entladen werden. Dies wirkt sich nachteilig auf das dynamische
Verhalten der Stromquelle aus (z.B. durch "charge sharing" bzw. "negative Injektion").
-
Die
parasitären
Kapazitäten
besitzen eine nicht genau vorhersehbare Größe und variieren auch innerhalb
einer Herstellungscharge. Um den Einfluss dieser unterschiedlichen
Kapazitäten
zu verringern, wurde bisher das Schalten bzw. Abschalten der Steuersignale
S1 und S2 zeitlich versetzt aktiviert. Beim Einsatz der Charge Pump
in einem Phasenregelkreis führt
dies zu einem Phasenoffset des VCO-Ausgangssignals gegenüber der
Frequenzreferenz. In P. Larsson, „A 2-1600-MHz CMOS Clock Recovery
PLL with Low-Vdd Capability" in
IEEE Journal of Solid-State Circuits, Vol. 34, No. 12, December
1999, p. 1951–1960" wird dieser zeitliche
Versatz als nachteilig erkannt und zu dessen Vermeidung vorgeschlagen,
die Knoten beim Deaktivieren der Transistoren mit dem Massepotential
(Knoten 32) bzw. dem Versorgungspotential (Knoten 30)
der Charge Pump zu verbinden. Damit können die Stromsteuersignale
S1, S2 ohne zeitlichen Versatz vorgesehen werden, ohne dass es zu
einem wesentlichen Phasenoffset kommt.
-
In
der nach dem Anmeldetag der vorliegenden Anmeldung veröffentlichten
Europäischen
Patentveröffentlichung
EP-1 037 366 A2 ist eine ähnliche
Stromquelle beschrieben, bei der das an den Zwischenabschnitt angelegte
Einstellpotential bedingt durch einen gewissen Spannungsabfall am
verwendeten Schaltelement nahe am Massepotential bzw. nahe am Versorgungspotential
liegt.
-
Außerdem tritt
bei der bekannten Charge Pump bei jedem Schalten der Transistoren 22, 24 eine
unerwünschte
Störung
("Peaks" bzw. Einschwingverläufe) im
Ausgangsstrom 1 auf. Die oben erwähnte Veröffentlichung von P. Larsson
beschäftigt sich
nicht mit diesen Störungen
(Die darin vorgeschlagene Verbesserung vergrößert diese Störungen sogar
beim Einschalten der FETs 22 bzw. 24).
-
Das
Zustandekommen dieser zusätzlichen Störungen sei
am Beispiel des in 2 oberen Strompfads 20 erläutert. Zu
den Störungen
trägt vermutlich
maßgebend
die kapazitive Kopplung am Stromeinstell-FET 28 zwischen
dessen Substrat bzw. Kanal einerseits und dessen Gate andererseits
bei. Beim Schalten des FETs 24 kommt es zu einer abrupten
Potentialänderung
am Drain des FETs 28. Dies führt zu einer Störung im
Gate-Potential des FETs 28 und damit zu entsprechend verstärkten Störungen im
Strom des Strompfads 20. Bei Verwendung der Charge Pump
in einem Phasenregelkreis führt
dies zu einem entsprechenden Jitter am VCO-Ausgang, der erst bei
einer Analyse des Ausgangsstroms auf relativ kleiner Zeitskala (z.B.
in der Größenordnung
einiger ps) zutage tritt und somit vor allem bei Phasenregelkreisen
für relativ
hohe Oszillationsfrequenzen die Leistungseigenschaften drastisch
verschlechtert.
-
Dementsprechend
ist es eine Aufgabe der Erfindung, die Störungen im Ausgangsstrom einer Stromquelle
der eingangs genannten Art zu verringern.
-
Erfindungsgemäß ist eine
Stromquelle mit dem in Anspruch 1 angegebenen Merkmalen vorgesehen.
-
Damit
kann die Störung
des Ausgangsstroms bedeutend verringert werden. Wesentlich hierfür ist die
Erzeugung eines vorbestimmten Einstellpotentials, welches in seinem
Wert zwischen den beiden Versorgungspotentialen liegt und bei inaktiver Stromsteuereinrichtung
an einen Strompfadabschnitt zwischen Stromsteuereinrichtung und
Stromeinstelleinrichtung angelegt wird. Dies bewirkt zum einen, dass
die Knoten zumindest teilweise über
die Potentialeinstelleinrichtung und damit nicht über den
Ausgangsanschluss geladen bzw. entladen werden. Zum anderen ist
die Potentialänderung
des Knotens beim Aktivieren wie auch Deaktivieren der Stromsteuereinrichtung
vergleichsweise gering, wodurch vor allem die Störungen auf kleiner Zeitskala
verringert werden.
-
Vorzugsweise
ist das Einstellpotential von beiden Versorgungspotentialen um wenigstens
5%, weiter bevorzugt um wenigstens 10% der Differenz zwischen den
beiden Versorgungspotentialen (= Versorgungsspannung) entfernt.
-
Im
Rahmen der Erfindung liegt der besonders einfache Fall, daß ein gemeinsames
Einstellpotential für
beide Strompfade verwendet wird. Dieses liegt dann bevorzugt etwa
in der Mitte zwischen den beiden Versorgungspotentialen, insbesondere
um weniger als 10%, weiter bevorzugt weniger als 5% der Versorgungsspannung
von diesem Mittelwert abweichend.
-
Alternativ
können
die beiden Einstellpotentiale voneinander verschieden sein und somit
vorteilhaft individuell zur Verringerung der Störungen an die beiden Strompfade
angepasst werden. In diesem Fall liegt das Einstellpotential für den ersten
Strompfad näher
an dem ersten Versorgungspotential als das Einstellpotential für den zweiten
Strompfad. Hierbei bevorzugt liegen die beiden Einstellpotentiale
in verschiedenen Hälften
des Versorgungsspannungsintervalls [V1; V2].
-
Um
die Störungen
praktisch gänzlich
zu vermeiden, kann das Einstellpotential für einen oder beide Strompfade „ideal" gewählt werden,
d.h. derart, dass das Ausmaß der
Störungen
minimiert wird. In einer bevorzugten Ausführungsform der Erfindung ist vorgesehen,
dass das Einstellpotential für
wenigstens einen der beiden Strompfade etwa gleich (insbesondere
maximal 10% abweichend) demjenigen Potential ist, welches an dem
Zwischenabschnitt dieses Strompfads vorliegen würde, wenn die Stromsteuereinrichtung
dieses Strompfads bei fehlender Potentialeinstelleinrichtung gerade
aktiviert wird. Wenn die Stromeinstelleinrichtung von einem oder
mehreren FETs gebildet ist, so ist ein Einstellpotential, welches etwa
gleich dem Gate-Potential des dem Zwischenabschnitt (Knoten) benachbarten
Stromeinstell-FETs ist (insbesondere maximal 10% davon abweichend), eine
gute Näherung
dieses idealen Einstellpotentials. Schließlich ist in einer weiteren
Ausführung
vorgesehen, jedes Einstellpotential möglichst nahe am benachbarten
Versorgungspotential vorzusehen, jedoch nur so nahe, dass bei angelegtem
Einstellpotential der entsprechende Stromeinstell-Transistor sperrt,
um ein Abfließen
von Ladung von dem Knoten zum Ausgangsanschluss zu vermeiden.
-
Ganz
allgemein kann die Stromsteuereinrichtung von mehreren FETs in Reihen- und/oder Parallelschaltung
gebildet sein. Das gleiche gilt für die Stromeinstelleinrichtung.
In einer Ausführungsform sind
die FETs des einen der beiden Strompfade (bevorzugt der Strompfad
seitens des negativen Versorgungspotentials) vom n-Kanal-Typ, wohingegen
diejenigen des anderen Strompfads vom p-Typ sind.
-
In
einfacher und effizienter Weise kann die Potentialeinsteileinrichtung
das Einstellpotential zwischen zwei Transistoren, insbesondere zwischen den
Kanälen
von zwei, einen Spannungsteiler bildenden FETs bereitstellen. Diese
beiden FETs können beispielsweise
direkt mit den beiden Versorgungspotentialen verbunden sein und
damit die Versorgungsspannung unmittelbar teilen. Alternativ kann
eine von der Versorgungsspannung abgeleitete Spannung geteilt werden.
-
Die
Ansteueranschlüsse
der beiden Spannungsteiler-Transistoren können mit von dem Stromsteuersignal
abgeleiteten Steuersignalen derart beaufschlagt werden, dass bei
inaktiver Stromsteuereinrichtung beide Transistoren eher leiten,
wohingegen bei aktiver Stromsteuereinrichtung beide Transistoren
eher sperren und den Knoten somit isolieren. Bevorzugt weist der
Spannungsteiler einerseits einen (oder mehrere) n-Kanal-FET und
andererseits einen (oder mehrere) p-Kanal-FET auf, die mit zueinander inversen,
aus dem Stromsteuersignal abgeleiteten Ansteuersignalen an deren
Gate-Bereichen beaufschlagt werden. Weiter bevorzugt ist jedem Ansteuereingang
der FETs wenigstens eine Verstärkeranordnung,
insbesondere wenigstens eine invertierende Verstärkeranordnung vorgeschaltet.
-
Die
Erfindung wird nachfolgend beispielhaft anhand der beigefügten Zeichnungen
detaillierter beschrieben. Es stellen dar:
-
1 schematisch eine Charge
Pump;
-
2 Details der Charge Pump
nach 1;
-
3 eine Charge Pump gemäß einer
ersten Ausführungsform
der Erfindung;
-
4 eine Modfikation der Ausfühnmgsform nach 3;
-
5 eine Charge Pump gemäß einer
zweiten Ausführungsform
der Erfindung; und
-
6 in schematischer Weise
einen Phasenregelkreis, in welchem eine erfindungsgemäße Charge
Pump verwendet ist.
-
Die 1 und 2 veranschaulichen, wie eingangs erläutert, eine
Charge Pump in herkömmlicher Ausführung.
-
Bei
der nachfolgenden Beschreibung von Ausführungsbeispielen der Erfindung
werden für analoge
Komponenten die gleichen Bezugszeichen verwendet und im Wesentlichen
lediglich auf die Besondefieiten der erfindungsgemäßen Ausführungen eingegangen.
Im übrigen
wird hiermit ausdrücklich auf
die Beschreibung der herkömmlichen
Ausführung nach 1 und 2 und der jeweils bereits beschriebenen
Ausführungsbeispiele
Bezug genommen.
-
3 zeigt ein erstes Ausführungsbeispiel der
erfindungsgemäßen Stromquelle,
bei der zwei Transistoren T1 und T2 (hier: FETs) zusammen mit jeweils zugeordneten
Potentialerzeugungseinrichtungen zur Erzeugen von Potentialen Vaa und Vbb Potentialeinstelleinrichtungen 401 und 402 bilden,
mittels der bei inaktiver Stromsteuereinrichtung 22, 24 an
die Zwischenabschnitte 30, 32 das Einstellpotential
Vaa bzw. Vbb angelegt
wird. Diese Potentiale Vaa und Vbb liegen beide zwischen den beiden Versorgungspotentialen
V1 und V2: Vaa = V1 +
Vt1 Vbb =
V2 – Vt2 wobei Vt1 und
Vt2 im Hinblick auf die Schwellspannung
des n-Kanal-FET 26 bzw. die Schwellspannung des p-Kanal-FET 28 derart
gewählt
sind, dass diese FETs gerade sperren.
-
Die
derart gewählten
Einstellpotentiale Vaa, Vbb sind
eine Näherung
für die
jeweiligen „idealen" Potentiale. Auch
ist ein günstiges
Einstellpotential für den
Strompfad 20 gleich demjenigen Potential, welches an dem
Knoten 32 ohne Vorsehen der Potentialeinstelleinrichtung
voliegen würde,
kurz nachdem der FET 24 durch das Signal S2 aktiviert
(durchgeschaltet) wurde und der FET 22 des Strompfads 18 bereits
inaktiviert (sperrend) ist. Bei der Ansteuerung kann auch vorgesehen
sein, zeitweise beide Stromsteuersignale gleichzeitig zu aktivieren.
-
Wenn
der FET 24 bzw. der FET 22 abgeschaltet wird,
so werden die Pfadabschnitte 32 bzw. 30 mit den
Einstellpotentialen vorgeladen und die oben erläuterten Störungen drastisch reduziert.
Darüber
hinaus werden dadurch Leckströme
zwischen den Pfadabschnitten 32, 30 und dem Ausgangsanschluss
verweden, da die Einstellpotentiale die Spannung zwischen Gate-
und Drain-Bereichen der Stromeinstell-FETs 28, 26 derart
verändern,
daß diese
FETs im Wesentlichen sperren.
-
4 zeigt eine Modifizierung
der Schaltungsanordnung nach 3,
bei der das Schaltungsverhalten weiter verbessert ist, indem die
Referenz-Potentiale Va, Vb gefiltert
werden. In Kombination mit der Anlage von Einstellpotentialen Vaa, Vbb, die zwischen
den Versorgungspotentialen V1 und V2 liegen, führt diese Maßnahme zu
einer weiteren Verbesserung des Verhaltens der Schaltung, da die
Auswirkungen der eingangs erläuterten
kapazitiven Ankopplung der Gate-Bereiche der Stromeinstell-FETs 26, 28 an
deren Drain-Bereiche weiter reduziert werden.
-
Zur
Filterung der Potentiale Va, Vb sind
diese jeweils kapazitiv an wenigstens eines der Versorgungspotentiale
V1, V2 angekoppelt.
-
Im
dargestellten Beispiel ist das Potential Va über eine
Kapazität
C1 mit dem Potential V1 verbunden,
wohingegen das Potential Vb über eine
weitere Kapazität
C2 mit dem Potential V2 verbunden
ist. Diese Gestaltung, bei der ein Gate-Potential eines Stromeinstell-FETs
jeweils kapazitiv nur an das jeweils benachbarte Versorungspotential
gekoppelt ist, besitzt den Vorteil, dass eine Störung in der Versorgungsspannung
(wie sie z.B. durch weitere Einheiten einer integrierten Schaltung
oftmals erzeugt werden), über
diese kapazitive Kopplung kompensiert werden und sich damit nur
unwesentlich auf den Ausgangsstrom auswirken.
-
5 zeigt eine weitere Ausführungsform der
erfindungsgemäßen Stromquelle.
Im Unterschied zu den vorangegangenen Ausführungsformen besteht eine Besonderheit
dann, dass die Stromeinstelleinrichtungen 26, 28 jeweils
aus einer Reihenschaltung mehrerer (hier: zwei) Transistoren gebildet
sind. Bei dieser Gestaltung ist die Einstellung des Stroms in den
Pfaden 18, 20 präziser, insbesondere hängen die
eingestellten Ströme
weniger stark von der Spannung an den Stromeinstelleinrichtungen
bzw. dem Potential am Ausgangsanschluss 16 ab.
-
Die
beiden Transistoren (hier: FETs) jeder Stromeinstelleinrichtung
werden hier mit voneinander verschiedenen Gate-Potentialen Va1 und Va2 bzw. Vb1 und Vb2 beaufschlagt.
Wie aus der Figur ersichtlich, wird jedes der Gate-Potentiale hierbei
kapazitiv an ein jeweils benachbartes der Versorgungspotentiale
V1, V2 angekoppelt.
-
Eine
weitere Besonderheit ist die Erzeugung des Einstellpotentials am
Ausgang eines durch zwei Transistoren gebildeten Spannungsteilers
T1 bzw. T2. Dies
sei am Beispiel des in 5 oberen
Bereichs erläutert.
Einer der Spannungsteiler-FETs wird an seinem Gate-Anschluss mit
dem selben Signal beaufschlagt wie der Gate-Anschluss des FETs der
zugehörigen
Stromsteuereinrichtung 22 bzw. 24, wohingegen
der andere der beiden Spannungsteiler-FETs an seinem Gate mit einem
dazu invertierten Signal beaufschlagt wird. Diese beiden Signale
werden jeweils aus einer zwischen den Versorgungspotentialen V1, V2 geschalteten,
aus einer Reihenschaltung von zwei Transistoren gebideten Verstärkerschaltung
(CMOS-Inverter) 422 bzw. 442 geliefert. Eine dieser Verstärkerschaltungen
(442 ) wird direkt mit dem Stromsteuersignal
S2 angesteuert, wohingegen die Ansteuerung
der anderen Verstärkerschaltung 422 mittelbar durch das Stromsteuersignal
S2 erfolgt, nämlich durch ein Ausgangssignal
der ersteren Verstärkeranordnung 442 .
-
Die
erfindungsgemäße Stromquelle
kann wie erwähnt
einen Teil einer integrierten Schaltung bilden.
-
Durch
Nachschaltung eines Integratorglieds läßt sich eine steuerbare Spannungsquelle
mit verbesserten Leistungseigenschaften realisieren. Die Anordnung
eines spannungsgesteuerten Oszillators (VCO) am Ausgang einer solchen
Spannungsquelle führt
zu einer entsprechenden steuerbaren Oszillator-Einrichtung.
-
Besonders
bevorzugt ist die Integration der erfindungsgemäßen Stromquelle in einem Phasenregelkreis,
wie er beispielsweise als sogenannte „Phase Locked Loop" (PLL) vielfältig Verwendung
findet. Eine derartige Schaltungsanordnung ist in 6 dargestellt.
-
Wie
aus 6 ersichtlich, umfaßt der Phasenregelkreis 50 eingangsseitig
einen Phasendetektor 68, der mit einem Referenzsignal fref versorgt wird und die Phase dieses Signals
mit einem rückgekoppelten
und ebenfalls dem Phasendetektor 68 eingegebenen Rückkopplungssignal
vergleicht. Abhängig vom
Ergebnis dieses Vergleichs wird entweder das Signal S1 oder
das Signal S2 aktiviert. Diese digitalen Signale
werden einer erfindungsgemäßen Charge Pump 10 eingegeben.
Der Ausgangsstrom 1 dieser Charge Pump 10 wird über einen
Integrator 60 in eine Spannung V gewandelt und als Eingangssignal
eines nachgeschalteten VCO 62 verwendet. Dieser VCO 62 gibt
dann ein Ausgangssignal fVCO ab, welches gleichzeitig
als Rückkopplungssignal über einen Rückkopplungspfad 64 zu
dem Phasendetektor 68 zurückgeführt wird.
-
Der
Phasenregelkreis lässt
sich z.B. zur Takt-Rückgewinnung
in einer integrierten Schaltung verwenden und zur Vervielfachung
der Frequenz des Ausgangssignals fVCO gegenüber dem
Eingangssignal fref lässt sich in an sich bekannter
Weise ein Teiler 66 im Rückkopplungspfad 64 anordnen.
-
Moderne
PLLs mit Taktfrequenzen von bis zu einem GHz und darüber hinaus
haben sehr strenge Anforderungen an das Takt-Jitter-Verhalten. In
vielen Fällen
ist der Jitter auf dem Ausgangssignal des VCOs der limitierende
Faktor für
die Qualität
von Systemen in verschiedenen Applikationen wie Datenkommunikations-
oder Unterhaltungselektronik-Systemen.
Bei solchen Systemen kann die durch Verwendung einer herkömmlichen
Charge Pump hervorgerufene Störung
durch die negative Injektion signifikant zur Verschlechterung des
Jitter-Verhaltens beitragen. Durch die Erfindung können sowohl
die Größe von Störungsspitzen
als auch deren Dauer im Ausgangsstrom der Charge Pump signifikant
reduziert werden.